KR950029964A - 이피롬 데이타 억세스 속도 증가장치 - Google Patents
이피롬 데이타 억세스 속도 증가장치 Download PDFInfo
- Publication number
- KR950029964A KR950029964A KR1019940008033A KR19940008033A KR950029964A KR 950029964 A KR950029964 A KR 950029964A KR 1019940008033 A KR1019940008033 A KR 1019940008033A KR 19940008033 A KR19940008033 A KR 19940008033A KR 950029964 A KR950029964 A KR 950029964A
- Authority
- KR
- South Korea
- Prior art keywords
- eprom
- data bus
- bits
- central processing
- processing unit
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
본 발명의 이피롬의 데이타 버스를 32비트로 확장시켜 중앙처리장치와 이피롬 사이에 데이타 전송을 필요로 하는 모든 시스템의 성능 향상하는 장치에 관한 것이다.
종래의 이피롬의 데이타 버스 크기를 16비트로 구성할 때 중앙처리장치부가 32비트의 데이타 버스를 가지고 있어도 효율이 높아지지 않는 문제점이 있었다.
본 발명은 이러한 점을 감안하여 중앙처리장치의 데이타 버스의 최대값과 동일안 이피롬의 데이타 버스를 구성함으로써 전체 시스템의 성능향상을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 데이타 버스 구성도이다.
Claims (1)
- 이피롬(EPROM)의 데이타 버스를 확장시켜 시스템의 성능을 향상시키는 장치에서 시스템의 어드레스 맵(Map)에 따라서 중아처리장치부(20)가 이피롬(EPROM)부(30)를 억섹스할 번지를 이용하여 이피롬(EPROM)부(30)의 칩 인에이블핀을 제어하는 신호를 발생시키는 디코더 로직부(10)와; 칩 인에이블핀을 통하여 신호를 받아들여 신호가 로우(LOW)일 경우 지정된 어드레스의 데이타를 전송할 준비를 하는 이피롬(EPROM)부(30)와; 항상 하이(HIGH)인 신호(Vcc)를 입력핀으로 받아들여 주변 칩을 32비트로 감지하고 데이타 버스를 32비트로 판단하여 이피롬(EPROM)부(30)의 제1이피롬(EPROM)과 제2이피롬(EPROM)을 동시에 구동시켜 데이타를 32비트로 입력 받는 중앙처리장치부(20)로 구성됨을 특징으로 하는 이피롬(EPROM) 데이타 억세스 속도 증가 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940008033A KR950029964A (ko) | 1994-04-16 | 1994-04-16 | 이피롬 데이타 억세스 속도 증가장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940008033A KR950029964A (ko) | 1994-04-16 | 1994-04-16 | 이피롬 데이타 억세스 속도 증가장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950029964A true KR950029964A (ko) | 1995-11-24 |
Family
ID=66677815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940008033A KR950029964A (ko) | 1994-04-16 | 1994-04-16 | 이피롬 데이타 억세스 속도 증가장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950029964A (ko) |
-
1994
- 1994-04-16 KR KR1019940008033A patent/KR950029964A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4683534A (en) | Method and apparatus for interfacing buses of different sizes | |
KR890017604A (ko) | 마이크로 컴퓨터 시스템 | |
KR930016888A (ko) | 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법 | |
KR970007655A (ko) | 콘트롤러에서의 데이터 전송 방법 및 장치 | |
KR970007654A (ko) | 콘트롤러에서의 데이터 전송 방법 및 장치 | |
CO4520299A1 (es) | Circuito retardado cache de capacitacion de escritura para sistemas microcomputadores con un 80386 y un 82385 . | |
KR960024986A (ko) | 정보 처리 장치 | |
ES2144488T3 (es) | Sistema de tratamiento de datos que emplea coherencia de antememoria empleando un protocolo de escrutinio. | |
KR950029964A (ko) | 이피롬 데이타 억세스 속도 증가장치 | |
KR970059914A (ko) | 플래시 메모리 시스템 | |
US6202140B1 (en) | Memory addressing system and method therefor | |
KR940004449A (ko) | 큐(queue)를 구비한 중대형 컴퓨터의 입출력 프로세서 | |
KR890003024Y1 (ko) | 캐쉬 메모리 제어회로 | |
KR930014051A (ko) | 마이크로 프로세서용 메모리 접속장치 | |
KR950024080A (ko) | 멀티프로세서 시스템의 캐쉬 데이타 전송장치 | |
KR940008559Y1 (ko) | I/o 메모리 영역 확장회로 | |
JPS57200985A (en) | Buffer memory device | |
KR970016985A (ko) | 고속의 데이타 전송방법 | |
KR850006090A (ko) | 데이터 전송 시스템 | |
KR910003509A (ko) | 마이크로 프로세서 사이의 데이타 교환 회로 | |
JPH04268296A (ja) | 消去可能形読出し専用メモリ | |
JPS61153770A (ja) | 画像処理装置 | |
KR930005404A (ko) | 고속데이타 처리시스템 | |
KR950020194A (ko) | 인터트립라인의 공유장치 | |
KR960042391A (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |