FI96244C - Tietojenkäsittelyjärjestelmä - Google Patents

Description

- 96244

Tietoj enkäsittelyj är j estelmä Tämän keksinnön kohteena on tietojenkäsittelyjärjestelmä, johon kuuluu prosessori, välimuisti, välimuistin 5 liitäntä päämuistiin ja välimuistin ohjain sovitettuna kehittämään erillisiä ohjaussignaaleja tarpeellisille toiminnoille, jotka liittyvät välimuistiin, kuten välimuistin kirjoitus sallittu -signaalit, ja välimuistin liitäntään, tiedonsaannin järjestämiseksi prosessorin vaatimalla 10 tavalla.

Taustatietoa 80386-mikroprosessorista, sen ominaisuuksista ja sen käytöstä mikrotietokonejärjestelmissä, jotka sisältävät välimuisti-alijärjestelmiä, on selitetty julkaisuissa "Introduction to the 80386", huhtikuu 1986, 15 ja. "80386 Hardware Reference Manual" (1986). Välimuisti- ohjaimen 82385 ominaisuuksia ja suorituskykyä selitetään julkaisussa "82385 High Performance 32-Bit Cache Controller" (1987). Nämä julkaisut on tuottanut Intel Corporation.

20 Mikrotietokonejärjestelmissä, kuten muissakin tie tokonejärjestelmissä, on toimintanopeus tärkeä kriteeri, jota useimmissa tapauksissa on tasapainotettava järjestelmän kustannusten kanssa. Useat ominaisuudet, jotka ensin otettiin käyttöön suurtietokoneissa ja minitietokoneissa, 25 löytävät nyt tiensä mikrotietokonejärjestelmiin. Näihin sisältyvät välimuisti-alijärjestelmät. Välimuisti-alijärjestelmien käyttäminen johtaa moniväyläiseen tietokonera-kenteeseen (arkkitehtuuriin). Erityisesti mikroprosessorilla, jossa on välimuisti-alijärjestelmä, ensimmäinen 30 väylä, jota yksinkertaisuuden vuoksi kutsutaan CPU:n paikallisväyläksi, liittää yhteen mikroprosessorin (esimerkiksi 80386), välimuistin ohjaimen (joka voi sisältää 82385 välimuistiohjaimen) sekä hajasaantimuistin, joka toimii välimuistina. CPU:n paikallisväylä voidaan puskurin 35 kautta liittää toiseen väyläjärjestelmää, jota yksinker- - 96244 2 taisuuden vuoksi kutsutaan järjestelmäväyläksi. Järjestel-mäväylään voidaan liittää muita järjestelmän osia (joko suoraan tai epäsuorasti), kuten keskusmuisti, syöttö- ja tulostuslaitteita, lukumuisti, jne.

5 Pääasiallisena syynä välimuisti-alijärjestelmän käyttämiseen on muistitoimintojen nopeuttaminen tekemällä prosessorille mahdolliseksi välimuisti-alijärjestelmästä lukeminen silloin, kun tarvittava tieto on talletettu siihen. Välimuisti-alijärjestelmällä on tavallisesti etuna 10 suurempi nopeus keskusmuistiin verrattuna. Silloin kun muistin käyttökertoja voidaan rajoittaa välimuistissa tapahtuviksi, prosessori ei vaadi pääsyä järjestelmäväy-lälle. Tämä vapauttaa merkittävällä tavalla järjestelmä-väylää käytettäväksi muissa toimenpiteissä, esimerkiksi 15 syöttö- ja tulostustoimenpiteisiin, DMA:ta varten, jne.

Tämä on toinen etu sellaisilla mikrotietokonejärjestelmillä, joissa on välimuisti-alijärjestelmä.

Jotta suoritettavat toiminnat voitaisiin pitää oikeassa järjestyksessä, toiminnat jaetaan aikayksiköihin, 20 joita nimitetään kellotiloiksi. Mikrotietokonejärjestel mässä, jossa käytetään esimerkiksi 80386-prosessoria ja 82385-välimuistin ohjainta, vaativat nopeimmat muistitoiminnat kaksi kellojaksoa, kukin pituudeltaan kaksi kello-tilaa. Muiden toimintojen, jotka vaativat enemmän kuin 25 kaksi kellojaksoa, sanotaan sisältävän sellaisen lukumää-’ rän odotustiloja, joka lukumäärä on yhtä kuin toiminnan suorittamiseen vaadittavien kellojaksojen lukumäärä vähennettynä kellojaksojen vähimmäismäärällä kaksi (jota myös sanotaan "nollaodotustilaksi", eli toiminnaksi ilman odo-30 tustilaa).

Koska toiminnan nopeus on tärkeä tekijä, on edullista käytännön mahdollisuuksien mukaisesti varmistaa se, että toiminnat voidaan sovittaa toimintoihin ilman odotustiloja, yhden tai kahden odotustilan toimintojen sijasta. 35 Välimuistin käyttö on sen tapaista toimintaa, joka on ilman odotustiloja.

Il 96244 3

Vaikka mahdollisimman monta muistin käyttökertaa käsitellään välimuisti-alijärjestelmällä, on tietenkin ajoittain välttämätöntä käyttää keskusmuistia. Eräänä periaatteena välimuistia käytettäessä on se, että lukemisen 5 epäonnistumisen tapahtuessa, jolloin kyseessä on siis lu-kemistoiminta, jossa vaadittavaa tietoa ei löydetty välimuisti-alijärjestelmästä, keskusmuistista luettu tieto välittömästi talletetaan välimuisti-alijärjestelmään. Käyttäen tätä periaatetta, on luettu tieto tämän jälkeen 10 käytettävissä välimuisti-alijärjestelmässä (ellei sen päälle ole kirjoitettu muuta), niin että seuraavilla kerroilla samaa tietoa ei tarvitse hakea keskusmuistista. Näin ollen lukemisen epäonnistumisen tapauksessa vaaditaan kaksi toimenpidettä: 1) käydään keskusmuistilla lukemassa 15 vaadittava tieto, jotta se saataisiin prosessorin käyttöön; ja 2) kirjoitetaan keskusmuistista juuri luettu tieto välimuisti-alijärjestelmään.

82385:lie on ominaista se, että lukemisen epäonnistumisen tilanteen syntyessä keskusmuistista haettava tieto 20 on välttämättä kirjoitettava uudelleen välimuisti-alijär jestelmään ennen sitä hetkeä, jolloin sen on oltava prosessorin käytettävissä. Sirun valmistaja on havainnut tämän ehdon ja ehdottaa toista kahdesta vaihtoehdosta, ts. joko valitaan riittävän nopea muisti, niin että data voi-25 daan hakea ja asettaa 82385:n käytettäväksi kiinteälle odotustilatoiminnalle välttämättömässä ajassa, tai pidennetään sitä jaksoa, joka tavallisesti vaadittaisiin, lisäämällä tarvittava lisäodotustila (lisäodotustilat). Vaikka kummatkin vaihtoehdot ovat käytännöllisiä, niin 30 ensimmäinen vaihtoehto vaikuttaa järjestelmän kustannuk siin, koska 82385:n ajastusvaatimukset täyttävät nopeammat muistin eittämättä ovat kalliimpia, ja toinen vaihtoehto aiheuttaa viiveen lukemisen epäonnistumisen toiminnalle, pakottamalla käyttämään yhtä tai useampia odotustiloja.

35 96244 4

Esillä olevan keksinnön tarkoituksena on tämän valinnan tarpeellisuuden poistaminen parantamalla järjestelmän hitaampien muistikomponenttien sietokykyä vaikuttamatta odotustilaparametreihin lukemisen epäonnistumisten yh-5 teydessä. Tämä päämäärä saavutetaan keksinnön mukaisella tietojenkäsittelyjärjestelmällä, jolle on tunnusomaista, että välimuistin ohjaimen ja välimuistin väliin on sovitettu loogiset elimet, jotka vastaanottavat välimuistin ohjaimelta ohjaussignaaleja, jotka liittyvät sekä väli-10 muistiin että välimuistin liitäntään, mukaanluettuna välimuistin kirjoitus sallittu -signaalit, välimuistin kirjoitus sallittu -signaalien viivästyttämiseksi sellaisten ohjaussignaalien vastaanotettujen yhdistelmien esiinty essä, jotka osoittavat välimuistin luvun epäonnistumista, 15 jolloin viive vastaa sitä ajoitusvaatimusten erotusta, jonka välimuistin ohjain ja prosessori muistille asetta vat.

Keksinnön mukaisen tietojenkäsittelyjärjestelmän edulliset suoritusmuodot ilmenevät oheisista epäitsenäi-20 sistä patenttivaatimuksista 2-8.

Seuraavassa selitetään keksinnön erästä suoritusmuotoa esimerkin avulla viitaten oheisiin piirustuksiin, joissa:

Kuvio 1 on kolmiulotteinen kokonaiskuvanto tyypil-25 lisestä mikrotietokonejärjestelmästä, jossa käytetään esillä olevaa keksintöä;

Kuvio 2 on yksityiskohtainen lohkokaavio useimmista komponenteista tyypillisessä mikrotietokonejärjestelmässä, jossa käytetään esillä olevaa keksintöä; 30 Kuvio 3 on yksityiskohtainen lohkokaavio välimuis tin ohjaimesta, hajasaantimuistista, loogisesta piiristä ja puskureista, jotka muodostavat esillä olevan keksinnön suori tusmuodon;

Kuvio 4 on ajastuskaavio, joka havainnollistaa vä-35 limuistin ohjaimen ja mikroprosessorin erilaisia ajastus-vaatimuksia; ja il - 96244 5

Kuviot 5A - 5C esittävät keksinnön toimintaa välimuistin lukemisen epäonnistumisen yhteydessä samoin kuin välimuistin kirjoittamisia, jotka eivät aiheudu lukemisen epäonnistumisesta.

5 Kuvio 1 esittää tyypillisen mikrotietokonejärjes telmän, jossa esillä olevaa keksintöä voidaan soveltaa. Kuten on esitetty, käsittää mikrotietokonejärjestelmä 10 joukon osia, jotka on kytketty toisiinsa. Tarkemmin ottaen, järjestelmäyksikkö 30 on kytketty monitoriin 20 (kulo ten esimerkiksi tavanomaiseen videonäyttöön), jota se ohjaa. Järjestelmäyksikkö 30 on myös kytketty syöttölaitteisiin, kuten näppäimistöön 40 ja hiireen 50. Tulostuslaite, kuten kirjoitin 60, voidaan myös liittää järjestelmäyksik-köön 30. Lopuksi järjestelmäyksikkö 30 voi sisältää yhden 15 tai useampia levyasemia, kuten levyaseman 70. Kuten alla selitetään, järjestelmäyksikkö 30 reagoi syöttölaitteisiin, näppäimistöön 40 ja hiireen 50, ja syöttö/tulostuslaitteisiin, kuten levyasemaan 70, signaalien aikaansaamiseksi tulostuslaitteiden, kuten monitorin 20 ja kirjoitti-20 men 60 ohjaamiseksi. Alan ammattilaiset ovat tietenkin selvillä siitä, että järjestelmäyksikköön 30 myös voidaan liittää muita ja tavanomaisia osia vuorovaikutusta varten. Esillä olevan keksinnön mukaisesti mikrotietokonejärjestelmä 10 sisältää (kuten alempana tarkemmin selitetään) 25 välimuisti-alijärjestelmän, niin että on olemassa CPU:n paikallisväylä, joka yhdistää prosessorin, välimuistin ohjaimen ja välimuistin, joka CPU:n paikallisväylä on kytketty puskurin kautta järjestelmäväylään. Järjestelmäväylä on liitetty ja on vuorovaikutuksessa I/O-laitteisiin, ku-30 ten näppäimistöön 40, hiireen 50, levyasemaan 70, monitoriin 20 ja kirjoittimeen 60. Lisäksi järjestelmäyksikkö 30 keksinnön mukaisesti voi sisältää kolmannen väylän, joka käsittää Micro Channel(TM)-rakenteen, järjestelmäväylän ja muiden (valinnaisten) syöttö/tulostus-laitteiden liittämi-35 seksi.

96244 6

Kuvio 2 on ylemmän tason lohkokaavio, joka havainnollistaa tyypillisen mikrotietokonejärjestelmän eri osia esillä olevan keksinnön mukaisesti. CPU:n paikallisväylä 230 (joka sisältää data-, osoite- ja ohjausosat) hoitaa 5 mikroprosessorin 225 (kuten 80386), välimuistin ohjaimen 260 (joka voi sisältää 82385 välimuistiohjaimen) ja haja-saantityyppisen välimuistin 255. CPU:n paikallisväylään 230 on myös kytketty puskuri 240. Puskuri 240 on kytketty järjestelmäväylään 250, joka myös käsittää osoite-, data-10 ja ohjausosat. Järjestelmäväylä 250 ulottuu puskurin 240 ja toisen puskurin 253 välille.

Järjestelmäväylä 250 on myös kytketty väylän ohjaus- ja ajastuselementtiin 265 sekä DMA-ohjaimeen 325. Hallinnan ohjausväylä 340 yhdistää väylän ohjaus- ja ajas-15 tuselementin 265 ja hallinnan valvontaelimen 335. Muisti 350 on myös kytketty järjestelmäväylään 250. Muisti 350 sisältää muistin ohjauselementin 351, osoitemultiplekserin 352 ja datapuskurin 353. Nämä elementit on kytketty muis-tielementteihin 360 - 364, kuten kuviossa 2 on esitetty.

20 Toinen puskuri 254 on kytketty järjestelmäväylän 250 ja planaariväylän 270 väliin. Planaariväylä 270 sisältää vastaavasti osoite-, data- ja ohjausosat. Planaariväy-lälle 270 on kytketty erilaisia I/O-sovittimia ja muita komponentteja, kuten näytön sovitin 275 (jota käytetään 25 monitorin 20 ohjaamiseksi), kello 280, toinen hajasaanti-muisti 285, RS232-sovitin 290 (jota käytetään sarjamuotoisia I/O-toimintoja varten), kirjoittimen sovitin 295 (jota voidaan käyttää kirjoittimen 60 ohjaamiseen), ajastin 300, levykeaseman sovitin 305 (joka on yhteistoiminnassa levy-30 aseman 70 kanssa), keskeytysohjain 310 ja lukumuisti 315. Puskuri 253 aikaansaa liitännän järjestelmäväylän 250 ja toisen väylän, kuten Micro Channel(TM)-väylän 320 väliin, jota edustaa Micro Channel(TM) kannat. Laitteita, kuten muisti 331 voidaan kytkeä väylään 320.

li 35 96244 7

Vaikka välimuistikirjoittamisia varten data voidaan saada muistista 350, sellainen data voidaan myös saada muista muisteista, kuten Micro Channel(TM)-väylälle asennetusta muistista.

5 Tavanomaisessa80386/82385-mikrotietokonejärjestel mässä käyttäjän on valittava kahdesta epämiellyttävästä vaihtoehdosta muistitoimintojen osalta ja erityisesti lukemisen epäonnistumista seuraavaan toimintaan liittyen.

Sellaisessa järjestelmässä mikroprosessori 225 10 sijoittaa lukemisjakson aikana osoitteen CPU:n paikallisväylän 230 osoiteosaan. Välimuistin ohjaus 260 vastaa osoitteeseen ja määrittää, onko vaadittu tieto välimuistissa 255. Siinä tapauksessa, että tieto löydetään välimuistista 255, välimuistia 255 osoitetaan, ja se sijoittaa 15 datan CPU:n paikallisväylän 230 dataosaan, josta mikroprosessori 225 voi sen saada. Siinä tapauksessa, ettei vaadittu tieto ole välimuistissa 255, välimuistin ohjaus 260 vapauttaa puskurin 240 niin, että osoite voidaan johtaa CPU:n paikallisväylältä 230 järjestelmäväylälle 250. Kun 20 vaadittu osoitettu saavuttaa järjestelmäväylän 250 se on muistin 250 käytettävissä, ja muistin 350 ominaisuuksien vaatiman tietyn ajan kuluttua osoitettu data ilmestyy järjestelmäväylän 250 dataosaan. Data kytketään läpi puskuriin 240, jossa se sitten on sekä välimuistin 255 että 25 mikroprosessorin 225 käytettävissä. Tietoa käytetään välimuistissa 255 siihen kirjoittamista varten, niin että jos samaa tietoa vaaditaan, ei toista pääsyä muistiin 350 tarvita. Samanlainen toiminta voi esiintyä silloin kun muisti on planaariväyIällä 270 tai valinnaisella lisätoiminneväy-30 Iällä. Valinnaisen lisätoiminneväylän osalta osoitetieto kytketään puskurin 253 kautta valinnaisella toiminneväy-lällä olevaan muistiin. Sellaisesta muistista data kytketään takaisin puskurin 253 kautta, järjestelmäväylän kautta CPU:n ja paikallisväylälle 230 puskurin 240 kautta.

35 96244 8

Kuten mainittiin, 82385:n ominaisuudet kuitenkin vaativat, että lukemisen epäonnistumisen tuloksena oleva tieto on käytettävissä CPU:n paikallisväylällä välimuistiin 255 kirjoittamista varten ennen kuin sitä tarvitaan 5 prosessorilla 225. Toisin sanoen, 82385:n muistille 350 asettamat ajastusvaatimukset ovat kovemmat kuin 80386:n sanelemat ajastusvaatimukset. 82385:n valmistaja ehdottaa siten, että käyttäjä voi joko: 1) valita keskusmuistin 350 tai muun muistin muis-10 tielementit (kuten elementit 361 - 364) riittävän nopeiksi vastaamaan 82385:n ajastusvaatimuksia määritellyllä odotustilalla, tai 2) varmistautua siitä, että lukemisen epäonnistumisen yhteydessä käynnistetty kaksoistoiminta varaa lisä- 15 odotustilan.

Kuten alla selitetään, esillä oleva keksintö poistaa tämän vaatimuksen valita kahdesta epämiellyttävästä vaihtoehdosta, poistamalla tosiasiassa välimuistin ohjaimen 260 asettamat kireät ajastusvaatimukset, niin että 20 keskusmuistille tai muulle muistille asetetut ajastusvaa-timukset eivät ole sen kovemmat kuin ne, jotka mikroprosessori 225 asettaa.

Keksinnön soveltamiseksi välimuistin ohjaukseen 260 on lisätty useita loogisia elementtejä, 82385-sirun lisäk-25 si, kuten esitetään kuviossa 3.

Kuvio 3 esittää lohkokaaviomuodossa välimuistin ohjauksen 260 ja välimuistin 255 yksityiskohtaiset komponentit. Erityisesti välimuisti 255 on kytketty CPU:n paikallisväylän 230 dataosaan ja pitopiirin 255L kautta CPU:n 30 paikallisväylän 230 osoiteosaan.

Välimuistin ohjaus 260 sisältää 82385-välimuistin • ohjaimen sekä loogisen elementin 261. Kuvio 3 esittää ne 82385:n lähtösignaalit, jotka ovat oleellisia välimuistin kirjoittamistoiminnassa. Ne sisältävät välimuistin luki-35 tuksen aktivoinnin (CALEN), välimuistin kirjoittamisen 11 96244 9 aktivoinnit mukaan lukien CWEA (lohkolle A) ja CWEB (lohkolle B) sekä sirunvalintasignaalit CSO, VS1, CS2 ja CS3.

Kuten kuviossa 3 esitetään logiikka 261 vastaanottaa tuloissaan signaalit CWEA ja CWEB kahden kellosignaa-5 Iin CLK ja CLK2 (edellinen on täsmälleen puolet viimeksi mainitun nopeudesta) lisäksi, sekä BUSRD (joka osoittaa järjestelmäväylän lukemisen). BUSRD tulee aktiiviseksi toiminnoilla, jotka tapahtuvat järjestelmäväylällä 250. Minkä tahansa muistin (paitsi välimuistin) lukeminen ta-10 pahtuu (ainakin osaksi) järjestelmäväylällä 250.

Logiikka 261 reagoi tulosignaaleihinsa ja sopivissa oloissa se kehittää DCWEA:n (viivästetty välimuistin kirjoittamisen aktivointi A) tai DCEWB:n (viivästetty välimuistin kirjoittamisen aktivointi B). Erityisesti jos CWEA 15 on aktiivinen ja BUSRD on aktiivinen (mikä erehtymättä osoittaa lukemisen epäonnistumista), kehitetään soveltuvalla hetkellä DCEWA. Samalla tavalla, kun CWEB on aktiivinen ja BUSRD on aktiivinen, kehitetään DCEWB sopivalla hetkellä.

20 Logiikka 261 lähdöt DCWEA ja DCEWB antavat kumpikin tulon liittyvään logiikkaporttiin 263A ja vastaavasti 263B. Kumpikin näistä porteista vastaanottaa myös vastaavan tulon liittyvästä 82385:n lähdöstä, ts. portin 263A toisena tulona on CWEA ja samalla tavalla portilla 263B 25 on toisena tulona CWEB.

Logiikkaporttien 263A ja 263B lisäksi välimuistin ohjaus 260 lisäksi käsittää puskurin 262 sisältäen pusku-rielementit 262a - 262e, yhden jokaista signaalia CALEN, CS0, CS1, CS2 ja CS3 varten. Kuten kuviossa 3 on esitetty, 30 niin jokainen puskurin 262 elementti on looginen portti, joka pysyvästi on osittain aktiivinen (aktivoitu yhdellä tulolla, joka on liitetty sopivaan potentiaaliin). Pusku-rielementin toinen tulo saadaan vastaavasta 82385: lähdöstä. Puskurielementin 262a lähtö syötetään ohjaustulona 35 pitopiirille 255L. Puskurielementtien 262b - 262e lähdöt 96244 10 johdetaan suoraan välimuistin 255 tuloihin signaaleina CSO - CS3.

Ennen kuvion 3 komponenttien toiminnan selittämistä viitataan kuvioon 4 sopivan anastuksen havainnollistami-5 seksi.

Kuvio 4 esittää kolme ajastuskaaviota. Jokainen kaavio alkaa silloin, kun esiintyy väylätoiminta, ts. kun BUSRD tulee aktiiviseksi. Viiva, joka on merkitty 80386, esittää että aikana MT1, joka esiintyy lukemisen epäonnis-10 tumisen jälkeen, on muistin lähdön data kelvollinen. Aika MT1 on 80386:n vaatimusten muistille asettama ajastustole-ranssi.

Kuvion 4 viivalla, joka on merkitty 82385, havainnollistetaan 82385:n asettamia ajastusvaatimuksia. Erityi-15 segti, 82385 kehittää CWEA: ja CWEB:n siten, että kelvollinen data on oltava saatavilla muistista aikana MT2, ts. aikana, joka on ennen kuin kelvollinen data vaaditaan 80386:lie. Siten kuvio 4 esittää 82385:n kovemmat ajastus-vaatimukset (MT2) verrattuna helpompiin 80386:n ajastus-20 vaatimuksiin (MT1).

Kuvio 4 esittää myös logiikan 261 vaikutuksen. Erityisesti logiikan 261 DCWEA ja/tai DCWEB -lähdöt seuraavat 80386:n helpompia ajastusvaatimuksia. Täsmällisemmin, DCWEA ja/tai DCWEB viivästetään kuviossa 4 esitetyllä 25 "viiveellä" (DELAY) verrattuna CWEA ja CWEB -signaaleihin. Siten tällä viiveellä 80386:n helpommat ajastusvaatimukset ovat ainoat keskusmuistille 350 asetetut ajastusvaatimukset lukemisen epäonnistumisen tapahtuessa. Tämän ansiosta voidaan käyttää halvempia muistikomponentteja verrattuna 30 niihin komponentteihin, joita olisi tarvittu jotta 82385 olisi voinut suorittaa loppuun lukemisen epäonnistumisen määrätyllä odotustilojen lukumäärällä.

Logiikan 261 sisäiset komponentit soveltavat seu-raavia loogisia yhtälöitä:

II

35 • 96244 11

/DCWEA := /BUSRD & /CLK & /CWEA

/DCWEB :* /BUSRD & /CLK & /CWEB

jossa tekijä on looginen JA, tekijä "/" edustaa negaatiota, ja muut signaalielementit (paitsi BUSRD) on jo 5 määritelty.

Kuviot 5A - 5C ovat hyödyllisiä selitettäessä kuviossa 3 esitettyjen elementtien toimintaa. Tarkemmin sanottuna kuvio 5A esittää tyypillisen CWE-signaalin. Signaalilla on kaksi siirtymäkohtaa, ensimmäinen alaspäin menevä 10 siirtymä ja toinen ylöspäin. Välimuisti 255 on järjestetty suorittamaan kirjoittamisen CWE:n ylöspäin menevällä siirtymällä, kuten on esitetty kuviossa 5A.

Kuvio 5B esittää tyypilliset CWE, DCWE ja portin lähdön (joko 263A tai 263B) lukemisen epäonnistuessa. 15 Kuten ensimmäisellä rivillä esitetään, kehitetään CWE-sig-naali 82385:llä. Lukemisen epäonnistuessa looginen elementti 261 kehittää CWE:n suhteen sopivalla viiveellä viivästetyn DCWE:n. Kuvion 5B kolmas rivi (merkinnällä GATE) esittää kyseisen portin (263A tai 263B) lähdön. Tarkemmin 20 sanottuna portin 263 lähdössä on siirtymä alaspäin, joka tuotetaan kun CWE menee alas. Kun CWE-signaalilla on siirtyminen ylöspäin, pysyy portin lähtö alhaalla johtuen DCWE-tulosta. Vasta kun DCWE menee ylös, niin loogisen portin lähtö menee ylös, niin että kirjoittamistapahtuman 25 ajastuksen säätää DCWE:n ylöspäin siirtyminen. Kuten kuvion 5B kolmannella rivillä nähdään, on kirjoittamistapah-tuma viivästetty loogisen elementin 261 aiheuttamalla viiveellä, verrattuna CWE:n ylöspäin siirtymiseen.

Kuvio 5C esittää toimintaa välimuistin kirjoitta-30 misen yhteydessä, joka on muu kuin lukemisen epäonnistumisen tuottama. Kuvion 5C ensimmäinen rivi (merkitty CWE) esittää 82385:n kehittämän CWE-signaalin. Koska kuvio 5C havainnollista välimuistin kirjoittamista silloin kun lukemisen epäonnistumista ei tapahtunut, niin DCWE:ssä ei 35 ole mitään siirtymisiä (BUSRD pysyy passiivisena). Vastaa- 96244 12 vast! portin (263A tai 263B) lähtö on synkroonissa CWE:n kanssa, niin että kirjoittamista ei viivästetä lainkaan.

Keksinnön käytännössä toteutetussa suoritusmuodossa viiveen DELAY pituus on suuruusluokkaa 25 ns.

5 Edellä mainitut loogiset yhtälöt esitetään tässä alla. Tässä yhteydessä symboleilla on seuraavat merkitykset:

Symboli Määritelmä / negaatio 10 := rekisteröity termi, yhtä suuri kuin = kombinatorinen termi, yhtä suuri kuin

& looginen JA

+ looginen TAI

15 Loogiset yhtälöt /BUSRD:=BUSRD & BUSCYC385 & /BADS & /(BW/R) & CLK (1)

+ BUSRD & /PIPECYCLE385 & /(BW/R) & CLK + /BUSRD & BREADY + /BUSRD & /HISSI + /BUSRD & /CLK

20 /BUSCYC385:=BU5CYC385 & /BADS & CLK (2)

+ BUSCYC385 & /PIPECYC385 & CLK + BUSCYC3B5 & /BT2 & CLK + /BUSCYC385 & BREADY + /BUSCYC385 & /CLK

/PIPECYC385:=PIPECYC385 & /BADS & /BUSCYC385 & CLK & /BREADY (3) + PIPECYC385 & /MISSI & BT2 & /BUSCYC385 & CLK & /BREADY + /PIPECYC385 & /CLK 25 /MISSIs=HISSl & BUSCYC385 & CPUNA & /BADS & /(BW/R) & CLK & NCA (4)

+ HISSI & /BUSCYC385 & /BADS & /(BW/R) & CLK & NCA & /BREADY + /MISSI & /CLK + /MISSI & BREADY

/CPUNA:=/MISSl & CLK & CPUNA & /NACACHE (5)

+ /MISSI & CLK & CPUNA & /BREADY & /BUSCYC385 JU + /CPUNA & /CLK + /CPUNA & /MISSI & CLK + /CPUNA & CLK & BREADY + /CPUNA & BUSCYC385 & NACACHE & CLK

/BT2;=BUSCYC385 & PIPECYC385 & /BADS & CLK & BT2 (6)

+ BUSCYC385 & /PIPECYC385 & BADS & CLK & NACACHE & BT2 + MISSI & /BUSCYC385 & /BADS & /(BH/R) & CLK & NCA & /BREADY + /MISSI & /BREADY & /BUSCYC385 & CLK 35 + /BT2 & BREADY & NACACHE

+ /CLK & /BT2 li 96244 13

Edellä olevissa loogisissa yhtälöissä olevia seu-raavia signaaleja selitetään, tai niihin viitataan, edellä viitatuissa Intel:in julkaisuissa:

BADS

5 BREADY

(BW/R) tähän viitataan itse asiassa muodossa BW/R; sulkuja käytetään sen osoittamiseksi, että kyseinen termi on yksi signaali

CLK

10 Aktiivinen BADS ilmaisee järjestelmäväylällä 250 olevan kelvollisen osoitteen. BREADY on järjestelmäväylän 250 valmis-signaali CPU:n paikallisväylälle 230. BW/R määrittelee järjestelmäväylän 250 kirjoittamisen tai lukemisen. CLK on prosessorin kellosignaali, joka on samanvai-15 heinen prosessorin 225 kanssa.

Yhtälöt (1) - (6) määrittelevät: BT2 BUSCYC385

BUSRD

20 CPUNA

MISSI

PIPECYC385 määriteltyjen signaalien, viitatuissa Intel:in julkaisuissa selitettyjen tai viitattujen signaalien, sekä 25 NCA:n, NACACHE perusteella. BT2 edustaa järjestelmäväylän 250 tilaa. Tila BT2 on viitatuissa Intel:in julkaisuissa määritelty tila.

BUSCYC385 edustaa myös järjestelmäväylän 250 tilaa.

Se on ylhäällä väylän tiloilla BTI, BT1, BT1P, ja alhaalla 30 väylän tiloilla BT2, BT2P ja BT2I (nämä ovat jälleen väylän tiloja, joihin viitataan viitatuissa Intel:in julkaisuissa).

/BUSRD on aktiivinen järjestelmäväylällä 250 tapahtuvien lukemisten yhteydessä.

35 CPUNA on signaali 80386:lie, joka sallii liukuhih- nakäsittelyn.

96244 14 MISSI on aktiivinen, määritellen kaksoisjakson ensimmäisen jakson, 64-bittisten lukemisten käsittelemiseksi välimuistia käyttäville laitteille.

PIPECYC385 on aktiivinen BTlP:n aikana (joka on 5 tila, johon viitataan viitatuissa Intel:in julkaisuissa).

NCA on signaali, joka kehitetään dekoodaamalla CP-U:n paikallisväylällä 230 oleva osoitekomponentti, ja joka aktiivisena edustaa sellaista osoitusta, jolla välimuistia ei voida käyttää. Välimuistin käyttömahdollisuus määritel-10 lään merkkikomponentilla (A31 - A17), jolloin ohjelmoitava informaatio määrittelee mitkä merkit (jos niitä ylipäätään käytetään) viittaavat välimuistia käyttäviin osoitteisiin, välimuistia käyttämättömien osoitteiden vastakohtana.

NACACHE on samantapainen signaali kuin BNA. BNA on 15 järjestelmän kehittämä signaali, joka pyytää seuraavaa osoitetta CPU:n paikallisväylältä 230, ja jota käsitellään viitatuissa Intel:in julkaisuissa. NACACHE eroaa BNArsta vain siinä suhteessa, että BNA on kehitetty 32K-välimuis-tille, kun taas NACACHE on luotu 64K-välimuistille. Jos 20 välimuisti on 32K, kuten mainitaan Intel:in julkaisuissa, voitaisiin tässä mainittu NACACHE korvata BNA-signaalilla. Eräässä todella toteutetussa suoritusmuodossa looginen elementti 261 oli ohjelmoitavan logiikkapiirin muodossa. Tulisi olla ilmeistä, että muita loogisia laitteita voi-25 daan käyttää saman toiminnan suorittamiseksi.

Il

Claims (8)

96244 15

1. Tietojenkäsittelyjärjestelmä, johon kuuluu prosessori (225), välimuisti (255), välimuistin liitäntä 5 (240) päämuistiin ja välimuistin ohjain (260) sovitettuna kehittämään erillisiä ohjaussignaaleja tarpeellisille toiminnoille, jotka liittyvät välimuistiin (255), kuten välimuistin kirjoitus sallittu -signaalit (CWEA, CWEB), ja välimuistin liitäntään (240), tiedonsaannin järjestän»! -10 seksi prosessorin (225) vaatimalla tavalla, järjestelmän ollessa tunnettu siitä, että: välimuistin ohjaimen (260) ja välimuistin (255) väliin on sovitettu loogiset elimet (261, 262, 263), jotka vastaanottavat välimuistin ohjaimelta (260) ohjaussignaa-15 leja, jotka liittyvät sekä välimuistiin että välimuistin liitäntään, mukaanluettuna välimuistin kirjoitus sallittu -signaalit, välimuistin kirjoitus sallittu -signaalien viivästyttämiseksi sellaisten ohjaussignaalien vastaanotettujen yhdistelmien esiintyessä, jotka osoittavat väli-20 muistin luvun epäonnistumista, jolloin viive vastaa sitä ajoitusvaatimusten (MT2, MTX) erotusta, jonka välimuistin ohjain (260) ja prosessori (225) muistille asettavat.

2. Patenttivaatimuksen 1 mukainen järjestelmä, tunnettu siitä, että välimuisti (255) on monisirui- 25 nen muisti ja loogiset elimet (261, 262, 263) lisäksi kytkevät sirunvalintasignaalit (CS0, CS1, CS2, CS3) välimuistin ohjaimelta (260) välimuistille (255) ja lisäksi käsittää puskurielimet (262) sirunvalintasignaalin kulun viivästämiseksi, jolloin puskurielimillä on otto jokaista 30 sirunvalintasignaalia kohti ja anto jokaista sirunvalin-tasignaalia kohti ja puskurielimien (262) annot on kytketty välimuistin (255) sirunvalintanastoihin.

3. Patenttivaatimuksen 2 mukainen järjestelmä, tunnettu siitä, että puskurielimet (262) käsittävät 35 lisäksi oton (262a) välimuistin ohjaimelta (260) tulevaa 96244 16 välimuistin pito sallittu -signaalia (CALEN) varten sekä annon, joka on kytketty välimuistin (255) osoitteenpito-piiriin (255L).

4. Jonkin edellisen patenttivaatimuksen mukainen 5 järjestelmä, tunnettu siitä, että prosessori (225), välimuisti (255), välimuistin ohjain (260) ja liitäntä (240) on liitetty toisiinsa paikallisväylällä (230) ja että liitäntä (240) liittyy järjestelmäväylään (250), johon päämuisti (350) on liitetty, jolloin välimuistin oh-10 jäin (260) käsittää: ensimmäiset, havaitulle välimuistin luku epäonnistunut -tilalle vasteelliset elimet osoitusinformaation välittämiseksi paikallisväylältä (230) järjestelmäväylälle (250) päämuistin (350) osoittamiseksi; ja 15 toiset, järjestelmäväyIällä (250) olevalle, pää- muistista (350) noudetulle datalle vasteelliset elimet datan kytkemiseksi paikallisväylään (230) väylän luku -ohjaussignaalin (BUSRD) ohjauksessa siten, että välimuistiin kirjoitus voi tapahtua silloin, kun viivästetty välimuis-20 tin kirjoitus sallittu -signaali (DCWEA, DCWEB) sen sallii.

5. Patenttivaatimuksen 4 mukainen järjestelmä, tunnettu siitä, että järjestelmäväylä (250) on kytketty valinnaiseen toiminneväylään (320), johon on kytket- 25 ty muistiväline siten, että muistivälinettä (331) voidaan osoittaa ja siten saatu data palauttaa paikallisväylälle (230) järjestelmäväylän (250) kautta.

6. Patenttivaatimuksen 4 tai 5 mukainen järjestelmä, tunnettu siitä, että ohjaussignaalien yhdistel- 30 mä, jolle vasteellisesti loogiset elimet (261, 262, 263) kehittävät viivästetyn välimuistin kirjoitus sallittu-signaalin (DCWEA, DCWEB), on välimuistin kirjoitus sallittu -signaalin (CWEA, CWEB) ja väylän luku -signaalin (BUSRD) samanaikainen esiintyminen. 35 II - 96244 17

7. Jonkin edellisen patenttivaatimuksen mukainen järjestelmä, tunnettu siitä, että: välimuisti (255) käsittää ensimmäisen ja toisen muistilohkon sekä vastaavasti ensimmäisen ja toisen kir-5 joitus sallittu -oton (WEA, WEB); että välimuistin ohjaimella (260) on ensimmäistä muistilohkoa vastaava ensimmäinen välimuistin kirjoitus sallittu -anto (CWEA) ja toista muistilohkoa vastaava toinen välimuistin kirjoitus sallittu -anto (CWEB); ja 10 että viive-elimet ovat erikseen vasteellisia väli- muistiohjaimen (260) ensimmäiselle tai toiselle välimuistin kirjoitus sallittu (CWEA, CWEB) -annolle ensimmäisen tai toisen viivästetyn välimuistin kirjoitus sallittu -signaalin (DCWEA, DCWEB) tuottamiseksi ensimmäiseen tai 15 toiseen kirjoitus sallittu -ottoon (WEA, WEB).

8. Patenttivaatimuksen 7 mukainen järjestelmä, tunnettu siitä, että loogiset elimet käsittävät: veräjän (263a) kytkettynä ensimmäiseen kirjoitus sallittu -ottoon (WEA) ensimmäisen lohkon sallimiseksi 20 vasteena ensimmäiselle välimuistin kirjoitus sallittu -annolle (CWEA) välimuistin ohjaimelta (260) ja samanaikaiselle viivästetylle välimuistin kirjoitus sallittu -signaalille (DCWEA); sekä vastaavan toisen veräjän (263b) toisen lohkon sal-25 limiseksi toisen kirjoitus sallittu -oton (WEB) kautta vasteena toiselle välimuistin kirjoitus sallittu - annolle (CWEB) välimuistin ohjaimelta (260) ja samanaikaiselle viivästetylle välimuistin kirjoitus sallittu -signaalille (DCWEA). 30 18 96244