KR100259943B1 - 고속 마이크로 프로세서와 백플레인 접속장치 및 방법 - Google Patents

Abstract

본 발명은 기록 또는 독출 요구가 발생할 시 해당 명령과 데이터 및 어드레스를 출력하고 독출 완료신호가 인가될 시 독출 데이터를 읽는 고속의 마이크로 프로세서와, 고속 마이크로 프로세서에 의해 제공되는 명령, 데이터 및 어드레스의 기록 여부에 따라 공백 플래그를 발생하고 기록된 명령, 데이터 및 어드레스를 버퍼링 하는 송신 버퍼와, 주기적인 폴링 동작을 통해 공백 플래그를 검사하여 공백 플래그에 의해 기록을 감지하면 기록된 명령을 분석한 후 분석한 명령에 따라 기록된 데이터와 어드레스 또는 어드레스를 처리하며, 슬롯으로부터 독출 데이터가 제공되면 독출 데이터와 함께 독출 완료신호를 출력하는 저속 원칩 마이컴과, 저속 원칩 마이컴으로부터 독출 데이터를 제공받아 고속 마이크로 프로세서로 버퍼링 하는 수신 버퍼로 구성한 고속 마이크로 프로세서와 백플레인 접속장치 및 방법을 구현하였다.

Description

고속 마이크로 프로세서와 백플레인 접속장치 및 방법

본 발명은 고속과 저속의 마이크로 프로세서를 가지는 시스템에 관한 것으로, 특히 고속의 마이크로 프로세서와 저속의 마이크로 프로세서를 접속하기 위한 접속장치 및 방법에 관한 것이다.

오늘날 대부분의 통신시스템, 전송시스템 등에서는 마이크로 프로세서(Micro Processor)를 구비하여 시스템의 동작을 위한 모든 제어를 수행하거나 데이터를 처리하는 기능을 수행하도록 구현되어진다. 이때 시스템에는 하나의 마이크로 프로세서를 사용하는 것이 아니라 메인(Main) 마이크로 프로세서와 각각의 고유 기능을 수행하는 하드웨어 블록(Hardware Block)(입출력(I/O) 카드 슬롯, 이하 "슬롯"으로 통칭함) 마다 구비된 복수개의 마이크로 프로세서를 가지는데, 상기와 같이 복수개의 마이크로 프로세서를 가지는 경우에는 복수개의 마이크로 프로세서 간을 연결할 시스템 버스를 요구하게 된다.

한편 전자 산업의 발달로 인하여 상기한 시스템에서는 점차 고성능의 마이크로 프로세서를 채용하고 있어 리드/라이트를 위한 억세스시 고속의 백플레인(Backplane) 접속이 가능해야 한다. 상기 백플레인은 장치간에서 전기적인 신호가 통하는 경로를 의미하며, 개념적으로는 버스와 비슷한 개념이다. 하지만 버스와는 달리 백플레인은 일반적으로 격납 랙 내에 있으며, 서로 다른 기능을 가지는 장치를 접속하고 있다. 하지만 고속으로 데이터를 처리하기 위해서는 상대적으로 높은 속도를 요구하는 백플레인 인터페이스를 요구하게 됨에 따라 원가가 상승하고 전력 소비 문제가 발생하게 된다. 또한 고속의 처리 속도를 가지는 마이크로 프로세스의 처리 시간 손실(loss)이 발생함에 따라 신뢰성을 저하시키는 문제가 발생하였다.

통상적으로 종래 상기한 바와 같은 접속을 요구하는 시스템에 적용되는 시스템 버스의 구조는 두 가지로 구분할 수 있다. 그 첫 번째 구조가 직렬 버스(Serial Bus) 구조이며, 그 두 번째 구조가 병렬 버스(Parallel Bus) 구조이다.

먼저, 상기 직렬 버스 구조는 듀얼 포트 메모리(Dual Port Memory)를 구성하고 씨리얼 라인(Serial Line)에 각 타임 슬롯(Time Slot) 별로 제어신호(Control Signal)를 고정하여 상기 듀얼 포트 메모리를 복수개의 슬롯에 각각 구비된 마이크로 프로세서가 일정 바이트(byte)를 가지고 주기적으로 접속하는 구조를 가진다. 상기한 구조를 가지는 직렬 버스 구조에서 사용되는 신호는 주 클럭신호, 씨-버스(C-BUS) 동기를 맞추는 C-버스 동기신호, 슬롯의 동기를 맞추는 슬롯 동기신호 및 하나의 슬롯마다 할당된 제어신호 일정 바이트로 이루어진다.

다음으로 상기 병렬 버스 구조는 메인 마이크로 프로세서가 억세스(access)하는 독출(read)/기록(write) 주기 그대로를 각 슬롯에도 적용하여 사용하는 버스 구조를 말한다. 상기한 시스템 버스의 구성은 기록/독출, 어드레스 및 데이터 라인으로 구성되며, 통상적으로 각 슬롯의 억세스는 소정 딜레이 신호를 가하여 어느 정도의 지연을 감안하여 안정적으로 각 슬롯을 제어한다.

하지만 상기한 첫 번째 버스 구조인 직렬 버스 구조는 가변(variable)적인 길이를 가지는 데이터를 기록/독출하기가 난해하며, 억세스 타임(time)을 고속화하여 제어를 빨리 할 수 없다. 또한 필요 데이터 유, 무관계를 떠나 메인 마이크로 프로세서가 무조건 폴링(polling)해야 하므로 상기 메인 마이크로 프로세서의 많은 로드(load)가 발생하고, 복잡한 구현 구조와 긴 설계 시간을 요구하는 문제점이 있다.

한편 두 번째 버스 구조인 병렬 버스 구조는 백플레인의 고속화가 요구되고 원가가 매우 높으며, 신뢰성이 떨어지는 문제 및 전력 소비가 증가하는 문제가 있었다.

따라서 상기한 바와 같은 문제점을 가지고 있는 통상적인 시스템 버스 구조를 이용하여 고속의 마이크로 프로세서를 적용함에 따라 발생하는 문제점을 해결할 수가 없었다.

다시 말해 상기와 같은 문제점을 가지는 종래 버스 구조를 이용하는 경우에는 점차 고속화되고 있는 오늘날의 마이크로 프로세서의 속도를 통한 백플레인 접속을 통상적인 시스템 버스 구조로 구현하는 경우에는 상기한 원가 상승과 전력 소비의 문제가 발생한다. 또한 고속의 마이크로 프로세서의 접속을 통한 고속으로 데이터를 처리하기 위해서는 백플레인 인터페이스의 속도를 높여야 할 뿐 아니라 별도의 백플레인 인터페이스 구동장치를 사용하여야 하는 다른 문제를 야기할 수 있다.

따라서 상기와 같은 문제점을 해결하기 위해 본 발명의 목적은 고속의 마이크로 프로세서와 저속의 마이크로 프로세서 간에 발생하는 처리 속도의 오차를 보상하는 백플레인 접속장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 사용자가 소프트웨어 개발 환경은 쉽도록 고성능 마이크로 프로세서를 사용하고 하드웨어 환경은 신뢰성이 있도록 백플레인 접속장치 및 방법을 제공함에 있다.

상기한 목적을 달성하기 위해 본 발명의 일견으로 기록 또는 독출 요구가 발생할 시 해당 명령과 데이터 및 어드레스를 출력하고 독출 완료신호가 인가될 시 독출 데이터를 읽는 고속의 마이크로 프로세서와, 상기 고속 마이크로 프로세서에 의해 제공되는 명령, 데이터 및 어드레스의 기록 여부에 따라 공백 플래그를 발생하고 상기 기록된 명령, 데이터 및 어드레스를 버퍼링 하는 송신 버퍼와, 주기적인 폴링 동작을 통해 상기 공백 플래그를 검사하여 상기 공백 플래그에 의해 기록을 감지하면 상기 기록된 명령을 분석한 후 상기 분석한 명령에 따라 상기 기록된 데이터와 어드레스 또는 어드레스를 처리하며, 상기 슬롯으로부터 독출 데이터가 제공되면 상기 독출 데이터와 함께 상기 독출 완료신호를 출력하는 저속 원칩 마이컴과, 상기 저속 원칩 마이컴으로부터 상기 독출 데이터를 제공받아 상기 고속 마이크로 프로세서로 버퍼링 하는 수신 버퍼로 고속 마이크로 프로세서와 백플레인 접속장치를 구현하였다.

상기한 목적을 달성하기 위한 다른 일견으로 주기적인 폴링 동작을 통해 송신 버퍼의 공백 플래그를 검사하여 상기 고속 마이크로 프로세서에 의한 명령, 데이터 및 어드레스 기록이 이루어 졌는가를 검사하는 제1과정과, 상기 제1과정에서 기록이 이루어 졌음을 검사하면 상기 송신 버퍼에 기록된 명령을 읽어 분석하는 제2과정과, 상기 제2과정에서 기록 명령이라 분석하면 상기 송신 버퍼에 기록된 데이터와 어드레스를 읽어 백플레인을 거쳐 상기 슬롯으로 제공하는 제3과정과, 상기 제2과정에서 독출 명령이라 분석하면 상기 송신 버퍼에 기록된 어드레스를 읽어 상기 백플레인을 거쳐 상기 슬롯으로 제공하는 제4과정과, 상기 제4과정에서 제공한 어드레스에 의해 지정된 슬롯으로부터 독출 데이터를 제공받아 수신 버퍼에 기록한 후 상기 고속 마이크로 프로세서에 독출 완료신호를 제공하는 제5과정으로 고속 마이크로 프로세서와 백플레인 접속방법을 구현하였다.

도 1은 본 발명의 일 실시 예에 따른 고속 마이크로 프로세서와 백플레인 접속장치의 블록 구성을 도시한 도면.

도 2는 본 발명의 일 실시 예에 따른 고속 마이크로 프로세서와 백플레인 접속을 위한 제어 흐름을 도시한 도면.

이하 본 발명의 바람직한 일 실시 예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. 우선 본 발명에서 사용하는 백플레인은 복수개의 슬롯과 백플레인 접속장치에 구비된 저속 원칩 마이컴간에 데이터 및 어드레스를 제공하기 위한 공급 경로의 의미로 사용함을 미리 밝혀 둔다.

도 1은 본 발명의 일 실시 예에 따른 고속 마이크로 프로세서와 백플레인 접속장치의 블록 구성을 도시한 도면이다. 상기 도 1을 참조하여 본 발명의 일 실시 예에 따른 고속 마이크로 프로세서와 백플레인 접속장치의 구성을 설명하면 다음과 같다.

고속 중앙처리부(이하 "고속 CPU"라 칭함) 110은 고 성능의 빠른 처리 속도로 데이터를 처리하는 기능을 담당하는 블록으로 기록/독출을 위한 전반적인 동작을 제어한다. 송신 버퍼(TX FIFO) 130은 선입선출 구조를 가지는 버퍼로서 상기 고속 CPU 110으로부터 제공되는 기록(WRITE)/독출(READ) 명령, 데이터 및 어드레스를 저속 원칩 마이컴(LOW SPEED ONE CHIP MICOM) 120으로 버퍼링(buffering) 한다. 수신 버퍼(RX BUFFER) 140은 상기 저속 원칩 마이컴 120으로부터 제공되는 데이터를 상기 고속 CPU 110으로 버퍼링 한다. 저속 원칩 마이컴 120은 상기 송신 버퍼 130에 기록된 데이터를 읽어 백플레인 150을 거쳐 해당 슬롯 160∼180으로 제공하거나 상기 슬롯 160∼180으로부터 상기 백플레인 150을 거쳐 제공되는 데이터를 상기 수신 버퍼 140에 기록한 후 데이터 기록을 상기 고속 CPU 110에 알리는 기능을 수행한다. 상기한 기능을 수행하기 위해 본 발명에서는 마이컴을 사용하였지만 로직(logic)으로 구현할 수 있다.

상기한 도 1의 구성을 참조하여 본 발명의 일 실시 예에 따른 기록 및 독출 동작을 설명하면 다음과 같다.

먼저 기록(write) 동작을 설명하면, 고속 CPU 110은 기록 요구가 발생하면 기록(write) 명령, 데이터 및 어드레스를 송신 버퍼 130에 기록한다. 상기 기록 요구는 상기 고속 CPU 110에서 데이터 처리시 필요에 따라 발생될 수 있으며, 복수개의 슬롯 160∼180 중 특정 슬롯의 요구에 의해 발생할 수도 있다. 또한 상기 어드레스는 데이터를 제공할 슬롯을 지정하는 슬롯 지정 어드레스(CARD SLOT-ADDRESS)와 상기 슬롯 어드레스에 의해 지정된 슬롯에 데이터를 기록할 메모리 어드레스로 구성된다. 상기 송신 버퍼 130은 상기한 동작에 의해 인가된 기록 명령에 의해 공백 플래그(EMPTY FLAG)의 상태를 천이 한다. 상기 공백 플래그의 상태 천이라 함은 기록된 데이터가 없는 경우 하이(high) 상태였다면 데이터의 기록에 의해 기록된 데이터가 있음을 나타내는 로우(low) 상태로 변화되는 것을 의미한다. 이때 상기에서 기록된 데이터가 없는 경우 하이 상태라고 기술하였으나 본 발명의 적용에 있어 상태 천이라는 의미가 "하이→로우"로 변화되는 것에 한정되는 것은 아니다. 즉, 현재 상태와는 다른 상태로 변화하여 데이터의 기록을 알리는 것을 모두 포함한다.

한편 저속 원칩 마이컴 120은 주기적으로 폴링(polling) 동작을 통해 상기 공백 플래그를 체크(check)하여 상태 천이 여부를 검사한다. 상기 저속 원칩 마이컴 120은 폴링 수행 중에 상기 공백 플래그의 상태 천이를 검사하면 상기 송신 버퍼 130을 억세스 하여 상기 기록된 데이터를 읽게 된다. 상기 읽게 되는 데이터는 상기 고속 CPU 110에 의해 기록된 데이터들로 기록 명령, 데이터 및 어드레스를 모두 포함하는 의미이다. 상기한 동작에 의해 데이터를 읽은 저속 원칩 마이컴 120은 기록 명령임을 인지하여 상기 읽은 동일 어드레스와 데이터를 저속으로 백플레인 150으로 제공한다. 상기 제공된 데이터와 어드레스는 모든 슬롯 160∼180으로 제공되며, 각 슬롯 160∼180은 상기 어드레스가 자신을 지정하고 있는 가를 판단한다. 만약 자신을 지정하는 어드레스라 판단하면 해당 슬롯은 상기 제공받은 어드레스가 지정하는 메모리 영역에 상기 제공받은 데이터를 기록한다. 또한 상술한 바와 같이 데이터 기록 동작이 이루어지는 동안 상기 고속 CPU 110은 다른 작업을 수행할 수 있어 로드(load)를 줄일 수 있다. 상기한 공백 플래그는 상기 저속 원칩 마이컴 120이 송신 버퍼 130에 기록된 데이터를 읽어 갔음을 확인하면 기록된 데이터가 없음을 알리는 상태로 천이 하여 다음 동작이 이루어질 수 있도록 한다. 상기 상태 천이는 상술한 바와 같으므로 상세히 설명하지 않는다.

다음으로 독출(read) 동작을 설명하면, 고속 CPU 110은 독출 요구가 발생하면 독출(read) 명령 및 어드레스를 송신 버퍼 130에 기록한다. 상기 독출 요구는 상기 고속 CPU 110에서 데이터 처리시 필요에 따라 발생될 수 있으며, 복수개의 슬롯 160∼180 중 특정 슬롯의 요구에 의해 발생할 수도 있다. 상기 송신 버퍼 130은 상기한 동작에 의해 인가된 독출 명령에 의해 공백 플래그의 상태를 천이 한다. 상기 공백 플래그의 상태 천이는 상술한 기록 동작에서 이루어진 상태 천이와 동일하게 이루어짐으로 상세한 설명은 생략한다. 한편 저속 원칩 마이컴 120은 주기적으로 폴링(polling) 동작을 통해 상기 공백 플래그를 체크(check)하여 상태 천이 여부를 검사한다. 상기 저속 원칩 마이컴 120은 폴링 수행 중에 상기 공백 플래그의 상태 천이를 검사하면 상기 송신 버퍼 130을 억세스 하여 상기 기록된 데이터를 읽게 된다. 상기 읽게 되는 데이터는 상기 고속 CPU 110에 의해 기록된 데이터들로 독출 명령 및 어드레스를 포함하는 의미이다. 상기한 동작에 의해 데이터를 읽은 저속 원칩 마이컴 120은 독출 명령임을 인지하여 상기 읽은 동일 어드레스를 백플레인 150으로 제공한다. 상기 제공된 어드레스는 모든 슬롯 160∼180으로 제공되며, 각 슬롯 160∼180은 상기 어드레스가 자신을 지정하고 있는 가를 판단한다. 만약 자신을 지정하는 어드레스라 판단하면 해당 슬롯은 상기 제공받은 어드레스가 지정하는 메모리 영역에 기록된 데이터를 읽어 저속으로 상기 백플레인 150을 거쳐 상기 저속 원칩 마이컴 120에 제공한다. 상기 백플레인 150을 통해 데이터를 제공받은 상기 저속 원칩 마이컴 120은 상기 제공받은 데이터를 수신 버퍼 140에 기록한 후 데이터 독출이 완료하였음을 알리는 신호( )을 상기 고속 CPU 110으로 제공한다. 상기 고속 CPU 110은 상기 저속 원칩 마이컴 120으로부터 을 제공받으면 상기 수신 버퍼 120을 억세스 하여 상기 저속 원칩 마이컴 120에 의해 기록된 데이터를 읽게 된다. 상기 고속 CPU 110이 상기 수신 버퍼 140에 기록된 데이터를 읽어 가는 것으로 독출 동작은 종료한다. 또한 상술한 바와 같이 데이터 독출 동작이 이루어지는 동안 상기 고속 CPU 110은 다른 작업을 수행할 수 있어 로드(load)를 줄일 수 있다. 상기한 공백 플래그는 상기 저속 원칩 마이컴 120이 송신 버퍼 130에 기록된 데이터를 읽어 갔음을 확인하면 기록된 데이터가 없음을 알리는 상태로 천이 하여 다음 동작이 이루어질 수 있도록 한다.

상술한 기록/독출 동작에서 상기 저속 원칩 마이컴 120이 백플레인 150으로 데이터를 저속으로 제공한다고 설명하였는데, 이는 고속 CPU 110과 저속 원칩 마이컴 120과의 처리 속도 차에 의해 발생하는 데이터 전송량을 송신 버퍼 130에서 일시 보관함으로써 가능하다. 즉, 상기 고속 CPU 110에 의해 기록되는 데이터를 상기 저속 원칩 마이컴 120이 실시간으로 처리할 수는 없으나 실시간으로 처리되지 않는 데이터를 상기 송신 버퍼 130에서 기록하고 있으므로 가능하다.

도 2는 본 발명의 일 실시 예에 따른 고속 마이크로 프로세서와 백플레인 접속을 위해 저속 원칩 마이컴 120에서 수행하는 제어 흐름을 도시한 도면이다.

이하 상기한 도 1의 구성을 참조하여 상기 도 2에 따른 제어 과정을 상세히 설명하면 다음과 같다. 우선 다음의 제어 과정 설명에 있어 상기 도 1을 참조하여 설명되어진 부분에 대한 상세한 설명은 생략하였음을 미리 밝혀 둔다.

저속 원칩 마이컴 120은 210단계와 212단계에서 주기적으로 폴링을 수행하여 기록된 데이터 여부를 검사한다. 상기 212단계에서 폴링 수행에 의해 송신 버퍼 130의 공백 플래그의 상태 천이를 감지하면 상기 저속 원칩 마이컴 120은 214단계로 진행한다. 상기 214단계로 진행하면 상기 송신 버퍼 130을 억세스 하여 고속 CPU 110에 의해 기록된 명령을 읽어 216단계에서 상기 읽은 명령을 분석한다. 상기 216단계에서 분석한 명령이 기록 명령인 경우에 상기 저속 원칩 마이컴 120은 218단계로 진행하여 상기 송신 버퍼 130을 억세스 하여 고속 CPU 110에 의해 기록된 데이터와 어드레스를 읽어 백플레인 150으로 출력한다. 상기 출력된 데이터와 어드레스는 각 슬롯 160∼180으로 제공되어 상기 어드레스에 의해 지정된 슬롯에 데이터가 기록된다.

하지만 상기 216단계에서 기록 명령이 아닌 독출 명령이라 분석하면 상기 저속 원칩 마이컴 120은 220단계로 진행하여 상기 송신 버퍼 130을 억세스 하여 상기 고속 CPU 110에 의해 기록된 어드레스를 읽어 백플레인 150으로 출력한다. 상기 출력된 어드레스는 각 슬롯 160∼180으로 제공되며, 상기 어드레스에 의해 지정된 슬롯은 상기 어드레스에 의한 특정 메모리 영역에 기록된 데이터를 독출하여 상기 백플레인 150으로 출력한다. 상기 출력된 데이터는 저속 원칩 마이컴 120으로 제공된다. 상기 저속 원칩 마이컴 120은 220단계에서 상기 슬롯에 의해 독출되어 출력된 데이터가 상기 백플레인 150을 거쳐 제공되는 가를 감시한다. 상기 222단계에서 데이터의 제공을 감지하면 상기 저속 원칩 마이컴 120은 224단계로 진행하여 상기 제공받은 데이터를 수신 버퍼 140으로 제공한다. 또한 상기 데이터의 제공과 함께 상기 저속 원칩 마이컴 120은 데이터의 독출이 완료되었음을 알리는 신호 을 상기 고속 CPU 110에 제공한다. 이때 상기 저속 원칩 마이컴 120은 상기 수신 버퍼 140에 데이터를 제공함에 있어 상기 220단계에서 읽은 어드레스를 제공할 데이터와 같이 상기 수신 버퍼 140에 제공하여 고속 CPU 110이 자신이 요구한 데이터를 독출할 수 있도록 구현할 수 있다. 상기 저속 원칩 마이컴 120은 224단계를 통해 독출 데이터의 제공을 완료하면 상기 210단계로 리턴 하여 다음에 발생할 이벤트(event)를 검사한다.

상술한 바와 같이 본 발명은 앞으로 처리 속도가 빨라질 CPU의 속도에 대응하여 백프레인의 버스를 인터페이스 하는데 저속으로 접속하여 보다 나은 신뢰성을 확보할 수 있다. 상기 백플레인의 속도를 저속으로 하는 이유는 CPU의 처리 속도를 따라가지 못하는 각 슬롯들과의 접속에 있어 신뢰성 있는 기록/독출 동작을 수행하도록 하기 위함이다.

또한 본 발명에서 고속 마이크로 프로세서와 백플레인 접속장치를 구현함에 따라 고속 억세스가 가능한 고가의 백플레인 버퍼를 사용하지 않아도 됨에 따라 원가 절감 뿐 아니라 전력 소모를 줄일 수 있다.

Claims (2)

1. 저속의 마이크로 프로세서를 각각 내장하고 있는 적어도 하나의 슬롯을 가지는 시스템에 있어서,

   기록 또는 독출 요구가 발생할 시 해당 명령과 데이터 및 어드레스를 출력하고 독출 완료신호가 인가될 시 독출 데이터를 읽는 고속의 마이크로 프로세서와,

   상기 고속 마이크로 프로세서에 의해 제공되는 명령, 데이터 및 어드레스의 기록 여부에 따라 공백 플래그를 발생하고 상기 기록된 명령, 데이터 및 어드레스를 버퍼링 하는 송신 버퍼와,

   주기적인 폴링 동작을 통해 상기 공백 플래그를 검사하여 상기 공백 플래그에 의해 기록을 감지하면 상기 기록된 명령을 분석한 후 상기 분석한 명령에 따라 상기 기록된 데이터와 어드레스 또는 어드레스를 처리하며, 상기 슬롯으로부터 독출 데이터가 제공되면 상기 독출 데이터와 함께 상기 독출 완료신호를 출력하는 저속 원칩 마이컴과,

   상기 저속 원칩 마이컴으로부터 상기 독출 데이터를 제공받아 상기 고속 마이크로 프로세서로 버퍼링 하는 수신 버퍼로 구성함을 특징으로 하는 고속 마이크로 프로세서와 백플레인 접속장치.
2. 저속의 마이크로 프로세서를 각각 내장하고 있는 적어도 하나의 슬롯과 고속 마이크로 프로세서를 가지는 시스템의 백플레인 접속장치에서 수행하는 백플레인 접속방법에 있어서,

   주기적인 폴링 동작을 통해 송신 버퍼의 공백 플래그를 검사하여 상기 고속 마이크로 프로세서에 의한 명령, 데이터 및 어드레스 기록이 이루어 졌는가를 검사하는 제1과정과,

   상기 제1과정에서 기록이 이루어 졌음을 검사하면 상기 송신 버퍼에 기록된 명령을 읽어 분석하는 제2과정과,

   상기 제2과정에서 기록 명령이라 분석하면 상기 송신 버퍼에 기록된 데이터와 어드레스를 읽어 백플레인을 거쳐 상기 슬롯으로 제공하는 제3과정과,

   상기 제2과정에서 독출 명령이라 분석하면 상기 송신 버퍼에 기록된 어드레스를 읽어 상기 백플레인을 거쳐 상기 슬롯으로 제공하는 제4과정과,

   상기 제4과정에서 제공한 어드레스에 의해 지정된 슬롯으로부터 독출 데이터를 제공받아 수신 버퍼에 기록한 후 상기 고속 마이크로 프로세서에 독출 완료신호를 제공하는 제5과정으로 이루어짐을 특징으로 하는 고속 마이크로 프로세서와 백플레인 접속방법.