KR0143685B1 - 에스버스 인터페이스회로 - Google Patents

에스버스 인터페이스회로

Info

Publication number
KR0143685B1
KR0143685B1 KR1019950012409A KR19950012409A KR0143685B1 KR 0143685 B1 KR0143685 B1 KR 0143685B1 KR 1019950012409 A KR1019950012409 A KR 1019950012409A KR 19950012409 A KR19950012409 A KR 19950012409A KR 0143685 B1 KR0143685 B1 KR 0143685B1
Authority
KR
South Korea
Prior art keywords
bus
output
data
fifo
ati
Prior art date
Application number
KR1019950012409A
Other languages
English (en)
Other versions
KR960042376A (ko
Inventor
윤성욱
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950012409A priority Critical patent/KR0143685B1/ko
Publication of KR960042376A publication Critical patent/KR960042376A/ko
Application granted granted Critical
Publication of KR0143685B1 publication Critical patent/KR0143685B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 에스버스 인터페이스회로에 관한 것으로, 에스버스(24)나 에이티엠아이져(ATMizer)(40)를 선택하는 멀티플랙서(313)와; 상기 멀티플랙서(313)의 출력을 저장하는 선입선출(FIFO:First In First Out)버퍼(312); 상기 FIFO(312)의 출력을 입력하여 에스버스(24)나 에이티엠아이져(40)로 출력하는 디멀티플랙서(311); 및 에이티엠아이져(40)가 라이트 동작시에는 상기 멀티플랙서(313)를 제어하여 상기 에이티엠아이져(40)가 출력하는 어드레스와 데이타를 순차적으로 상기 FIFO(312)에 저장하게 한 후 상기 디멀티플랙서(311)를 제어하여 에스버스(24)상에 출력하게 하고, 리드동작시에는 상기 멀티플랙서(313)를 제어하여 상기 에이티엠아이져(40)가 출력하는 어드레스를 상기 FIFO(312)에 저장하게 한 후 상기 디멀티플랙서(311)를 제어하여 에스버스상에 출력하게 하고, 이어서 상기 멀티플랙서(313)를 제어하여 에스버스상의 데이타를 상기 FIFO(312)에 저장하게 한 후 상기 디멀트플랙서(311)를 제어하여 에이티엠아이져(40)로 입력되게 하는 인터페이스제어부(314)로 구성되어 시스템 클럭에 관계없이 AAL 프로세서를 사용할 수 있다.

Description

에스버스 인터페이스회로
제1도는 선 워크스테이션을 이용한 ATM네트웍의 예,
제2도는 일반적인 에스버스시스템을 도시한 블럭도,
제3도는 본 발명에 따라 에스버스와 ALL프로세서를 인터페이스 시키는 구조를 개략적으로 도시한 도면,
제4도는 본 발명의 실시예에 사용되는 에이티엠아이져(ATMizer)의 핀 할당도,
제5도의 (a) 내지 (l)는 본 발명에 사용되는 에스버스의 동작 타이밍도,
제6도는 본 발명에 따른 에스버스 인터페이스회로의 제1실시예,
제7도는 본 발명에 따른 에스버스 인터페이스회로의 제2실시예,
제8도는 본 발명에 따른 에스버스 인터페이스회로의 제3실시예이다.
* 도면의 주요부분에 대한 부호의 설명
1-1,1-2,24:에스버스(SBus) 2-1,2-2:선워크스테이션
4-1,4-2:ATM 단말카드 6:ATM교환기
7:광선로 21:호스트 CPU
22:호스트 메모리 23:버스 제어기
25:DMAC 30:인터페이스부
40:AAL 프로세서 311:디멀티플랙서
312,313,331,332:FIFO 314,323,333:인터페이스제어부
321:삼상버퍼 322:메모리
본 발명은 동기 입출력 표준버스인 에스버스(SBus)상에 에이티엠아이져(ATMizer)와 같은 AAL 프로세서를 비동기방식으로 접속시키는 인터페이스 기술에 관한 것이다.
일반적으로, 컴퓨터시스템의 표준버스로는 VMEbus, Futurebus+등이 있으며 특히, 입출력을 위한 표준버스로는 SCSI, SBus 등이 널리 사용되고 있는 바, 에스버스(SBus)란 선 마이크로시스템(Sun Micro systems)사가 개발한 워크스테이션 및 서버용 입출력버스로서, 1989년 규격이 발표된 이래 많은 업체들이 이를 지원하는 제품을 개발하여 왔다. 이러한 에스버스를 사용하는 선 워크스테이션은 멀티미디어 분야에 대한 응용에 널리 사용되고 있으며, 이를 위해 컴퓨터에서도 데이타는 물론 영상 데이타의 전송도 지원할 수 있도록 ATM 단말카드가 실장되어 다양한 AAL 프로토콜을 하나의 카드에서 통합 지원할 수 있게 되어 있다.
이와같은 선 워크스테이션을 이용한 ATM네트웍의 예는 제1도에 도시된 바와 같이, 선 워크스테이션(2-1)이 입출력버스인 에스버스 슬롯(1-1,1-2)에 장착된 ATM 단말카드(4-1,4-2)를 통해 ATM 교환기(6)와 같은 ATM 네트웍을 거쳐 다른 선 워크스테이션(2-2)과 데이타를 교환할 수 있게 되어 있다. 이때, ATM단말카드(2-1,2-2)는 AAL계층, ATM계층, 물리계층의 기능을 일부 혹은 전부 수행하여, 선 워크스테이션이 에스버스를 통해 ATM방식으로 통신할 수 있도록 지원한다.
이상과 같은 선 워크스테이션의 에스버스상에서 ATM 단말카드를 사용하여 데이타를 전송하는 일반적인 에스버스시스템은 제2도에 도시된 바와 같이, 에스버스(24)와, 상기 에스버스(24)에 접속되는 호스트 중앙처리장치(CPU)(21), 호스트 메모리(22), 버스 제어기(23), ATM 단말카드에 장착되어 에스버스(24)를 억세스할 수 있는 직접메모리 접근제어기(DMAC)(25)로 이루어져, 호스트 CPU(21)가 보내고자 하는 데이타를 호스트 메모리(22)에 저장한 후 ATM 단말카드에 특정한 AAL 타입에 따라 데이타를 전송하도록 요구하면, 상기 DMAC(25)가 상기 호스트 메모리(22)로부터 데이타를 읽어, 해당 타입의 ALL 프로토콜에 따라 ATM셀을 구성하여 전송하였다.
그런데, 이와 같은 에스버스 시스템에서 ATM 단말카드의 ALL 프로세서 혹은 DMAC(25)와 같이 입출력을 처리하는 프로세서가 상기 에스버스(24)에 접속되기 위해서는 에스버스에서 지원하는 시스템 클럭에 따라 동기되고, 에스버스의 특징인 가상 어드레스(Virtual Address)기능을 지원할 수 있어야 한다. 그러나, LSI로직사에서 제공될 AAL 프로세서인 에이티엠아이져(ATMizer)와 같은 일반적인 칩들은 동작 클럭이 에스버스상에서 제공되는 시스템 클럭과 다르고, 가상 어드레스기능이 없기 때문에 그대로 에스버스상에 접속하여 사용할 수 없는 문제점이 있다.
따라서 본 발명은 상기와 같은 문제점을 해소하기 위하여 안출한 것으로서, 에이티엠아이져(ATMizer)와 같은 일반적인 AAL 프로세서를 에스버스상에서 사용할 수 있도록 비동기방식으로 접속할 수 있는 에스버스 인터페이스 회로를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일터페이스회로는 에스버스나 에이티엠아이져(ATMizer)를 선택하는 멀티플랙서와; 상기 멀티플랙서의 출력을 저장하는 FIFO; 상기 FIFO의 출력을 입력하여 에스버스나 에이티엠아이져로 출력하는 디멀티플랙서; 및 에이티엠아이져가 라이트 동작시에는 상기 멀티플랙서를 제어하여 상기 에이티엠아이져가 출력하는 어드레스와 데이타를 순차적으로 상기 FIFO에 저장하게 한 후 상기 디멀티플랙서를 제어하여 에스버스상에 출력하게 하고, 리드동작시에는 상기 멀티플랙서를 제어하여 상기 에이티엠아이져가 출력하는 어드레스를 상기 FIFO에 저장하게 한 후 상기 디멀티플랙서를 제어하여 에스버스상에 출력하게 하고, 이어서 상기 멀티플랙서를 제어하여 에스버스상의 데이타를 상기 FIFO에 저장하게 한 후 상기 디멀티플랙서를 제어하여 에이티엠아이져로 입력되게 하는 인터페이스제어부로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 자세히 설명하기로 한다.
본 발명이 적용되는 에스버스 시스템의 구조는 제3도에 도시된 바와 같이 호스트 CPU(21)와, 호스트 메모리(22), 버스 제어기(23)가 에스버스(24)상에 공통 접속되어 있으며, AAL 프로세서(40)는 본 발명에 따른 에스버스 인터페이스회로(30)를 통해 상기 에스버스(24)에 접속되어 있다. 따라서, ATMizer와 같이 에스버스상에 직접 연결되지 못하는 AAL 프로세서(40)는 본 발명에 따른 인터페이스회로(30)를 통해 에스버스(24)에 연결되어 호스트 시스템과 데이타를 교환할 수 있다.
본 발명의 실시예에서 사용되는 AAL 프로세서인 ATMizer는 LSI LOGIC사의 제품으로서, 제4도에 도시된 바와 같은 신호선을 가지고 있는 바, 이러한 신호선의 명칭 및 기능을 개략적으로 정리하면 다음 표1과 같다.
또한, 본 발명에 사용되는 에스버스(SBus)의 동작은 제5도의 (a) 내지 (l)에 도시된 바와 같이 시스템 클럭(clock)에 동기되어 해당 신호선들이 활성화 혹은 비활성화되어 동작하는 바, 이러한 에스버스에서 사용되는 신호선 및 그 내용을 살펴보면 다음 표2와 같다.
상기 표2에서와 같은 신호선을 갖는 에스버스(SBus)전송의 기본 동작을 설명한다.
에스버스(SBus)에는 프로세서, DMAC와 같이 에스버스에 접속되어 버스사용을 요구하여 데이타 전송의 주체가 될 수 있는 마스터(master)와, 메모리와 같이 마스터의 동작에 따라 서비스를 제공해 주는 것을 슬레이브(slave), 버스사용을 중재하고 각종 제어신호를 제공하는 버스 제어기(controller)가 있고, 이들은 버스 제어기가 제공하는 시스템 클럭에 따라 타이밍이 동기된다.
또한, 에스버스의 동작 사이클은 버스중재(arbitration)단계, 어드레스 변환(translation)단계, 및 데이타 전송(transfer)단계로 크게 구분되는데, 버스중재단계에서는 버스에 접속됨 마스터들이 버스사용을 요구하면 버스 제어기가 우선순위에 따라 어느 한 마스터에 버스사용권을 주고, 어드레스 변환단계에서는 버스 사용권을 획득한 마스터가 가상 어드레스를 데이타 버스상에 출력하면 버스 제어기가 이를 래치하여 물리적인 어드레스로 변환하며, 데이타 전송단계에서는 물리어드레스에 따라 실제로 데이타를 리드 혹은 라이트하는 단계이다.
버스동작은 제5도의 (a)와 같은 시스템 클럭에 따라 마스터가 제5도의 (b)와 같이 버스요구(BusRequest*)신호를 로우로 떨어뜨려 버스 제어기로 버스사용을 요구하면서 시작되며, 버스요구신호(BusRequest*)가 활성화되면 버스 제어기는 이를 인지하여 우선순위에 따라 제5도의 (c)와 같이 특정 마스터의 버스허락(BusGrant*)신호선을 로우로 떨어 뜨린다. 이때, 각 마스터들은 개별적으로 할당된 버스요구(BusRequest*)신호선과 버스허락(BusGrant*)신호선을 사용하므로, 버스 제어기가 버스사용을 요구한 마스터를 신속하게 식별할 수 있어 중재를 신속하게 처리할 수 있다. 버스사용권을 얻은 마스터는 제5도의(d) 및 (e)와 같이 리드(read) 혹은 라이트(write)할 가상 어드레스(Virtual Address)를 데이타 버스상에 출력하고, 버스 제어기는 이를 래치하여 물리적인 어드레스로 변환한 후 변환된 물리적인 어드레스(PhysAddr)를 제5도의 (h)와 같이 어드레스 버스상에 출력하고, 제5도의 (i)와 같이 어드레스 스트로브(AddressStrobe*)신호를 로우로 활성화시킨다. 이때, 제5도의 (f)와 같이 마스터가, 리드동작일 경우에는 리드신호선(Read)을 하이로, 라이트 동작일 경우에는 리드신호선(Read)을 로우로 만들어 데이타 전송방향을 알려주고, 라이트 리드신호선(Read)을 로우로 만들어 데이타 전송방향을 알려주고, 라이트 동작시에는 제5도의 (d)와 같이 가상 어드레스(Virtual Address)에 이어 곧 바로 라이트할 데이타를 데이타 버스(Data(31:0))상에 출력한다. 물리 어드레스에 의해 선택된 해당 슬레이브는 라이트 동작이면 데이타 버스상에 실려 있는 데이타를 저장한 후, 제5도의 (k)와 같이 어크놀리지(Ack(2:0)*) 신호를 활성화시키고, 리드동작일 경우에는 어드레스에 따라 해당 데이타를 제5도의 (e)와 같이 데이타 버스상에 출력한 후 어크놀리지(Ack(2:0)*) 신호를 활성화시킨다. 미설명된 제5도의 (g)와 같은 사이즈(Size)신호는 3비트로서 데이타 버스상에 전송되는 데이타의 크기를 나타내고, 제5도의 (l)와 같은 지연에러(LateError*)신호는 버스전송상의 에러를 검출하는데 사용된다.
이어서, 제4도에 도시된 바와 같은 신호선을 갖는 ATMizer를 상기 제5도의 (a) 내지 (l)에 도시된 바와 같은 타이밍을 갖는 에스버스에 접속하는 본 발명에 따른 인터페이스회로의 실시예를 설명한다.
본 발명에 따른 인터페이스회로의 제1실시예는 제6도에 도시된 바와 같이 에스버스(24)나 에이티엠아이져(ATMizer)(40)를 선택하는 멀티플랙서(313)와; 상기 멀티플랙서(313)의 출력을 저장하는 선입선출(FIFO:First In First Out)버퍼(312); 상기 FIFO(312)의 출력을 입력하여 에스버스(24)나 에이티엠아이져(40)로 출력하는 디멀티플랙서(311); 및 에이티엠아이져(40)가 라이트 동작시에는 상기 멀티플랙서(313)를 제어하여 상기 에이티엠아이져(40)가 출력하는 어드레스아 데이타를 순차적으로 상기 FIFO(312)에 저장하게 한 후 상기 디멀티플랙서(311)를 제어하여 에스버스(24)상에 출력하게 하고, 리드동작시에는 상기 멀티플랙서(313)를 제어하여 상기 에이티엠아이져(40)가 출력하는 어드레스를 상기 FIFO(312)에 저장하게 한 후 상기 디멀티플랙서(311)를 제어하여 에스버스상에 출력하게 하고, 이어서 상기 멀티플랙서(313)를 제어하여 에스버스상의 데이타를 상기 FIFO(312)에 저장하게 한 후 상기 디멀티플랙서(311)를 제어하여 에이티엠아이져(40)로 입력되게 하는 인터페이스제어부(314)로 구성된다.
상기와 같이 구성되는 본 발명의 제1실시예의 동작을 ATMizer의 라이트와 리드동작으로 구분하여 설명한다.
1. ATMizer(40)로부터 에스버스(24)로의 라이트 동작:
ATMizer(40)는 Host/DMA 포트(제4도 참조)를 통해 라이트 동작을 수행하기 위해, 먼저 버스 사용권을 획득할 필요가 있는 바, 이를 위하여 HBS_RQ신호(제4도 참조)를 하이로 하여 에스버스(24)의 버스 제어기(23)에 버스 요구신호를 출력하고, 버스 제어기(23:제 3도 참조)가 버스사용을 허락하면 버스 제어기로부터 HBS_GNT신호를 입력 받는다. 이때, 버스제어기(23)의 BusGrant*신호는 액티브 로우 신호이나 ATMizer(40)의 HBS_GNT신호는 하이에서 동작하므로, 양신호 사이에 미도시된 인버터를 삽입한다. 에이티엠아이져가 버스사용권을 얻으면, 라이트를 위해 소정 어드레스를 출력한 후 어드레스 스트로브(/HBS_AS)를 활성화 시키고, 라이트신호선(HBS_WR)을 하이로 함과 동시에, 데이타 버스(HBS_D[31:0])를 통해 라이트할 데이타를 출력한다. 그런데, 앞서 설명한 바와 같이 에스버스(24)에서는 가상 어드레스를 사용하므로, 버스 제어기(23)가 데이타버스상에서 가상 어드레스를 래치한 후 물리적인 어드레스로 바꿔 에스버스의 물리 어드레스선(PhyAddr[27:0])을 구동시킴과 더불어 에스버스상의 어드레스 스트로브선(AddressStrobe*)을 활성화시키는데, ATMizer(40)는 가상 어드레스 기능이 없으므로, 이를 인터페이스 회로(30)에서 지원해야 한다.
이를 위해 본 발명의 제1실시예에서는 인터페이스 제어부(314)가 ATMizer(40)의 어드레스 스트로브신호(AddressStrobe*)를 입력하여 멀티플랙서(313)를 통해 에이티엠아이져(40)의 어드레스신호선(HBS_A[31:2])에 실린 어드레스를 FIFO(312)로 래치한 후, 이어서 데이타버스(HBS_D[31:0])상에 있는 라이트할 데이타를 래치한다. 따라서, 상기 FIFO(312)에 저장된 어드레스와 데이타는 순차적으로 디멀티플랙서(311)를 통해 에스버스(24)상의 데이타버스(Data[31:])에 실어준다.
이어서, 에스버스상의 버스 제어기(23)는 디멀티플랙서(311)로부터 입력되는 어드레스를 래치한 후, 어드레스테이블에 따라 해당 물리 어드레스로 변환하여 물리 어드레스선(PhyAddr[27:0])을 구동시키고, 해당 슬레이브는 해당 어드레스에 라이트할 데이타를 에스버스 사이클에 따라 저장한다.
2. ATMizer(40)에 의한 에스버스(24)로부터의 리드동작:
ATMizer(40)가 라이트 동작과 마찬가지로 에스버스를 억세스하기 위하여 HBS_RQ신호를 하이로 하여 에스버스상의 버스제어기(23)에 버스 요구신호를 출력하고, 버스 제어기(23)가 버스사용을 허락하면, 버스 제어기(23)로부터 HBS_GNT신호를 입력한다. 이때, 버스 제어기(23)의 BusGrang*신호는 액티브 로우 신호이나 ATMizer의 HBS_GNT신호는 하이에서 동작하므로, 양신호 사이에 미도시된 인버터를 삽입한다. 에이티엠아이져(40)가 버스사용권을 얻으면, 라이트를 위해 소정 어드레스를 출력한 후 어드레스 스트로브(/HBS_AS)를 활성화시킴과 동시에 라이트신호선(HBS_WR)을 로우로 한다.
그러면, 본 발명에 따른 인터페이스 제어회로(30)는 앞서와 같이 ATMizer(40)의 어드레스 스트로브신호(/HBS_AS)를 입력하여 멀티플랙서(313)를 통해 에이티엠아이져(40)의 어드레스신호선(HBS_A[31:2])에 실린 어드레스를 FIFO(312)로 래치한다. 이때, 라이트 동작에서와는 달리 데이타가 뒤따르지 않으므로, 데이타는 래치할 필요가 없다. 이어서, 상기 FIFO(312)에 저장된 어드레스는 디멀티플랙서(311)를 통해 에스버스상의 데이타버스(Data[31:0])에 실어준다.
그러면, 에스버스상의 버스 제어기(23)는 디멀티플랙서(311)로부터 입력되는 어드레스를 래치한 후, 어드레스테이블에 따라 해당 물리 어드레스로 변환하여 물리어드레스선(PhyAddr[27:0])을 구동시키고, 해당 슬레이브는 해당 어드레스에 저장된 데이타를 에스버스 사이클에 따라 에스버스상의 데이타 버스(Data[31:0])에 출력하고 이어서 어크(Ack[2:0])신호를 출력한다. 이에 따라 본 발명에 따른 인터페이스 제어부(314)는 어크신호(Ack[2:0])가 입력되면 멀티플랙서(313)를 제어하여 에스버스(24)상의 데이타를 선택하여 FIFO(312)에 저장시키고, 디멀티플랙서(311)를 제어하여 상기 FIFO(312)에 저장된 데이타를 에이티엠아이져(40)측으로 연결한다. 따라서 에이티엠아이져(40)는 디멀티플랙서(311)를 통해 입력되는 데이타를 리드할 수 있다.
이와 같이 ATMizer(40)는 호스트/디엠에이(Host/DMA) 포트의 HBS_RQ, HBS_GNT신호선으로 버스중재를 한 후 에스버스 사용이 허락되면, 인터페이스제어부(314)의 제어에 따라 라이트시에는 어드레스와 데이타를 멀티플랙서(313)와 FIFO(312), 디멀티플랙서(311)를 통해 에스버스(24)에 출력하고, 리드시에는 어드레스를 멀티플랙서(313)와 FIFO(312), 디멀티플랙서(311)를 통해 에스버스(24)상에 출력한 후, 에스버스의 데이타버스(Data[31:0])에 실린 데이타를 멀티플랙서(313), FIFO(312), 디멀티플랙서(311)를 통해 입력한다.
본 발명에 따른 인터페이스 회로의 제2실시예는 제7도에 도시된 바와 같이 에스버스(24)와 에이티엠아이져(40) 사이에 위치하고, 에스버스(24)와 에이티엠아이져(40)에 의해 각각 억세스 가능하여 데이타를 저장하기 위한 메모리(322)와; 삼상버퍼(321); 에이티엠아이져(40)와 에스버스(24)로부터 신호를 입력한 후 상기 삼상버퍼(321)를 제어하여 상기 에이티엠아이져(40)가 상기 에스버스(24)를 억세스하는 것을 제한하는 인터페이스 제어부(323)로 구성된다.
상기와 같이 구성되는 본 발명에 따른 제2실시예의 동작을 살펴보면, 에스버스(24)로부터 에이티엠아이져(40)로의 데이타 전송시에는 호스트 CPU(21:제3도)가 ATMizer(40)로 전송할 데이타를 상기 메모리(322)에 저장한 후, 에이티엠아이져(40)에 인터럽트를 통해 알리면 ATMizer(40)는 상기 메모리(322)로부터 데이타를 읽어 가고, 에이티엠아이져(40)로부터 에스버스(24)로의 데이타 전송시에는 ATMizer(40)가 전송할 데이타를 상기 메모리(322)에 저장한 후, 호스트 CPU(21)에 인터럽트를 통해 알리면 호스트 CPU(21)가 상기 메모리(322)로부터 데이타를 읽어 간다.
즉, 메모리(322)는 에스버스(24)에 대해서는 가상 메모리 포트로서 작용하고, ATMizer(40)는 상기 메모리(322)를 DMA로 억세스하여 에스버스(24)와 비동기방식으로 데이타를 주고 받는다. 이때, 메모리(322)와 에스버스(24) 사이에 삼상버퍼(321)가 위치하며, 인터페이스제어부(323)는 에이티엠아이져(40)와 에스버스(24)로부터 신호를 입력하여 에이티엠아이져(40)가 에스버스(24)를 억세스하는 것을 제한하도록 상기 삼상버퍼(321)를 제어한다.
본 발명에 따른 인터페이스 회로의 제3 실시예는 제8도에 도시된 바와 같이 제1 FIFO(331); 제2 FIFO(332); 에스버스(24)로부터 에이티엠아이져(40)로의 데이타 전송시에는 상기 제1 FIFO(331)를 인에이블하고, 에이티엠아이져(40)로부터 에스버스(24)로의 데이타 전송시에는 상기 제2 FIFO(332)를 인에이블하도록 제어하는 인터페이스 제어부(333)로 구성된다.
상기와 같이 구성되는 본 발명에 따른 제3실시예의 동작을 살펴보면, 에이티엠아이져(40)로부터 에스버스(24)로의 데이타 전송시에는 제2 FIFO(332)가 인에블되도록 인터페이스 제어부가 FIFO들(331,332)을 제어하고, 에스버스(24)로부터 에이티엠아이져(40)로의 데이타 전송시에는 제1 FIFO(331)가 인에이블되도록 FIFO들(331,332)을 제어하여 ATMizer(40)가 에스버스의 클럭에 동기되지 않고서도 서로 데이타를 전송할 수 있다.
이상에서 살펴본 바와 같이 본 발명에 따른 에스버스 인터페이스 회로를 사용하여 에스버스에 AAL 프로세서를 접속시키므로써, AAL 프로세서를 에스버스의 시스템 클럭에 직접 동기시키지 않고서도 에스버스에 연결할 수 있어 AAL 프로세서의 클럭을 다양하게 할 수 있는 효과가 있다. 특히, ATMizer와 같이 가상 어드레스 기능이 없는 일반적인 AAL 프로세서도 에스버스에 연결할 수 있어 에스버스에 인티퍼이스되는 프로세서를 다양하게 할 수 있다.

Claims (3)

  1. 호스트 CPU와 호스트 메모리와 버스제어기가 공통 접속된 에스버스에 AAL 프로세서를 인터페이스하는 장치에 있어서, 에스버스(24)나 에이티엠아이져(ATMizer)(40)를 선택하는 멀티플랙서(313)와; 상기 멀티플랙서(313)의 출력을 저장하는 선입선출(FIFO:First In First Out)버퍼(312); 상기 FIFO(312)의 출력을 입력하여 에스버스(24)나 에이티엠아이져(40)로 출력하는 디멀티플랙서(311); 및 에이티엠아이져(40)가 라이트 동작시에는 상기 멀티프랙서(313)를 제어하여 상기 에이티엠아이져(40)가 출력하는 어드레스와 데이타를 순차적으로 상기 FIFO(312)에 저장하게 한 후 상기 디멀티플랙서(311)를 제어하여 에스버스(24)상에 출력하게 하고, 리드 동작시에는 상기 멀티플랙서(313)를 제어하여 상기 에이티엠아이져(40)가 출력하는 어드레스를 상기 FIFO(312)에 저장하게 한 후 상기 디멀티플랙서(311)를 제어하여 에스버스상에 출력하게 하고, 이어서 상기 멀티플랙서(313)를 제어하여 에스버스상의 데이타를 상기 FIFO(312)에 저장하게 한 후 상기 디멀티플랙서(311)를 제어하여 에이티엠아이져(40)로 입력되게 하는 인터페이스제어부(314)로 구성되는 에스버스 인터페이스회로.
  2. 호스트 CPU와 호스트 메모리와 버스제어기가 공통 접속된 에스버스에 AAL 프로세서를 인터페이스하는 장치에 있어서, 에스버스(24)와 에이티엠아이져(40)에 의해 각각 억세스 가능하여 데이타를 저장하기 위한 메모리(322)와; 삼상버퍼(321); 및 에이티엠아이져(40)와 에스버스(24)로부터 신호를 입력한 후 상기 삼상버퍼(321)를 제어하여 상기 에이티엠아이져(40)가 상기 에스버스(24)를 억세스하는 것을 제한하는 인터페이스 제어부(323)로 구성되는 에스버스 인터페이스회로.
  3. 호스트 CPU와 호스트 메모리와 버스제어기가 공통 접속된 에스버스에 AAL 프레세서를 인터페이스하는 장치에 있어서, 제1 FIFO(331)와; 제2 FIFO(332); 및 에스버스(24)로부터 에이티엠아이져(40)로의 데이타 전송시에는 상기 제1 FIFO(331)를 인에이블하고, 에이티엠아이져(40)로부터 에스버스(24)로의 데이타 전송시에는 상기 제2 FIFO(332)를 인에이블하도록 제어하는 인터페이스 제어부(333)로 구성되는 에스버스 인터페이스회로.
KR1019950012409A 1995-05-18 1995-05-18 에스버스 인터페이스회로 KR0143685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950012409A KR0143685B1 (ko) 1995-05-18 1995-05-18 에스버스 인터페이스회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012409A KR0143685B1 (ko) 1995-05-18 1995-05-18 에스버스 인터페이스회로

Publications (2)

Publication Number Publication Date
KR960042376A KR960042376A (ko) 1996-12-21
KR0143685B1 true KR0143685B1 (ko) 1998-08-17

Family

ID=19414810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012409A KR0143685B1 (ko) 1995-05-18 1995-05-18 에스버스 인터페이스회로

Country Status (1)

Country Link
KR (1) KR0143685B1 (ko)

Also Published As

Publication number Publication date
KR960042376A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
US5765036A (en) Shared memory device with arbitration to allow uninterrupted access to memory
US5892964A (en) Computer bridge interfaces for accelerated graphics port and peripheral component interconnect devices
KR970000842B1 (ko) 정보 처리 시스템 및 컴퓨터 시스템
US4860244A (en) Buffer system for input/output portion of digital data processing system
US5941973A (en) Bus control system incorporating the coupling of two split-transaction busses of different hierarchy
US5396602A (en) Arbitration logic for multiple bus computer system
JP2677454B2 (ja) リアルタイム処理システム
JP4008987B2 (ja) バス通信システム及びバス調停方法並びにデータ転送方法
US4935868A (en) Multiple port bus interface controller with slave bus
US6078983A (en) Multiprocessor system having distinct data bus and address bus arbiters
US5978866A (en) Distributed pre-fetch buffer for multiple DMA channel device
US5218690A (en) Vme-multibus ii interface adapter for protocol conversion and for monitoring and discriminating accesses on the multibus ii system bus
EP0432978A2 (en) Apparatus for conditioning priority arbitration in buffered direct memory addressing
EP1012734B1 (en) Address translation in computer bus bridge devices
EP0508634B1 (en) Memory access for data transfer within an I/O device
US6567881B1 (en) Method and apparatus for bridging a digital signal processor to a PCI bus
EP1653370A2 (en) Bus controller
JPH09160866A (ja) バス・インタフェース論理システム及び同期方法
US5838955A (en) Controller for providing access to a video frame buffer in split-bus transaction environment
KR0143685B1 (ko) 에스버스 인터페이스회로
JPH08314854A (ja) データ転送システムおよびこれに関連する装置
KR0166259B1 (ko) 개선된 데이타 전송장치
KR100191242B1 (ko) 데이타 전송장치
JPH09223103A (ja) 情報処理システム
CA2282166C (en) Method and apparatus for bridging a digital signal processor to a pci bus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010328

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee