CN220672578U - 基岛、封装框架及电子设备 - Google Patents
基岛、封装框架及电子设备 Download PDFInfo
- Publication number
- CN220672578U CN220672578U CN202321204958.3U CN202321204958U CN220672578U CN 220672578 U CN220672578 U CN 220672578U CN 202321204958 U CN202321204958 U CN 202321204958U CN 220672578 U CN220672578 U CN 220672578U
- Authority
- CN
- China
- Prior art keywords
- glue
- base island
- grooves
- island
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 5
- 238000009736 wetting Methods 0.000 abstract description 11
- 239000000853 adhesive Substances 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract 1
- 239000003292 glue Substances 0.000 description 66
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000004026 adhesive bonding Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000005056 compaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Abstract
本实用新型公开了一种基岛、封装框架及电子设备,该基岛上开设有导流凹槽,导流凹槽经过基岛的中心。该基岛提高了胶的沾润率以及厚度,并且使得胶不易污染芯片表面。
Description
技术领域
本实用新型涉及集成电路封装技术领域,尤其是涉及基岛、封装框架及电子设备。
背景技术
现有的半导体封装中,特别是高密度、粗化框架、超薄芯片、超短地线的框架应用中,胶沾润率、芯片侧面溢胶高度以及溢胶宽度均会对芯片工况产生较大影响。芯片通过胶与基座互联过程中,因画的胶堆积量集中、粗化框架表面胶流动复杂程度、胶浸润程度、张力弧度问题等,常会出现胶沾润率以及厚度不足、爬胶污染芯片表面的问题,影响WB打线、分层,进而影响产品性能的稳定性。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一。为此,本实用新型提出一种基岛,所述基岛提高了胶的沾润率以及厚度,并且使得胶不易污染芯片表面。
本实用新型还旨在提出一种具有上述基岛的半导体封装框架。
本实用新型还旨在提出一种具有上述半导体封装框架的电子设备。
根据本实用新型第一方面的基岛,基岛上开设有导流凹槽,导流凹槽经过基岛的中心。
根据本实用新型的基岛,通过开设导流凹槽,提高了胶的流动性,改善了胶的沾润率,同时,提高了胶与基岛的结合强度,增加了胶的厚度。
根据本实用新型的一些实施例,导流凹槽均匀设置在基岛上。通过将导流凹槽均匀设置在基岛上,使得在芯片进行预压时,堆积的胶沿导流凹槽均匀流动至基岛的区域,继续下压芯片,胶由导流凹槽中溢出,能够在芯片背面均匀沾润,进一步提高了胶的沾润率,以及胶的厚度。
根据本实用新型的一些实施例,导流凹槽包括多个第一凹槽,第一凹槽为直线型,第一凹槽的一端位于基岛的中心,另一端朝向基岛的边缘延伸,且相邻两个第一凹槽之间的夹角相同。通过设置多个第一凹槽,使得胶在基岛中心堆积后,能够沿多个第一凹槽流动,在均匀沾润芯片背面的基础上,提高了胶的流动速率,进而提高了封装的效率。
根据本实用新型的一些实施例,导流凹槽还包括第二凹槽,第二凹槽为环形槽,第二凹槽的中心为基岛的中心,第二凹槽与多个第一凹槽连通。通过设置第二凹槽,将多个第一凹槽连通,这样,胶在流动过程中能够通过第二凹槽流动在不同第一凹槽之间进行流通,使得胶能够更均匀的沾润在芯片的背面,同时,提高了胶的流动速率,增强了基岛与胶的结合强度,增加了胶的厚度。
根据本实用新型的一些实施例,第二凹槽为多个,多个第二凹槽的周长依次增大。通过设置多个第二凹槽,进一步增加了第一凹槽与第一凹槽和第二凹槽的连通点,便于胶在不同导流凹槽之间的流通,使得基岛上的胶能够更加均匀的流动到不同位置。同时,进一步提高了胶的流动速率,增强了基岛与胶的结合强度,增加了胶的厚度。
根据本实用新型的一些实施例,导流凹槽通过蚀刻或镭射形成。通过蚀刻或镭射的方式开槽,工艺简单,便于生产制造。
根据本实用新型第二方面实施例的半导体封装框架,包括框架基体及上述实施例中的基岛,基岛位于框架基体的中心。
根据本实用新型实施例的半导体封装框架,通过采用上述基岛,提高了芯片与封装框架连接的效果,提升了粗化框架、薄芯片作业性。
根据本实用新型第三方面实施例的电子设备,包括上述实施例中的半导体封装框架。
根据本实用新型实施例的电子设备,通过采用上述半导体封装框架,提高了电子设备性能的稳定性,降低了安全隐患。
本实用新型的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本实用新型的实践了解到。
附图说明
图1是根据本实用新型实施例的基岛的结构示意图;
图2是根据本实用新型实施例的基岛的与芯片连接后的截面图;
图3是现有技术的基岛上的胶分布示意图;
图4是现有技术的基岛与芯片连接后出现溢胶的示意图;
图5是现有技术的基岛与芯片连接后出现溢胶的截面图;
图6是根据本实用新型实施例的半导体封装框架的结构示意图。
附图标记:
基岛100、
导流凹槽10、第一凹槽11、第二凹槽12、
半导体封装框架200、框架基体101、芯片102、胶103。
具体实施方式
下面详细描述本实用新型的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本实用新型。此外,本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本实用新型提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
下面参考附图描述根据本实用新型实施例的基岛100、封装框架及电子设备。
参照图1和图2,根据本实用新型实施例的基岛100,基岛100上开设有导流凹槽10,导流凹槽10经过基岛100的中心。
具体的,参照图1和图2,本实用新型实施例中基岛100上开设有导流凹槽10,使得胶103可以沿导流凹槽10流动,提高了胶103的流动性,在芯片102进行预压时,堆积的胶103沿导流凹槽10流动,继续下压芯片102,胶103由导流凹槽10中溢出,能够比较均匀的沾润芯片102的背面,使得胶103不易污染芯片102表面。同时,胶103填充在导流凹槽10中,提高了胶103与基岛100的结合强度,增加了胶103的厚度。导流凹槽10经过基岛100的中心,这样,就可以将胶103堆积在基岛100的中心,胶103由基岛100中心沿导流凹槽10流动,不易爬胶103污染芯片102表面。
现有技术中,参照图3、图4和图5,画胶103后胶103堆积在中心位置,粗化面影响胶103的流动,进而影响胶103的胶103浸润程度,参照图3。一些情况中,胶103扇形流动,在芯片102边缘处,胶103在基岛100粗糙面流动时的阻力大于在芯片102表面流动时的阻力,因此,胶103会优先爬到芯片102表面产生溢胶103,而基岛100上部分区域会因阻力较大,胶103流动不到该位置,导致该位置胶103沾润不足产生空洞,参照图4和图5。
本申请中通过在基岛100上开设导流凹槽10,提高了胶103在基岛100上的流动性,使得胶103能够比较均匀的沾润芯片102的背面,且不易污染芯片102的表面。
由此,参照图1和图2,根据本实用新型的基岛100,通过开设导流凹槽10,提高了胶103的流动性,改善了胶103的沾润率,同时,提高了胶103与基岛100的结合强度,增加了胶103的厚度。
需要说明的是,芯片102的背面是与基岛100连接的一面,芯片102的背面是远离基岛100的一面。导流凹槽10覆盖的最大面积小于基岛100的面积。
在一些实施例中,导流凹槽10可以为一条,且为直线型。例如,以基岛100的中心为中心的横槽、竖槽或斜槽等。导流槽还可以为一条,且为曲线型。例如,以基岛100的中心为起始点,形成螺栓状的多圈凹槽,或者为波浪线、S型曲线等。导流凹槽10还可以为多条,多条导流凹槽10均以基岛100的中心为起始点,且向外发散。此时,导流凹槽10可以为直线型,曲线型、不规则型等。
在本实用新型的一些实施例中,参照图1,导流凹槽10均匀设置在基岛100上。通过将导流凹槽10均匀设置在基岛100上,使得在芯片102进行预压时,堆积的胶103沿导流凹槽10均匀流动至基岛100的区域,继续下压芯片102,胶103由导流凹槽10中溢出,能够在芯片102背面均匀沾润,进一步提高了胶103的沾润率,以及胶103的厚度。
在一些实施例中,导流凹槽10可以以规则的图形形成在基岛100上以实现在基岛100上的均匀分布。例如,可以为直线、曲线等。导流凹槽10可以为一条或多条。例如,导流凹槽10以基岛100的中心为起始点,形成螺栓状的多圈凹槽;或者导流凹槽10为多条以基岛100的中心为起始点,且向外发散直线或曲线,且相邻直线或曲线之间的夹角相同。
在本实用新型的一些实施例中,参照图1,导流凹槽10包括多个第一凹槽11,第一凹槽11为直线型,第一凹槽11的一端位于基岛100的中心,另一端朝向基岛100的边缘延伸,且相邻两个第一凹槽11之间的夹角相同。通过设置多个第一凹槽11,使得胶103在基岛100中心堆积后,能够沿多个第一凹槽11流动,在均匀沾润芯片102背面的基础上,提高了胶103的流动速率,进而提高了封装的效率。
可以理解的是,从提高胶103的流动速率,以及沾润率的角度,第一凹槽11越多越好,从基岛100的生产成本、生产效率,以及基岛100的结构稳定性角度,第一凹槽11的数量不宜过多。因此,第一凹槽11的数量一般设置为4-12个。优选的,参照图1,本申请方案中,第一凹槽11设置为8个,且相邻两个第一凹槽11之间的夹角为45°。
当然,可以理解的是,第一凹槽11还可以为曲线型。例如S型、波浪形等。
在本实用新型的一些实施例中,参照图1,导流凹槽10还包括第二凹槽12,第二凹槽12为环形槽,第二凹槽12的中心为基岛100的中心,第二凹槽12与多个第一凹槽11连通。通过设置第二凹槽12,将多个第一凹槽11连通,这样,胶103在流动过程中能够通过第二凹槽12流动在不同第一凹槽11之间进行流通,使得胶103能够更均匀的沾润在芯片102的背面,同时,提高了胶103的流动速率,增强了基岛100与胶103的结合强度,增加了胶103的厚度。
在一些实施例中,第二凹槽12圆形环、方形环等。在本申请方案中,参照图1,第二凹槽12为方形环。
在本实用新型的一些实施例中,参照图1,第二凹槽12为多个,多个第二凹槽12的周长依次增大。通过设置多个第二凹槽12,进一步增加了第一凹槽11与第一凹槽11和第二凹槽12的连通点,便于胶103在不同导流凹槽10之间的流通,使得基岛100上的胶103能够更加均匀的流动到不同位置。同时,进一步提高了胶103的流动速率,增强了基岛100与胶103的结合强度,增加了胶103的厚度。
在一些实施例中,多个第二凹槽12中相邻两个第二凹槽12之间的距离可以相同,也可以不同。当多个第二凹槽12中相邻两个第二凹槽12之间的距离不同时,多个第二凹槽12在基岛100的中心向外的方向上,相邻两个第二凹槽12之间的距离可以依次增大、减小、先增大再减小、先减小再增大等。
在一些实施例中,第一凹槽11远离基岛100中心的一端延伸至周长最大的第二凹槽12中,或略伸出第二凹槽12。第二凹槽12的每条边均与芯片102的边缘平行,且第二凹槽12的每条边的边长均小于芯片102的相对应的边的边长。
在本实用新型的一些实施例中,导流凹槽10通过蚀刻或镭射形成。通过蚀刻或镭射的方式开槽,工艺简单,便于生产制造。
当然,可以理解的是,导流凹槽10还可以通过其他方式形成。
参照图6,根据本实用新型第二方面实施例的半导体封装框架200,包括框架基体101及上述实施例中的基岛100,基岛100位于框架基体101的中心。
根据本实用新型实施例的半导体封装框架200,通过采用上述基岛100,提高了芯片102与封装框架连接的效果,提升了粗化框架、薄芯片的作业性。
在一些实施例中,半导体封装框架200还包括设置在框架基体101周向的打线端子和引线管脚。打线端子和引线管脚沿框架基体101的周向均匀分布。
根据本实用新型第三方面实施例的电子设备,包括上述实施例中的半导体封装框架200。
根据本实用新型实施例的电子设备,通过采用上述半导体封装框架200,提高了电子设备性能的稳定性,降低了安全隐患。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管已经示出和描述了本实用新型的实施例,本领域的普通技术人员可以理解:在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本实用新型的范围由权利要求及其等同物限定。
Claims (5)
1.一种基岛,其特征在于,所述基岛(100)上开设有导流凹槽(10),所述导流凹槽(10)经过所述基岛(100)的中心;
所述导流凹槽(10)均匀设置在所述基岛(100)上;
所述导流凹槽(10)包括多个第一凹槽(11),所述第一凹槽(11)为直线型,所述第一凹槽(11)的一端位于所述基岛(100)的中心,另一端朝向所述基岛(100)的边缘延伸,且相邻两个所述第一凹槽(11)之间的夹角相同;
所述导流凹槽(10)还包括第二凹槽(12),所述第二凹槽(12)为环形槽,所述第二凹槽(12)的中心为所述基岛(100)的中心,所述第二凹槽(12)与所述多个第一凹槽(11)连通。
2.根据权利要求1所述的基岛,其特征在于,所述第二凹槽(12)为多个,多个所述第二凹槽(12)的周长依次增大。
3.根据权利要求1所述的基岛,其特征在于,所述导流凹槽(10)通过蚀刻或镭射形成。
4.一种半导体封装框架,其特征在于,包括:
框架基体(101);
基岛(100),所述基岛(100)为根据权利要求1-3中任一项所述的基岛(100),所述基岛(100)区位于所述框架基体(101)的中心。
5.一种电子设备,其特征在于,包括根据权利要求4所述的半导体封装框架(200)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321204958.3U CN220672578U (zh) | 2023-05-18 | 2023-05-18 | 基岛、封装框架及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321204958.3U CN220672578U (zh) | 2023-05-18 | 2023-05-18 | 基岛、封装框架及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220672578U true CN220672578U (zh) | 2024-03-26 |
Family
ID=90334265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321204958.3U Active CN220672578U (zh) | 2023-05-18 | 2023-05-18 | 基岛、封装框架及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220672578U (zh) |
-
2023
- 2023-05-18 CN CN202321204958.3U patent/CN220672578U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102709260B (zh) | 半导体封装构造 | |
CN102629599A (zh) | 四边扁平无引脚封装件及其生产方法 | |
CN102522383B (zh) | 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法 | |
CN103021994A (zh) | 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺 | |
CN104051443B (zh) | 高密度可堆叠封装结构及制作方法 | |
CN104396359A (zh) | 用于提供用于集成电路模块的电磁干扰屏蔽的系统和方法 | |
CN204067310U (zh) | 一种smt贴片封装结构 | |
CN220672578U (zh) | 基岛、封装框架及电子设备 | |
CN103094235A (zh) | 一种应用电镀工艺的aaqfn封装件及其制作工艺 | |
CN202549829U (zh) | 四边扁平无引脚封装件 | |
CN102543931B (zh) | 一种中心布线双圈排列单ic芯片封装件的制备方法 | |
CN102446868A (zh) | 一种新型双界面智能卡模块及其实现方式 | |
CN101551871A (zh) | 一种新型手机卡及其实现方法 | |
CN202633305U (zh) | 具有半导体部件的层叠装置的组件 | |
CN208336207U (zh) | 一种双基岛引线框架及其sot33-5l封装件 | |
CN103021876A (zh) | 一种高密度qfn封装器件的制造方法 | |
CN103050452B (zh) | 一种再布线高密度aaqfn封装器件及其制造方法 | |
CN203260570U (zh) | 一种基于框架腐蚀凸点的无载体式新型封装件 | |
CN115763435A (zh) | 电磁屏蔽的封装单元及方法、基板、电路和电子设备 | |
CN103258933B (zh) | 晶片型led线路板运用镀铜防止封装过程中溢胶的方法 | |
CN208548346U (zh) | 一种qfn指纹芯片的封装结构 | |
CN103441116A (zh) | 一种半导体封装件及其制造方法 | |
CN110993786B (zh) | 一种多排大功率霍尔元件加工工艺 | |
CN103681388B (zh) | 制造半导体器件的方法 | |
CN203589006U (zh) | 一种aaqfn二次塑封与二次植球优化的封装件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |