CN217522006U - 一种二极管元胞 - Google Patents
一种二极管元胞 Download PDFInfo
- Publication number
- CN217522006U CN217522006U CN202221509024.6U CN202221509024U CN217522006U CN 217522006 U CN217522006 U CN 217522006U CN 202221509024 U CN202221509024 U CN 202221509024U CN 217522006 U CN217522006 U CN 217522006U
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- region
- potential barrier
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型提供的一种二极管元胞,包括若干元胞;若干元胞的N+衬底、背面金属层、正面金属层连接为一体,N+衬底的背面和正面分别与背面金属层和势垒接触,势垒的正面中部加工有MOS沟道,若干元胞的MOS沟道相互连接,所述正面金属层将势垒的正面覆盖且其连两端分别与势垒的基极和栅极接触。本实用新型采用多元胞并联结构,大大提高了导通电阻;采用多层金属布局,避免了超薄栅氧在键合过程中受到的键合应力损伤,提升了产品良率和可靠性,金属层同时起了散热器的功能,改善了产品的散热效果;通过多个元胞内的少子势垒降低了二极管在高频率开关过程中的导通损耗。
Description
技术领域
本实用新型涉及一种二极管元胞。
背景技术
随着半导体技术的发展,近年来不断出现JBS、MPS、TMPS等新结构二极管,二极管性能也不断提升。但是,以上结构基本都是基于传统的PN结或肖特基结的结构基础上延伸出来的,无法完全规避PN结结构正向压降大、反向恢复时间大,以及肖特基结结构高温特性差、可靠性差等问题。
公开号为CN102709317A公开的一种低开启电压二极管,该二极管包括N+衬底、N+衬底背面的金属化阴极和正面的N-外延层,N-外延层表面是金属化阳极,N-外延层顶部两侧分别具有一个P型重掺杂区,P型重掺杂区内侧分别具有一个N型重掺杂区,P型重掺杂区下方还分别具有一个深P体区,两个深P体区和它们之间的N-外延层构成一个结型场效应晶体管区。该二极管属于基于平面栅MOS结构的超势垒结构二极管,属于一种新型二极管结构,具有开启电压低、导通压降低等优点。为了获得低开启电压,该结构具备非常薄的栅氧化层,而在键合过程中,键合压力势必造成栅氧化层损伤,具有可靠性风险。
公开号为CN108010964B公开的一种IGBT器件及其制作方法,包括绝缘栅场效应管、位于绝缘栅场效应管漏区的肖特基势垒二极管,肖特基势垒二极管和绝缘栅场效应管通过共用的N+漂移区复合而成,在肖特基势垒二极管中通过肖特基势垒接触形成IGBT器件的一个发射结,利用肖特基势垒二极管中少子对MOS中的漂移区进行导电调制,获得了改善的性能从而使器件的工作频率得以提高。其IGBT的发射极位于绝缘栅场效应管的上表面、集电极位于肖特基势垒二极管的下表面,但其多晶硅层顶部不与正面金属阳极接触,其栅、漏之间并未形成栅、漏短接的沟槽栅功率MOS结构。
实用新型内容
为解决上述技术问题,本实用新型提供了一种二极管元胞。
本实用新型通过以下技术方案得以实现。
本实用新型提供的一种二极管元胞及,包括若干元胞;若干元胞的N+衬底、背面金属层、正面金属层连接为一体,N+衬底的背面和正面分别与背面金属层和势垒接触,势垒的正面中部加工有MOS沟道,若干元胞的MOS沟道相互连接,所述正面金属层将势垒的正面覆盖且其连两端分别与势垒的基极和栅极接触。
所述势垒包括外延区、P型基区、N+区,外延区的背面与N+衬底的正面接触,外延区的正面与P型基区接触,P型基区的正面与N+区接触,所述MOS沟道底部的底部设置在外延区上部。
所述MOS沟道的底部为弧形。
所述MOS沟道包括沟槽,沟槽内壁表面通过氧化层覆盖,沟槽内填充有多晶硅。
所述势垒的两端还加工有台阶,台阶的底部设置有P+区,所述正面金属层将台阶覆盖。
所述背面金属层包括依次覆盖在N+衬底背面的背面钛层、背面镍层、背面银层,背面钛层、背面镍层、背面银层的厚度依次为80~100nm、80~100nm、1400~1500nm。
本实用新型的有益效果在于:
①采用多元胞并联结构,大大降低了导通电阻;采用多层金属布局,避免了超薄栅氧在键合过程中受到的键合应力损伤,提升了产品良率和可靠性,金属层同时起了散热器的功能,改善了产品的散热效果;
②通过多个元胞内的少子势垒降低了二极管在高频率开关过程中的导通损耗;
③相比于PN结结构,具备导通电压更低、反向恢复时间更短等优点;相比于肖特基二极管,具有高温特性好、漏电小、正温度系数等优点;相比于基于平面栅结构的超势垒二极管,具有更大的功率密度。
附图说明
图1是本实用新型的元胞截面结构示意图;
图2是本实用新型的二极管局部结构示意图;
图中:1-N+衬底,2-背面金属层,3-N-外延区,4-背面钛层,5-背面镍层,6-背面银层,7-氧化层,8-多晶硅,9-P型基区,10-P+区,11-N+区,12-正面金属层,13-正面铝层,14-正面镍层,15-正面钯层,16-正面金层。
具体实施方式
下面进一步描述本实用新型的技术方案,但要求保护的范围并不局限于所述。
本实施例中,提供了一种二极管元胞,包括多个相互并联的元胞,所述元胞包括N+衬底,N+衬底为<100>晶向N型外延材料,N+衬底的背面设有背面金属层,N+衬底的正面中间是沟槽,沟槽表面由氧化层覆盖,栅氧上由多晶硅填充,沟槽左右自上而下为N+区和P型基区,P型基区之上为P+区,P+区和N+区之上为正面金属层12,自下而上依次为金属铝层、镍层、钯层、金层,N+衬底背面设有背面金属层2,自上而下分别钛层、镍层、银层。
N+衬底1下方的背面金属层2作为二极管电极的阴极,多晶硅8顶部的正面金属层12作为二极管的阳极,整个元胞可以看做是一个类似栅、漏短接的沟槽栅功率MOS元胞结构。其少子势垒由N+区11、P型基区9和N-外延3形成的势垒MOS沟道产生,此势垒MOS沟道由P型基区9扩散和N+区11扩散之差形成。对于势垒MOS,N+区11可以看成势垒MOS的漏极,二极管阴极可以看成势垒MOS的源极。当阳极加正电压时,由于掺杂后的多晶硅是导电的,势垒MOS的漏栅同时加正电压,沟槽内的栅氧周围的P型基区反型,产生导电沟道,电流可以通过。通过调整沟道参杂浓度和栅氧厚度而使势垒MOS的阈值电压被设计的非常小,远小于一般的PN结势垒电压,较肖特基二极管金属与半导体接触形成的势垒还小,因此,可以获得非常小的导通压降。另外,通过在P型基区9上注入形成P+区10,改善了欧姆接触,提高了使用性能,减小了产热量,在表面通过利用多层正面金属层,起到了金属缓冲层的作用,避免了键合过程中键合压力对栅氧的影响,且表面的厚正面金属层起到了散热器的效果,可实现产品的双面散热。<100>晶向硅材料界面态密度低,更适合本实用新型的元胞结构。
元胞的并联数量为五千到二十万个,元胞并的方式是多个元胞的背面金属层2相互一体连接形成阴极区,不同元胞的正面金属层12相互一体连接形成阳极区,不同元胞的N+衬底1相互一体连接,不同元胞的栅氧层7相互一体连接,不同元胞的多晶硅8相互一体连接。该连接方式在一个元胞断路损坏时,其他的元胞还能正常工作,不影响二极管芯片本身的功能性;制造二极管时,可将芯片双面烧结在封装管壳上,相当于给芯片两面都添加了一个小散热器,实现了芯片的双面散热。
元胞采用正多边形、非正方矩形、品字形、长条栅形等便于密铺的形状,密铺在芯片上元胞分布均匀,使二极管热产生和散热均匀。
所述正面金属层12包括依次覆盖在势垒上的正面铝层13、正面镍层14、正面钯层15、正面金层16,正面铝层13、正面镍层14、正面钯层15、正面金层16的厚度依次为4μm~6μm、1μm~2μm、 多层金属结构,实现更优的欧姆接触的同时,起到了缓冲层的作用,避免了键合过程中键合压力对栅氧的损伤;多层金属表面可以采用金属银,使芯片可以直接采用双面烧结的封装工艺。
所述背面金属层2包括依次覆盖在N+衬底1背面的背面钛层4、背面镍层5、背面银层6,背面钛层4、背面镍层5、背面银层6的厚度依次为80~100nm、80~100nm、1400~1500nm。
多晶硅8为掺杂多晶硅。使多晶硅8导电,多晶硅8的厚度为0.2~0.6μm。
栅氧层7为高K介质材料。高K介质材料有二氧化硅、氮化硅、二氧化铪、三氧化二铝等,绝缘性好,抗性能可靠。
本实用新型的二极管的工艺步骤为:
①制作N+衬底1,在N+衬底1上扩散外延区3;
②打磨后进行氧化,在外延区3的中部光刻出沟槽,在沟槽内进行多晶硅沉积并进行磷杂质掺杂,退火后去除外延区3表面的多晶硅;
③在外延区3的上进行硼扩散后形成P型基区9;
④在P型基区9上进行磷离子扩散形成N+区11;
⑤将N+区11的边缘及P型基区9的上部边缘光刻后进行硼离子注入形成P+区10;
⑥在外延区3上依次沉积铝、镍、钯、金形成正面铝层13、正面镍层14、正面钯层15、正面金层16;
⑦将N+衬底1背面减薄后依次溅射钛、镍、银,依次形成背面钛层4、背面镍层5、背面银层6。
所述多晶硅8的掺杂浓度为1e12~1e16cm-3。
因采用高浓度浅注入的方式进行磷注入,经过后续的真空合金工艺,在N+衬底表面杂质浓度为高浓度掺杂,从而与背面金属层形成欧姆接触。
正面金属层12与N+衬底之间欧姆接触。在IGBT器件的正面金属层12与背面金属之间,由N+区11、P型基区9和N-外延3形成的势垒MOS沟道产生少子势垒,此势垒MOS沟道由P型基区9扩散和N+区11扩散之差形成。对于势垒MOS,N+区11可以看成势垒MOS的漏极,二极管阴极可以看成势垒MOS的源极。当阳极加正电压时,由于掺杂后的多晶硅是导电的,势垒MOS的漏栅同时加正电压,沟槽内的栅氧周围的P型基区反型,产生导电沟道,电流可以通过。
多晶硅8的掺杂浓度为1e12~1e16cm-3的掺杂浓度及栅氧层7的薄壁结构使势垒MOS的阈值电压被设计的非常小,远小于一般的PN结势垒电压,较肖特基二极管金属与半导体接触形成的势垒还小,因此,可以获得非常小的导通压降。
Claims (8)
1.一种多二极管元胞,包括若干元胞,其特征在于:若干元胞的N+衬底(1)、背面金属层(2)、正面金属层(12)连接为一体,N+衬底(1)的背面和正面分别与背面金属层(2)和势垒接触,势垒的正面中部加工有MOS沟道,若干元胞的MOS沟道相互连接,所述正面金属层(12)将势垒的正面覆盖且其连两端分别与势垒的基极和栅极接触。
2.如权利要求1所述的多二极管元胞,其特征在于:所述势垒包括外延区(3)、P型基区(9)、N+区(11),外延区(3)的背面与N+衬底(1)的正面接触,外延区(3)的正面与P型基区(9)接触,P型基区(9)的正面与N+区(11)接触,所述MOS沟道底部的底部设置在外延区(3)上部。
3.如权利要求2所述的多二极管元胞,其特征在于:所述MOS沟道的底部为弧形。
4.如权利要求3所述的多二极管元胞,其特征在于:所述MOS沟道包括沟槽,沟槽内壁表面通过氧化层(7)覆盖,沟槽内填充有多晶硅(8)。
6.如权利要求1所述的多二极管元胞,其特征在于:所述势垒的两端还加工有台阶,台阶的底部设置有P+区(10),所述正面金属层(12)将台阶覆盖。
7.如权利要求1所述的多二极管元胞,其特征在于:所述背面金属层(2)包括依次覆盖在N+衬底(1)背面的背面钛层(4)、背面镍层(5)、背面银层(6),背面钛层(4)、背面镍层(5)、背面银层(6)的厚度依次为80~100nm、80~100nm、1400~1500nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221509024.6U CN217522006U (zh) | 2022-06-16 | 2022-06-16 | 一种二极管元胞 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221509024.6U CN217522006U (zh) | 2022-06-16 | 2022-06-16 | 一种二极管元胞 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217522006U true CN217522006U (zh) | 2022-09-30 |
Family
ID=83392821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221509024.6U Active CN217522006U (zh) | 2022-06-16 | 2022-06-16 | 一种二极管元胞 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217522006U (zh) |
-
2022
- 2022-06-16 CN CN202221509024.6U patent/CN217522006U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101987009B1 (ko) | 개선된 쇼트키 정류기 | |
US5349224A (en) | Integrable MOS and IGBT devices having trench gate structure | |
CN105206656A (zh) | 一种逆导型igbt器件 | |
CN202282352U (zh) | 通过外延方法形成fs层的高压igbt | |
CN111244171A (zh) | 一种沟槽rc-igbt器件结构及其制作方法 | |
CN114927562B (zh) | 碳化硅jfet器件结构及其制备方法 | |
CN114823886A (zh) | 提升转换效率的沟槽型rc-igbt器件及制备方法 | |
CN115832057A (zh) | 一种碳化硅mosfet器件以及制备方法 | |
CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
CN217522006U (zh) | 一种二极管元胞 | |
CN116759424A (zh) | 一种自对准沟槽型碳化硅混合二极管结构及其制备方法 | |
CN111755502A (zh) | 一种沟槽rc-igbt器件结构及其制作方法 | |
CN114944421B (zh) | 一种沟槽型碳化硅绝缘栅场效应晶体管及其制作方法 | |
CN113054015A (zh) | 碳化硅mosfet芯片 | |
CN115602734A (zh) | 高正向电流密度的新型碳化硅功率二极管 | |
CN115642173A (zh) | 全垂直功率器件及其制作方法、芯片 | |
CN114975431A (zh) | 一种二极管元胞及其制造方法 | |
CN114843339A (zh) | 一种非对称沟槽栅igbt器件及其制备方法 | |
CN214477478U (zh) | 二极管芯片 | |
CN112289848A (zh) | 一种低功耗高性能超级结jbs二极管及其制造方法 | |
CN219371036U (zh) | 一种改进型tmps二极管 | |
CN113270503A (zh) | 半导体元胞结构 | |
CN214012948U (zh) | 一种肖特基二极管 | |
CN211789025U (zh) | 一种沟槽rc-igbt器件结构 | |
US11374094B2 (en) | Silicon carbide diode having high surge current capability and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |