CN216719641U - 电子部件 - Google Patents

电子部件 Download PDF

Info

Publication number
CN216719641U
CN216719641U CN202190000088.0U CN202190000088U CN216719641U CN 216719641 U CN216719641 U CN 216719641U CN 202190000088 U CN202190000088 U CN 202190000088U CN 216719641 U CN216719641 U CN 216719641U
Authority
CN
China
Prior art keywords
electronic component
electrode
base material
coil
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202190000088.0U
Other languages
English (en)
Inventor
重松悟史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN216719641U publication Critical patent/CN216719641U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/004Arrangements for interchanging inductances, transformers or coils thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/40Structural association with built-in electric component, e.g. fuse
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/24Magnetic cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

电子部件(101)是由长方体状的层叠体(1)构成的电子部件,该层叠体具有在基材层的层叠方向上相互对置的第1主面(MS1)及第2主面(MS2),第1主面(MS1)及第2主面(MS2)具有长边和短边。电子部件(101)具备:电容器电极,构成电容器;线圈导体,具有与层叠体(1)的层叠方向平行的卷绕轴,构成电感器;端子电极,与线圈导体及电容器电极连接;和虚设电极,不与该端子电极连接,沿着层叠体的长边延伸。在基材层的层叠方向上,线圈导体比电容器电极靠近第1主面(MS1),虚设电极(ED1、ED2)比线圈导体靠近第1主面(MS1),在层叠方向上观察,虚设电极(ED1、ED2)不与线圈导体的线圈开口重叠。

Description

电子部件
技术领域
本实用新型涉及在基材层的层叠体内具备电感器以及电容器而构成的电子部件。
背景技术
以往,通过在基材层的层叠体内设置线圈导体以及电容器电极,从而构成了作为LC滤波器发挥作用的电子部件。
例如,在专利文献1中,示出了通过在层叠基材层而成的层叠体形成电感器以及电容器从而构成的滤波器元件。
在先技术文献
专利文献
专利文献1:日本特开平11-340039号公报
实用新型内容
实用新型要解决的课题
在专利文献1记载的滤波器元件中,构成电感器的导体图案和构成电容器的电极被配置为在基材层的层叠方向上观察时重叠。构成电容器的电极为了增大电极彼此的对置面积而在层方向上扩张。相对于此,构成电感器的导体图案为了增长线长度而形成线宽度细的导体图案。此外,一般来说,构成电容器的多个电极被形成为在层叠方向上产生微小的间隔,使得在层叠体的层叠方向的层间产生电容。另一方面,关于构成电感器的导体图案,有时层叠方向的导体间隔被形成得宽,使得不在层间产生无用的杂散电容。由于这些构造,在层叠体内的电容器形成层和电感器形成层中,导体密度不同。
像这样,若在层叠体的层叠方向上导体密度不同,则与该导体密度相应地,在层叠体烧成时,基材层的收缩率产生差异。也就是说,与导体密度“密”的区域相比,“疏”的区域的收缩率高。也就是说,电感器形成层与电容器形成层相比更加收缩,因此层叠体会向电感器形成层方向翘曲。
另外,在专利文献1中,形成有“屏蔽电极导体层”,使得在层叠方向上夹着构成电感器以及电容器的“内部电极导体层”,因此多少可避免上述导体密度的不均衡性。但是,因为该“屏蔽电极导体层”遮挡电感器所产生的磁通量,所以电感器的Q值会由于该屏蔽电极导体层而劣化。
因此,本实用新型的目的在于,提供一种消除了由导体密度的不均衡性引起的翘曲的问题以及电感器的Q值的劣化的问题的电子部件。
用于解决课题的手段
本实用新型的电子部件是由长方体状的层叠体构成的电子部件,所述层叠体具有在基材层的层叠方向上相互对置的第1主面以及第2主面,所述第1主面以及所述第2主面具有长边和短边,其中,该电子部件具备:电容器电极,构成电容器;线圈导体,具有相对于所述层叠方向平行的卷绕轴,构成电感器;端子电极,与所述线圈导体以及所述电容器电极连接;以及虚设电极,不与所述端子电极连接,沿着所述层叠体的长边延伸。而且,在所述层叠方向上,所述线圈导体比所述电容器电极靠近所述第1 主面,在所述层叠方向上,所述虚设电极比所述线圈导体靠近所述第1 主面,在所述层叠方向上观察,所述虚设电极不与所述线圈导体的线圈开口重叠。
通过上述结构,在层叠体的靠第1主面处和靠第2主面处可改善导体密度的均衡性。此外,虚设电极作为层叠体收缩时的支撑构件而发挥作用。此外,虚设电极不遮挡线圈导体的线圈开口。
实用新型效果
根据本实用新型,可得到如下的电子部件,即,抑制了由导体密度的不均衡性引起的翘曲,此外,避免了电感器的Q值的劣化。
附图说明
图1是第1实施方式涉及的电子部件101的立体图。
图2是示出在电子部件101的绝缘性的各基材层形成的导体图案的分解俯视图。
图3是电子部件101的与X-Z面平行的给定面处的剖视图。
图4(A)、图4(B)是示出由层叠体1烧成时的基材层的收缩引起的应力的主视图。
图5是明示了图2所示的各导体图案以及电极的对应关系的电子部件 101的电路图。
图6(A)是电子部件101的电路图。图6(B)是电子部件101的等效电路图。
图7是关于第1实施方式的电子部件101用于示出层叠体1中的虚设电极ED1、ED2的形成区域的俯视图。
图8(A)、图8(B)、图8(C)是在第1实施方式的电子部件101 中示出关于层叠体1中的虚设电极ED1、ED2的形成区域的其它例子的俯视图。
图9(A)、图9(B)是示出第2实施方式涉及的电子部件的层叠体 1中的虚设电极ED1、ED2的形成区域的俯视图。
图10是示出第2实施方式涉及的另一个电子部件的层叠体1中的虚设电极ED1、ED2的形成区域的俯视图。
图11是示出第2实施方式涉及的又一个电子部件的层叠体1中的虚设电极ED的形成区域的俯视图。
图12是示出在第3实施方式涉及的电子部件的绝缘性的各基材层形成的导体图案的分解俯视图。
图13是第4实施方式涉及的电子部件104的立体图。
图14是示出在第4实施方式涉及的电子部件104的绝缘性的各基材层形成的导体图案的分解俯视图。
具体实施方式
《第1实施方式》
图1是第1实施方式涉及的电子部件101的立体图。该电子部件101 是由长方体状的层叠体1构成的电子部件,该层叠体1具有在后面示出的多个基材层的层叠方向上相互对置的第1主面MS1以及第2主面MS2,第1主面MS1以及第2主面MS2具有长边和短边。在图1中,与Z轴平行的方向为上述层叠方向,与X轴平行的方向为长边方向,与Y轴平行的方向为短边方向。
在层叠体1的内部,具备:后面示出的构成电容器的电容器电极、和具有相对于层叠体1的层叠方向平行的卷绕轴并构成电感器的线圈导体,但是在图1中省略了它们的图示。
在层叠体1的第2主面MS2,具备与线圈导体以及电容器电极连接的第1端子电极E11、第2端子电极E12、第3端子电极E13以及第4端子电极E14。此外,在层叠体1的第1主面MS1具备虚设电极ED1、ED2,该虚设电极ED1、ED2不与端子电极E11、E12、E13、E14连接,沿着层叠体1的长边延伸。在层叠体1的第1主面MS1形成有方向性识别标记MD。
图2是示出在电子部件101的绝缘性的各基材层形成的导体图案的分解俯视图。图3是电子部件101的与X-Z面平行的给定面处的剖视图。图2中的单点划线示出了该给定面的位置。
基材层S1是最上层的基材层,基材层S14是最下层的基材层。基材层S2~S13是处于最上层的基材层S1与最下层的基材层S14之间的基材层。在基材层S14形成有第1端子电极E11、第2端子电极E12、第3端子电极E13以及第4端子电极E14。在基材层S2~S13形成有侧部端子电极E21、E22、E23、E24。形成在各基材层的侧部端子电极E21、E22、 E23、E24按同一附图标记的端子电极彼此进行导通。此外,侧部端子电极E21与形成在基材层S14的第1端子电极E11导通,侧部端子电极E22 与形成在基材层S14的第2端子电极E12导通,侧部端子电极E23与形成在基材层S14的第3端子电极E13导通,侧部端子电极E24与形成在基材层S14的第4端子电极E14导通。
在基材层S2、S3、S4分别形成有第1线圈导体L11、L12、L13。此外,在基材层S6、S7、S8分别形成有第2线圈导体L21、L22、L23。在图2中,虚线示出了基于过孔导体的连接关系。
第1线圈导体L11的第1端与侧部端子电极E21连接。在基材层S2 形成有将第1线圈导体L11的第2端和第1线圈导体L12的第1端连接的过孔导体。此外,在基材层S3形成有将第1线圈导体L12的第2端和第1线圈导体L13的第1端连接的过孔导体。第1线圈导体L13的第2端与侧部端子电极E23连接。由上述第1线圈导体L11、L12、L13以及过孔导体构成第1线圈L1。
第2线圈导体L23的第1端与侧部端子电极E23连接。在基材层S6 形成有将第2线圈导体L23的第2端和第2线圈导体L22的第1端连接的过孔导体。此外,在基材层S7形成有将第2线圈导体L22的第2端和第2线圈导体L21的第1端连接的过孔导体。第2线圈导体L21的第2端与侧部端子电极E22连接。由上述第2线圈导体L21、L22、L23以及过孔导体构成第2线圈L2。
在与Z轴平行的方向上观察,由于上述第1线圈导体L11、L12、L13 的线圈开口和上述第2线圈导体L21、L22、L23的线圈开口重叠(由于卷绕轴对齐),因此第1线圈L1和第2线圈L2进行磁场耦合。
在基材层S9、S10分别形成有第2电容器电极C22、C21。由该第2 电容器电极C22、C21构成第2电容器C2。
此外,在基材层S9形成有第1电容器电极C12B,在基材层S10形成有第1电容器电极C11B,在基材层S11形成有第1电容器电极C12A,在基材层S12形成有第1电容器电极C11A。由这些第1电容器电极C12B、 C11B、C12A、C11A构成第1电容器C1。
在基材层S1形成有虚设电极ED1、ED2。这些虚设电极ED1、ED2 不与端子电极E11、E12、E13、E14连接,沿着层叠体1的长边延伸。此外,在基材层S1形成有方向性识别标记MD。
在基材层S1~S14的层叠方向上,线圈导体L11、L12、L13、L23、 L22、L21比电容器电极C12B、C22、C11B、C21、C12A、C11A靠近第 1主面MS1。换言之,在基材层S1~S14的层叠方向上,电容器电极C12B、 C22、C11B、C21、C12A、C11A比线圈导体L11、L12、L13、L23、L22、 L21靠近第2主面MS2。
在基材层S1~S14的层叠方向上观察,虚设电极ED1、ED2不与线圈导体L11、L12、L13、L23、L22、L21的线圈开口重叠。
层叠体1的各基材层S1~S14通过感光性绝缘膏以及感光性导电膏的丝网印刷、曝光以及显影来形成,通过这些基材层的层叠形成而形成层叠体1。
具体地,对感光性绝缘膏层进行丝网印刷,并照射紫外线,用碱溶液进行显影。由此,形成具有外部电极用的开口、通孔等的绝缘基材图案。此外,对感光性导电膏进行丝网印刷,并照射紫外线,用碱溶液进行显影,由此形成导体图案。通过该绝缘基材图案以及导体图案的层叠而得到母层叠体。然后,通过将该母层叠体分割为单片,从而得到许多层叠体1。在各外部电极的表面,以提高焊接性、提高导电率、提高耐环境性为目的,例如实施Ni/Au镀敷。
上述层叠体1的形成方法并不限于此。例如,也可以是利用开口为导体图案形状的丝网版来印刷导体膏并进行层叠的工法。关于外部电极的形成方法,也不限于此,例如,可以通过对层叠的坯体的导体膏的浸渍、溅射法在层叠体1的底面以及侧面形成外部电极,进而,还可以对其表面实施镀敷加工。
图4(A)、图4(B)是示出由层叠体1烧成时的基材层的收缩引起的应力的主视图。图4(A)是示出本实施方式的层叠体1的翘曲的图,图4(B)是示出作为比较例的层叠体1的翘曲的图。
如图3所示,线圈导体L11、L12、L13、L23、L22、L21处于靠第1 主面MS1处,电容器电极C12B、C22、C11B、C21、C12A、C11A处于靠第2主面MS2处,因此关于导体密度,第1主面MS1侧“疏”,第2 主面MS2侧“密”。因此,关于由层叠体1烧成引起的层叠体1的收缩率,第1主面MS1比第2主面MS2大。因此,如图4(B)所示,层叠体1 在烧成后具有向第1主面MS1方向翘曲的倾向。
相对于此,根据本实施方式,在层叠体1的第1主面MS1形成有虚设电极ED1、ED2,因此在层叠体1的靠第1主面MS1处和靠第2主面 MS2处可改善导体密度的均衡性。此外,虚设电极ED1、ED2作为层叠体1收缩时的支撑构件而发挥作用。因此,可抑制层叠体1的翘曲。
图5是明示了图2所示的各导体图案以及电极的对应关系的电子部件 101的电路图。图5所示的第1端子T1对应于第1端子电极E11,第2 端子T2对应于第2端子电极E12,基准电位端子TG对应于第4端子电极E14。
图6(A)是电子部件101的电路图。图6(B)是电子部件101的等效电路图。在图6(A)中,由串联连接的第1线圈L1以及第2线圈L2 和分路连接的电容器C1构成了T型的LC滤波器。
第1线圈L1由图5所示的第1线圈导体L11、L12、L13构成,第2 线圈L2由第2线圈导体L21、L22、L23构成。第1电容器C1由电容器电极C11A、C12A、C11B、C12B构成,第2电容器C2由电容器电极C21、 C22构成。
在图5、图6(A)、图6(B)中,该电子部件101的电路作为如下的滤波器电路而发挥作用,即,基准电位端子TG与基准电位(接地电位) 连接,在第1端子T1以及第2端子T2输入输出不平衡信号。在第1端子T1、第2端子T2分别连接阻抗例如为50Ω的电路。
图6(A)所示的第1线圈L1和第2线圈L2在上述基材层的层叠方向上具有卷绕轴,线圈开口相互重叠而进行磁场耦合,第1线圈L1以及第2线圈L2以彼此的卷绕方向相反的关系进行串联连接。在此,若用L1 表示第1线圈L1的电感,用L2表示第2线圈L2的电感,用M表示由第1线圈L1和第2线圈L2的耦合引起的互感,则如图6(B)所示那样,两个串联连接元件的电感能够用(L1-M)、(L2-M)来表示,分路连接元件的电感能够用M来表示。通过该分路连接的由电感M和第1电容器 C1构成的LC串联电路而形成第1衰减极。
在图6(B)中,相互磁场耦合的第1线圈L1和第2线圈L2的串联电路的电感为(L1-M)+(L2-M)=L1+L2-2M。由该串联电路和第2电容器C2构成LC并联电路,通过该LC并联电路而形成第2衰减极。
图7是关于本实施方式的电子部件101用于示出层叠体1中的虚设电极ED1、ED2的形成区域的俯视图。在该图7所示的例子中,在层叠体1 的基材层的层叠方向上观察,虚设电极ED1、ED2是沿着长边LS延伸的电极图案,虚设电极ED1、ED2不与线圈导体的线圈开口CO重叠。在此,所谓“线圈开口”,是图2所示的第1线圈导体L11、L12、L13以及第2线圈导体L21、L22、L23的线圈开口之中处于最内侧的线圈开口。在图7所示的例子中,虚设电极ED1、ED2虽然与第1线圈导体L11的一部分重叠,但是不与第1线圈导体L12重叠。
图8(A)、图8(B)、图8(C)是在第1实施方式的电子部件101 中示出关于层叠体1中的虚设电极ED1、ED2的形成区域的其它例子的俯视图。图8(A)是虚设电极ED1、ED2的短边SS方向的宽度Wc被形成为宽度宽至线圈开口CO的最大限度的位置的例子。也就是说,将虚设电极ED1、ED2的宽度Wc增大至与线圈导体的线圈开口CO之中最内侧的线圈导体L12的线圈开口CO相接的位置。此外,图8(B)是虚设电极ED1、ED2的短边SS方向的宽度Wc被规定为与线圈导体的最外侧的线圈导体L11的内周相接的宽度的例子。进而,此外,图8(C)是虚设电极ED1、ED2的短边SS方向的宽度Wc被规定为不与线圈导体的最外侧的线圈导体L11的外周相接的宽度的例子。
根据本实施方式,在层叠体1的靠第1主面处和靠第2主面处可改善导体密度的均衡性,此外,虚设电极ED1、ED2作为层叠体1收缩时的支撑构件而发挥作用,而且,虚设电极ED1、ED2不遮挡线圈导体的线圈开口CO。因此,可得到如下的电子部件,即,抑制了层叠体1的翘曲,此外,避免了电感器的Q值的劣化。
《第2实施方式》
在第2实施方式中,示出沿着层叠体的长边形成了多个导体图案的电子部件的例子。
图9(A)、图9(B)是示出第2实施方式涉及的电子部件的层叠体 1中的虚设电极ED1、ED2的形成区域的俯视图。在图9(A)所示的例子中,分别沿着层叠体1的第1长边LS1形成有两个虚设电极ED11、 ED12,分别沿着层叠体1的第2长边LS2形成有两个虚设电极ED21、ED22。在图9(B)所示的例子中,在层叠体1的第1长边LS1方向上形成有分离的两个虚设电极ED11、ED12,在层叠体1的第2长边LS2方向上形成有分离的两个虚设电极ED21、ED22。
在图9(A)、图9(B)所示的例子中,在第1长边LS1、第2长边 LS2分别形成了两个虚设电极,但是也可以具备两个以上。
像图9(A)所示的例子那样,如果各虚设电极ED11、ED12、ED21、 ED22沿着层叠体1的长边连续,则更有效地作为由层叠体1烧成引起的收缩时的支撑构件而发挥作用。
图10是示出第2实施方式涉及的另一个电子部件的层叠体1中的虚设电极ED1、ED2的形成区域的俯视图。在该例子中,在不到达(不相接)层叠体1的长边的范围内形成有虚设电极ED1、ED2。其中,虚设电极ED1、ED2形成在比线圈开口CO靠外侧。像这样,虚设电极ED1、ED2也可以是不到达层叠体1的周边的形状。
图11是示出第2实施方式涉及的又一个电子部件的层叠体1中的虚设电极ED的形成区域的俯视图。在该例子中,在不与线圈开口CO重叠的范围内,沿着层叠体1的外周连续地形成有虚设电极ED。其中,形成有间隙G,使得不形成环绕线圈开口CO的周围的环路。由于虚设电极 ED不形成闭合环路,因此不存在由于流过涡电流而引起的磁通量的屏蔽,能够避免电感的下降。
像这样,虚设电极ED也可以具有沿着层叠体1的短边SS的部分。此外,沿着长边LS形成的虚设电极和沿着短边SS形成的虚设电极也可以连续。
《第3实施方式》
在第3实施方式中,示出层叠体内的虚设电极的形成层的位置与第1 实施方式中所示的例子不同的电子部件。
图12是示出在第3实施方式涉及的电子部件的绝缘性的各基材层形成的导体图案的分解俯视图。基材层S0是最上层的基材层,基材层S14 是最下层的基材层。基材层S1~S13是处于最上层的基材层S0与最下层的基材层S14之间的基材层。在第1实施方式中图2所示的例子中,在最上层的基材层S1形成了虚设电极ED1、ED2,但是在第3实施方式中,在作为比最上层的基材层S0靠内层的基材层的基材层S1形成有虚设电极ED1、ED2。其它结构如第1实施方式中所示那样。
在本实施方式的电子部件中,在基材层的层叠方向上,线圈导体也比电容器电极靠近第1主面。因此,在基材层的层叠方向上,虚设电极ED1、 ED2比线圈导体靠近第1主面,由此可抑制层叠体烧成时的翘曲。
像这样,虚设电极也可以形成在层叠体的内层。
《第4实施方式》
在第4实施方式中,示出层叠体的内外的电极的形状与第1实施方式中所示的例子不同的电子部件。
图13是第4实施方式涉及的电子部件104的立体图。该电子部件104 是由长方体状的层叠体1构成的电子部件,该层叠体1具有在多个基材层的层叠方向上相互对置的第1主面MS1以及第2主面MS2,第1主面 MS1以及第2主面MS2具有长边和短边。在图13中,与Z轴平行的方向为上述层叠方向,与X轴平行的方向为长边方向,与Y轴平行的方向为短边方向。
在层叠体1的内部,具备:构成电容器的电容器电极、和具有相对于层叠体1的层叠方向平行的卷绕轴并构成电感器的线圈导体,但是在图 13中省略了它们的图示。
在层叠体1的第2主面MS2,具备与线圈导体以及电容器电极连接的第1端子电极E11、第2端子电极E12、第3端子电极E13以及第4端子电极E14。此外,在层叠体1的第1主面MS1,具备分别与端子电极 E11、E12、E13、E14连接的端子电极E31、E32、E33、E34。在层叠体1的第1主面MS1形成有方向性识别标记MD。
图14是示出在电子部件104的绝缘性的各基材层形成的导体图案的分解俯视图。
基材层S1是最上层的基材层,基材层S14是最下层的基材层。基材层S2~S13是处于最上层的基材层S1与最下层的基材层S14之间的基材层。
在基材层S2~S13形成有侧部端子电极E21、E22、E23、E24。形成在各基材层的侧部端子电极E21、E22、E23、E24按同一附图标记的端子电极彼此进行导通。
在最上层的基材层S1形成的电极的图案与图1、图2所示的第1实施方式涉及的电子部件101不同。在基材层S1形成有第1端子电极E31、第2端子电极E32、第3端子电极E33以及第4端子电极E34。在基材层 S14形成有第1端子电极E11、第2端子电极E12、第3端子电极E13以及第4端子电极E14。其它电极与第1实施方式涉及的电子部件101相同。
侧部端子电极E21与形成在基材层S1的第1端子电极E31以及形成在基材层S14的第1端子电极E11导通,侧部端子电极E22与形成在基材层S1的第2端子电极E32以及形成在基材层S14的第2端子电极E12 导通。同样地,侧部端子电极E23与形成在基材层S1的第3端子电极E33 以及形成在基材层S14的第3端子电极E13导通,侧部端子电极E24与形成在基材层S1的第4端子电极E34以及形成在基材层S14的第4端子电极E14导通。
因此,在最上层的基材层S1形成的第1端子电极E31、第2端子电极E32、第3端子电极E33、第4端子电极E34也与在基材层S2~S13 形成的侧部端子电极E21、E22、E23、E24分别导通。
最后,上述的实施方式的说明在所有的方面均为例示,而不是限制性的。对本领域技术人员而言,能够适当地进行变形以及变更。本实用新型的范围不是由上述的实施方式示出,而是由权利要求书示出。进而,本实用新型的范围包含与权利要求书等同的范围内的从实施方式进行的变更。
附图标记说明
C1:第1电容器;
C2:第2电容器;
C11A、C12A、C11B、C12B:第1电容器电极;
C21、C22:第2电容器电极;
CO:线圈开口;
E11、E31:第1端子电极;
E12、E32:第2端子电极;
E13、E33:第3端子电极;
E14、E34:第4端子电极;
E21、E22、E23、E24:侧部端子电极;
ED、ED1、ED2:虚设电极;
ED11、ED12、ED21、ED22:虚设电极;
G:间隙;
L1:第1线圈;
L2:第2线圈;
L11、L12、L13:第1线圈导体;
L21、L22、L23:第2线圈导体;
LS:长边;
LS1:第1长边;
LS2:第2长边;
M:互感;
MD:方向性识别标记;
MS1:第1主面;
MS2:第2主面;
S0~S14:基材层;
SS:短边;
T1:第1端子;
T2:第2端子;
TG:基准电位端子;
1:层叠体;
101、104:电子部件。

Claims (8)

1.一种电子部件,是由长方体状的层叠体构成的电子部件,所述层叠体具有在基材层的层叠方向上相互对置的第1主面以及第2主面,所述第1主面以及所述第2主面具有长边和短边,其特征在于,
所述电子部件具备:
电容器电极,构成电容器;
线圈导体,具有相对于所述层叠方向平行的卷绕轴,构成电感器;
端子电极,与所述线圈导体以及所述电容器电极连接;以及
虚设电极,不与所述端子电极连接,沿着所述层叠体的长边延伸,
在所述层叠方向上,所述线圈导体比所述电容器电极靠近所述第1主面,
在所述层叠方向上,所述虚设电极比所述线圈导体靠近所述第1主面,
在所述层叠方向上观察,所述虚设电极不与所述线圈导体的线圈开口重叠。
2.根据权利要求1所述的电子部件,其特征在于,
所述端子电极在所述第2主面露出。
3.根据权利要求1或2所述的电子部件,其特征在于,
所述虚设电极形成在所述第1主面。
4.根据权利要求1或2所述的电子部件,其特征在于,
所述虚设电极由多个导体图案构成。
5.根据权利要求4所述的电子部件,其特征在于,
所述虚设电极分别沿着所述第1主面中的相互对置的第1长边以及第2长边形成。
6.根据权利要求5所述的电子部件,其特征在于,
所述虚设电极由分别沿着所述第1长边形成的多个导体图案以及分别沿着所述第2长边形成的多个导体图案构成。
7.根据权利要求1或2所述的电子部件,其特征在于,
从所述层叠方向观察,所述虚设电极与所述线圈导体重叠。
8.根据权利要求1或2所述的电子部件,其特征在于,
由所述电感器和所述电容器构成了LC滤波器。
CN202190000088.0U 2020-04-20 2021-02-24 电子部件 Active CN216719641U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-074677 2020-04-20
JP2020074677 2020-04-20
PCT/JP2021/006732 WO2021215104A1 (ja) 2020-04-20 2021-02-24 電子部品

Publications (1)

Publication Number Publication Date
CN216719641U true CN216719641U (zh) 2022-06-10

Family

ID=78270594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202190000088.0U Active CN216719641U (zh) 2020-04-20 2021-02-24 电子部件

Country Status (4)

Country Link
US (1) US20220059271A1 (zh)
JP (1) JP6973697B1 (zh)
CN (1) CN216719641U (zh)
WO (1) WO2021215104A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228906A1 (ja) * 2022-05-24 2023-11-30 株式会社村田製作所 セラミック電子部品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199353A (ja) * 2011-03-22 2012-10-18 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
KR102004770B1 (ko) * 2013-10-31 2019-07-29 삼성전기주식회사 복합 전자부품 및 그 실장 기판

Also Published As

Publication number Publication date
WO2021215104A1 (ja) 2021-10-28
JPWO2021215104A1 (zh) 2021-10-28
US20220059271A1 (en) 2022-02-24
JP6973697B1 (ja) 2021-12-01

Similar Documents

Publication Publication Date Title
JP2598940B2 (ja) Lc複合部品
KR101401269B1 (ko) 관통 콘덴서 어레이
US9373441B2 (en) Composite electronic component
JP6458903B2 (ja) 受動素子アレイおよびプリント配線板
JP2002319508A (ja) 積層型インピーダンス素子
JPH0935936A (ja) インダクタ内蔵電子部品
CN109524213B (zh) 电感器
CN216162684U (zh) 线圈部件及包含该线圈部件的滤波器电路
CN216772964U (zh) 滤波器元件
JP2002289432A (ja) 積層型インピーダンス素子
JPWO2016136653A1 (ja) 積層コイル部品及びその製造方法、並びに、当該積層コイル部品を備えるdc−dcコンバータモジュール
JP3545701B2 (ja) コモンモードチョーク
CN216719641U (zh) 电子部件
JPH0775208B2 (ja) インダクター及びインダクターを含む複合部品並びにそれらの製造方法
CN219164535U (zh) 滤波器电路以及包含该滤波器电路的电源装置
CN215342186U (zh) 线圈部件以及包括其的滤波器电路
US20210407721A1 (en) Circuit element
JPH0669038A (ja) チップ型コイル
CN216487543U (zh) 电路元件
JP2000260621A (ja) 積層型コモンモードチョークコイル
CN216435575U (zh) 多端子片式电感器
JPH11162782A (ja) 積層型電子部品アレイ
JPH10126192A (ja) Lcフィルタ部品
JP2002231559A (ja) 積層貫通型コンデンサ
JP3319372B2 (ja) 固体電子部品

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant