CN216162684U - 线圈部件及包含该线圈部件的滤波器电路 - Google Patents

线圈部件及包含该线圈部件的滤波器电路 Download PDF

Info

Publication number
CN216162684U
CN216162684U CN202090000465.6U CN202090000465U CN216162684U CN 216162684 U CN216162684 U CN 216162684U CN 202090000465 U CN202090000465 U CN 202090000465U CN 216162684 U CN216162684 U CN 216162684U
Authority
CN
China
Prior art keywords
coil
wiring pattern
wiring patterns
wiring
coil component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202090000465.6U
Other languages
English (en)
Inventor
东条淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202220680017.6U priority Critical patent/CN217590767U/zh
Application granted granted Critical
Publication of CN216162684U publication Critical patent/CN216162684U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)

Abstract

本公开提供一种线圈部件及包含该线圈部件的滤波器电路。使线圈(L1)与线圈(L2)进行了磁耦合的线圈部件(1)，具备层叠体(3)、多个第一布线图案(10)以及多个第二布线图案(20)。第一布线图案(10)及第二布线图案(20)各自的形状为矩形。线圈(L1)及线圈(L2)中的至少一个线圈包括至少一组相互错开地层叠为在从主面方向观察时具有对应的边彼此交叉的交叉部的布线图案的组合。

Description

线圈部件及包含该线圈部件的滤波器电路
技术领域
本公开涉及线圈部件及包含该线圈部件的滤波器电路。
背景技术
在电子设备中，经常进行使用了滤波器电路的噪声对策。在用于噪声对策的滤波器电路中，例如有EMI(Electro-Magnetic Interference，电磁干扰)去除滤波器等，使在导体中流动的电流中的需要成分通过，并去除不需要的成分。另外，已知滤波器电路使用作为电容元件的电容器，因此，通过作为该电容器的寄生电感的等效串联电感(ESL：EquivalentSeries Inductance)而降低了噪声抑制效果。
已知有如下技术：利用将两个线圈磁耦合而产生的负电感来消除电容器的等效串联电感ESL，使滤波器电路的噪声抑制效果宽频带化(例如专利文献1)。
在先技术文献
专利文献
专利文献1：日本特开2001-160728号公报
实用新型内容
实用新型要解决的课题
由于滤波器电路利用两个线圈的磁耦合所产生的互感M来消除电容器的等效串联电感ESL，因此，使该互感M的值稳定而进行制造变得重要。互感M的值由两个线圈各自的电感的值和线圈间的耦合系数决定。而且，耦合系数由两个线圈间的距离、偏移量决定。
但是，在堆叠布线图案而以多层构造形成两个线圈的情况下，在制造工艺上，在进行层叠时在层间可能产生堆叠偏移。在产生了堆叠偏移的情况下，各线圈的电感的值、线圈间的耦合系数会有很大偏差，无法使互感M的值稳定而制造线圈部件及包含该线圈部件的滤波器电路。
于是，本公开的目的在于，提供一种能够使互感M的值稳定而进行制造的线圈部件及包含该线圈部件的滤波器电路。
用于解决课题的手段
本公开的一方式的线圈部件是使第一线圈与第二线圈进行了磁耦合的线圈部件，该线圈部件具备：陶瓷坯体，其包括多个层叠的陶瓷层，具有相互对置的一对主面和连结主面间的侧面；至少一个第一布线图案，其堆叠在陶瓷坯体的内部，构成第一线圈的至少一部分；以及至少一个第二布线图案，其堆叠在第一布线图案的上层，构成第二线圈的至少一部分，第一布线图案及第二布线图案各自的形状为矩形，第一线圈及第二线圈中的至少一个线圈包括至少一组相互错开地层叠为在从主面方向观察时具有对应的边彼此交叉的交叉部的布线图案的组合。
本公开的一方式的滤波器电路具备上述的线圈部件和电容器，该电容器连接到线圈部件的第一线圈与第二线圈之间的电极。
本公开的一方式的滤波器电路具备：并联连接在负载与电源之间的第一电容器和第二电容器；电感器，其串联连接在所述第一电容器与所述第二电容器之间；以及上述的线圈部件，其设置为在所述第二电容器与所述电感器之间所述第一线圈串联连接。
实用新型效果
根据本公开的一方式，线圈包括至少一组相互错开地层叠为在从主面方向观察时具有对应的边彼此交叉的交叉部的布线图案的组合，因此，即便在层叠时在层间产生堆叠偏移，也能够减小互感M的值的变动，能够稳定地进行制造。
附图说明
图1是本实施方式1的线圈部件的立体图。
图2是用于说明本实施方式1的线圈部件的布线图案的构造的立体图。
图3是用于说明本实施方式1的线圈部件的布线图案间的偏移的立体图。
图4是示出本实施方式1的线圈部件的结构的分解俯视图。
图5是包含本实施方式1的线圈部件的滤波器电路的电路图。
图6是本实施方式1的线圈部件的等效电路图。
图7(a)、图7(b)是示出包含线圈部件的滤波器电路的相对于频率的传输特性的图表。
图8是用于说明本实施方式2的线圈部件的布线图案间的偏移的立体图。
图9是示出本实施方式2的线圈部件的结构的分解俯视图。
图10(a)、图10(b)是用于说明从主面方向观察到的层叠体与布线图案的位置关系的图。
图11(a)、图11(b)、图11(c)是用于说明布线图案的大小的图。
图12是用于说明布线图案的大小与布线图案所交叉的角度的关系的图。
图13是用于说明切掉了角部的布线图案的形状的图。
图14(a)、图14(b)是用于说明电源电路的噪声滤波器的电路结构的图。
图15(a)、图15(b)、图15(c)是用于说明应用了线圈部件的情况下的电源电路的噪声滤波器的电路结构的图。
图16是示出应用了线圈部件的情况下的电源电路的噪声滤波器的相对于频率的传输特性的图表。
附图标记说明
1线圈部件，4a、4b、4c电极，10、20、30布线图案，51～57过孔导体，100滤波器电路，C1电容器。
具体实施方式
以下，对本实施方式的线圈部件及包含线圈部件的滤波器电路进行说明。
<实施方式1>
首先，参照附图对本实施方式1的线圈部件进行说明。图1是本实施方式1的线圈部件的立体图。图2是用于说明本实施方式1的线圈部件的布线图案的构造的立体图。图3是用于说明本实施方式1的线圈部件的布线图案间的偏移的立体图。图4是示出本实施方式1的线圈部件的结构的分解俯视图。图5是包含本实施方式1的线圈部件的滤波器电路的电路图。这里，在图1～图3中，将线圈部件1的短边方向设为X方向，将长边方向设为Y方向，将高度方向设为Z方向。另外，基板的层叠方向为Z方向，箭头的方向表示上层方向。需要说明的是，在图3中图示出布线图案间的偏移，但在图1及图2中，为了使说明变得简单，未图示出布线图案间的偏移。
滤波器电路100例如是EMI去除滤波器，是三阶的T型LC滤波器电路。在该滤波器电路100使用了线圈部件1。需要说明的是，在以下的实施方式1中，作为滤波器电路100的结构使用三阶的T型LC滤波器电路进行说明，但针对五阶的T型LC滤波器电路和更高阶的T型LC滤波器电路，也能够应用同样结构的线圈部件。首先，如图5所示，滤波器电路 100具备电容器C1、电极4a、4b、4c、线圈L1(第一线圈)及线圈L2(第二线圈)。
如图5所示，在电容器C1中，一个端部与电极4c连接，另一个端部与GND布线连接。需要说明的是，电容器C1不仅可以是以BaTiO3(钛酸钡)为主成分的层叠陶瓷电容器，也可以是以其他材料为主成分的层叠陶瓷电容器，还可以不是层叠陶瓷电容器，而是例如铝电解电容器等其他种类的电容器。电容器C1具有电感器L3作为寄生电感(等效串联电感(ESL))，与电感器L3串联连接到电容器C1a的电路结构等效。需要说明的是，电容器C1还可以与寄生电阻(等效串联电阻(ESR))串联连接到电感器L3及电容器C1a的电路结构等效。
在电极4c上，除了连接有电容器C1之外，还连接有线圈L1及线圈 L2。线圈L1与线圈L2磁耦合，产生负的电感成分。能够使用该负的电感成分来消除电容器C1的寄生电感(电感器L3)，能够显著减小电容器C1 的电感成分。包括电容器C1、线圈L1及线圈L2的滤波器电路100利用线圈L1与线圈L2的互感所产生的负的电感成分来消除电容器C1的寄生电感，由此，能够提高高频段的噪声抑制效果。
如图1～图4所示，线圈部件1包括将形成有线圈的布线的基板(陶瓷生片)层叠多张而成的陶瓷层的层叠体3(陶瓷坯体)。层叠体3具有相互对置的一对主面和将主面间连结的侧面。与层叠体3的主面平行地从下依次堆叠有多个第一布线图案10、多个第三布线图案30、以及多个第二布线图案20，形成线圈L1及线圈L2。因此，能够通过第一布线图案10～第三布线图案30的堆叠偏移的精度来控制线圈L1与线圈L2的磁耦合的变动。
此外，在本实施方式1的线圈部件1中，如图3所示那样将布线图案错开层叠，使得即便在由于制造偏差而产生了堆叠偏移的情况下，各线圈的电感的值、线圈间的耦合系数也不会有很大偏差。在图3中，将布线图案30a～30c相对于布线图案10a～10c、20a～20c错开层叠。在布线图案 30a～30c和布线图案10a～10c、20a～20c中最大偏移了长度D。
在本实施方式1中，从设计时刻开始将层叠的布线图案如图3那样错开层叠。在图3所示的线圈部件1中，将布线图案10a～10c在不错开的状态下层叠，将布线图案30a～30c相对于布线图案10a错开层叠。此外，在线圈部件1中，将布线图案20c相对于布线图案30a～30c错开层叠。需要说明的是，在线圈部件1中，将布线图案20a～20c在相对于布线图案 10a～10c不错开的状态下层叠。即，在线圈部件1中，将相同组的布线图案(第一布线图案10、第二布线图案20、第三布线图案30)在不错开的状态下层叠，相对于不同组的布线图案错开层叠。
这里，针对如下方面进行说明：通过从设计时刻开始将布线图案错开层叠，各线圈的电感的值、线圈间的耦合系数的大小难以受到堆叠偏移的影响。首先，各线圈的电感的值、线圈间的耦合系数的大小由布线图案间的磁耦合决定，依赖于布线图案间的距离。
因此，在将布线图案在不错开的状态下层叠的情况下，两个布线图案配置为，在从主面方向观察时，布线图案的对应的边彼此不交叉而平行。在图3中，例如布线图案10a与布线图案10b平行地配置，在布线图案10a 和布线图案10b产生了在X方向上偏移的堆叠偏移的情况下，布线图案 10a的长边与布线图案10b的长边的距离变长，布线图案间的磁耦合变化较大。
另一方面，在将布线图案错开层叠的情况下，两个布线图案被配置为，在从主面方向观察时具有布线图案的对应的边彼此交叉的交叉部。在图3 中，例如布线图案20c与布线图案30a配置为具有交叉部，即便在布线图案20c与布线图案30a产生了在X方向上偏移的堆叠偏移的情况下，仅仅是布线图案20c的长边、布线图案30a的长边以及交叉部的位置发生变化，两个布线图案间的距离没有较大的变化，不会对布线图案间的磁耦合造成较大影响。因此，通过从设计时刻开始将布线图案错开层叠，即，具有交叉部来配置布线图案，从而在线圈部件1中，各线圈的电感的值、线圈间的耦合系数的大小难以受到堆叠偏移的影响。需要说明的是，布线图案间的电容耦合也依赖于布线图案间的距离，因此同样地，通过从设计时刻开始将布线图案错开层叠，即，具有交叉部来配置布线图案，从而在线圈部件1中，线圈间的电容耦合的大小也难以受到堆叠偏移的影响。
返回图1，层叠体3的侧面具有长边侧的第一侧面(形成了电极4a(第一电极)的侧面)和第二侧面(形成了电极4b(第二电极)的侧面)、以及短边侧的第三侧面(形成了电极4c(第三电极)的侧面)和第四侧面(形成了电极4d的侧面)。
如图2所示，线圈部件1在层叠体3的内部配置有构成线圈L1、L2 的布线图案10a～10c(第一布线图案10)、布线图案20a～20c(第二布线图案20)及布线图案30a～30c(第三布线图案30)。布线图案30a～30c 的一部分构成线圈L1，剩余部分构成线圈L2。即，布线图案30a～30c是构成线圈L1、L2的共用部分。通过如第三布线图案30那样具有线圈L1、 L2的共用部分，能够降低线圈L1与线圈L2的磁耦合的变动。线圈L1、 L2的线圈形状是相对于电极4c大致线对称的形状。
在下层层叠的第一布线图案10中的最下层的布线图案10c的端部11 与电极4a电连接。其他的布线图案10a、10b经由过孔导体51(第一过孔导体)而与布线图案10c电连接。需要说明的是，过孔导体51可以由一个过孔导体形成，也可以由多个过孔导体形成。多个第一布线图案10中的至少一个第一布线图案(例如，布线图案10c)与电极4a电连接即可。如果多个第一布线图案10全部与电极4a电连接，则无需设置过孔导体51 而将多个第一布线图案10之间电连接。但是，在将多个第一布线图案10 全部制造为与电极4a电连接时，容易产生裂纹。即，在多个第一布线图案10全部设置用于与电极4a电连接的端部11时，在将多个第一布线图案10堆叠地压紧时，容易产生裂纹。当然，如果在制造时难以产生裂纹，也可以采用使多个第一布线图案10全部与电极4a电连接而不设置过孔导体51本身的结构。
当考虑制造时的裂纹时，期望与电极4a电连接的第一布线图案10的数量比多个第一布线图案10的数量少，尤其是期望通过多个第一布线图案10中的1个第一布线图案(例如，布线图案10c)与电极4a电连接的结构。在将多个第一布线图案10与电极4a连接的情况下，也可以采用如下结构：在与电极4a电连接的一个第一布线图案10与其他的第一布线图案10之间，至少包含一层不与电极4a电连接的第一布线图案10的层。具体而言，如图2所示，在多个第一布线图案10包含布线图案10a～10c 的情况下，在布线图案10a、10c设置用于与电极4a电连接的端部11，在布线图案10b不设置用于与电极4a电连接的端部11。
在中层层叠的第三布线图案30中的最下层的布线图案30c的端部31 与电极4c电连接。其他的布线图案30a、30b经由过孔导体57(第七过孔导体)而与布线图案30c电连接。需要说明的是，过孔导体57可以由一个过孔导体形成，也可以由多个过孔导体形成。多个第三布线图案30中的至少一个第三布线图案(例如，布线图案30c)与电极4c电连接即可。如果多个第三布线图案30全部与电极4c电连接，则无需设置过孔导体57 而将多个第三布线图案30之间电连接。但是，在将多个第三布线图案30 全部制造为与电极4c电连接时，容易产生裂纹。
于是，当考虑制造时，期望与电极4c电连接的第三布线图案30的数量比多个第三布线图案30的数量少，尤其是期望通过多个第三布线图案 30中的一个第三布线图案(例如，布线图案30c)与电极4c电连接的结构。在将多个第三布线图案30与电极4c连接的情况下，也可以采用如下结构：在与电极4c电连接的一个第三布线图案30与其他的第三布线图案 30之间，至少包含一层不与电极4c电连接的第三布线图案30的层。具体而言，如图2所示，在多个第三布线图案30包含布线图案30a～30c的情况下，在布线图案30a、30c设置用于与电极4c电连接的端部31，在布线图案30b不设置用于与电极4c电连接的端部31。当然，如果在制造时难以产生裂纹，则也可以采用使多个第三布线图案30全部与电极4c电连接而不设置过孔导体57本身的结构。
在中层层叠的第三布线图案30经由过孔导体52、53而与下层的第一布线图案10电连接。需要说明的是，过孔导体52、53可以分别由一个过孔导体形成，也可以分别由多个过孔导体形成。过孔导体52、53与第一布线图案10的布线图案10a～10c及第三布线图案30的布线图案30a～30c 分别电连接。另外，设置过孔导体52(第二过孔导体)的第一布线图案10和设置过孔导体53(第三过孔导体)的第一布线图案10位于层叠体3 的不同侧面侧。具体而言，设置过孔导体52的第一布线图案10如图4所示那样成为长边侧的第一侧面侧(在图4中图示出与过孔导体52连接的连接部52g～52i)，与设置过孔导体53的第一布线图案10的短边侧的第四侧面侧(在图4中图示出与过孔导体53连接的连接部53g～53i)不同。
即，过孔导体52与过孔导体53跨越第一布线图案10的一个角而形成。在过孔导体51与过孔导体53之间成为并联连接有三个布线图案10a～ 10c的一部分且并联连接有三个电感器的结构。另外，在过孔导体52与过孔导体53之间也成为并联连接有三个布线图案10a～10c的一部分且并联连接有三个电感器的结构。此外，过孔导体52、53也形成于第三布线图案30的布线图案30a～30c。因此，在过孔导体52与过孔导体53之间成为并联连接有三个布线图案30a～30c的一部分且并联连接有三个电感器的结构，与布线图案10a～10c的部分配合地成为并联连接有六个电感器的结构。图6是本实施方式1的线圈部件的等效电路图。如图6所示，线圈L1包括在过孔导体51与过孔导体53之间并联连接的三个电感器、在过孔导体52与过孔导体53之间并联连接的六个电感器、在过孔导体52 与过孔导体57之间并联连接的三个电感器。通过采用这样的结构，构成过孔导体52与过孔导体53之间及过孔导体55与过孔导体56之间的布线翻倍而使电阻值下降，由此抑制了发热。
形成在过孔导体52与过孔导体53之间的六个电感器能够通过过孔导体52与过孔导体53之间的距离来调整电感。尤其是设置过孔导体52的位置与设置过孔导体53的位置之间的距离能够在比层叠体3的短边侧的第四侧面(一个侧面)的长度的一半与长边侧的第一侧面(与一个侧面正交的其他侧面)的长度的合计值短的范围内进行调整。通过调整构成线圈 L1的并联连接的六个电感器的电感，能够适当地调整两个线圈L1、L2的互感。
在上层层叠的第二布线图案20中的最下层的布线图案20c的端部21 与电极4b电连接。其他的布线图案20a、20b经由过孔导体54(第四过孔导体)而与布线图案20c电连接。需要说明的是，过孔导体54可以由一个过孔导体形成，也可以由多个过孔导体形成。多个第二布线图案20中的至少一个第二布线图案(例如，布线图案20c)与电极4b电连接即可。如果多个第二布线图案20全部与电极4b电连接，则无需设置过孔导体54 而将多个第二布线图案20之间电连接。但是，在将多个第二布线图案20 全部制造为与电极4b电连接时，容易产生裂纹。即，在多个第二布线图案20全部设置用于与电极4b电连接的端部21时，在将多个第二布线图案20堆叠地压紧时，容易产生裂纹。当然，如果在制造时难以产生裂纹，则也可以采用使多个第二布线图案20全部与电极4b电连接而不设置过孔导体54本身的结构。
当考虑制造时的裂纹时，期望与电极4b电连接的第二布线图案20的数量比多个第二布线图案20的数量少。尤其是期望通过多个第二布线图案20中的一个第二布线图案(例如，布线图案20c)与电极4b电连接的结构。在将多个第二布线图案20与电极4b连接的情况下，也可以采用如下结构：在与电极4b电连接的一个第二布线图案20与其他的第二布线图案20之间，至少包含一层不与电极4b电连接的第二布线图案20的层。具体而言，如图2所示，在多个第二布线图案20包含布线图案20a～20c 的情况下，在布线图案20a、20c设置用于与电极4b电连接的端部21，在布线图案20b不设置用于与电极4b电连接的端部21。
在上层层叠的第二布线图案20经由过孔导体55、56而与中层的第三布线图案30电连接。需要说明的是，过孔导体55、56可以分别由一个过孔导体形成，也可以分别由多个过孔导体形成。过孔导体55、56与第二布线图案20的布线图案20a～20c及第三布线图案30的布线图案30a～30c 分别电连接。另外，设置过孔导体55(第五过孔导体)的第二布线图案20和设置过孔导体56(第六过孔导体)的第二布线图案20位于层叠体3 的不同侧面侧。具体而言，设置过孔导体55的第二布线图案20如图4所示那样成为长边侧的第二侧面侧(在图4中图示出与过孔导体55连接的连接部55a～55c)，与设置过孔导体56的第二布线图案20的短边侧的第四侧面侧(在图4中图示出与过孔导体56连接的连接部56a～56c)不同。
即，过孔导体55与过孔导体56跨越第二布线图案20的一个角而形成。在过孔导体54与过孔导体56之间成为并联连接有三个布线图案20a～ 20c的一部分且并联连接有三个电感器的结构。另外，在过孔导体55与过孔导体56之间也成为并联连接有三个布线图案20a～20c的一部分且并联连接有三个电感器的结构。此外，过孔导体55、56也形成于第三布线图案30的布线图案30a～30c。因此，在过孔导体55与过孔导体56之间成为并联连接有三个布线图案30a～30c的一部分且并联连接有三个电感器的结构，与布线图案20a～20c的部分配合地成为并联连接有六个电感器的结构。如图6所示，线圈L2包括在过孔导体54与过孔导体56之间并联连接的三个电感器、在过孔导体55与过孔导体56之间并联连接的六个电感器、以及在过孔导体55与过孔导体57之间并联连接的三个电感器。
形成在过孔导体55与过孔导体56之间的六个电感器能够通过过孔导体55与过孔导体56之间的距离来调整电感。尤其是设置过孔导体55的位置与设置过孔导体56的位置之间的距离能够在比层叠体3的短边侧的第四侧面(一个侧面)的长度的一半与长边侧的第二侧面(与一个侧面正交的其他侧面)的长度的合计值短的范围内进行调整。通过调整构成线圈 L2的并联连接的六个电感器的电感，能够适当地调整两个线圈L1、L2的互感。
如图4所示，第一布线图案10、第二布线图案20及第三布线图案30 分别通过丝网印刷法在作为基板的陶瓷生片3a～3i上印刷导电性糊剂(Ni 糊剂)而形成布线图案。在陶瓷生片3a上形成有布线图案20a。布线图案 20a从陶瓷生片3a的图中下侧的长边的正中央沿着各边在图中向左环绕一圈而形成，在始端与终端之间形成有间隙。另外，布线图案20a分别设置有在始端与过孔导体54连接的连接部54a、在图中左侧的短边与过孔导体 56连接的连接部56a、在终端与过孔导体55连接的连接部55a。此外，布线图案20a使相对于陶瓷生片3a的配置预先绕顺时针方向旋转而错开，使得布线图案20a的长边相对于陶瓷生片3a的长边倾斜了约5度。
在陶瓷生片3b上形成有布线图案20b。布线图案20b是与形成于陶瓷生片3a的布线图案20a相同的形状，使相对于陶瓷生片3b的配置预先绕顺时针方向旋转而错开。另外，布线图案20b分别设置有在始端与过孔导体54连接的连接部54b、在图中左侧的短边与过孔导体56连接的连接部 56b、在终端与过孔导体55连接的连接部55b。
在陶瓷生片3c上形成有布线图案20c。布线图案20c从陶瓷生片3c 的图中下侧的长边的正中央沿着各边在图中向左环绕一圈而形成，在始端与终端之间形成有间隙。此外，布线图案20c设置有用于在始端与电极4b 连接的端部21。另外，布线图案20c分别设置有在始端与过孔导体54连接的连接部54c、在图中左侧的短边与过孔导体56连接的连接部56c、在终端与过孔导体55连接的连接部55c。此外，布线图案20c使相对于陶瓷生片3c的配置预先绕顺时针方向旋转而错开，使得布线图案20c的长边相对于陶瓷生片3c的长边倾斜了约5度。
通过层叠三张该陶瓷生片3a～3c而构成图1所示的第二布线图案20。
在陶瓷生片3d上形成有布线图案30a。布线图案30a从陶瓷生片3d 的图中左侧的短边的正中央沿着各边在图中向左环绕一周而形成，在始端与终端之间形成有间隙。另外，布线图案30a分别设置有在始端与过孔导体56连接的连接部56d、在图中下侧的长边与过孔导体55连接的连接部 55d、在图中右侧的短边与过孔导体57连接的连接部57a、在图中上侧的长边与过孔导体52连接的连接部52d、在终端与过孔导体53连接的连接部53d。此外，布线图案30a使相对于陶瓷生片3d的配置预先绕逆时针方向旋转而错开，使得布线图案30a的长边相对于陶瓷生片3d的长边倾斜了约-5度。
在陶瓷生片3e上形成有布线图案30b。布线图案30b是与形成于陶瓷生片3d的布线图案30a相同的形状，使相对于陶瓷生片3e的配置预先绕逆时针方向旋转而错开。另外，布线图案30b分别设置有在始端与过孔导体56连接的连接部56e、在图中下侧的长边与过孔导体55连接的连接部 55e、在图中右侧的短边与过孔导体57连接的连接部57b、在图中上侧的长边与过孔导体52连接的连接部52e、在终端与过孔导体53连接的连接部53e。
在陶瓷生片3f上形成有布线图案30c。布线图案30c从陶瓷生片3f 的图中左侧的短边的正中央沿着各边在图中向左环绕一圈而形成，在始端与终端之间形成有间隙。此外，布线图案30c设置有用于在图中右侧的短边的正中央与电极4c连接的端部31。另外，布线图案30c分别设置有在始端与过孔导体56连接的连接部56f、在图中下侧的长边与过孔导体55连接的连接部55f、在图中右侧的短边与过孔导体57连接的连接部57c、在图中上侧的长边与过孔导体52连接的连接部52f、在终端与过孔导体53 连接的连接部53f。此外，布线图案30c使相对于陶瓷生片3f的配置预先绕逆时针方向旋转而错开，使得布线图案30c的长边相对于陶瓷生片3f 的长边倾斜了约-5度。
通过层叠三张该陶瓷生片3d～3f而构成图1所示的第三布线图案30。
在陶瓷生片3g上形成有布线图案10a。布线图案10a从陶瓷生片3g 的图中上侧的长边的正中央沿着各边在图中向右环绕一圈而形成，在始端与终端之间形成有间隙。另外，布线图案10a分别设置有在始端与过孔导体51连接的连接部51a、在图中左侧的短边与过孔导体53连接的连接部 53g、在终端与过孔导体52连接的连接部52g。此外，布线图案10a使相对于陶瓷生片3g的配置预先绕顺时针方向旋转而错开，使得布线图案10a 的长边相对于陶瓷生片3g的长边倾斜了约5度。
在陶瓷生片3h上形成有布线图案10b。布线图案10b是与形成于陶瓷生片3g的布线图案10a相同的形状，使相对于陶瓷生片3h的配置预先绕顺时针方向旋转而错开。另外，布线图案10b分别设置有在始端与过孔导体51连接的连接部51b、在图中左侧的短边与过孔导体53连接的连接部 53h、在终端与过孔导体52连接的连接部52h。
在陶瓷生片3i上形成有布线图案10c。布线图案10c从陶瓷生片3i的图中上侧的长边的正中央沿着各边在图中向右环绕一周而形成，在始端与终端之间形成有间隙。此外，布线图案10c设置有用于在始端与电极4a 连接的端部11。另外，布线图案10c分别设置有在始端与过孔导体51连接的连接部51c、在图中左侧的短边与过孔导体53连接的连接部53i、在终端与过孔导体52连接的连接部52i。此外，布线图案10c使相对于陶瓷生片3i的配置预先绕顺时针方向旋转而错开，使得布线图案10c的长边相对于陶瓷生片3i的长边倾斜了约5度。
通过层叠三张该陶瓷生片3g～3i而构成图1所示的第一布线图案10。
在线圈部件1中，将图4所示的多个陶瓷生片3a～3i分别层叠至少一张，并且，在其上下两面侧层叠多个未印刷布线图案的陶瓷生片(虚设层)。通过包含虚设层将多个陶瓷生片压接而形成未烧成的层叠体3(陶瓷坯体)。对形成的层叠体3进行烧成，在烧成后的层叠体3的外部烧接铜电极而形成电极4a～4d，使得与布线图案导通。
在线圈部件1中，层叠有多个陶瓷生片，该陶瓷生片形成有构成线圈 L1、L2的第一布线图案10、第二布线图案20及第三布线图案30的布线。因此，在线圈部件1中，第一布线图案10和第三布线图案30被配置为在从主面方向观察时具有布线图案的对应的边彼此交叉的交叉部。第一布线图案10与第三布线图案30所交叉的角度(锐角侧的角度，以下相同)旋转为第一布线图案10相对于层叠体3的长边倾斜了约5度，第三布线图案30相对于层叠体3的长边倾斜了约-5度，因此，成为约10度。同样地，在线圈部件1中，第二布线图案20和第三布线图案30被配置为在从主面方向观察时具有布线图案的对应的边彼此交叉的交叉部。第二布线图案20 与第三布线图案30所交叉的角度旋转为第二布线图案20相对于层叠体3 的长边倾斜了约5度，第三布线图案30相对于层叠体3的长边倾斜了约-5 度，因此成为约10度。由此，在线圈部件1中，能够降低第一布线图案 10与第三布线图案30的磁耦合及第二布线图案20与第三布线图案30的磁耦合相对于堆叠偏移的变动。
如上所述，线圈部件1通过将金属部分的布线图案和陶瓷部分的陶瓷生片层叠多个并进行加压而形成。但是，延展性在金属部分和陶瓷部分不同，因此，在加压时由于金属部分与陶瓷部分的压缩率的差，可能在层叠体3产生裂纹。如上所述，线圈部件1在加压后被进行烧成，因此，由于烧成时的金属部分与陶瓷部分的热收缩率的差，可能在层叠体3产生裂纹。
于是，在本实施方式1的线圈部件1中，为了在制造时难以产生裂纹，减少第一布线图案10中的设置用于与电极4a连接的端部11的布线图案的数量。同样地，在线圈部件1中，可以减少第二布线图案20中的设置用于与电极4b连接的端部21的布线图案的数量，也可以减少第三布线图案30中的设置用于与电极4c连接的端部31的布线图案的数量。
图7(a)、图7(b)是示出包含线圈部件的滤波器电路的相对于频率的传输特性的图表。图7(a)所示的图表是针对包含线圈部件1的滤波器电路进行电路仿真并示出了相对于频率的传输特性的结果，该线圈部件1 将布线图案配置为如图3所示从主面方向观察时具有交叉部。需要说明的是，布线图案与布线图案所交叉的角度约为10度。图7(b)所示的图表是针对包含线圈部件的滤波器电路进行电路仿真并示出了相对于频率的传输特性的结果，该线圈部件将布线图案配置为从主面方向观察时不具有交叉部。图7(a)、图7(b)所示的图表将横轴设为频率Freq(GHz)，将纵轴设为传输特性S21(dB)。
在图7(a)、图7(b)所示的图表中，以虚线表示示出了未产生堆叠偏移的情况下的传输特性的结果，另外，在图7(a)、图7(b)所示的图表中，以实线表示示出了第三布线图案30相对于第一布线图案10及第二布线图案20在X方向上产生了30μm的堆叠偏移的情况下的传输特性的结果。比较图7(a)所示的图表与图7(b)所示的图表可知，在0.010GHz～0.400GHz一带，包含线圈部件1的滤波器电路受到堆叠偏移的影响变小。需要说明的是，0.010GHz～0.400GHz一带的传输特性是通过线圈L1及线圈L2的负的电感成分消除电容器C1的寄生电感的区域。因此，根据图7 (a)可知，在包含线圈部件1的滤波器电路中，因产生了堆叠偏移而对线圈L1与线圈L2的磁耦合造成的影响小。
如以上那样，本实施方式1的线圈部件1是使线圈L1与线圈L2磁耦合的线圈部件，并且是使第一线圈与第二线圈磁耦合的线圈部件，具备层叠体3、至少一个第一布线图案10、以及至少一个第二布线图案20。层叠体3包括多个层叠的陶瓷层，具有相互对置的一对主面和连结主面间的侧面。至少一个第一布线图案10堆叠在层叠体3的内部，构成线圈L1的至少一部分。至少一个第二布线图案20堆叠在第一布线图案10的上层，构成线圈L2的至少一部分。第一布线图案10及第二布线图案20各自的形状为矩形。线圈L1及线圈L2中的至少一个线圈包括至少一组相互错开地层叠为在从主面方向观察时具有对应的边彼此交叉的交叉部的布线图案的组合。
由此，在本实施方式1的线圈部件1中，线圈L1及线圈L2中的至少一个线圈包括至少一组相互错开地层叠为在从主面方向观察时具有对应的边彼此交叉的交叉部的布线图案的组合，因此，即便在层叠时在层间产生堆叠偏移，也能够减小互感M的值的变动，能够稳定地进行制造。
另外，还可以具备至少一个第三布线图案30，该至少一个第三布线图案30堆叠在第一布线图案10与第二布线图案20之间，包括构成线圈L1 的一部分的部分和构成线圈L2的一部分的部分。由此，本实施方式1的线圈部件1能够经由第三布线图案30将线圈L1与线圈L2磁耦合，能够增大互感M的值。需要说明的是，在本实施方式1的线圈部件1中，进行了设置第三布线图案30的说明，但也可以不设置第三布线图案30，由第一布线图案10和第二布线图案20构成线圈L1和线圈L2。
此外，优选包括相互错开地层叠为具有交叉部的第一布线图案10与第三布线图案30的组合。在本实施方式1的线圈部件1中，如图3所示，布线图案10a与布线图案30c具有交叉部，即便产生堆叠偏移，也能够减小互感M的值的变动，能够稳定地进行制造。
另外，优选包括相互错开地层叠为具有交叉部的第二布线图案20与第三布线图案30的组合。在本实施方式1的线圈部件1中，如图3所示，布线图案20c与布线图案30a具有交叉部，即便产生堆叠偏移，也能够减小互感M的值的变动，能够稳定地进行制造。
此外，线圈L1包括：通过过孔导体51将多个第一布线图案10之间电连接而将多个布线图案并联连接的部分；以及通过从多个第一布线图案 10贯穿至多个第三布线图案30的过孔导体52及过孔导体53进行电连接而将多个布线图案并联连接的部分。线圈L2包括：通过过孔导体54将多个第二布线图案20之间电连接而将多个布线图案并联连接的部分；以及通过从多个第二布线图案20贯穿至多个第三布线图案30的过孔导体55 及过孔导体56进行电连接而将多个布线图案并联连接的部分。层叠体3 优选包括与第一布线图案10电连接的电极4a、与第二布线图案20电连接的电极4b、以及与通过过孔导体57将多个布线图案之间电连接的第三布线图案30电连接的电极4c。
由此，本实施方式1的线圈部件1通过过孔导体52及过孔导体53将多个第一布线图案10与多个第三布线图案30电连接，通过过孔导体55 及过孔导体56将多个第二布线图案20与多个第三布线图案30电连接，因此，在线圈的布线中抑制了电流的集中，能够适当地调整两个线圈的互感，在多个部位形成电感的并联连接而抑制线圈L1、L2的发热。
另外，也可以是，在线圈部件1中，设置过孔导体52的第一布线图案10与设置过孔导体53的第一布线图案10位于层叠体3的不同侧面侧，设置过孔导体55的第二布线图案20与设置过孔导体56的第二布线图案 20位于层叠体3的不同侧面侧。由此，线圈部件1能够通过第一布线图案 10或第二布线图案20的角来抑制电流的集中。
此外，滤波器电路100具备上述的线圈部件1、以及与在线圈部件1 中磁耦合的多个线圈L1、L2的一端(线圈L1与线圈L2之间的电极4c) 连接的电容器C1。由此，滤波器电路100能够适当地调整线圈部件1所包含的两个线圈的互感使得消除寄生电感，即便产生堆叠偏移，也能够减小互感M的值的变动，能够稳定地进行制造。
<实施方式2>
在本实施方式1中，将相同组的布线图案(例如，包含布线图案10a～ 10c的第一布线图案10)在不错开的状态下层叠，相对于不同组的布线图案(例如，布线图案10a和布线图案20c)错开层叠。即，在线圈部件1 中，如图3所示，布线图案10a与布线图案30c具有交叉部，布线图案20c 与布线图案30a具有交叉部。但是，线圈部件不限于此，也可以将相同组的布线图案(例如，包含布线图案10a～10c的第一布线图案10)错开层叠。在本实施方式2中，针对将层叠的布线图案分别错开层叠的结构进行说明。
图8是用于说明本实施方式2的线圈部件的布线图案间的偏移的立体图。需要说明的是，在图8所示的线圈部件1a中，除了布线图案的错开方式与实施方式1的线圈部件1不同之外都相同，因此，针对相同结构使用相同的标记，不再重复详细说明。在本实施方式2的线圈部件1a中，如图8所示，将各个布线图案错开层叠，使得即便在由于制造偏差而产生了堆叠偏移的情况下，各线圈的电感的值、线圈间的耦合系数也不会有很大偏差。即，在本实施方式2中，从设计时刻开始将层叠的布线图案如图 8那样一层一层地错开层叠。
在图8所示的线圈部件1a中，将布线图案10a～10c(第一布线图案 10)分别错开层叠，将布线图案30c相对于布线图案10a错开层叠。此外，在线圈部件1a中，将布线图案30a～30c(第三布线图案30)分别错开层叠，将布线图案20c相对于布线图案30a错开层叠。需要说明的是，在线圈部件1a中，布线图案20a～20c(第二布线图案20)分别也错开层叠。即，在线圈部件1a中，将相同组的布线图案(例如，包含布线图案10a～ 10c的第一布线图案10)分别错开层叠，相对于不同组的布线图案也错开层叠。
图9是示出本实施方式2的线圈部件1a的结构的分解俯视图。如图9 所示，第一布线图案10、第二布线图案20及第三布线图案30分别通过丝网印刷法在作为基板的陶瓷生片3a～3i上印刷导电性糊剂(Ni糊剂)而形成布线图案。在陶瓷生片3a上形成有布线图案20a。布线图案20a从陶瓷生片3a的图中下侧的长边的正中央沿着各边在图中向左环绕一圈而形成，在始端与终端之间形成有间隙。另外，布线图案20a分别设置有在始端与过孔导体54连接的连接部54a、在图中左侧的短边与过孔导体56连接的连接部56a、在终端与过孔导体55连接的连接部55a。此外，布线图案20a使相对于陶瓷生片3a的配置预先绕顺时针方向旋转而错开，使得布线图案20a的长边相对于陶瓷生片3a的长边倾斜了约5度。
在陶瓷生片3b上形成有布线图案20b。布线图案20b是与形成于陶瓷生片3a的布线图案20a相同的形状，但使相对于陶瓷生片3b的配置预先绕逆时针方向旋转而错开。即，布线图案20b使相对于陶瓷生片3b的配置预先绕逆时针方向旋转而错开，使得布线图案20b的长边相对于陶瓷生片3b的长边倾斜了约-5度。另外，布线图案20b分别设置有在始端与过孔导体54连接的连接部54b、在图中左侧的短边与过孔导体56连接的连接部56b、在终端与过孔导体55连接的连接部55b。
在陶瓷生片3c上形成有布线图案20c。布线图案20c从陶瓷生片3c 的图中下侧的长边的正中央沿着各边在图中向左环绕一圈而形成，在始端与终端之间形成有间隙。此外，布线图案20c设置有用于在始端与电极4b 连接的端部21。另外，布线图案20c分别设置有在始端与过孔导体54连接的连接部54c、在图中左侧的短边与过孔导体56连接的连接部56c、在终端与过孔导体55连接的连接部55c。此外，布线图案20c使相对于陶瓷生片3c的配置预先绕顺时针方向旋转而错开，使得布线图案20c的长边相对于陶瓷生片3c的长边倾斜了约5度。
通过层叠三张该陶瓷生片3a～3c而构成图8所示的第二布线图案20。
在陶瓷生片3d上形成有布线图案30a。布线图案30a从陶瓷生片3d 的图中左侧的短边的正中央沿着各边在图中向左环绕一圈而形成，在始端与终端之间形成有间隙。另外，布线图案30a分别设置有在始端与过孔导体56连接的连接部56d、在图中下侧的长边与过孔导体55连接的连接部 55d、在图中右侧的短边与过孔导体57连接的连接部57a、在图中上侧的长边与过孔导体52连接的连接部52d、在终端与过孔导体53连接的连接部53d。此外，布线图案30a使相对于陶瓷生片3d的配置预先绕逆时针方向旋转而错开，使得布线图案30a的长边相对于陶瓷生片3d的长边倾斜了约-5度。
在陶瓷生片3e上形成有布线图案30b。布线图案30b是与形成于陶瓷生片3d的布线图案30a相同的形状，但使相对于陶瓷生片3e的配置预先绕顺时针方向旋转而错开。即，布线图案30b使相对于陶瓷生片3e的配置预先绕顺时针方向旋转而错开，使得布线图案30b的长边相对于陶瓷生片3e的长边倾斜了约5度。另外，布线图案30b分别设置有在始端与过孔导体56连接的连接部56e、在图中下侧的长边与过孔导体55连接的连接部55e、在图中右侧的短边与过孔导体57连接的连接部57b、在图中上侧的长边与过孔导体52连接的连接部52e、在终端与过孔导体53连接的连接部53e。
在陶瓷生片3f上形成有布线图案30c。布线图案30c从陶瓷生片3f 的图中左侧的短边的正中央沿着各边在图中向左环绕一圈而形成，在始端与终端之间形成有间隙。此外，布线图案30c设置有用于在图中右侧的短边的正中央与电极4c连接的端部31。另外，布线图案30c分别设置有在始端与过孔导体56连接的连接部56f、在图中下侧的长边与过孔导体55连接的连接部55f、在图中右侧的短边与过孔导体57连接的连接部57c、在图中上侧的长边与过孔导体52连接的连接部52f、在终端与过孔导体53 连接的连接部53f。此外，布线图案30c使相对于陶瓷生片3f的配置预先绕逆时针方向旋转而错开，使得布线图案30c的长边相对于陶瓷生片3f 的长边倾斜了约-5度。
通过层叠三张该陶瓷生片3d～3f而构成图8所示的第三布线图案30。
在陶瓷生片3g上形成有布线图案10a。布线图案10a从陶瓷生片3g 的图中上侧的长边的正中央沿着各边在图中向右环绕一圈而形成，在始端与终端之间形成有间隙。另外，布线图案10a分别设置有在始端与过孔导体51连接的连接部51a、在图中左侧的短边与过孔导体53连接的连接部 53g、在终端与过孔导体52连接的连接部52g。此外，布线图案10a使相对于陶瓷生片3g的配置预先绕顺时针方向旋转而错开，使得布线图案10a 的长边相对于陶瓷生片3g的长边倾斜了约5度。
在陶瓷生片3h上形成有布线图案10b。布线图案10b是与形成于陶瓷生片3g的布线图案10a相同的形状，但使相对于陶瓷生片3h的配置预先绕逆时针方向旋转而错开。即，布线图案10b使相对于陶瓷生片3h的配置预先绕逆时针方向旋转而错开，使得布线图案10b的长边相对于陶瓷生片3h的长边倾斜了约-5度。另外，布线图案10b分别设置有在始端与过孔导体51连接的连接部51b、在图中左侧的短边与过孔导体53连接的连接部53h、在终端与过孔导体52连接的连接部52h。
在陶瓷生片3i上形成有布线图案10c。布线图案10c从陶瓷生片3i的图中上侧的长边的正中央沿着各边在图中向右环绕一圈而形成，在始端与终端之间形成有间隙。此外，布线图案10c设置有用于在始端与电极4a 连接的端部11。另外，布线图案10c分别设置有在始端与过孔导体51连接的连接部51c、在图中左侧的短边与过孔导体53连接的连接部53i、在终端与过孔导体52连接的连接部52i。此外，布线图案10c使相对于陶瓷生片3i的配置预先绕顺时针方向旋转而错开，使得布线图案10c的长边相对于陶瓷生片3i的长边倾斜了约5度。
通过层叠三张该陶瓷生片3g～3i而构成图8所示的第一布线图案10。
在线圈部件1a中，将图9所示的多个陶瓷生片3a～3i分别层叠至少一张，并且，在其上下两面侧层叠多张未印刷布线图案的陶瓷生片(虚设层)。通过包含虚设层将多个陶瓷生片压接而形成未烧成的层叠体3(陶瓷坯体)。对形成的层叠体3进行烧成，在烧成后的层叠体3的外部烧接铜电极而形成电极4a～4d，使得与布线图案导通。
在线圈部件1a中，层叠有多个陶瓷生片，该陶瓷生片形成有构成线圈 L1、L2的第一布线图案10、第二布线图案20及第三布线图案30的布线。因此，在线圈部件1a中，交替地层叠有使相对于陶瓷生片的配置预先绕顺时针方向旋转而错开的布线图案与使相对于陶瓷生片的配置预先绕逆时针方向旋转而错开的布线图案。在线圈部件1a中，各个布线图案配置为从主面方向观察时具有布线图案的对应的边彼此交叉的交叉部。各个布线图案交叉的角度成为约10度。由此，在线圈部件1a中，能够降低针对各个布线图案的磁耦合相对于堆叠偏移的变动。
如以上那样，在本实施方式2的线圈部件1a中，各个布线图案配置为从主面方向观察时具有布线图案的对应的边彼此交叉的交叉部。但是，各个布线图案的错开方式不限于图8所示的线圈部件1a的错开方式。线圈部件，也可以是线圈L1包括多个第一布线图案且包括至少一组相互错开地层叠为具有交叉部的布线图案的组合，也可以是线圈L2包括多个第二布线图案20且包括至少一组相互错开地层叠为具有交叉部的布线图案的组合，线圈部件也可以在线圈L1及线圈L2中分别包括至少一组相互错开地层叠为具有交叉部的布线图案的组合。
由此，在本实施方式2的线圈部件1a中，即便在层叠时在层间产生堆叠偏移，也能够减小互感M的值的变动，能够稳定地进行制造。
<实施方式3>
在本实施方式1及2中，说明了如下情况：使一个布线图案预先旋转约5度(绕顺时针方向)而错开，使另一个布线图案预先旋转约-5度(绕逆时针方向)而错开，因此，各个布线图案交叉的角度成为约10度。但是，线圈部件不限于此，各个布线图案交叉的角度也可以为约10度以外。在本实施方式3中，针对各个布线图案交叉的角度进行说明。需要说明的是，在本实施方式3中，除了各个布线图案交叉的角度之外，与实施方式 1的线圈部件1或实施方式2的线圈部件1a相同，因此，不再重复详细说明。
越增大布线图案交叉的角度，越抑制堆叠偏移的影响，但越增大角度，由布线图案构成的线圈的电感值越下降。需要说明的是，当布线图案交叉的角度成为90度时，布线图案间的耦合理论上成为0(零)。但是，在如图1那样由布线图案构成环状的线圈的情况下布线图案交叉的角度成为 90度时，例如长边侧的布线图案与短边侧的布线图案耦合，因此，布线图案交叉的角度成为45度以下。
但是，在某种大小的层叠体内将各个布线图案配置为布线图案交叉的情况下，当布线图案交叉的角度变大时，布线图案的角部从层叠体突出。
图10(a)、图10(b)是用于说明从主面方向观察到的层叠体与布线图案的位置关系的图。在图10(a)中，布线图案P1与布线图案P2交叉的角度较小，布线图案P1及布线图案P2收纳在层叠体3内。但是，在图 10(b)中，布线图案P1与布线图案P2交叉的角度较大，布线图案P1及布线图案P2未收纳在层叠体3内。需要说明的是，布线图案P1及布线图案P2在层叠体3中分别形成于不同层，在图10(a)、图10(b)中，从主面方向观察时俯视布线图案P1及布线图案P2。
考虑如下情况：在四边的层叠体3内配置由布线图案构成的线圈时，不能成为大径的线圈，无法得到所希望的互感M的值。即，在层叠体3 内，对线圈没有帮助的布线图案的部分变多，难以实现小型化。于是，如图10(a)、图10(b)所示，期望在层叠体3内收纳布线图案P1及布线图案P2的范围内，布线图案P1、P2交叉的角度为5度～30度。
图11(a)、图11(b)、图11(c)是用于说明布线图案的大小的图。图12是用于说明布线图案的大小与布线图案交叉的角度的关系的图。在将布线图案P1、P2收纳在层叠体3内而形成的情况下，首先，如图11(a) 所示，作为不使配置相对于层叠体3错开的布线图案，设定图中的横向的长度X且图中的纵向的长度Y的布线图案P。在使该横向长度X且纵向长度Y的布线图案P绕顺时针方向或逆时针方向环绕而错开了配置的情况下，为了收纳在布线图案P的范围内，如图11(b)所示，需要采用使横方的长度成为较短的长度X1(＜X)且使纵向的长度成为较短的长度Y1 (＜Y)的布线图案P1、P2。即，如图11(c)所示，在横向长度X且纵向长度Y的布线图案P的范围内收纳横向长度X1且纵向长度Y1的布线图案P1、P2。
在将布线图案P1、P2交叉的角度设为角度θ的情况下，布线图案P1、 P2的横向长度X、纵向长度Y的变化成为图12所示。布线图案P1、P2 的横向长度X相对于角度θ的变化未大幅变化，但布线图案P1、P2的纵向长度Y相对于角度θ的变化而大幅变化。在布线图案P1、P2重叠的面积与线圈的电感的值之间存在相关，因此，需要将布线图案P1、P2交叉的角度限制在至少布线图案P1、P2重叠的面积成为本来面积的一半以上的范围内。因此，根据图12可知，布线图案P1、P2交叉的角度优选为 30度以下。
如以上那样，在本实施方式3的线圈部件中，布线图案交叉的交叉部优选从主面方向观察时对应的边彼此以5度～30度的角度交叉。由此，本实施方式3的线圈部件能够减小互感M的值的变动，并且，能够实现小型化。
(变形例)
在目前为止说明的线圈部件中，说明了将各个布线图案配置为各个布线图案收纳在层叠体3内的结构。但是，根据各个布线图案的配置的不同，布线图案的角部有时从层叠体3突出，在该情况下，也可以切掉从层叠体 3突出的布线图案的角部。图13是用于说明切掉了角部的布线图案的形状的图。如图13所示，相互错开地层叠为具有交叉部的布线图案P1、P2是将靠近层叠体3的侧面侧的部分R切掉一部分的形状。由此，在线圈部件中，即便增大布线图案P1、P2交叉的角度，也能够抑制层叠体3的主面上的布线图案的专有面积。需要说明的是，布线图案P1及布线图案P2在层叠体3中分别形成于不同层，在图13中，从主面方向观察时俯视布线图案P1及布线图案P2。
本公开的线圈部件可以按照每个层而交替地改变将布线图案错开的方向，也可以仅在磁耦合的影响大的层将布线图案错开。另外，本公开的线圈部件不限于布线图案的形状为矩形的情况，也可以为椭圆或多边形的形状。
本公开的线圈部件除了能够减小互感M的值的变动之外，还具有两个线圈L1、L2之间的杂散电容的变动也难以受到堆叠偏移的影响的优点。即，在布线图案交叉地错开的情况下，在布线图案之间产生的电容仅在交叉点，电容的变动变小。
本公开的线圈部件除了在图1所示的XY方向上产生堆叠偏移的情况之外，有时在沿XY面内旋转的方向上产生角度偏移。但是，在陶瓷生片上形成多个布线图案并层叠而形成大量线圈部件的制造方法中，陶瓷生片本身较大，因此，即便产生了角度偏移，也为0.1度以下而较小，对互感 M的值的变动造成的影响较小。
包括本公开的线圈部件的滤波器电路例如能够用作电源电路的噪声滤波器。图14(a)、图14(b)是用于说明电源电路的噪声滤波器的电路结构的图。图14(a)所示的电路是设置在向IC元件供给电力的路径中的噪声滤波器的一例，包括Pi型滤波器电路和与该滤波器电路连接的电容器 Cc及电容器Cd，该Pi型滤波器包括电容器Ca、作为电感器的线圈La、电容器Cb。在Pi型滤波器电路中，主要阻断从电源供给的电力中含有的低频噪声，电容器Cc及电容器Cd主要阻断从电源供给的电力中含有的高频噪声。
电容器Cc及电容器Cd作为阻断高频噪声的低通滤波器(LPF)电路发挥功能。通过增加构成该低通滤波器电路的电容器的数量来阻断高频噪声，并且降低寄生电感(等效串联电感(ESL))。需要说明的是，图14(a) 所示的电路中包含的电容器Ce具有在向IC元件供给的电流不足的情况下蓄积用于向该IC元件供给的电荷的作用，配置在该IC元件的附近，使得电感成分不进入该电容器Ce与该IC元件之间。
在将本公开的线圈部件1、1a应用于图14(a)时，起到与低通滤波器电路同样的作用，因此，如图14(b)所示，能够削减构成该低通滤波器电路的电容器Cc及电容器Cd。
接着，使用附图对在电源电路的噪声滤波器中应用了线圈部件1、1a 的情况下的结构进行说明。图15(a)、图15(b)、图15(c)是用于说明应用了线圈部件1、1a的情况下的电源电路的噪声滤波器的电路结构的图。在图15(a)所示的电路中，对电容器Cb应用了线圈部件1、1a。在对电容器Cb应用了线圈部件1、1a的情况下，电源电路的噪声滤波器成为包括电容器Ca、线圈La+线圈L1、电容器Cb、线圈L2、电容器Ce的五阶的T型LC滤波器电路(低通滤波器(LPF)电路)。
在图15(a)所示的滤波器电路中，具备在IC元件(负载)与电源之间并联连接的电容器Ca(第一电容器)及电容器Cb(第二电容器)、在电容器Ca(第一电容器)与电容器Cb(第二电容器)之间串联连接的线圈 La(电感器)、以及设置为在电容器Cb(第二电容器)与线圈La(电感器) 之间串联连接有线圈L1(第一线圈)的线圈部件1、1a。因此，在图15 (a)所示的滤波器电路中，能够以较少的部件个数得到良好的滤波器特性。需要说明的是，在将线圈部件1、1a应用于电源电路的噪声滤波器的情况下，设置位置根据降低电容器Ca、Cb、Ce的哪个寄生电感(等效串联电感(ESL))而不同。但是，由于线圈部件1、1a本身具有电感成分，因此，在对电容器Ce应用了线圈部件1、1a的情况下，电感成分进入电容器Ce与IC元件之间，电容器Ce的电荷供给性能下降。因此，应避免对电容器Ce应用线圈部件1、1a。
除了能够对电容器Cb应用线圈部件1、1a之外，还能够对电容器Ca 应用线圈部件1、1a。在图15(b)所示的电路中，对电容器Ca应用了线圈部件1、1a。在对电容器Ca应用了线圈部件1、1a的情况下，电源电路的噪声滤波器成为包括线圈L1、电容器Ca、线圈L2+线圈La、电容器 Cb的四阶的T型LC滤波器电路(低通滤波器(LPF)电路)。
另外，如果在电容器Cb与电容器Ce之间设置电容器Cc，则如图15 (c)所示，能够对电容器Cc应用线圈部件1、1a。在对电容器Cc应用了线圈部件1、1a的情况下，电源电路的噪声滤波器成为包括电容器Ca、线圈La、电容器Cb、线圈L1、电容器Cc、线圈L2、电容器C5的七阶的T型LC滤波器电路(低通滤波器(LPF)电路)。在图15(c)所示的滤波器电路中，具备在IC元件(负载)与电源之间并联连接的电容器Ca (第一电容器)及电容器Cc(第二电容器)、在电容器Ca(第一电容器) 与电容器Cc(第二电容器)之间串联连接的线圈La(电感器)、以及设置为在电容器Cc(第二电容器)与线圈La(电感器)之间串联连接有线圈 L1(第一线圈)的线圈部件1、1a。此外，在图15(c)所示的滤波器电路中，具备与电容器Ca(第一电容器)并联连接且设置在线圈La(电感器)与线圈L1(第一线圈)之间的电容器Cb(第三电容器)。因此，在图15(c)所示的滤波器电路中，能够以较少的部件个数得到良好的滤波器特性。
对于电源电路的噪声填充的噪声滤波器效果来说，高阶的滤波器电路较高，因此，在应用线圈部件1、1a的情况下，优选设置在成为高阶的滤波器电路的位置。
图16是示出应用了线圈部件1、1a的情况下的电源电路的噪声滤波器的相对于频率的传输特性的图表。在图16所示的图表中，示出针对图15 (a)所示的五阶的T型LC滤波器电路以及图15(b)所示的四阶的T型LC滤波器电路进行了电路仿真的结果。需要说明的是，在图15(a)所示的五阶的T型LC滤波器电路及图15(b)所示的四阶的T型LC滤波器电路中，设线圈La为10μH、电容器Ca、Cb、Ce为1μF、线圈L1、L2 为10nH、寄生电感(等效串联电感(ESL))为1nH而进行了电路仿真。根据图16可知，五阶的T型LC滤波器电路的结果(实线)与四阶的T型LC滤波器电路的结果(虚线)相比，能够在高频中得到较大的衰减量。
在目前为止说明的线圈部件中，说明了第一布线图案、第二布线图案及第三布线图案分别将三个布线图案层叠而构成，但只要是层叠两个以上的布线图案的结构即可。
另外，在目前为止说明的线圈部件1中，说明了过孔导体53及过孔导体56与多个第三布线图案30的所有布线图案电连接，但也可以不与所有的布线图案电连接。即，过孔导体53及过孔导体56与多个第三布线图案30中的至少一个布线图案连接即可。线圈部件1也能够根据过孔导体 53及过孔导体56电连接的布线图案的数量，适当地调整两个线圈的互感。
另外，在目前为止说明的线圈部件1中，说明了由层叠有多张的陶瓷层的层叠体3(陶瓷坯体)构成，但只要是电介质的多层构造即可。
另外，在目前为止说明的线圈部件1中，将第一布线图案、第二布线图案及第三布线图案的各个布线图案的厚度相同作为前提进行了说明，但在各个布线图案中，厚度也可以不同。
此次公开的实施方式在所有方面是例示，不应认为是限制性的内容。本实用新型的范围由权利要求书示出，而非上述的说明，包含与权利要求书同等的含义及范围内的所有变更。

Claims (13)

1.一种线圈部件，是使第一线圈与第二线圈进行了磁耦合的线圈部件，其特征在于，
所述线圈部件具备：
陶瓷坯体，其包括多个层叠的陶瓷层，具有相互对置的一对主面和连结所述主面间的侧面；
至少一个第一布线图案，其堆叠在所述陶瓷坯体的内部，构成所述第一线圈的至少一部分；以及
至少一个第二布线图案，其堆叠在所述第一布线图案的上层，构成所述第二线圈的至少一部分，
所述第一布线图案及所述第二布线图案各自的形状为矩形，
所述第一线圈及所述第二线圈中的至少一个线圈包括至少一组相互错开地层叠为在从所述主面方向观察时具有对应的边彼此交叉的交叉部的布线图案的组合。
2.根据权利要求1所述的线圈部件，其特征在于，
所述第一线圈包括多个所述第一布线图案且包括至少一组相互错开地层叠为具有所述交叉部的布线图案的组合。
3.根据权利要求1或2所述的线圈部件，其特征在于，
所述第二线圈包括多个所述第二布线图案且包括至少一组相互错开地层叠为具有所述交叉部的布线图案的组合。
4.根据权利要求1或2所述的线圈部件，其特征在于，
所述线圈部件还具备至少一个第三布线图案，该至少一个第三布线图案堆叠在所述第一布线图案与所述第二布线图案之间，包括构成所述第一线圈的一部分的部分和构成所述第二线圈的一部分的部分。
5.根据权利要求4所述的线圈部件，其特征在于，
所述线圈部件包括相互错开地层叠为具有所述交叉部的所述第一布线图案与所述第三布线图案的组合。
6.根据权利要求4所述的线圈部件，其特征在于，
所述线圈部件包括相互错开地层叠为具有所述交叉部的所述第二布线图案与所述第三布线图案的组合。
7.根据权利要求4所述的线圈部件，其特征在于，
所述第一线圈包括：
通过第一过孔导体将多个所述第一布线图案之间电连接而将多个布线图案并联连接的部分；以及
通过从多个所述第一布线图案贯穿至多个所述第三布线图案的第二过孔导体及第三过孔导体进行电连接而将多个布线图案并联连接的部分，
所述第二线圈包括：
通过第四过孔导体将多个所述第二布线图案之间电连接而将多个布线图案并联连接的部分；以及
通过从多个所述第二布线图案贯穿至多个所述第三布线图案的第五过孔导体及第六过孔导体进行电连接而将多个布线图案并联连接的部分，
所述陶瓷坯体包括：
第一电极，其与所述第一布线图案电连接；
第二电极，其与所述第二布线图案电连接；以及
第三电极，其与通过第七过孔导体将多个布线图案之间电连接的所述第三布线图案电连接。
8.根据权利要求7所述的线圈部件，其特征在于，
设置所述第二过孔导体的所述第一布线图案与设置所述第三过孔导体的所述第一布线图案位于所述陶瓷坯体的不同侧面侧，
设置所述第五过孔导体的所述第二布线图案与设置所述第六过孔导体的所述第二布线图案位于所述陶瓷坯体的不同侧面侧。
9.根据权利要求1或2所述的线圈部件，其特征在于，
所述交叉部在从所述主面方向观察时对应的边彼此以5度～30度的角度交叉。
10.根据权利要求1或2所述的线圈部件，其特征在于，
相互错开地层叠为具有所述交叉部的布线图案是将靠近所述陶瓷坯体的侧面侧的部分切掉一部分的形状。
11.一种滤波器电路，其特征在于，
所述滤波器电路具备：
权利要求1至10中任一项所述的线圈部件；以及
电容器，其连接到所述线圈部件的所述第一线圈与所述第二线圈之间的电极。
12.一种滤波器电路，其特征在于，
所述滤波器电路具备：
并联连接在负载与电源之间的第一电容器和第二电容器；
电感器，其串联连接在所述第一电容器与所述第二电容器之间；以及
权利要求1至10中任一项所述的线圈部件，其设置为所述第一线圈串联连接在所述第二电容器与所述电感器之间。
13.根据权利要求12所述的滤波器电路，其特征在于，
所述滤波器电路还具备第三电容器，该第三电容器与所述第一电容器并联连接，且设置在所述电感器与所述第一线圈之间。
CN202090000465.6U 2019-10-30 2020-09-28 线圈部件及包含该线圈部件的滤波器电路 Active CN216162684U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220680017.6U CN217590767U (zh) 2019-10-30 2020-09-28 线圈部件及包含该线圈部件的滤波器电路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019197531 2019-10-30
JP2019-197531 2019-10-30
PCT/JP2020/036649 WO2021085002A1 (ja) 2019-10-30 2020-09-28 コイル部品および、これを含むフィルタ回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202220680017.6U Division CN217590767U (zh) 2019-10-30 2020-09-28 线圈部件及包含该线圈部件的滤波器电路

Publications (1)

Publication Number Publication Date
CN216162684U true CN216162684U (zh) 2022-04-01

Family

ID=75714645

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202220680017.6U Active CN217590767U (zh) 2019-10-30 2020-09-28 线圈部件及包含该线圈部件的滤波器电路
CN202090000465.6U Active CN216162684U (zh) 2019-10-30 2020-09-28 线圈部件及包含该线圈部件的滤波器电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202220680017.6U Active CN217590767U (zh) 2019-10-30 2020-09-28 线圈部件及包含该线圈部件的滤波器电路

Country Status (4)

Country Link
US (1) US20210407728A1 (zh)
JP (3) JP6954510B2 (zh)
CN (2) CN217590767U (zh)
WO (1) WO2021085002A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102335426B1 (ko) * 2020-01-07 2021-12-06 삼성전기주식회사 코일 부품
WO2022137678A1 (ja) * 2020-12-24 2022-06-30 株式会社村田製作所 コイル部品および、これを含むフィルタ回路
JPWO2023047812A1 (zh) * 2021-09-21 2023-03-30
WO2023090181A1 (ja) * 2021-11-22 2023-05-25 株式会社村田製作所 回路装置
WO2023233966A1 (ja) * 2022-06-01 2023-12-07 株式会社村田製作所 コイル部品、およびこれを含むフィルタ回路
WO2023233883A1 (ja) * 2022-06-01 2023-12-07 株式会社村田製作所 コイル部品、およびこれを含むフィルタ回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130115A (ja) * 1994-10-31 1996-05-21 Fuji Elelctrochem Co Ltd 電子チップ部品
JPH08130117A (ja) * 1994-10-31 1996-05-21 Kyocera Corp 積層インダクタ
JPH11273954A (ja) * 1998-03-20 1999-10-08 Murata Mfg Co Ltd 積層型インダクタ
WO2010032464A1 (ja) * 2008-09-22 2010-03-25 パナソニック株式会社 積層型電子部品
JP5459301B2 (ja) * 2011-12-19 2014-04-02 株式会社村田製作所 高周波トランス、高周波部品および通信端末装置
WO2013146568A1 (ja) * 2012-03-27 2013-10-03 株式会社村田製作所 電子部品
JP6388096B2 (ja) * 2016-07-15 2018-09-12 株式会社村田製作所 高周波トランスおよび移相器
KR101843283B1 (ko) * 2016-09-20 2018-03-28 삼성전기주식회사 코일 전자 부품
CN212752225U (zh) * 2018-03-27 2021-03-19 株式会社村田制作所 线圈部件以及包括其的滤波器电路

Also Published As

Publication number Publication date
JP6954510B2 (ja) 2021-10-27
JP2022008602A (ja) 2022-01-13
JP2022008603A (ja) 2022-01-13
US20210407728A1 (en) 2021-12-30
JP7322934B2 (ja) 2023-08-08
JPWO2021085002A1 (ja) 2021-11-25
CN217590767U (zh) 2022-10-14
WO2021085002A1 (ja) 2021-05-06
JP7238937B2 (ja) 2023-03-14

Similar Documents

Publication Publication Date Title
CN216162684U (zh) 线圈部件及包含该线圈部件的滤波器电路
CN215342186U (zh) 线圈部件以及包括其的滤波器电路
CN212752225U (zh) 线圈部件以及包括其的滤波器电路
CN219164535U (zh) 滤波器电路以及包含该滤波器电路的电源装置
CN217588590U (zh) 线圈部件以及包含该线圈部件的滤波器电路
US20230198490A1 (en) Coil component, filter circuit including the coil component, and electronic device
US10284164B2 (en) Circuit substrate, filter circuit, and capacitance element
US20220231653A1 (en) Circuit device and filter circuit
CN216487543U (zh) 电路元件
CN107408931B (zh) 电路基板、使用其的滤波器电路以及电容器元件
JP2016106445A (ja) Ｌｃフィルタ素体およびｌｃフィルタ
WO2022137678A1 (ja) コイル部品および、これを含むフィルタ回路
JP6981584B2 (ja) 多層基板、回路装置、およびフィルタ回路基板
US20240046063A1 (en) Coil component
CN117501392A (zh) 复合元件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant