CN210110741U - 半导体结构 - Google Patents

Abstract

本实用新型提供了一种半导体结构。通过将电性传导结构设置在沟槽隔离结构上，以利用沟槽隔离结构上方的空间，从而可以缩减电性传导结构在整个半导体集成电路中所占用的空间，进而有利于实现所构成的半导体集成电路的尺寸缩减。

Description

半导体结构

技术领域

本实用新型涉及半导体技术领域，特别涉及一种半导体结构。

背景技术

浅沟槽隔离(Shallow Trench Isolation，STI)是目前大规模集成电路中用于实现器件隔离的主要方法。例如，可利用沟槽隔离结构将相邻的有源区(Active Area，AA)相互隔离，从而可以避免形成在不同的有源区上的元器件相互干扰。此外，在半导体集成电路中，通常还会设置有大量的电性传导结构，该电性传导结构例如可用于实现电性传输，或者仅作为冗余组件(即，不实现电性功能)。通常而言，集成电路中的电性传导结构会偏离沟槽隔离结构设置，基于此，则必然需要为电性传导结构预留一定的容置空间。

随着半导体技术的不断发展，集成电路的尺寸趋于减小，即使通过缩减电性传导结构的尺寸可以实现集成电路的尺寸缩减，然而由于仍然需要为电性传导结构预留较大的空间，从而使得半导体集成电路的整体尺寸难以再进一步缩减。

实用新型内容

本实用新型的目的在于提供一种半导体结构，以利于缩减半导体集成电路的整体尺寸。

为解决上述技术问题，本实用新型提供一种半导体结构，包括：

沟槽隔离结构，形成在一衬底的隔离沟槽中，其中所述沟槽隔离结构包括多层绝缘层，所述多层绝缘层依次覆盖所述隔离沟槽的内壁，并且所述多层绝缘层中位于最内层的绝缘层顶表面相对于衬底顶表面更为下沉，以构成第一凹槽在所述隔离沟槽中；以及，

电性传导结构，形成在所述衬底上且至少部分位于所述沟槽隔离结构上，并且所述电性传导结构完全填充所述第一凹槽；其中，所述电性传导结构包括第一导电层和第二导电层，所述第一导电层填充所述第一凹槽并延伸出所述隔离沟槽，所述第二导电层形成在所述第一导电层上。

在本实用新型提供的半导体结构中，基于衬底中形成有沟槽隔离结构，进一步将至少部分电性传导结构形成在所述沟槽隔离结构上，从而可以有效利用沟槽隔离结构上方的空间，相应的可以减小为所述电性传导结构额外预留的空间，甚至可以不需要为所述电性传导结构预留空间。如此，即有利于实现所构成的半导体集成电路的尺寸缩减。

附图说明

图1为本实用新型一实施例中的半导体结构的示意图；

图2为本实用新型一实施例中的半导体结构的形成方法的流程示意图；

图3a～图3d为本实用新型一实施例中的半导体结构在其制备过程中的结构示意图。

其中，附图标记如下：

100-衬底；

200a-隔离沟槽；

200b-第一凹槽；

200c-第二凹槽；

200-沟槽隔离结构；

210-第一绝缘层；

220-第二绝缘层；

230-第三绝缘层；

300-电性传导结构；

300a-伪栅极结构；

300b-栅极结构；

310a/310b-第一导电层；

320a/320b-第二导电层；

330a/330b-第三导电层；

340a/340b-遮蔽层；

341-缝隙；

400-侧墙结构；

410-第一隔离层；

420-第二隔离层。

具体实施方式

以下结合附图和具体实施例对本实用新型提出的半导体结构及其形成方法作进一步详细说明。根据下面说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

图1为本实用新型一实施例中的半导体结构的示意图，如图1所示，本实施例中的半导体结构包括：

沟槽隔离结构200，形成在一衬底100的隔离沟槽200a中，并且所述沟槽隔离结构200的至少部分顶表面相对于所述衬底100的顶表面更为下沉；以及，

电性传导结构300，形成在所述衬底100上，所述电性传导结构300至少部分位于所述沟槽隔离结构200的上方并填充所述隔离沟槽200a。

其中，所述电性传导结构300包括第一导电层310a和第二导电层320a，所述第一导电层310a填充所述隔离沟槽200a并延伸出所述隔离沟槽200a，所述第二导电层320a形成在所述第一导电层310a上。本实施例中，所述第一导电层310a延伸出所述隔离沟槽200a，从而使第一导电层310a的整个顶表面均高出于所述衬底100的顶表面。

需要说明的是，通过将电性传导结构300形成在沟槽隔离结构200上，因此可以有效利用沟槽隔离结构200上方的空间，从而可以减少为电性传导结构预留的容置空间，或者可以不需要再为所述电性传导结构300额外预留容置空间，如此，即有利于缩减整个集成电路的尺寸。

此外，还需要说明的是，形成在沟槽隔离结构200上的电性传导结构300，虽然部分嵌入至所述隔离沟槽200a中，然而这并不会对电性传导结构300的性能造成较大影响。例如，当所述电性传导结构300用于实现电性传输时，虽然所述电性传导结构300部分填充在隔离沟槽200a中，然而这仍然可以使第一导电层310a和第二导电层320a的电性传输性能满足要求；或者，当所述电性传导结构300用于构成冗余组件时，例如构成伪栅极(DummyGate)时，此时由于所述冗余组件并不需要实现电性功能，进而也不存在功能被影响的问题。

本实施例中，所述第二导电层320a在高度方向上的投影面积不小于所述第一导电层310a的顶表面面积。即意味着，所述第一导电层310a的顶表面在所述第二导电层320a的直接覆盖或间接覆盖下未被暴露出，从而使得所述第一导电层310a相对于所述第二导电层320a仅侧壁为侧向暴露出。其中，所述第一导电层310a的材料例如包括掺杂的多晶硅(poly)，以及所述第二导电层320a可以为金属层，例如所述第二导电层320a的材料包括钨(W)。

进一步的，所述沟槽隔离结构200多层绝缘层，所述多层绝缘层依次覆盖所述隔离沟槽200a的内壁，并且所述多层绝缘层中位于最内层的绝缘层顶表面相对于衬底顶表面更为下沉，以构成第一凹槽在所述隔离沟槽200a中。

本实施例中，所述电性传导结构300的侧壁边界介于所述第一凹槽的边界和所述隔离沟槽200a的边界之间，以使所述电性传导结构300完全填充所述第一凹槽，即，所述电性传导结构300中其第一导电层310a至少部分形成在最内层的绝缘层上，以完全填充所述第一凹槽并进一步向上延伸出隔离沟槽200a。需要说明的是，此处所述的“电性传导结构的侧壁边界”例如为：电性传导结构沿着长度方向延伸的侧壁。

继续参考图1所示，本实施例中，所述沟槽隔离结构200中的多层绝缘层包括第一绝缘层210、第二绝缘层220和第三绝缘层230。所述第一绝缘层210和所述第二绝缘层220依次保形的覆盖所述隔离沟槽200a的内壁，所述第三绝缘层230位于所述多层绝缘层的最内层以填充所述隔离沟槽200a。即，所述第二绝缘层220位于所述第一绝缘层210和所述第三绝缘层230之间，以及所述第三绝缘层230构成沟槽隔离结构200的最内层，并且第三绝缘层230的顶表面低于隔离沟槽200a的顶部，进而使第三绝缘层230相对于所述衬底100的顶表面更为下沉。

进一步的，所述第三绝缘层230的顶表面还低于所述第二绝缘层220的顶表面，以利用所述第二绝缘层220围绕出所述第一凹槽在所述第三绝缘层230的上方。

继续参考图1所示，所述电性传导结构300的侧壁边界超出所述第三绝缘层230的侧壁边界，并搭接在所述第二绝缘层220上。可以理解为，所述电性传导结构300在预定方向上的宽度尺寸大于由所述第二绝缘层围绕出的第一凹槽的开口尺寸，并小于所述沟槽隔离结构200的宽度尺寸。

本实施例中，所述电性传导结构300中的第一导电层310a填充由所述第二绝缘层220围绕出的第一凹槽，以覆盖所述第三绝缘层230和所述第二绝缘层220靠近所述第三绝缘层的侧壁，并进一步延伸出所述第一凹槽，以使所述第一导电层310a的侧壁边界搭接在所述第二绝缘层220的顶部上，相应的使所述第一导电层310a具有延伸出所述第一凹槽的侧壁。

可选的方案中，还可以使所述第一绝缘层210的顶表面也相对于所述第二绝缘层220和衬底100均更为下沉，从而可以由所述第二绝缘层220的侧壁、隔离沟槽200a的侧壁和第一绝缘层210的顶表面围绕出一微型的第二凹槽，所述第二凹槽即相应的位于所述第二绝缘层220和所述隔离沟槽的侧壁之间。

基于此，例如可使所述第一绝缘层210和所述第三绝缘层230包括相同的材料，所述第二绝缘层220可以具有不同于所述第三绝缘层230的材料，如此一来，当利用回刻蚀工艺形成所述沟槽隔离结构200时，即可使所述第一绝缘层210和所述第三绝缘层230的顶表面均相对于所述衬底100的顶表面下沉。以及，由于所述第二绝缘层220可以具有不同于所述第三绝缘层230的材料，从而通过回刻蚀工艺，还可以使第一绝缘层210和第三绝缘层230均低于所述第二绝缘层220的顶表面。

具体的，所述第一绝缘层210和所述第三绝缘层230的材料例如均包括氧化硅(SiO)，所述第二绝缘层220的材料例如包括氮化硅(SiN)，以使所述沟槽隔离结构200呈现为ONO结构，以提高所述沟槽隔离结构200的隔离性能。

接着参考图1所示，所述半导体结构还包括侧墙结构400，所述侧墙结构400至少覆盖所述电性传导结构300的侧壁，以使所述侧墙结构400至少覆盖所述第一导电层310a中延伸出所述隔离沟槽200a的侧壁以及所述第二导电层320a的侧壁。

本实施例中，所述电性传导结构300在预定方向上的宽度尺寸大于所述第三绝缘层230的宽度尺寸，并小于所述沟槽隔离结构200的宽度尺寸，从而使所述电性传导结构300未覆盖位于第二绝缘层和隔离沟槽侧壁之间的第二凹槽。基于此，可进一步使所述侧墙结构400延伸覆盖所述第二绝缘层220和所述第一绝缘层210，以使所述侧墙结构400还嵌入至所述第二凹槽中。即，还利用所述侧墙结构400填充所述第二凹槽，从而可以补偿所述隔离沟槽200a其边缘部分的空隙。

其中，所述侧墙结构400可以为单层结构，也可以为叠层结构。本实施例中，所述侧墙结构400包括第一隔离层410和第二隔离层420，所述第一隔离层410和所述第二隔离层420依次覆盖所述电性传导结构300的侧壁，并顺应所述第二绝缘层220进一步填充所述第二凹槽。具体的，所述第一隔离层410和所述第二隔离层420可以分别具有不同的材料，例如所述第一隔离层410的材料包括氧化硅，所述第二隔离层420的材料包括氮化硅。

当然，在其他实施例中，所述侧墙结构还可以包括三层隔离层，所述三层隔离层依次覆盖所述电性传导结构的侧壁。以及，所述侧墙结构中的三层隔离层的材料例如分别为氧化硅、氮化硅和氧化硅，如此以构成ONO结构的隔离结构。

可以理解为，所述沟槽隔离结构200在所述隔离沟槽200a中进一步界定出第一凹槽，所述第一导电层310a填充所述隔离沟槽200a中的第一凹槽，并且所述第一导电层310a的侧壁边界还搭接在所述第一凹槽的侧壁顶部上。以及，所述沟槽隔离结构200在所述隔离沟槽200a中还界定有第二凹槽，所述第二凹槽位于所述第一凹槽的侧边，并可使所述侧墙结构400填充所述第二凹槽，以补偿所述隔离沟槽200a其边缘区域的空隙。

具体参考图1所示，结合如上所述，所述第一导电层310a的侧壁边界还搭接在所述第一凹槽的侧壁顶部上，因此可使所述第一导电层310a中对应所述隔离沟槽200a的顶表面上形成有第一凹陷(更具体为，所述第一导电层310a中对应所述第一凹槽的顶表面上形成有第一凹陷)，并且所述第一凹陷的底部高出于所述隔离沟槽200a的顶部。以及，所述第二导电层320a位于第一导电层310a的上方，相应的可使所述第二导电层320a中对应所述隔离沟槽200a的底表面以朝向所述第一导电层310a的方向凸出，所述第二导电层320a中对应所述隔离沟槽200a的顶表面以朝向所述第一导电层310a的方向下凹，以构成第二凹陷。

即，本实施例中，所述第一导电层310a上的第一凹陷和所述第二导电层320a上的第二凹陷位置对应，更具体为，所述第一导电层310a上的第一凹陷的底部和所述第二导电层320a上的第二凹陷的底部对齐在同一竖直线上。

继续参考图1所示，所述电性传导结构300还包括第三导电层330a，所述第三导电层330a形成在所述第一导电层310a和所述第二导电层320a之间。其中，所述第三导电层330a的材料例如包括氮化钛。

本实施例中，所述第三导电层330a为保形的覆盖所述第一导电层310a的顶表面，从而使第三导电层330a对应于第一导电层310a的第一凹陷而呈现为弯折状结构。即，所述第三导电层330a中对应于第一凹陷的底部凸出至所述第一凹陷中，进而使所述第三导电层330a中对应第一凹陷的顶表面以朝向所述第一导电层310a的方向下凹，以构成第三凹陷。以及，所述第二导电层320a中靠近第三导电层的部分即凸出至所述第三凹陷中。

继续参考图1所示，所述电性传导结构300还包括遮蔽层340a，所述遮蔽层340a形成在所述第二导电层320a上，以及所述遮蔽层340a的顶表面相对于所述第二导电层320a的顶表面更为平坦。具体的，例如可以通过平坦化工艺，以使所述遮蔽层340a具有平坦的顶表面。

此外，本实施例中，所述遮蔽层340a对应于所述第二凹陷处的底表面与所述第二凹陷还围绕出一缝隙341。具体而言，所述第二导电层320a的顶表面具有第二凹陷，从而可以在第二凹陷的上方形成有所述缝隙341。

接着参考图1所示，本实施例的半导体结构包括至少两个沟槽隔离结构200，并可利用相邻的沟槽隔离结构200界定出有源区(Active Area，AA)，以及在所述有源区中还可设置有半导体器件。本实施例中，在所述有源区上也形成有电性传导结构，以及位于有源区中的电性传导结构也可以包括依次堆叠设置的第一导电层、第三导电层、第二导电层和遮蔽层。

具体的，所述半导体器件中的电性传导结构例如用于构成栅极结构300b。即，所述栅极结构300b可以包括第一导电层310b和第二导电层320b，还可以进一步包括第三导电层330b和遮蔽层340b。

进一步的，位于有源区中的栅极结构300b和位于隔离区(对应于沟槽隔离结构的区域)中的电性传导结构300，所构成的半导体集成电路例如为存储器的外围电路。其中，位于有源区中的栅极结构300b例如可进一步构成外围电路中的开关晶体管。以及，位于隔离区中的电性传导结构300例如用于实现电性传输，或者用于构成伪栅极结构。

如上所述，当隔离区中的电性传导结构300用于实现电性传输时，即使所述电性传导结构300其底部延伸至隔离沟槽200a中，仍然可以保障电性传导结构300中第一导电层310a和第二导电层320a的电性传输性能。此外，本实施例中，还使隔离区中的电性传导结构300的宽度尺寸小于隔离沟槽200a的宽度尺寸，从而可以避免隔离区中的电性传导结构300延伸至有源区中，防止对有源区中的半导体器件造成干扰。

下面以隔离区中的电性传导结构300用于构成伪栅极结构300a为例，进一步解释说明。

如图1所示，所述栅极结构300b形成在衬底100的顶表面上，以及所述栅极结构300b中第一导电层310b的顶表面相对于所述伪栅极结构300a中第一导电层310a的顶表面更为平坦。相应的，所述栅极结构300b中第三导电层330b和第二导电层320b的顶表面均相对于所述伪栅极结构300a中第三导电层330a和第二导电层320a的顶表面更为平坦。

以及，在所述栅极结构300b中，其遮蔽层340b的底表面和第二导电层320b的顶表面之间闭合接触，因此栅极结构300b的遮蔽层340b中并没有形成有缝隙。

此外，所述栅极结构300b中第一导电层310b的顶表面还高于所述伪栅极结构300a中第一导电层310a的顶表面。对应的，所述栅极结构300b中的第三导电层330b也高于所述伪栅极结构300a中的第三导电层330a；以及，所述栅极结构300b中的第二导电层320b也高于所述伪栅极结构300a中的第二导电层320a。然而需要说明的是，本实施例中，所述栅极结构300b中遮蔽层340b的顶表面可以和所述伪栅极结构300a中遮蔽层340a的顶表面齐平，即，位于沟槽隔离结构上的遮蔽层和位于有源区上的遮蔽层的顶表面为共平面设置。

基于如上所述的半导体结构，本实施例中还提供了一种半导体结构的形成方法。图2为本实用新型一实施例中的半导体结构的形成方法的流程示意图，如图2所示，本实施例中的半导体结构的形成方法包括：

步骤S100，提供一衬底，并形成隔离沟槽在所述衬底中；

步骤S200，形成沟槽隔离结构在所述隔离沟槽中，并且所述沟槽隔离结构的至少部分顶表面相对于所述衬底的顶表面更为下沉；

步骤S300，形成第一导电层和第二导电层在所述衬底上，所述第一导电层填充所述隔离沟槽并延伸出所述隔离沟槽，所述第二导电层形成在所述第一导电层上。

图3a～图3d为本实用新型一实施例中的半导体结构在其制备过程中的结构示意图，以下结合附图，对本实施例中形成所述半导体结构的各个步骤进行详细说明。

在步骤S100中，具体参考图3a所示，提供一衬底100，并形成隔离沟槽200a在所述衬底100中。

其中，所述隔离沟槽200a的形成方法例如包括：首先，形成掩膜层(图中未示出)在所述衬底100上，以利用所述掩膜层界定出所述隔离沟槽的图形；接着，以所述掩膜层为掩膜刻蚀所述衬底100，以形成所述隔离沟槽200a。

具体参考图3a所示，本实施例中，所述隔离沟槽200a的开口尺寸可以从沟槽顶部至沟槽底部逐渐减小，以使所述隔离沟槽200a具有倾斜侧壁。通过形成具有倾斜侧壁的隔离沟槽200a，从而在后续填充绝缘材料于所述隔离沟槽200a中时，即可有效提高绝缘材料的填充性能，避免填充于隔离沟槽200a的绝缘材料层中产生有空洞的问题。

在步骤S200中，具体参考图3b所示，形成沟槽隔离结构200在所述隔离沟槽200a中，并且所述沟槽隔离结构200的至少部分顶表面相对于所述衬底100的顶表面更为下沉。

需要说明的是，在传统工艺中，常常是利用平坦化工艺制备沟槽隔离结构，以使所形成的沟槽隔离结构的顶表面与衬底的顶表面齐平，甚至使沟槽隔离结构还凸出于所述衬底的顶表面(即，沟槽隔离结构的顶表面高于衬底的顶表面)。

而本实施例中，基于刻蚀工艺形成多层绝缘层在所述隔离沟槽200a中，构成沟槽隔离结构200，以至少降低沟槽隔离结构200中的最内层的绝缘层的高度，从而实现所形成的沟槽隔离结构200能够相对于所述衬底100的顶表面凹陷。

具体的，所述沟槽隔离结构200的形成方法例如包括如下步骤。

步骤一，依次形成第一绝缘材料层和第二绝缘材料层在所述衬底100上，所述第一绝缘材料层和所述第二绝缘材料层依次保形的覆盖所述隔离沟槽200a的内壁(包括底壁和侧壁)，还覆盖所述衬底100的顶表面。

本实施例中，所述第一绝缘材料层例如包括氧化硅层，所述第二绝缘材料层例如包括氮化硅层。其中，所述氧化硅层可以采用氧化工艺形成，所述氮化硅层可以采用化学气相沉积工艺形成。

步骤二，沉积第三绝缘材料层在所述衬底100上，所述第三绝缘材料层覆盖所述第二绝缘材料层并填充所述隔离沟槽200a。其中，所述第三绝缘材料层的材料例如包括氧化硅。

步骤三，执行刻蚀工艺，刻蚀所述第三绝缘材料层、所述第二绝缘材料层和所述第一绝缘材料层，以去除所述第三绝缘材料层、所述第二绝缘材料层和所述第一绝缘材料层中位于衬底顶表面上的部分，并使剩余的第三绝缘材料层、第二绝缘材料层和第一绝缘材料层填充在所述隔离沟槽中，以分别构成第三绝缘层230、第二绝缘层220和第一绝缘层210，其中所述第三绝缘层230的顶表面低于所述衬底100的顶表面。

具体而言，所述第三绝缘材料层覆盖在顶层，因此在所述刻蚀工艺中，刻蚀剂优先刻蚀第三绝缘材料层，以去除所述第三绝缘材料层中位于衬底顶表面上的部分，进而暴露出第二绝缘材料层；接着，继续去除衬底顶表面上的第二绝缘材料层，以使保留于隔离沟槽200a中的第二绝缘材料层构成第二绝缘层220；接着，即可继续刻蚀暴露出的第一绝缘材料层，以形成第一绝缘层210。

进一步的，在刻蚀所述第一绝缘材料层和/或第二绝缘材料层时，刻蚀剂还刻蚀位于所述隔离沟槽中的第三绝缘材料层，从而可使保留于所述隔离沟槽200a中的第三绝缘材料层相对于所述衬底100的顶表面更为下沉。

本实施例中，可以在刻蚀所述第一绝缘材料层时，利用刻蚀剂还刻蚀位于所述隔离沟槽中的第三绝缘材料层，进而使保留于所述隔离沟槽200a中的第三绝缘材料层和第一绝缘材料层均相对于所述衬底100的顶表面更为下沉，并分别构成第三绝缘层230和第一绝缘层210。

即，本实施例中，所述第一绝缘层210和第三绝缘层230的顶表面均低于所述第二绝缘层220的顶表面。如此一来，即能够由所述第二绝缘层220围绕出第一凹槽200b在所述隔离沟槽200a中；以及，还可以利用第二绝缘层220和隔离沟槽200a的侧壁围绕出第二凹槽200c。

此外，需要说明的是，所述衬底100上例如形成有至少两个沟槽隔离结构200，并可利用相邻的所述沟槽隔离结构200进一步界定出半导体器件的有源区(Active Area，AA)。后续工艺中，即可在所述有源区中制备相应的半导体器件。

在步骤S300中，具体参考图3c所示，形成第一导电层310a和第二导电层320a在所述衬底100上，其中所述第一导电层310a的侧壁边界介于所述第一凹槽200b的边界和所述隔离沟槽200a的边界之间，以填充所述第一凹槽200b，并且所述第一导电层310a的顶部还向上延伸出所述隔离沟槽200a，所述第二导电层320a形成在所述第一导电层310a上。其中，所述第一导电层310a和所述第二导电层320a即可用于构成电性传导结构300。

进一步的，还可使所述第二导电层320a在高度方向上的投影面积不小于所述第一导电层310a的顶表面面积。本实施例中，所述第二导电层320a的侧壁边界和所述第一导电层310a的侧壁边界重合。

本实施例中，所述电性传导结构具有形成在所述沟槽隔离结构200上的部分，并可进一步构成伪栅极结构300a。

可选的方案中，在沟槽隔离结构200上制备电性传导结构(伪栅极结构300a)时，还可以同时在所述有源区上也制备电性传导结构，以构成栅极结构300b在所述有源区中。具体的，同时形成所述伪栅极结构300a和所述栅极结构300b的方法例如包括如下步骤。

第一步骤，沉积第一导电材料层在所述衬底100上。本实施例中，所述第一导电材料层覆盖有源区的衬底，以及覆盖所述沟槽隔离结构200并填充所述第一凹槽200b。

其中，所述第一导电材料层中对应所述第一凹槽200b的顶表面形成有第一凹陷，所述第一凹陷的底部高出于所述隔离沟槽200a的顶部。即，对应有源区的第一导电材料层的顶表面相对于对应隔离区的第一导电材料层的顶表面更为平坦。

第二步骤，沉积第二导电材料层在所述第一导电材料层上。

同样的，所述第二导电材料层覆盖有源区和隔离区(即，沟槽隔离结构)，以及所述第二导电材料层中对应所述第一凹陷的底表面相应的以朝向所述第一导电材料层的方向凸出，所述第二导电材料层中对应所述第一凹陷的顶表面即以朝向所述第一导电材料层的方向下凹，以构成第二凹陷。

进一步的，在沉积所述第二导电材料层之前，还包括：沉积第三导电材料层在所述第一导电材料层上。以及所述第二导电材料层即形成在所述第三导电材料层上。

更进一步的，在沉积所述第二导电材料层之后，还包括：形成遮蔽材料层在所述第二导电材料层上。具体的，所述遮蔽材料层可利用平坦化工艺形成，以使所述遮蔽材料层的顶表面相对于所述第二导电材料层的顶表面更为平坦，即，所述遮蔽材料层中位于隔离区的顶表面和位于有源区的顶表面齐平。

此外，本实施例中，位于隔离区的第二导电材料层上具有第二凹陷，基于此，则在沉积所述遮蔽材料层时，可使所述遮蔽材料层中对应第二凹陷的部分中形成有缝隙。

第三步骤，图形化所述第二导电材料层和所述第一导电材料层，以形成堆叠设置所述第二导电层和所述第一导电层。具体的，对所述第二导电材料层和所述第一导电材料层的图形化方法例如包括：

首先，形成图形化的掩膜层在所述第二导电材料层上；本实施例中，所述掩膜层形成在所述遮蔽材料层上，以及所述掩膜层的图形包括对应于隔离区的伪栅极图形和对应于有源区的栅极图形；

接着，以所述掩膜层为掩膜，依次刻蚀所述第二导电材料层和第一导电材料层，以分别形成所述第二导电层和第一导电层。本实施例中，还以所述掩膜层为掩膜刻蚀遮蔽材料层和第三导电材料层，以分别形成遮蔽层和第三导电层。如上所述，所述遮蔽材料层中位于隔离区的顶表面和位于有源区的顶表面齐平，基于此，则分别在隔离区和有源区上形成遮蔽层后，位于隔离区上的遮蔽层和位于有源区上的遮蔽层的顶表面相应的为共平面。

重点参考图3c所示，在所述隔离区(对应沟槽隔离结构的区域)和所述有源区中均形成有所述第一导电层、第三导电层、第二导电层和遮蔽层。其中，位于所述隔离区中第一导电层310a、第三导电层330a、第二导电层320a和遮蔽层340a用于构成伪栅极结构300a；以及，位于有源区中的第一导电层310b、第三导电层330b、第二导电层320b和遮蔽层340b用于构成栅极结构300b。

本实施例中，所述伪栅极结构300a填充隔离沟槽200a的第一凹槽200b，并且伪栅极结构300a的侧壁边界搭接在所述第二绝缘层220上，即，所述伪栅极结构300a未填充所述隔离沟槽200a中第二凹槽200c。

在进一步的方案中，所述半导体结构的形成方法还包括：步骤S400，形成侧墙结构。

具体参考图3d所示，所述侧墙结构400至少覆盖所述第一导电层310a中延伸出所述隔离沟槽的侧壁以及所述第二导电层320a的侧壁。以及，所述侧墙结构400还进一步延伸至所述第二凹槽中，以填充所述第二凹槽。

如图3d所示，本实施例中，在所述伪栅极结构300a的侧壁上形成有侧墙结构400，以及所述栅极结构300b的侧壁上也形成有侧墙结构，以覆盖栅极结构300b中第一导电层310b、第三导电层330b和第二导电层320b的侧壁。

至此，即实现了利用同一工艺步骤，可以同时在有源区中形成栅极结构300b以及在隔离区中形成伪栅极结构300a，以及同时在栅极结构300b和伪栅极结构300a的侧壁上均形成侧墙结构400，有利于简化工艺。

综上所述，在本实施例的半导体结构中，通过将至少部分电性传导结构设置在沟槽隔离结构的上方，从而可以充分利用沟槽隔离结构上方的空间，相当于减少了电性传导结构在整个半导体集成电路中所占用的空间，进而有利于实现所构成的半导体集成电路的尺寸缩减。

可选的方案中，用于构成伪栅极结构的电性传导结构的宽度尺寸小于隔离沟槽的开口尺寸，以防止伪栅极结构对有源区中的半导体器件造成干扰(例如，对有源区中的栅极结构造成影响)。

进一步的方案中，即使沟槽隔离结构由多层绝缘材料层构成，仍采用同一刻蚀工艺依次刻蚀多层绝缘材料层，此时基于不同绝缘材料的刻蚀速率的差异，使得所得到的多层绝缘层之间的高度存在差异(例如，本实施例中第一绝缘层和第二绝缘层之间存在高度差异)。以及，由于隔离区中的电性传导结构在预定方向(例如，电性传导结构的宽度方向)上未延伸至隔离沟槽的边缘，从而使得隔离沟槽中由第二绝缘层和隔离沟槽侧壁围绕出的第二凹槽未被电性传导结构填充。基于此，则可使侧墙结构在覆盖电性传导结构侧壁的基础上，进一步填充所述第二凹槽，以补偿隔离沟槽边缘的空隙，保障沟槽隔离结构的隔离性能。

需要说明的是，在传统的利用平坦化工艺形成沟槽隔离结构时，当沟槽隔离结构包括多层绝缘材料层时，则需要针对不同的绝缘材料层的具体材质分别执行平坦化工艺，其操作步骤较为繁琐。可见，与传统工艺相比，本实施例中在制备沟槽隔离结构时，能够在确保沟槽隔离结构的隔离性能的基础上，简化工艺。

需要说明的是，上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定。对于任何熟悉本领域的技术人员而言，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围内。

还需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。

Claims (12)

1.一种半导体结构，其特征在于，包括：

沟槽隔离结构，形成在一衬底的隔离沟槽中，其中所述沟槽隔离结构包括多层绝缘层，所述多层绝缘层依次覆盖所述隔离沟槽的内壁，并且所述多层绝缘层中位于最内层的绝缘层顶表面相对于衬底顶表面更为下沉，以构成第一凹槽在所述隔离沟槽中；以及，

电性传导结构，形成在所述衬底上且至少部分位于所述沟槽隔离结构上，并且所述电性传导结构完全填充所述第一凹槽；其中，所述电性传导结构包括第一导电层和第二导电层，所述第一导电层填充所述第一凹槽并延伸出所述隔离沟槽，所述第二导电层形成在所述第一导电层上。

2.如权利要求1所述的半导体结构，其特征在于，所述电性传导结构的侧壁边界介于所述第一凹槽的边界和所述隔离沟槽的边界之间。

3.如权利要求1所述的半导体结构，其特征在于，所述多层绝缘层包括第一绝缘层、第二绝缘层和第三绝缘层，所述第一绝缘层和所述第二绝缘层依次保形的覆盖所述隔离沟槽的内壁，所述第三绝缘层位于所述多层绝缘层的最内层以填充所述隔离沟槽。

4.如权利要求3所述的半导体结构，其特征在于，所述第三绝缘层的顶表面低于所述第二绝缘层的顶表面，以利用所述第二绝缘层围绕出所述第一凹槽在所述第三绝缘层的上方。

5.如权利要求3所述的半导体结构，其特征在于，所述电性传导结构的侧壁边界超出所述第三绝缘层的侧壁边界，并搭接在所述第二绝缘层上。

6.如权利要求1所述的半导体结构，其特征在于，所述第二导电层在高度方向上的投影面积不小于所述第一导电层的顶表面面积。

7.如权利要求1所述的半导体结构，其特征在于，所述第一导电层中对应所述第一凹槽的顶表面上形成有第一凹陷，所述第一凹陷的底部高于所述第一凹槽的顶部。

8.如权利要求7所述的半导体结构，其特征在于，所述电性传导结构还包括第三导电层，所述第三导电层形成在所述第一导电层和所述第二导电层之间；以及，所述第三导电层中对应于所述第一凹陷的底部凸出至所述第一凹陷中，所述第三导电层中对应第一凹陷的顶表面以朝向所述第一导电层的方向下凹。

9.如权利要求1所述的半导体结构，其特征在于，所述第二导电层中对应所述第一凹槽的底表面以朝向所述第一导电层的方向凸出，所述第二导电层中对应所述第一凹槽的顶表面以朝向所述第一导电层的方向下凹，以构成第二凹陷。

10.如权利要求9所述的半导体结构，其特征在于，所述电性传导结构还包括遮蔽层，所述遮蔽层形成在所述第二导电层上，并且所述遮蔽层对应于所述第二凹陷处的底表面与所述第二凹陷围绕出一缝隙。

11.如权利要求1所述的半导体结构，其特征在于，所述半导体结构中，利用所述沟槽隔离结构界定出有源区，并且在所述有源区上也形成有电性传导结构；

其中，位于沟槽隔离结构上的电性传导结构和位于有源区上的电性传导结构均包括遮蔽层，所述遮蔽层形成在所述电性传导结构的导电层上，并且位于沟槽隔离结构上的遮蔽层和位于有源区上的遮蔽层的顶表面为共平面。

12.一种半导体结构，其特征在于，包括：

沟槽隔离结构，形成在一衬底的隔离沟槽中，并且所述沟槽隔离结构的至少部分顶表面相对于所述衬底的顶表面更为下沉；

电性传导结构，形成在所述衬底的所述沟槽隔离结构上，并填充所述隔离沟槽，其中所述电性传导结构包括第一导电层和第二导电层，所述第一导电层填充所述隔离沟槽并延伸出所述隔离沟槽，所述第二导电层形成在所述第一导电层上，并且所述第一导电层和所述第二导电层中对应所述隔离沟槽的顶表面上均形成有凹陷；以及，

遮蔽层，形成在所述电性传导结构的所述第二导电层上，并且所述遮蔽层中对应于所述第二导电层的凹陷处与所述第二导电层的凹陷围绕出一缝隙。

Images