CN207883691U - 一种双极型单片三维半导体集成结构 - Google Patents

Abstract

本实用新型公开了一种双极型单片三维半导体集成结构，它包括P型衬底，轻掺杂P型外延层位于P型衬底上，轻掺杂N型外延层位于轻掺杂P型外延层上。在P型衬底和P型外延层之间集成有半导体器件，在轻掺杂N型外延层上也集成有半导体器件。解决了现有技术采用平面集成工艺制备的半导体元/器件只能存在于芯片上表面附近几微米到数十微米的范围内、芯片集成度低的问题。同层相邻的器件之间以及不同层器件之间均由反向偏置的PN结进行隔离，工艺成本较低。体内器件和表面器件之间通过硅通孔实现互连，能有效降低互连结构的面积、提高芯片的集成度。

Description

一种双极型单片三维半导体集成结构

技术领域

本实用新型属于三维半导体集成技术，尤其涉及一种双极型单片三维半导体集成结构。

背景技术

得益于双极型晶体管各个电极的电流之间的线性关系，双极型集成电路在高精度(如：基准源、运算放大器、比较器等)应用场合具有明显优势。双极型半导体集成技术是实现双极型集成电路的基础和关键所在。在半导体集成工艺中，相邻器件之间的隔离是基础、不同器件的实现工艺的兼容性是关键、提高集成度和可靠性是一直都在追求的目标。由于双极型器件结构的限制，基于半导体平面工艺的双极型集成技术不易提高集成度。

当前的双极型半导体集成技术还是采用平面集成工艺，所有的元/器件只能存在于芯片上表面附近几微米到数十微米的范围内，相邻的器件之间由反向偏置的PN结或介质隔离槽进行隔离，纵向NPN晶体管是其中的核心器件。基于平面集成工艺实现纵向晶体管时，必须要有提引出结构将器件的背面电极引出到芯片表面，这不仅会降低芯片的集成度，还会增加互连长度从而影响芯片的可靠性。由于双极型晶体管的结构不能等比例缩小，即使大幅降低集成工艺的特征尺寸，也不能明显提高集成度。

实用新型内容：

本实用新型要解决的技术问题：提供一种双极型单片三维半导体集成结构，以解决现有技术采用平面集成工艺制备的双极型半导体，元/器件只能存在于芯片上表面附近几微米到数十微米的范围内，相邻的器件之间由反向偏置的PN结或介质隔离槽进行隔离，纵向NPN晶体管是其中的核心器件，基于平面集成工艺实现纵向晶体管时，必须要有提引出结构将器件的背面电极引出到芯片表面，这不仅会降低芯片的集成度，还会增加互连长度从而影响芯片的可靠性等技术问题。

本实用新型技术方案：

一种双极型单片三维半导体集成结构，它包括P型衬底，轻掺杂P型外延层位于P型衬底上，轻掺杂N型外延层位于轻掺杂P型外延层上，在P型衬底和P型外延层之间集成有半导体器件，在轻掺杂N型外延层上也集成有半导体器件。

在P型衬底和P型外延层之间集成的半导体器件为纵向NPN晶体管、横向 PNP晶体管、衬底寄生PNP晶体管、二极管、扩散电阻中的一个或一个以上器件。

P型衬底和P型外延层之间的半导体器件与轻掺杂N型外延层上集成的半导体器件之间通过硅通孔实现电互连。

同层相邻器件之间以及不同层器件之间均通过反向偏置的PN结实现电隔离。

所述的一种双极型单片三维半导体集成结构的制备方法，它包括绝缘结构及体内NPN晶体管集电区和基区的制备，步骤包括：

步骤1、选取轻掺杂的P型硅片作为衬底材料；

步骤2、在衬底材料上通过热氧化或淀积得到一层二氧化硅，在buried n-collector对应的区域进行光刻、刻蚀、N型杂质注入及退火；再在 buriedp-base对应的区域进行套刻、刻蚀、P型杂质注入及退火；

步骤3、去掉表面氧化层后进轻掺杂P型外延层生长；

步骤4、通过热氧化或淀积得到一层二氧化硅，然后在BP(BuriedP-type region，P型埋层)对应区域进行套刻、刻蚀、硼杂质注入及退火；

步骤5去掉表面氧化层后进行轻掺杂N型外延层生长；

步骤6、通过热氧化或淀积得到一层二氧化硅后，在NPN晶体管的集电极引出处、PNP晶体管的基极引出处进行重掺杂n_sink(N型穿透)区的套刻、刻蚀、磷杂质注入；

步骤7、在IS(Isolation，隔离墙)对应的位置进行套刻、刻蚀、硼杂质注入，然后进行高温退火；至此完成基底绝缘结构及体内NPN晶体管集电区和基区的制备。

所述的一种双极型单片三维半导体集成结构的制备方法，它包括轻掺杂N型外延层上的半导体器件以及层间互连结构的制备，

步骤1、进行Zener p+(齐纳二极管重掺杂P型区)的套刻、注入及退火；

步骤2、进行p-base区(表面NPN晶体管的基区)的套刻、刻蚀、注入及退火；

步骤3、在p-base区退火的同时在半导体材料表面生长一层二氧化硅，然后去掉硅通孔对应区域的二氧化硅，用干法刻蚀进行钻孔；

步骤4、在硅片上表面二氧化硅层上刻蚀出n+区对应的窗口，通过热氧化或淀积方法，在硅通孔侧壁上得到满足耐压要求的二氧化硅层，同时在表面n+区窗口内形成牺牲氧化层，然后同时进行n+发射区以及buried n+emitter区域的套刻、刻蚀、注入及退火，buried n+emitter区域的套刻、刻蚀和注入在其对应的硅通孔处进行；紧接着将硅通孔底部的二氧化硅刻蚀掉，往孔中回填重掺杂多晶硅，形成体内器件的电极；

步骤5、用低压化学气相沉积法沉积二氧化硅，对二氧化硅进行增密；

步骤6进行接触孔光刻及刻蚀、淀积金属层、金属层反刻、生长表面钝化层、光刻及刻蚀TOPSIDE(在钝化层上开出的作为压焊点或测试点的窗口)窗口；

步骤7、将衬底减薄并进行背面金属化。

本实用新型的有益效果：

本实用新型提供了集成两层器件、由硅通孔实现层间器件互连的双极型单片三维半导体集成结构，提高了双极型集成电路的集成度，降低了因体引出结构和长互连线产生的功率损耗；本实用新型通过在半导体材料内部集成半导体器件，其电极由寄生电阻较低的硅通孔引出到表面，在提高集成度的同时能有效降低晶体管的功率损耗；本实用新型除了在芯片的上表面集成半导体器件，在其体内也集成纵向NPN晶体管、横向PNP晶体管、衬底寄生PNP晶体管、二极管及电阻等半导体器件；在电路规模相同时，和常规平面集成结构相比，可成倍缩小芯片面积；解决了现有技术采用平面集成工艺制备的半导体元/器件只能存在于芯片上表面附近几微米到数十微米的范围内、芯片集成度低的问题；同层相邻的器件之间以及不同层器件之间均由反向偏置的PN结进行隔离，工艺成本较低；体内器件和表面器件之间通过硅通孔(孔的侧壁有一定厚度的二氧化硅层实现绝缘，孔内填充重掺杂多晶硅形成低阻通路)实现互连，能有效降低互连结构的面积、提高芯片的集成度。

附图说明：

图1为本实用新型结构示意图。

具体实施方式

图1为本实用新型的一种具体结构示意图，图中p-substrate代表P型衬底， p-epi代表轻掺杂P型外延层，n-epi代表轻掺杂N型外延层，BP代表P型埋层，IS 代表P型隔离墙，n-sink代表N型穿透区，n+代表N型重掺杂区，Zener p+代表齐纳二极管的P型重掺杂区，p-base代表P型基区，buried n-collector代表体内NPN晶体管的N型集电区，buriedp-base代表体内NPN晶体管的P型基区，buriedn+emitter 代表体内NPN晶体管的重掺杂N型发射区，SiO₂代表二氧化硅，heavy doped polysilicon代表重掺杂多晶硅，C代表双极型晶体管的“集电极”，B代表双极型晶体管的“基极”，E代表双极型晶体管的“发射极”，A代表二极管的“阳极”， K代表二极管的“阴极”，P和M分别代表电阻的两个端头。buried NPN代表体内 NPN晶体管，burieddiode代表体内二极管，buriedres代表体内电阻。

本实用新型中：

轻掺杂P型外延层掺杂浓度为：1×10¹³～1×10¹⁶cm^-3，杂质为“硼”。

轻掺杂N型外延层掺杂浓度在：1×10¹³～1×10¹⁶cm^-3，杂质为“磷”。

N型重掺杂区掺杂浓度为：大于1×10¹⁸cm^-3，杂质为“磷”或“砷”。

P型重掺杂区掺杂浓度为：大于1×10¹⁸cm^-3，杂质为“硼”或“氟化硼”。

重掺杂N型发射区掺杂浓度为：大于1×10¹⁹cm^-3，杂质为“磷”或“砷”。

重掺杂多晶硅掺杂浓度为：大于1×10¹⁹cm^-3，杂质为“磷”或“硼”。

一种双极型单片三维半导体集成结构，它包括P型衬底，轻掺杂P型外延层位于P型衬底上，轻掺杂N型外延层位于轻掺杂P型外延层上，其特征在于：在P型衬底和P型外延层之间集成有半导体器件，在轻掺杂N型外延层上也集成有半导体器件。

在P型衬底和P型外延层之间集成的半导体器件为纵向NPN晶体管、横向 PNP晶体管、衬底寄生PNP晶体管、二极管、扩散电阻中的一个或一个以上器件。

P型衬底和P型外延层之间的半导体器件与轻掺杂N型外延层上集成的半导体器件之间通过硅通孔实现电互连。

同层相邻器件之间以及不同层器件之间均通过反向偏置的PN结实现电隔离。

其制备方法为：

选取轻掺杂的P型硅片作为衬底材料，其浓度由隔离结构以及体内NPN晶体管的耐压决定。通过热氧化或淀积得到一薄层二氧化硅后，在buried n-collector 对应的区域进行光刻、刻蚀、N型杂质注入及退火；再在buriedp-base对应的区域进行套刻、刻蚀、P型杂质注入及退火。去掉表面氧化层后进轻掺杂P型外延层生长，这一外延层的厚度和浓度由隔离结构以及体内NPN晶体管的耐压决定。通过热氧化或淀积得到一薄层二氧化硅，然后在BP(BuriedP-type region，P型埋层) 对应区域进行套刻、刻蚀、硼杂质注入及退火。去掉表面氧化层后进行轻掺杂N 型外延层生长，该外延层的厚度和浓度主要由表面器件的耐压决定。通过热氧化或淀积得到一薄层二氧化硅后，在NPN晶体管的集电极引出处、PNP晶体管的基极引出处进行重掺杂n_sink(N型穿透)区的套刻、刻蚀、磷杂质注入；在IS(Isolation，隔离墙)对应的位置进行套刻、刻蚀、硼杂质注入，然后进行高温退火。至此完成了绝缘结构及体内NPN晶体管集电区和基区的制备。

接下来的工艺全部在轻掺杂N型外延层一侧进行(除了最后的减薄和背面金属化工艺)，这些工艺和常规双极型集成工艺的步骤基本一致。首先是Zener p+ 区域的套刻、注入及退火；接下来进行p-base区(表面NPN晶体管的基区)的套刻、刻蚀、注入及退火，在p-base退火的同时在半导体材料表面生长一层较厚的二氧化硅。然后去掉硅通孔对应区域的SiO₂，用干法刻蚀进行钻孔；接下来在硅片上表面二氧化硅层上刻蚀出n+区对应的窗口，通过热氧化或淀积方法，在硅通孔侧壁上得到满足耐压要求的二氧化硅层，同时在表面n+区窗口内形成牺牲氧化层；紧接着将硅通孔底部的二氧化硅刻蚀掉，往孔中回填重掺杂多晶硅，形成体内器件的电极。然后用LPCVD(低压化学气相沉积)淀积较厚的二氧化硅，对二氧化硅进行增密。接下来进行接触孔光刻及刻蚀、淀积金属层、金属层反刻、生长表面钝化层、光刻及刻蚀TOPSIDE(在钝化层上开出的作为压焊点或测试点的窗口)窗口。最后，将衬底减薄至一定厚度(具体厚度由生产条件及器件参数要求决定)，再进行背面金属化。

本实用新型的工作原理分析如下：

首先在衬底基片上体内晶体管的集电区和基区对应的区域分别注入相应类型的杂质，再生长一层和衬底掺杂类型相同的轻掺杂外延层，在隔离墙的位置进行埋层光刻及注入，再生长一层和衬底掺杂类型相反的外延层，然后分别进行P 型隔离墙和N型穿透区的氧化、光刻、注入及退火。根据不同应用的耐压要求，可选取合适的各层外延层浓度及厚度来实现满足需求的绝缘结构。

经上述步骤制作出结缘结构后，接下来在晶圆上表面按照常规双极型集成工艺制作齐纳二极管重掺杂P型区、P型基区、电阻、电容等。最后，经过干法刻蚀钻孔、孔侧壁氧化、体内及表面N+区光刻及注入、孔底部开氧化层窗口、回填重掺杂多晶硅形成层间互连，最终在单颗芯片内形成三维集成的双极型电路。

具体实施例1：

本实用新型的工艺过程可分为两大块：

第一部分是绝缘结构及体内器件部分结构的实现。首先准备衬底材料，衬底硅片选用电阻率为10～20Ω·cm的P<100>硅片。先在外延层上通过热氧化(1050℃湿氧氧化)生长左右的氧化层。在进行buried n-collector和buried p-base光刻/腐蚀的同时开出对位标记窗口，经过预氧化(950℃湿氧氧化生长左右的牺牲氧化层)、用光刻胶进行掩蔽后进行高能量砷注入(～1000KeV，注入剂量约为1×10¹²cm^-2)、去胶后退火(1150℃氮气环境下退火60分钟)形成buried n-collector区。再用光刻胶进行掩蔽后进行氟化硼注入(注入能量100KeV，注入剂量约为5×10¹²cm^-2)、去胶后退火(850℃氮气环境下退火20分钟)形成buried p-base区。然后在1050℃条件下湿氧氧化生长左右的氧化层，将表面氧化层去除后，对位标记对应的区域要比周围区域矮左右，从而得到后续工艺套刻用的对位标记。接下来生长一层厚度在10μm左右，电阻率约为15Ω·cm的P- 外延层。用作反偏PN结隔离的P型隔离墙需要通过BP(P型埋层)和IS(Isolation， P型隔离墙)对通扩散来形成，所以在生长N型外延之前必须在P型隔离墙对应的位置做上BP。完成BP的套刻、腐蚀、注入及退火后进行轻掺杂N型外延层生长，厚度约为10μm，电阻率约为8Ω·cm。然后是进行n_sink(N型穿透区)的套刻、刻蚀、注入及退火，n_sink是为了降低NPN晶体管的集电极串联电阻和PNP晶体管的基极串联电阻。至此完成了基底绝缘结构及体内器件部分结构的制备。

第二部分是表面器件以及层间互连结构的实现。接下来的工艺全部在轻掺杂 N型外延层一侧进行(除了最后的减薄和背面金属化工艺)，这些工艺和常规双极型集成工艺的步骤基本一致。首先是进行Zener p+(齐纳二极管重掺杂P型区) 的套刻、注入及退火。接下来进行p-base区(表面附近NPN晶体管的基区)的套刻、注入及退火，在p-base退火的同时在半导体材料表面生长一层较厚的二氧化硅(厚度约为)。然后在氧化层上开出硅通孔对应区域的窗口，用干法刻蚀钻刻出深约20μm，孔径约2μm的孔。接下来在硅片上表面二氧化硅层上刻蚀出n+区对应的窗口，通过热氧化或淀积方法，在硅通孔侧壁上得到满足耐压要求的二氧化硅层(按80V耐压要求计算，其厚度约为)，同时在表面n+区窗口内形成牺牲氧化层。紧接着将硅通孔底部的二氧化硅刻蚀掉，往孔中回填重掺杂多晶硅，形成体内器件的电极。然后用LPCVD(低压化学气相沉积法)淀积 的二氧化硅，960℃氮气环境下对二氧化硅进行增密30分钟，同时起到对n+区的退火作用；然后进行接触孔光刻及刻蚀、淀积金属层、金属层反刻、生长表面钝化层、光刻及刻蚀TOPSIDE(在钝化层上开出的作为压焊点或测试点的窗口) 窗口。最后，将衬底硅片减薄至250～350μm，再进行背面金属化。

本实用新型的适用范围：

本实用新型适用于各种单片集成的双极型集成电路。

Claims (4)

1.一种双极型单片三维半导体集成结构，它包括P型衬底，轻掺杂P型外延层位于P型衬底上，轻掺杂N型外延层位于轻掺杂P型外延层上，其特征在于：在P型衬底和P型外延层之间集成有半导体器件，在轻掺杂N型外延层上也集成有半导体器件。

2.根据权利要求1所述的一种双极型单片三维半导体集成结构，其特征在于：在P型衬底和P型外延层之间集成的半导体器件为纵向NPN晶体管、横向PNP晶体管、衬底寄生PNP晶体管、二极管、扩散电阻中的一个或一个以上器件。

3.根据权利要求1所述的一种双极型单片三维半导体集成结构，其特征在于：P型衬底和P型外延层之间的半导体器件与轻掺杂N型外延层上集成的半导体器件之间通过硅通孔实现电互连。

4.根据权利要求1所述的一种双极型单片三维半导体集成结构，其特征在于：同层相邻器件之间以及不同层器件之间均通过反向偏置的PN结实现电隔离。