CN207782776U

CN207782776U - 一种current steering DAC开关阵列驱动电路

Info

Publication number: CN207782776U
Application number: CN201820191089.8U
Authority: CN
Inventors: 徐化
Original assignee: Changsha Tak Yang Microelectronics Co Ltd
Current assignee: Changsha Tak Yang Microelectronics Co Ltd
Priority date: 2018-02-05
Filing date: 2018-02-05
Publication date: 2018-08-28
Anticipated expiration: 2028-02-05

Abstract

本实用新型公开了一种current steering DAC开关阵列驱动电路，包括驱动器1、驱动器2、驱动器3、驱动器4、驱动电压Vg1、驱动电压Vg2、驱动电压Vg3、驱动电压Vg4、功率开关管MP1、功率开关管MP2、功率开关管MP3、功率开关管MP4、PMOS管Md1、NMOS管Md2、PMOS管Md3、PMOS管Md4、电压源VDD1、电压源VDD2、电压Vcom、输入信号Din和输入信号Vin。本实用新型的有益效果：新的驱动器结构可以输出不为零的低电压。使开关管MP1～MP4导通时工作在饱和区；LDO电源的使用隔离了噪声，同时提高了驱动器输出信号的高电压，有效的关断开关管MP1～MP4；提高了电流泵DAC的输出阻抗，提高了高频动态性能。

Description

一种current steering DAC开关阵列驱动电路

技术领域

本实用新型涉及高速高精度数模转换器设计领域，具体来说，涉及一种currentsteering DAC开关阵列驱动电路。

背景技术

自然界中存在的绝大多数信号都是连续的模拟信号，而非离散的数字信号。因此，需要一种媒介在模拟与数字之间搭建起一座信号传递的桥梁，而数模转换器(DAC)正是将数字信号转换成模拟信号的一种必不可少的接口电路。数字信号处理(DSP)电路的高速发展同样也对转换器电路的性能提出了更高的要求。在许多典型应用下，例如有线或者无线通讯、视频信号处理、直接数字信号合成等，高速高精度转换器的性能很大程度上决定了整个系统的性能，尤其在高速通讯领域，转换器的性能甚至可能成为系统整体性能的瓶颈。因此，无论在学术界还是工业界，对转换器性能的研究一直以来都是热点。

在众多类型的DAC中，电流舵DAC的结构决定了其与生俱来的高速高精度特性。它通常由一组电流源和相应的电流开关组成，差分的电流开关就像舵机一样根据输入的信号将电流导向正相或者反相输出端。由于电流舵DAC输出的是电流信号，因此可以直接驱动负载而不需要额外增加电压缓冲器，同时也可以由片内负载转换成电压输出。此外，电流舵结构DAC可以采用标准CMOS工艺生产，容易和数字电路集成，从而降低系统的成本。

现有技术中的不足：由于常规驱动器通常输出电平为电源电压(Vdd)到地电压(0)，由于工艺尺寸的缩小，MOS晶体管的阈值电压小于1V。而在0V的时候，开关管MP1～MP4开启。此时对开关管(例如MP1)来说，要使其工作在饱和区则需要满足：

Vcom-Vg1-|V_TH1|＜Vcom-Va

即|V_TH1|＞Va-Vg1

|V_TH1|＞Va，当Vg1＝0时

当输出摆幅为1VVp时，Va最大为1V。此时由于|V_TH1|＜1不满足上述饱和区条件。因此开关管在开启状态，Va、Vb到最大摆幅附近时开关管处于线性区；处于线性区的开关管其输出阻抗相比饱和区要低很多，而对高速电流舵DAC来说，高频处的动态性能(诸如SFDR)主要贡献来自于有限的输出阻抗，输出阻抗越大，性能越好，因此工作在线性区的开关管降低了电流舵DAC的输出阻抗，使得高频动态性能恶化；另外，随着工艺尺寸降低，低压VDD2降低，此时开关PMOS管可能会关断不完全，影响开关特性，降低性能。

针对相关技术中的问题，目前尚未提出有效的解决方案。

实用新型内容

针对相关技术中的问题，本实用新型提出一种current steering DAC开关阵列驱动电路，以克服现有相关技术所存在的上述技术问题。

本实用新型的技术方案是这样实现的：

根据本实用新型的一个方面，提供了一种current steering DAC开关阵列驱动电路，包括驱动器1、驱动器2、驱动器3、驱动器4、驱动电压Vg1、驱动电压Vg2、驱动电压Vg3、驱动电压Vg4、功率开关管MP1、功率开关管MP2、功率开关管MP3、功率开关管MP4、PMOS管Md1、NMOS管Md2、PMOS管Md3、PMOS管Md4、电压源VDD1、电压源VDD2、电压Vcom、输入信号Din和输入信号Vin，所述电压源VDD1经过电流源形成所述电压Vcom，所述电压源VDD1分别与所述功率开关管MP1、所述功率开关管MP2、所述功率开关管MP3、所述功率开关管MP4相连接，所述输入信号Din经过所述驱动器1、所述驱动器2、所述驱动器3和所述驱动器4分别对应形成所述驱动电压Vg1、所述驱动电压Vg2、所述驱动电压Vg3和所述驱动电压Vg4，所述驱动器1与所述功率开关管MP1连接，所述驱动器2与所述功率开关管MP2连接，所述驱动器3与所述功率开关管MP3相连接，所述驱动器4与所述功率开关管MP4相连接，且所述功率开关管MP2的漏端和所述功率开关管MP4的漏端相连接，所述功率开关管MP1的漏端和所述功率开关管MP3的漏端相连接。

其中，所述输入信号Vin分别与所述PMOS管Md1、所述NMOS管Md2以及所述PMOS管Md4的栅端相连接，所述PMOS管Md1的漏端分别与所述NMOS管Md2的漏端和PMOS管Md3的栅端相连接，且所述NMOS管Md2的源端接地，所述PMOS管Md3漏端与所述PMOS管Md4的源端连接，所述PMOS管Md3的源端与驱动电源LDO相连接，且所述PMOS管Md4漏端接地。

进一步的，所述PMOS管Md1与电压源VDD2相连接。

进一步的，所述Vg0与所述PMOS管Md3的栅端相连接，所述输入信号Vin与所述PMOS管Md4的栅端相连接。

进一步的，所述电压Vcom的频率为50-60Hz。

本实用新型的有益效果：

1、新的驱动器结构可以输出不为零的低电压。使开关管MP1～MP4导通时工作在饱和区。

2、LDO电源的使用隔离了噪声，同时提高了驱动器输出信号的高电压，有效的关断开关管MP1～MP4。

3、提高了电流泵DAC的输出阻抗，提高了高频动态性能。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本实用新型实施例的一种current steering DAC开关阵列驱动电路的原理图；

图2为现有技术的一种current steering DAC开关阵列驱动电路的原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本实用新型保护的范围。

根据本实用新型的实施例，提供了一种current steering DAC开关阵列驱动电路。

如图1-2所示，根据本实用新型实施例的current steering DAC开关阵列驱动电路，包括驱动器1、驱动器2、驱动器3、驱动器4、驱动电压Vg1、驱动电压Vg2、驱动电压Vg3、驱动电压Vg4、功率开关管MP1、功率开关管MP2、功率开关管MP3、功率开关管MP4、PMOS管Md1、NMOS管Md2、PMOS管Md3、PMOS管Md4、电压源VDD1、电压源VDD2、电压Vcom、输入信号Din和输入信号Vin，所述电压源VDD1经过电流源形成所述电压Vcom，所述电压源VDD1分别与所述功率开关管MP1、所述功率开关管MP2、所述功率开关管MP3、所述功率开关管MP4相连接，所述输入信号Din经过所述驱动器1、所述驱动器2、所述驱动器3、所述驱动器4分别对应形成所述驱动电压Vg1、所述驱动电压Vg2、所述驱动电压Vg3和所述驱动电压Vg4，所述驱动器1与所述功率开关管MP1连接，所述驱动器2与所述功率开关管MP2连接，所述驱动器3与所述功率开关管MP3相连接，所述驱动器4与所述功率开关管MP4相连接，且所述功率开关管MP2漏端和所述功率开关管MP4漏端相连接，所述功率开关管MP1漏端和所述功率开关管MP3漏端相连接。

在一个实施例中，所述PMOS管Md1与电压源VDD2相连接。

在一个实施例中，所述Vg0与所述PMOS管Md3的栅端相连接，所述输入信号Vin与所述PMOS管Md4的栅端相连接。

在一个实施例中，所述电压Vcom的频率为50-60Hz。

另外，在一个实施例中，如图1：新型的驱动电路，第一级反相器将所述输入信号Vin反向生成信号Vg0，其中，Vg0加到第二级电路上面的所述PMOS管Md3的栅端，所述输入信号Vin加到第二级下面的所述PMOS管Md4的栅端。当所述输入信号Vin由低变高，Vg3将由高变低，所述PMOS管Md3导通，所述PMOS管Md4关断，此时输出Vg电压为VLDO。当所述输入信号Vin由高变低，Vg3将由低变高，所述PMOS管Md4逐渐导通，Vg开始降低，随着Vg越来越低，降到一定电压使得所述PMOS管Md4进入亚阈值区，此时所述PMOS管Md4的增益急剧减小，Vg降低变得缓慢。当Vg降到一定电压VL时，所述PMOS管Md4最终进入截至区。此时，Vg不再降低，趋于稳定为VL。新的驱动器结构输出高低电压分别为VLDO和VL。同时避免了原有结构开关PMOS管关不断和工作在线性区的现象。Vg的低电平取决于所述PMOS管Md3和所述PMOS管Md4的尺寸比值。合适的比值可以提供给开关管最合理的驱动电压范围，最大化提高DAC的动态性能。在新的驱动器结构可以输出不为零的低电压，使开关管MP1～MP4导通时工作在饱和区；LDO电源的使用隔离了噪声，同时提高了驱动器输出信号的高电压，有效的关断开关管MP1～MP4。以上提高了电流泵DAC的输出阻抗，提高了高频动态性能。

综上所述，借助于本实用新型的上述技术方案，通过驱动器1、驱动器2、驱动器3、驱动器4、驱动电压Vg1、驱动电压Vg2、驱动电压Vg3、驱动电压Vg4、功率开关管MP1、功率开关管MP2、功率开关管MP3、功率开关管MP4、PMOS管Md1、NMOS管Md2、PMOS管Md3、PMOS管Md4、电压源VDD1、电压源VDD2、电压Vcom、输入信号Din和输入信号Vin，所述电压源VDD1经过电流源形成所述电压Vcom，所述电压源VDD1分别与所述功率开关管MP1、所述功率开关管MP2、所述功率开关管MP3、所述功率开关管MP4相连接，所述输入信号Din经过所述驱动器1、所述驱动器2、所述驱动器3、所述驱动器4分别对应形成所述驱动电压Vg1、所述驱动电压Vg2、所述驱动电压Vg3和所述驱动电压Vg4，所述驱动器1与所述功率开关管MP1连接，所述驱动器2与所述功率开关管MP2连接，所述驱动器3与所述功率开关管MP4相连接，所述驱动器4与所述功率开关管MP5相连接，且所述功率开关管MP2漏端和所述功率开关管MP4漏端相连接，所述功率开关管MP1漏端和所述功率开关管MP3漏端相连接。

本实用新型的有益效果：新的驱动器结构可以输出不为零的低电压。使开关管MP1～MP4导通时工作在饱和区；LDO电源的使用隔离了噪声，同时提高了驱动器输出信号的高电压，有效的关断开关管MP1～MP4；提高了电流泵DAC的输出阻抗，提高了高频动态性能。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种current steering DAC开关阵列驱动电路，其特征在于，包括驱动器1、驱动器2、驱动器3、驱动器4、驱动电压Vg1、驱动电压Vg2、驱动电压Vg3、驱动电压Vg4、功率开关管MP1、功率开关管MP2、功率开关管MP3、功率开关管MP4、PMOS管Md1、NMOS管Md2、PMOS管Md3、PMOS管Md4、电压源VDD1、电压源VDD2、电压Vcom、输入信号Din和输入信号Vin，所述电压源VDD1经过电流源形成所述电压Vcom，所述电压源VDD1分别与所述功率开关管MP1、所述功率开关管MP2、所述功率开关管MP3、所述功率开关管MP4相连接，所述输入信号Din经过所述驱动器1、所述驱动器2、所述驱动器3、所述驱动器4分别对应形成所述驱动电压Vg1、所述驱动电压Vg2、所述驱动电压Vg3和所述驱动电压Vg4，所述驱动器1与所述功率开关管MP1连接，所述驱动器2与所述功率开关管MP2连接，所述驱动器3与所述功率开关管MP3相连接，所述驱动器4与所述功率开关管MP4相连接，且所述功率开关管MP2的漏端和所述功率开关管MP4的漏端相连接，所述功率开关管MP1的漏端和所述功率开关管MP3的漏端相连接；

2.根据权利要求1所述的一种current steering DAC开关阵列驱动电路，其特征在于，所述PMOS管Md1与电压源VDD2相连接。

3.根据权利要求1所述的一种current steering DAC开关阵列驱动电路，其特征在于，所述Vg0与所述PMOS管Md3的栅端相连接，所述输入信号Vin与所述PMOS管Md4的栅端相连接。

4.根据权利要求1所述的一种current steering DAC开关阵列驱动电路，其特征在于，所述电压Vcom的频率为50-60Hz。