CN206259348U - 电子芯片 - Google Patents
电子芯片 Download PDFInfo
- Publication number
- CN206259348U CN206259348U CN201621292971.9U CN201621292971U CN206259348U CN 206259348 U CN206259348 U CN 206259348U CN 201621292971 U CN201621292971 U CN 201621292971U CN 206259348 U CN206259348 U CN 206259348U
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- bar
- insulation wall
- detection
- semiconductor bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 147
- 238000009413 insulation Methods 0.000 claims abstract description 108
- 238000001514 detection method Methods 0.000 claims abstract description 96
- 230000009471 action Effects 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000005513 bias potential Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 4
- 238000012360 testing method Methods 0.000 description 16
- 239000002019 doping agent Substances 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开的实施例提供了一种电子芯片，包括：在第一导电类型的区域上交替连续设置的多个具有第一导电类型的第一半导体条和多个具有第二导电类型的第二半导体条；设置在每个第二半导体条端部的两个检测触点；用于检测每个第二半导体条端部的两个检测触点之间的电阻的电路；在第二半导体条中延伸到电路元件之间的第一深度的绝缘槽；以及贯穿每个第二半导体条的整个宽度延伸到大于第一深度的第二深度的绝缘壁。
Description
技术领域
本公开涉及电子芯片，更为具体地涉及一种防止从芯片的后表面进行攻击的电子芯片。
背景技术
包括机密数据的电子芯片，如银行卡芯片，很可能受到来自盗版者的攻击，目的在于确定芯片的操作并从中提取机密信息。
实用新型内容
本公开的第一方面提供了一种电子芯片，包括：第一导电类型的半导体区域；第一导电类型的多个第一半导体条和第二导电类型的多个第二半导体条，多个第一半导体条和多个第二半导体条交替且连续地设置在半导体区域上，第二半导体条中的每个具有端部；多对检测触点，每对中的检测触点被设置在第二半导体条中的相应一个第二半导体条的端部；一个或多个检测电路，被配置为检测设置在每个第二半导体条的端部的检测触点之间的电阻；绝缘槽，绝缘槽在第二半导体条中延伸下降到第一深度，并限定电子芯片的相应的活动区域；以及绝缘壁，绝缘壁中的每个绝缘壁延伸穿过第二半导体条中的相应一个第二半导体条的整个宽度并下降到第二深度，第二深度大于第一深度。
在某些实施例中，第二深度与第一深度的比值大于1.5。
在某些实施例中，电子芯片包括：一个或多个开关；以及多个偏置触点，多个偏置触点在第二半导体条中的每个上，每个第二半导体条通过一个或多个开关而电耦合到偏置电势端子。
在某些实施例中，每个绝缘壁均具有位于绝缘槽中的对应的一个绝缘槽中的部分。
在某些实施例中，电子芯片进一步包括位于第二半导体条中的第一导电类型的多个掺杂区域，每个绝缘壁均具有下部，下部接触掺杂区域中对应的一个掺杂区域。
在某些实施例中，电子芯片进一步包括分别定位在绝缘壁中的多个导电壁，每个导电壁电耦合到接地端子。
在某些实施例中，绝缘壁中的每个具有在50纳米到150纳米范围的宽度。
在某些实施例中，一个或多个检测电路包括被配置为比较第二半导体条中的两个第二半导体条的电阻以及在两个第二半导体条之间的电阻比值大于阈值时生成报警信号的检测电路。
在某些实施例中，阈值在2到5的范围中。
在某些实施例中，一个或多个检测电路中的检测电路被配置为将电压施加到两个第二半导体条的检测触点上，并将流经两个第二半导体条中的一个半导体条的放大的电流值与流经两个第二半导体条中的另一个半导体条的电流值进行比较。
在某些实施例中，电压在300毫伏到600毫伏的范围中。
本公开的第二方面提供了一种电子芯片，包括：第一导电类型的半导体区域；第一导电类型的多个第一半导体条和第二导电类型的多个第二半导体条，多个第一半导体条和多个第二半导体条交替且连续地设置在半导体区域上；第一检测触点和第二检测触点，接触第二半导体条中的第一第二半导体条；检测电路被配置为检测第一检测触点和第二检测触点之间的第一电阻；绝缘槽，绝缘槽在第二半导体条中的第一第二半导体条中延伸下降到第一深度，并限定电子芯片的相应的活动区域；以及绝缘壁，绝缘壁中的每个绝缘壁延伸穿过第二半导体条中的第一第二半导体条的整个宽度并下降到第二深度，第二深度大于第一深度，绝缘壁中的第一绝缘壁的宽度在在紧邻第二半导体条中的第一第二半导体条的第一半导体条之间延伸。
在某些实施例中，电子芯片包括一个或多个开关；以及多个偏置触点，多个偏置触点在第二半导体条中的第一第二半导体条上，第二半导体条中的第一第二半导体条通过一个或多个开关电耦合到偏置电势端子。
在某些实施例中，每个绝缘壁均具有位于绝缘槽中的对应的一个绝缘槽中的部分。
在某些实施例中，电子芯片进一步包括位于第二半导体条中的第一导电类型的多个掺杂区域，每个绝缘壁均具有下部，下部接触掺杂区域中对应的一个掺杂区域。
在某些实施例中，电子芯片进一步包括分别定位在绝缘壁中的多个导电壁，每个导电壁电耦合到接地端子。
在某些实施例中，电子芯片进一步包括：接触第二半导体条中的第二第二半导体条的第三检测触点和第四检测触点，其中检测电路被配置为检测第三检测触点和第四检测触点之间的第二电阻，比较第一电阻和第二电阻，以及当第一电阻和第二电阻的比值大于阈值时生成报警信号。
本公开的第三方面提供了一种电子芯片，包括：第一导电类型的半导体区域；第一导电类型的多个第一半导体条和第二导电类型的多个第二半导体条，多个第一半导体条和多个第二半导体条交替且连续地设置在半导体区域上；第一检测触点和第二检测触点接触第二半导体条中的第一第二半导体条；检测电路，检测电路被配置为检测第一检测触点和第二检测触点之间的第一电阻；绝缘槽，绝缘槽在第二半导体条中的第一第二半导体条中延伸下降到第一深度，并限定电子芯片的相应的活动区域；第一绝缘壁，第一绝缘壁中的每个绝缘壁延伸穿过第二半导体条中的第一第二半导体条的整个宽度并下降到第二深度，第二深度大于第一深度；以及第二绝缘壁，第二绝缘壁中的每个绝缘壁延伸穿过第二半导体条中的第二第二半导体条的整个宽度并下降到第二深度，定位在第二半导体条中的第一第二半导体条和第二第二半导体条之间的第二半导体条将第一绝缘壁与第二绝缘壁分隔开。
在某些实施例中，电子芯片包括：一个或多个开关；以及多个偏置触点，多个偏置触点在第二半导体条中的第一第二半导体条上，第二半导体条的第一第二半导体条通过一个或多个开关电耦合到偏置电势端子。
在某些实施例中，电子芯片进一步包括：接触第二半导体条中的第二第二半导体条的第三检测触点和第四检测触点，其中检测电路被配置为检测第三检测触点和第四检测触点之间的第二电阻，比较第一电阻和第二电阻，以及当第一电阻与第二电阻的比值大于阈值时生成报警信号。
本公开各个方面所提供的电子芯片提供了一种提高的检测阈值以及简化的检测电路。
上述内容以及以下结合附图将要详细讨论的其他特征和优点的非限制性的具体实施方式。
附图说明
图1A为电子芯片的局部简化俯视图；
图1B为电子芯片的截面图并图示了攻击检测电路的；
图2A为电子芯片的实施例的局部简化俯视图；
图2B为如图2A中所示实施例的截面图并图示了检测电路；
图3为图示了绝缘壁的一个示例的局部简化截面图；
图4为图示了绝缘壁的另一个示例的局部简化横截面图；
图5为图示了绝缘壁的另一个示例的局部简化横截面图；以及
图6示出了连接到两个阱的检测电路的示例。
具体实施方式
由与本实用新型的申请人相同的申请人在2015年9月30日提交的法国专利申请No.15/59292，对应于2016年3月16日提交的美国专利申请No.15/072,209，描述了防止盗版攻击的电子芯片。图1A和图1B示出了与本专利申请的图3A和图3B相关的元素。
图1A为电子芯片1的局部简化俯视图，图1B为沿图1A的平面B-B的截面图并进一步说明了攻击检测电路。
芯片1在例如由硅制成的P型掺杂半导体晶片3的上部包括交替的P型掺杂阱5和N型掺杂阱7，该P型掺杂阱5和N型掺杂阱7的间距小于5微米。阱5和阱7的每个都是条形的，P阱5可以是比半导体芯片3的区域掺杂更重的区域，或者P阱5可以是由N阱7界定的半导体晶片3的部分。
基本的电路元件，即，诸如晶体管、电阻器、电容器或包括P-N结的组件，形成在P阱5的内部和顶部以及N阱7的内部和顶部。例如，MOS晶体管9在图1B的截面图中示意性的示出。基本组件形成在由绝缘槽11环绕的有源区域中。
每个P阱5均被提供有连接到接地GND的偏置触点13。每个N阱7均被提供有通过晶体管T1连接到高电势源VDD的偏置触点15。
每个N阱7在其上表面上在每个端部包括检测触点17。每个N阱7的检测触点17被连接到检测电路19。每个检测电路19在电势VDD和接地GND之间被供电。每个检测电路19接收测试信号TEST并能够提供报警信号A。
在可能发生在芯片启动的测试阶段中，测试信号被芯片依次激活。接收测试信号的检测电路阻断相关联的晶体管T1，并将检测触点17之间的阱的电阻与阈值相比较。当没有攻击时，每个阱都具有比阈值低的电阻，并且没有报警信号被传送。
这里考虑一种情况，例如，盗版者用离子束从芯片的下表面蚀刻出空腔21以执行攻击。空腔21横向尺寸大于5微米。盗版者试图在空腔内安装与位于下表面的组件的触点，并分析芯片的操作。
空腔的存在影响N阱7，该N阱7的电阻增加。对应的检测电路19检测到这样一个电阻的增加，并传送报警信号A。在该信号下，芯片破坏或隐藏机密数据，或者还停止其操作，盗版者无法继续攻击。
虽然使用阱电阻测量的这样检测装置操作令人满意，但是可能期望提高检测阈值和简化检测电路。
在不同附图中相同的元素被指定以相同的附图标记，此外，不同附图并未按比例绘制。为清楚起见，只有对所描述的详细实施例理解有用的元素和步骤被显示和被详细描述。特别地，在俯视图中未示出基本电路组件。
在如下描述中，当提到涉及位置的短语，例如“在……之上”、“在……之下”、“上面的”、“下面的”等，或提到方向类的短语如“竖直”等，都是针对截面视图中的相关元素的方向而言。
在本说明书中，短语“连接”是指两个元件之间的直接电连接，而短语“耦合的”是指两个元件之间的可以是直接连接，也可以是通过一个或多个主动或被动部件的连接，如电阻、电容、电感、二极管和晶体管等。
已经分析了盗版者对如图1A和图1B所示的芯片1类型的芯片的攻击。当盗版者蚀刻攻击空腔时，被损坏的阱的电阻只上升到在空腔靠近绝缘槽或者甚至到达绝缘槽时的电阻阈值之上。现在，芯片1的N阱7的深度可能为1微米到2微米，绝缘槽11从上表面延伸向下到例如小于0.5微米的深度。盗版者通过连续尝试可以蚀刻一个空腔，该空腔延伸穿过阱深的大部分并在距离槽的底部足够长的距离处停止，使得攻击不会被检测到。这就存在盗版者仍能够通过该空腔获取他/她觊觎的信息的风险。该检测电路应当被提供以避免这种风险，尤其采用阈值电阻的精确调节，这就引起实际的实施问题。
因此希望获得防护水平高于图1A和图1B所示芯片的电子芯片。
图2A为防止攻击的电子芯片30的一个实施例的局部简化俯视图；图2B是为如图2A所示电子芯片的截面图并且进一步图示了攻击检测电路。
芯片30包括如图1A和图1B所示的芯片1的元件，即：
-在半导体槽3的上部中交替设置的条形P型掺杂阱5和N型掺杂阱7；
-绝缘槽11，将电路元件如晶体管9分隔；
-偏置触点13和15，位于相应的阱5和阱7上，触点15通过晶体管T1连接到电势源VDD；
-检测触点17，在N阱7的端部；以及
-对于每个N阱7的检测电路19，当该阱的检测触点17之间的阱的电阻大于阈值电阻时，能够生成一个报警信号A。
芯片30进一步包括绝缘壁32，该绝缘壁32在N阱7中反向延伸，从阱的上部向下延伸到大于槽深的深度。例如，绝缘壁的深度大于槽深的1.5倍。绝缘壁的深度可能为0.6微米的数量级，例如，在0.5微米到0.7微米的范围内，N阱7的部分34位于绝缘壁的下面。绝缘壁32中的每一个沿垂直于条的方向延伸穿过该条的整个宽度。
芯片30的操作与针对图1A和图1B所描述的芯片1的操作类似。事实上，N阱7的部分34在检测触点17之间提供该阱的电连通。在没有通过钻入后表面的攻击的情况下，所有N阱7具有相同的电阻值，称为标准值。
在盗版者钻了空腔21的情况下，一旦该空腔达到位于绝缘壁32之下的N阱7的部分34，该N阱7的电阻增加。一旦该空腔21达到绝缘壁32的底部，则该电阻变得无限大。
为了使该攻击不被检测到，盗版者会在空腔达到绝缘壁的底部之前停止蚀刻，即远离槽的底部。N阱的大部分于是保持在基本元件和空腔之间。由此，盗版者不再可能标识与空腔相对设置的各个独立元件的作用。
因此，比槽更深的绝缘壁的出现能够特别前摄性地应对攻击，从而提供一个特别高水平的对抗盗版者攻击的防护。
当相邻阱之间的距离小于空腔21的横向尺寸时，这样一个特别高的防护水平对于布置在同一个N阱7的两个相邻的绝缘壁之间的电路元件是可以确保的。例如，相邻绝缘壁被分隔开小于5微米的距离，绝缘壁32可以沿每个N阱7分布，或者只提供在包括特别需要被保护的电路元件的阱部分。
例如，绝缘壁可能沿大于条宽的长度延伸，也可能延伸通过多个P阱5和N阱7。
图3为与图2A和图2B不同比例的局部简化截面图，示出了N阱7中的绝缘壁40的示例。绝缘壁40延伸穿过绝缘槽11。绝缘壁40包括例如由多晶硅制成的导电壁42，通过例如由氧化硅制成的绝缘壁44与n阱7隔离。
由于绝缘壁的位置在绝缘槽11中，该绝缘壁不占用供电路使用的空间。从而，可以在不增加芯片表面区域的情况下获得特别高水平的盗版者攻击防护。
另外，绝缘壁40的提供一般不会增加制造步骤，该绝缘壁40的结构类似于在电子芯片中出于其他目的而经常被提供的绝缘壁的结构。
例如，壁宽的范围为50纳米到150纳米。例如，绝缘壁40的氧化硅壁的厚度的范围为5纳米到20纳米。
图4为位于N阱7中的绝缘壁50的另一个示例的局部简化截面图。绝缘壁50包括导电壁42，其通过壁44与N阱7绝缘。例如，该导电壁连接到接地GND。
绝缘壁50因此在接地和N阱7之间形成电容元件。除了攻击防护，这样一个电容元件的出现通过稳定N阱7的电势而改善了芯片操作。
图5为图示出绝缘壁60的另一实施例的局部简化截面图。
通过一种方法获得图5的结构，该方法包括对半导体晶片3的上层部分进行N型掺杂以形成区域62的步骤，随后还包括形成与图4的绝缘壁50的结构类似的结构64的步骤，随后还包括以条的形式形成P型掺杂阱5A的步骤。P阱5A在其端部与检测触点(未显示)配合，并且P阱5A的电阻由攻击检测电路测量。
获得的绝缘壁60包括一个位于结构64之下并与其接触的N型掺杂区域66。掺杂区域66延伸穿过阱5A的宽度，并与置于P阱5A的每一侧的两个N型掺杂阱(未在截面平面显示)接触。
在操作中，区域66被带到施加到N阱的高电势水平。没有电流能够在位于区域66任一侧的P阱5A之间的部分流过区域66
仅作为示例，图6示出了连接到两个相似的N型掺杂阱7和7’的检测电路80的示例。每个阱7和7’均显示在简化的俯视图中。阱7具有检测触点17A和17B，阱7’具有检测触点17A’和17B’。触点17A和17A’一起连接到电势源VDD。在电势VDD和接地GND之间被供电的检测电路80可以接收测试信号TEST和控制信号CTRL，并且还可以生成报警信号A。
检测电路80包括两个电阻测量电路82A和82B，每个电阻测量电路旨在施加在条7和7’的检测触点之间的经调节的电势差VDD-VR，以及提供电流IA和IB，该电流IA和IB为电流的镜像(image)，之后流过条。电流镜86被提供用以比较电流IA和IB从而提供报警信号。
每个测量电路82A和82B均包括：
-电压调节器88，用于调节节点90的电势VR；
-开关92A和92B，用于根据由检测电路80接收到的控制信号CTRL而施加节点90的电势；以及
-电流镜94A和94B，该电流镜94A和94B能够从源自从条的电流提供电流IA和IB，该电流流过电压调节器88。
每个电压调节器88均包括P沟道MOS型晶体管PM1，该晶体管PM1的源极S1耦合到节点90，漏极D1耦合到节点96。晶体管PM1的栅极耦合到逆变器97的输出，逆变器97的输入耦合到节点90。经调节的电势VR等于逆变器97的阈值电势。
每个开关92A和92B均包括两个P沟道MOS型晶体管PM2和PM3，该PM2和PM3的漏极D2和D3连接到节点90。晶体管PM2由信号CTRL控制。晶体管PM3的栅极耦合到接收信号CTRL的逆变器99的输出节点98。
电路92A的晶体管PM2的源极S2和电路92B的晶体管PM3的源极S3连接到检测触点17B。电路92B的源极S2和电路92A的源极S3连接到检测触点17B’。
每个电流镜94A和94B均包括N型MOS晶体管NM4和NM5，该NM4和NM5的栅极耦合到节点96。晶体管NM4和NM5的源极S4和S5通过开关100耦合到接地GND。晶体管NM4的漏极D4耦合到节点96。晶体管NM5的漏极D5连接到测量电路82A和82B的输出节点102A和102B。
电流镜86的输入支路连接到电路82A的输出102A，输出支路连接到电路82B的输出102B。电流镜96包括P沟道MOS型晶体管PM6和PM7，该PM6和PM7的栅极耦合到节点102，源极S6和S7耦合到电势源VDD。晶体管PM6的漏极D6耦合到节点102A，晶体管PM7的漏极D7耦合到节点102B。
节点102B还通过由接收信号TEST的逆变器106的输出控制的开关104耦合到接地。报警信号A对应于节点102B的电势水平。
在测试阶段期间，当测试信号TEST被激活时，控制信号CTRL接连地被带到高电平，然后到低电平。
当控制信号CTRL为高电平时，测量电路82A将电势VR施加到检测触点17B’。电流17’流过条7’以及流过镜94A的输入支路。串联连接的电流镜94A和86被提供以向节点102B注入电流，该电流强度等于电流17’的电流强度。进一步地，测量电路82B将电势VR施加到检测触点17B。电流17流过条7以及流过镜94B的输入支路。电流镜94B被提供用于将电流17放大因子K，并从节点102B吸收放大后的电流K*17。
在攻击的情况下，当阱7的电阻与阱7’的电阻比值大于放大因子K时，注入到节点102B的电流17’的电流强度大于从节点102B吸收的电流K*17。节点102B的电势增加并在高电平处饱和。因此，报警信号A被传送。
当没有攻击时，电阻相等，并且电流17和17’相等。节点102B的电势下降并在低电平处饱和。
当测试信号TEST活动且信号CTRL处于低电平时，操作与如上所述类似，阱7和7’的检测节点17B和17B’的作用通过开关而被反置。当阱7’的电阻与阱7的电阻的比值大于放大因子K时传送报警信号A。
因此检测电路能够在测试阶段期间连续地检测在阱7和7’中的一个或另一个上的攻击。
当不存在测试信号TEST时，开关104导通，且没有报警信号被传送。
例如，放大因子K的范围为2到5。例如，逆变器97的阈值电压VR的范围为300毫伏到600毫伏。
描述了特定实施例，本领域技术人员将会对此进行多种变更、修改和改进。尤其地，虽然偏置触点15通过MOS型晶体管而耦合到电势源VDD，但偏置触点15可以通过其他任何适当类型的开关与电势源VDD耦合，例如，双极型晶体管。
此外，在对应于以上所描述实施例的其他可能实施例中，可以交换N和P的导电类型，还可以交换MOS晶体管的沟道类型，以及交换低GND和高VDD的电势值。
尽管已经描述了检测电路的具体的实施例，任何阱电阻检测电路都可以被使用，特别地，先前所描述的专利申请中提到的类型的任何检测电路可以被使用。
这些变更、修改和改进旨在作为本公开的一部分，并且旨在属于本公开的精神和范围内。因此，前述说明仅为示例性的而并非旨在限制。上述多种实施例可以结合以提供更进一步的实施例。在以上详细描述的实施例的启示下，可以对实施例进行这些以及其他一些改变。一般来说，在随附的权利要求书中，使用的术语不应被解释为将权利要求限制到本说明书和权利要求书公开的具体实施方式，而是应认为包括了与权利要求书等价的全部可能的实施方式。因此，权利要求不受到公开内容的限制。
Claims (20)
1.一种电子芯片，其特征在于，包括：
第一导电类型的半导体区域；
第一导电类型的多个第一半导体条和第二导电类型的多个第二半导体条，所述多个第一半导体条和所述多个第二半导体条交替且连续地设置在所述半导体区域上，所述第二半导体条中的每个具有端部；
多对检测触点，每对中的所述检测触点被设置在所述第二半导体条中的相应一个第二半导体条的端部；
一个或多个检测电路，被配置为检测设置在每个第二半导体条的所述端部的所述检测触点之间的电阻；
绝缘槽，所述绝缘槽在所述第二半导体条中延伸下降到第一深度，并限定所述电子芯片的相应的活动区域；以及
绝缘壁，所述绝缘壁中的每个绝缘壁延伸穿过所述第二半导体条中的相应一个第二半导体条的整个宽度并下降到第二深度，所述第二深度大于所述第一深度。
2.根据权利要求1所述的电子芯片，其特征在于，第二深度与第一深度的比值大于1.5。
3.根据权利要求1所述的电子芯片，其特征在于，包括：
一个或多个开关；以及
多个偏置触点，所述多个偏置触点在所述第二半导体条中的每个上，每个第二半导体条通过所述一个或多个开关而电耦合到偏置电势端子。
4.根据权利要求1所述的电子芯片，其特征在于，每个绝缘壁均具有位于所述绝缘槽中的对应的一个绝缘槽中的部分。
5.根据权利要求1所述的电子芯片，其特征在于，进一步包括位于所述第二半导体条中的所述第一导电类型的多个掺杂区域，每个绝缘壁均具有下部，所述下部接触所述掺杂区域中对应的一个掺杂区域。
6.根据权利要求5所述的电子芯片，其特征在于，进一步包括分别定位在所述绝缘壁中的多个导电壁，每个导电壁电耦合到接地端子。
7.根据权利要求1所述的电子芯片，其特征在于，所述绝缘壁中的每个具有在50纳米到150纳米范围的宽度。
8.根据权利要求1所述的电子芯片，其特征在于，所述一个或多个检测电路包括被配置为比较所述第二半导体条中的两个第二半导体条的电阻以及在所述两个第二半导体条之间的电阻比值大于阈值时生成报警信号的检测电路。
9.根据权利要求8所述的电子芯片，其特征在于，所述阈值在2到5的范围中。
10.根据权利要求8所述的电子芯片，其特征在于，所述一个或多个检测电路中的所述检测电路被配置为将电压施加到所述两个第二半导体条的所述检测触点上，并将流经所述两个第二半导体条中的一个半导体条的放大的电流值与流经所述两个第二半导体条中的另一个半导体条的电流值进行比较。
11.根据权利要求10所述的电子芯片，其特征在于，所述电压在300毫伏到600毫伏的范围中。
12.一种电子芯片，其特征在于，包括：
第一导电类型的半导体区域；
第一导电类型的多个第一半导体条和第二导电类型的多个第二半导体条，所述多个第一半导体条和所述多个第二半导体条交替且连续地设置在所述半导体区域上；
第一检测触点和第二检测触点，接触所述第二半导体条中的第一第二半导体条；
检测电路被配置为检测所述第一检测触点和所述第二检测触点之间的第一电阻；
绝缘槽，所述绝缘槽在所述第二半导体条中的所述第一第二半导体条中延伸下降到第一深度，并限定所述电子芯片的相应的活动区域；以及
绝缘壁，所述绝缘壁中的每个绝缘壁延伸穿过所述第二半导体条中的所述第一第二半导体条的整个宽度并下降到第二深度，所述第二深度大于所述第一深度，所述绝缘壁中的第一绝缘壁的宽度在在紧邻所述第二半导体条中的所述第一第二半导体条的所述第一半导体条之间延伸。
13.根据权利要求12所述的电子芯片，其特征在于，包括
一个或多个开关；以及
多个偏置触点，所述多个偏置触点在所述第二半导体条中的所述第一第二半导体条上，所述第二半导体条中的所述第一第二半导体条通过所述一个或多个开关电耦合到偏置电势端子。
14.根据权利要求12所述的电子芯片，其特征在于，每个绝缘壁均具有位于所述绝缘槽中的对应的一个绝缘槽中的部分。
15.根据权利要求12所述的电子芯片，其特征在于，进一步包括位于所述第二半导体条中的所述第一导电类型的多个掺杂区域，每个绝缘壁均具有下部，所述下部接触所述掺杂区域中对应的一个掺杂区域。
16.根据权利要求15所述的电子芯片，其特征在于，进一步包括分别定位在所述绝缘壁中的多个导电壁，每个导电壁电耦合到接地端子。
17.根据权利要求12所述的电子芯片，其特征在于，进一步包括：
接触所述第二半导体条中的第二第二半导体条的第三检测触点和第四检测触点，其中所述检测电路被配置为检测所述第三检测触点和所述第四检测触点之间的第二电阻，比较所述第一电阻和所述第二电阻，以及当所述第一电阻和所述第二电阻的比值大于阈值时生成报警信号。
18.一种电子芯片，其特征在于，包括：
第一导电类型的半导体区域；
第一导电类型的多个第一半导体条和第二导电类型的多个第二半导体条，所述多个第一半导体条和所述多个第二半导体条交替且连续地设置在所述半导体区域上；
第一检测触点和第二检测触点接触所述第二半导体条中的第一第二半导体条；
检测电路，所述检测电路被配置为检测所述第一检测触点和所述第二检测触点之间的第一电阻；
绝缘槽，所述绝缘槽在所述第二半导体条中的第一第二半导体条中延伸下降到第一深度，并限定所述电子芯片的相应的活动区域；
第一绝缘壁，所述第一绝缘壁中的每个绝缘壁延伸穿过所述第二半导体条中的第一第二半导体条的整个宽度并下降到第二深度，所述第二深度大于所述第一深度；以及
第二绝缘壁，所述第二绝缘壁中的每个绝缘壁延伸穿过所述第二半导体条中的第二第二半导体条的整个宽度并下降到所述第二深度，定位在所述第二半导体条中的所述第一第二半导体条和所述第二第二半导体条之间的第二半导体条将所述第一绝缘壁与所述第二绝缘壁分隔开。
19.根据权利要求18所述的电子芯片，其特征在于，包括：
一个或多个开关；以及
多个偏置触点，所述多个偏置触点在所述第二半导体条中的第一第二半导体条上，所述第二半导体条的所述第一第二半导体条通过所述一个或多个开关电耦合到偏置电势端子。
20.根据权利要求18所述的电子芯片，其特征在于，进一步包括：
接触所述第二半导体条中的第二第二半导体条的第三检测触点和第四检测触点，其中所述检测电路被配置为检测所述第三检测触点和所述第四检测触点之间的第二电阻，比较所述第一电阻和所述第二电阻，以及当所述第一电阻与所述第二电阻的比值大于阈值时生成报警信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1653456A FR3050317A1 (fr) | 2016-04-19 | 2016-04-19 | Puce electronique |
| FR1653456 | 2016-04-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206259348U true CN206259348U (zh) | 2017-06-16 |
Family
ID=56855540
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611073902.3A Active CN107305882B (zh) | 2016-04-19 | 2016-11-29 | 电子芯片 |
| CN201621292971.9U Withdrawn - After Issue CN206259348U (zh) | 2016-04-19 | 2016-11-29 | 电子芯片 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611073902.3A Active CN107305882B (zh) | 2016-04-19 | 2016-11-29 | 电子芯片 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9837364B2 (zh) |
| EP (1) | EP3236496B1 (zh) |
| CN (2) | CN107305882B (zh) |
| FR (1) | FR3050317A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107305882A (zh) * | 2016-04-19 | 2017-10-31 | 意法半导体(鲁塞)公司 | 电子芯片 |
| FR3071100A1 (fr) * | 2017-09-13 | 2019-03-15 | Stmicroelectronics (Rousset) Sas | Procede de detection d'un amincissement d'un substrat de circuit integre par sa face arriere, et circuit integre correspondant |
| FR3072211A1 (fr) * | 2017-10-11 | 2019-04-12 | Stmicroelectronics (Rousset) Sas | Procede de detection d'une injection de fautes et d'un amincissement du substrat dans un circuit integre, et circuit integre associe |
| CN109683006A (zh) * | 2017-10-19 | 2019-04-26 | 瑞萨电子株式会社 | 半导体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB201607589D0 (en) * | 2016-04-29 | 2016-06-15 | Nagravision Sa | Integrated circuit device |
| FR3062952B1 (fr) | 2017-02-13 | 2019-03-29 | Stmicroelectronics (Crolles 2) Sas | Condensateur de decouplage |
| EP3593380A1 (fr) * | 2017-03-09 | 2020-01-15 | STMicroelectronics (Rousset) SAS | Puce electronique |
| FR3081240B1 (fr) | 2018-05-15 | 2021-08-06 | St Microelectronics Rousset | Puce electronique |
| FR3083919A1 (fr) * | 2018-07-13 | 2020-01-17 | Stmicroelectronics (Rousset) Sas | Puce electronique protegee |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1224372A (en) | 1967-03-10 | 1971-03-10 | Polaroid Corp | Photographic film unit |
| US5448083A (en) * | 1991-08-08 | 1995-09-05 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
| JP3413569B2 (ja) * | 1998-09-16 | 2003-06-03 | 株式会社日立製作所 | 絶縁ゲート型半導体装置およびその製造方法 |
| JP5142742B2 (ja) * | 2007-02-16 | 2013-02-13 | 株式会社デンソー | 圧力センサおよびその製造方法 |
| US8657191B2 (en) * | 2007-10-18 | 2014-02-25 | Nxp B.V. | Magnetic detection of back-side layer |
| US7871882B2 (en) * | 2008-12-20 | 2011-01-18 | Power Integrations, Inc. | Method of fabricating a deep trench insulated gate bipolar transistor |
| FR2976721B1 (fr) * | 2011-06-17 | 2013-06-21 | St Microelectronics Rousset | Dispositif de detection d'une attaque dans une puce de circuit integre |
| FR2986356B1 (fr) | 2012-01-27 | 2014-02-28 | St Microelectronics Rousset | Dispositif de protection d'un circuit integre contre des attaques en face arriere |
| FR2998419B1 (fr) * | 2012-11-21 | 2015-01-16 | St Microelectronics Rousset | Protection d'un circuit integre contre des attaques |
| JP6300316B2 (ja) * | 2013-07-10 | 2018-03-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9965652B2 (en) * | 2014-08-06 | 2018-05-08 | Maxim Integrated Products, Inc. | Detecting and thwarting backside attacks on secured systems |
| KR20160090582A (ko) * | 2015-01-22 | 2016-08-01 | 삼성전자주식회사 | 스마트 카드 및 상기 스마트 카드의 제조 방법 |
| FR3041814A1 (fr) | 2015-09-30 | 2017-03-31 | Stmicroelectronics Rousset | Circuit integre securise |
| FR3042891B1 (fr) * | 2015-10-22 | 2018-03-23 | Stmicroelectronics (Rousset) Sas | Puce electronique securisee |
| FR3050317A1 (fr) * | 2016-04-19 | 2017-10-20 | Stmicroelectronics Rousset | Puce electronique |
-
2016
- 2016-04-19 FR FR1653456A patent/FR3050317A1/fr active Pending
- 2016-11-10 US US15/348,735 patent/US9837364B2/en active Active
- 2016-11-14 EP EP16198719.3A patent/EP3236496B1/fr active Active
- 2016-11-29 CN CN201611073902.3A patent/CN107305882B/zh active Active
- 2016-11-29 CN CN201621292971.9U patent/CN206259348U/zh not_active Withdrawn - After Issue
-
2017
- 2017-10-20 US US15/789,362 patent/US10079215B2/en active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107305882A (zh) * | 2016-04-19 | 2017-10-31 | 意法半导体(鲁塞)公司 | 电子芯片 |
| CN107305882B (zh) * | 2016-04-19 | 2019-08-06 | 意法半导体(鲁塞)公司 | 电子芯片 |
| FR3071100A1 (fr) * | 2017-09-13 | 2019-03-15 | Stmicroelectronics (Rousset) Sas | Procede de detection d'un amincissement d'un substrat de circuit integre par sa face arriere, et circuit integre correspondant |
| US10453808B2 (en) | 2017-09-13 | 2019-10-22 | Stmicroelectronics (Rousset) Sas | Method for detecting thinning of an integrated circuit substrate via its rear face, and corresponding integrated circuit |
| FR3072211A1 (fr) * | 2017-10-11 | 2019-04-12 | Stmicroelectronics (Rousset) Sas | Procede de detection d'une injection de fautes et d'un amincissement du substrat dans un circuit integre, et circuit integre associe |
| US10892234B2 (en) | 2017-10-11 | 2021-01-12 | Stmicroelectronics (Rousset) Sas | Method for detecting a differential fault analysis attack and a thinning of the substrate in an integrated circuit, and associated integrated circuit |
| US11942440B2 (en) | 2017-10-11 | 2024-03-26 | Stmicroelectronics (Rousset) Sas | Method for detecting a differential fault analysis attack and a thinning of the substrate in an integrated circuit, and associated integrated circuit |
| CN109683006A (zh) * | 2017-10-19 | 2019-04-26 | 瑞萨电子株式会社 | 半导体装置 |
| CN109683006B (zh) * | 2017-10-19 | 2022-10-28 | 瑞萨电子株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3236496A1 (fr) | 2017-10-25 |
| CN107305882A (zh) | 2017-10-31 |
| US9837364B2 (en) | 2017-12-05 |
| US20180040574A1 (en) | 2018-02-08 |
| CN107305882B (zh) | 2019-08-06 |
| US10079215B2 (en) | 2018-09-18 |
| US20170301635A1 (en) | 2017-10-19 |
| EP3236496B1 (fr) | 2020-12-30 |
| FR3050317A1 (fr) | 2017-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206259348U (zh) | 电子芯片 | |
| CN105609541B (zh) | 用于收发器接口过压钳位的装置和方法 | |
| US7842568B2 (en) | Lateral power semiconductor device for high frequency power conversion system, has isolation layer formed over substrate for reducing minority carrier storage in substrate | |
| CN103872046B (zh) | 形成esd器件及其结构的方法 | |
| CN104157644A (zh) | 一种功率晶体管、功率晶体管电路以及其操作方法 | |
| US9018705B2 (en) | ESD transistor | |
| CN107086247A (zh) | 包括温度传感器的半导体装置及其制造方法和电路 | |
| US9343381B2 (en) | Semiconductor component with integrated crack sensor and method for detecting a crack in a semiconductor component | |
| CN102208439B (zh) | 半导体装置及其制造方法 | |
| CN106611209A (zh) | 安全电子芯片 | |
| US9443841B2 (en) | Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise | |
| CN104091828B (zh) | 一种半导体器件及用于制作高雪崩能量ldmos器件的方法 | |
| CN109103178A (zh) | 静电放电装置 | |
| CN109659279B (zh) | 用于检测集成电路中的差分故障分析攻击和对衬底的减薄的方法以及相关集成电路 | |
| CN207637805U (zh) | 竖直沟道半导体器件 | |
| CN103996704B (zh) | 一种具有精确检测功能的igbt及其制造方法 | |
| CN108470731A (zh) | 半导体装置 | |
| CN108807366A (zh) | 具有集成电流传感器的功率mos器件及其制造方法 | |
| CN102543957B (zh) | Soi体接触mos晶体管的测试结构及测试方法 | |
| TW201027712A (en) | CMOS latch-up immunity | |
| CN106972014A (zh) | 一种防电源反接防双向浪涌器件及其制造方法 | |
| CN105977297A (zh) | 半导体装置 | |
| JP6528594B2 (ja) | 半導体装置 | |
| CN108604599A (zh) | 半导体装置 | |
| CN108417536B (zh) | 半导体结构及其形成方法、工作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20170616 Effective date of abandoning: 20190806 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20170616 Effective date of abandoning: 20190806 |