FR3071100A1 - Procede de detection d'un amincissement d'un substrat de circuit integre par sa face arriere, et circuit integre correspondant - Google Patents
Procede de detection d'un amincissement d'un substrat de circuit integre par sa face arriere, et circuit integre correspondant Download PDFInfo
- Publication number
- FR3071100A1 FR3071100A1 FR1758480A FR1758480A FR3071100A1 FR 3071100 A1 FR3071100 A1 FR 3071100A1 FR 1758480 A FR1758480 A FR 1758480A FR 1758480 A FR1758480 A FR 1758480A FR 3071100 A1 FR3071100 A1 FR 3071100A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- box
- junction
- integrated circuit
- thinning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000001514 detection method Methods 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 13
- 230000010287 polarization Effects 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 8
- 238000010292 electrical insulation Methods 0.000 claims description 3
- 230000009849 deactivation Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000015654 memory Effects 0.000 description 7
- 238000010884 ion-beam technique Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 241000080590 Niso Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Circuit électronique intégré, comportant un substrat semi-conducteur (S) dans lequel est réalisé un premier caisson semi-conducteur (C1) d'un premier type de conductivité, le circuit intégré comportant en outre un dispositif (DIS) de détection d'un amincissement du substrat par sa face arrière comprenant une jonction PN (J), le dispositif étant configuré pour détecter un amincissement du substrat en comparant la valeur d'un courant circulant au travers de la jonction (J) à une valeur seuil.
Description
Procédé de détection d’un amincissement d’un substrat de circuit intégré par sa face arrière, et circuit intégré correspondant.
Des modes de mise en œuvre et de réalisation de l’invention concernent les circuits intégrés, et plus particulièrement la détection d’un éventuel amincissement du substrat d’un circuit intégré depuis sa face arrière.
Les circuits intégrés, en particulier ceux équipés de mémoires contenant des informations sensibles, doivent être autant que possible protégés contre des attaques, en particulier celles destinées à découvrir des données stockées dans des cellules mémoires du circuit intégré.
Une attaque possible peut être effectuée par un faisceau d’ions focalisés (FIB, « Focus Ion Beam » selon l’acronyme anglo-saxon bien connu de l’homme du métier), par exemple au moyen d’un faisceau laser.
L’efficacité d’une telle attaque augmente lorsque le substrat du circuit intégré est aminci par l’attaquant, depuis sa face arrière, de façon à se rapprocher le plus possible des composants du circuit intégré réalisés au niveau de la face avant du circuit intégré.
Il existe des moyens de détection d’un amincissement du substrat permettant de protéger les circuits intégrés contre ce type d’attaque.
Selon un mode de mise en œuvre et de réalisation, il est par conséquent proposé un circuit intégré comportant un dispositif configuré pour mettre en œuvre un procédé de détection d’un éventuel amincissement du substrat d’un circuit intégré depuis sa face arrière, qui soit simple à mettre en œuvre et particulièrement compact en termes d’encombrement surfacique.
Selon un aspect, il est proposé un procédé de détection d’un amincissement éventuel d’un substrat semi-conducteur d’un circuit intégré depuis sa face arrière, le substrat comprenant un premier caisson semi-conducteur isolé du reste du substrat par au moins une jonction PN délimitant le fond du premier caisson.
Le procédé selon cet aspect comprend une polarisation de la jonction correspondant à un état passant de la jonction, une comparaison d’un courant circulant au travers de la jonction avec une valeur seuil et une génération d’un signal de contrôle ayant une première valeur correspondant à une détection d’un non amincissement du substrat si la valeur dudit courant est supérieure à la valeur seuil, et ayant une deuxième valeur correspondant à une détection d’un amincissement du substrat si la valeur du courant est inférieure à la valeur seuil.
Après une détection d’un non amincissement du substrat, le procédé peut comprendre une désactivation de la polarisation et de la comparaison de la valeur dudit courant à ladite valeur seuil.
Selon un autre aspect, il est proposé un circuit intégré comportant un substrat semi-conducteur ayant une face arrière et un dispositif de détection d’un amincissement du substrat par sa face arrière comportant un premier caisson semi-conducteur électriquement isolé du reste du substrat par une jonction PN délimitant le fond du premier caisson et par une région d’isolation, le dispositif comportant en outre
- des moyens de polarisation configurés pour, dans une première configuration, appliquer une polarisation sur la jonction correspondant à un état passant de cette jonction, et
- des moyens de comparaison couplés à ladite jonction et configurés pour comparer un courant traversant ladite jonction avec une valeur seuil et pour générer un signal de contrôle ayant une première valeur correspondant à une détection d’un non amincissement du substrat si la valeur dudit courant est supérieure à la valeur seuil, et ayant une deuxième valeur correspondant à une détection d’un amincissement du substrat si la valeur du courant est inférieure à la valeur seuil.
Ainsi, l’utilisation de la jonction PN formée par le caisson et le reste du substrat permet la réalisation d’un dispositif de détection par des moyens simples.
Selon un mode de réalisation, les moyens de comparaison sont activés dans la première configuration et le dispositif de détection possède une deuxième configuration dans laquelle les moyens de comparaison sont désactivés, et le circuit intégré comprend en outre des moyens de commande configurés pour placer initialement le dispositif de détection dans sa première configuration et pour faire passer le dispositif de sa première configuration à sa deuxième configuration après une détection d’un non amincissement du substrat.
La région d’isolation peut comporter
- une tranchée isolante délimitant les bords du premier caisson et s’étendant dans le substrat depuis une face avant du substrat jusqu’à une distance du fond du premier caisson,
- une tranchée d’isolation additionnelle s’étendant au travers de la tranchée isolante, depuis la face avant du substrat au moins jusqu’à la jonction PN de façon à assurer une continuité d’isolation électrique entre la tranchée isolante et le fond du premier caisson.
Le circuit intégré peut en outre comporter un deuxième caisson semi-conducteur réalisé à côté du premier caisson semi-conducteur, une première zone de contact étant réalisée dans le premier caisson au niveau de la face avant, et une deuxième zone de contact étant réalisée dans le deuxième caisson au niveau de la face avant, les moyens de polarisation étant configurés pour appliquer une polarisation sur la jonction en appliquant une différence de potentiel entre la première zone de contact et la deuxième zone de contact.
Ainsi, chaque caisson permet une prise de contact simple afin de polariser la jonction PN.
En outre, le premier caisson et le deuxième caisson peuvent présenter chacun une surface d’environ 0,25 micromètres carrés au niveau de la face avant, et le deuxième caisson est séparé d’au moins 0,8 micromètre des autres caissons du circuit intégré.
Ainsi, la polarisation de chacun des caissons ne perturbe pas le fonctionnement des autres composants du circuit intégré.
Selon un mode de réalisation, le substrat a un premier type de conductivité, le premier caisson est d’un deuxième type de conductivité, le deuxième caisson est du premier type de conductivité et est électriquement couplé au reste du substrat, et la jonction PN comporte la jonction entre le premier caisson et le reste du substrat.
Selon un mode de réalisation, le substrat a un premier type de conductivité, le premier caisson est du premier type de conductivité, le deuxième caisson est du deuxième type de conductivité, le circuit comportant en outre une couche semi-conductrice enterrée du deuxième type de conductivité réalisée sous le premier caisson semiconducteur et sous le deuxième caisson semi-conducteur, la jonction PN comportant la jonction entre le premier caisson et la couche semiconductrice enterrée.
Selon un autre aspect, il est proposé un système comprenant un circuit intégré tel que décrit précédemment, le système pouvant être une carte à puce.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation de l’invention, nullement limitatifs, et des dessins annexés sur lesquels
- les figures 1 à 5 illustrent des modes de mise en œuvre et de réalisation de l’invention.
Sur la figure 1, dont la figure 2 est une vue en coupe selon la ligne de coupe II-II, la référence CI désigne un circuit intégré ayant un substrat semi-conducteur S d’un premier type de conductivité, par exemple ici un substrat d’une conductivité de type P.
Le substrat comporte par exemple une pluralité de caissons semi-conducteur C dont certains au moins comprennent des composants, par exemple des transistors, pouvant former des cellules mémoires et des circuits de chiffrement.
Afin de protéger les données mémorisées dans les cellules mémoires, le circuit intégré comprend plusieurs dispositifs de détection d’un amincissement du substrat par sa face arrière Fr, dont un seul dispositif est représenté sur la figure 1 à des fins de simplification.
Le dispositif DIS a une première configuration dans laquelle il est configuré pour réaliser une détection d’un éventuel amincissement du substrat S par sa face arrière Fr, et une deuxième configuration dans laquelle il ne réalise pas de détection, et est donc désactivé.
Le dispositif DIS comporte un premier caisson semi-conducteur Cl d’un deuxième type de conductivité, ici une conductivité de type N, et un deuxième caisson semi-conducteur C2 du premier type de conductivité, ici P, tous les deux dépourvus de composants.
Le premier caisson Cl et le deuxième caisson C2 sont délimités par une tranchée isolante 1, par exemple du type tranchée peu profonde (STI : « Shallow Trench Isolation », en langue anglaise) qui délimite les bords des deux caissons selon une forme rectangulaire, et qui s’étend depuis la face avant Fv du substrat jusqu’à une profondeur inférieure à la profondeur du premier caisson Cl.
Le premier caisson Cl est en outre isolé du reste du substrat S par la jonction PN J qu’il forme avec le reste du substrat, et qui délimite ici le fond du premier caisson Cl, et par une région isolante comprenant la tranchée isolante 1 et une tranchée d’isolation additionnelle 2 réalisée en périphérie du premier caisson Cl. La tranchée d’isolation additionnelle 2 s’étend au travers de la tranchée isolante 1, depuis la face avant du substrat jusqu’à dépasser la jonction PN J, de façon à assurer une continuité d’isolation électrique entre la tranchée isolante 1 et la jonction PN J.
Ainsi, la tranchée d’isolation additionnelle 2 et la tranchée isolante 1 délimitent et isolent les bords du premier caisson Cl, et permettent d’éviter la formation d’une jonction PN sur les bords du premier caisson Cl.
Dans ce premier mode de réalisation, le fond du deuxième caisson C2 est ouvert sur le reste du substrat S, et est donc électriquement couplé à celui-ci.
La tranchée d’isolation additionnelle 2 comporte ici une paroi isolante 21, par exemple en oxyde de silicium, et est remplie d’un matériau semi-conducteur 20, par exemple ici du polysilicium.
La tranchée d’isolation additionnelle 2 a donc ici l’aspect d’une électrode verticale isolée, et bien qu’elle ne soit pas utilisée en tant que telle, la réalisation de cette électrode est particulièrement avantageuse du point de vue du procédé de fabrication.
En effet, le circuit intégré CI comportant des cellules mémoires, des électrodes verticales isolées utilisées en tant que telles sont réalisées dans le circuit intégré CI, par exemple dans l’un des caissons C, et permettent la sélection des cellules mémoires lors du fonctionnement normal du circuit intégré.
Ainsi, réaliser la tranchée d’isolation additionnelle 2 selon le même procédé de fabrication que les électrodes verticales isolées permet de s’affranchir de la mise en œuvre d’une étape spécifique de fabrication, qui permettrait par exemple la réalisation de tranchées additionnelles d’aspect différent.
Il serait par ailleurs possible de réaliser une région d’isolation comprenant seulement une tranchée d’isolation 2 s’étendant dans le substrat, de façon à s’étendre au delà de la jonction PN. Cela étant, la réalisation d’une telle tranchée d’isolation nécessiterait des étapes de fabrication spécifiques.
Le deuxième caisson C2 étant de conductivité de type P et ouvert sur le substrat S, il est électriquement couplé à la portion du substrat située immédiatement sous le premier caisson Cl à l’intérieur de la tranchée d’isolation additionnelle 2.
Une première zone de contact Zk est réalisée sur le premier caisson semi-conducteur classiquement par la réalisation d’une première zone fortement dopée 50 et d’une première zone siliciurée 51. La première zone de contact Zk permet la réalisation d’une prise de contact du premier caisson Cl, par exemple une première électrode en tungstène couplée à la partie d’interconnexion du circuit intégré CI.
Une deuxième zone de contact Za est réalisée sur le deuxième caisson semi-conducteur C2 classiquement par la réalisation d’une première zone fortement dopée 60 et d’une première zone siliciurée 61. La deuxième zone de contact Za permet la réalisation d’une prise de contact du deuxième caisson C2, par exemple une deuxième électrode en tungstène couplée à la partie d’interconnexion du circuit intégré CI.
Ainsi, le dispositif DIS comporte une diode D formée par la jonction J du premier caisson semi-conducteur Cl et de la portion du substrat S située sous le premier caisson Cl, couplée au deuxième caisson, et dont la cathode comprend la première zone de contact Zk et l’anode comprend la deuxième zone de contact Za.
Le dispositif DIS comporte en outre des moyens de polarisation MPL, par exemple ici un circuit couplé à une source de tension, couplé entre l’anode Za et la cathode Zk de la diode D, et configurés pour, dans la première configuration, polariser la diode D à une valeur supérieure à sa tension de seuil. Ici, les moyens de polarisation MPL sont configurés pour, dans la première configuration, polariser l’anode Za à une tension positive, par exemple 1,2 volts, et pour connecter la cathode Zk à la masse.
Des moyens de comparaison CMP, par exemple ici un comparateur, sont couplés à la cathode Zk et sont configurés pour, dans la première configuration, mesurer le courant traversant la diode D, et pour comparer ce courant à une valeur seuil.
Les moyens de comparaison CMP sont configurés pour générer un signal de contrôle ayant une première valeur si la valeur du courant
| traversant | la diode | est supérieure | à la valeur | seuil, | et | ayant | une | ||
| deuxième | valeur si | la valeur | du | courant | traversant | la | diode | est | |
| inférieure | à la valeur | seuil. | |||||||
| En | cas d’amincissement | du | substrat | par | sa face | arrière | Fr, |
classiquement à l’aide d’un faisceau d’ions focalisés (FIB), l’amincissement du substrat s’étend jusqu’à atteindre la partie inférieure de la tranchée d’isolation additionnelle 2. Ainsi, la connexion entre l’anode Za et la cathode Zk est rompue et le courant mesuré par les moyens de comparaison CMP chute, et devient donc inférieur à la valeur seuil.
Le circuit intégré CI comporte une unité de contrôle (non représentée) configurée notamment pour, à la réception du signal de contrôle ayant la deuxième valeur, sauvegarder les informations sécurisées mémorisées dans les cellules mémoires, et pour réinitialiser ou couper le circuit intégré CI.
A l’initialisation du circuit intégré CI, le dispositif DIS est dans sa première configuration, et si aucun amincissement du substrat n’est détecté (en d’autres termes si un non amincissement du substrat est détecté), le dispositif DIS passe dans sa deuxième configuration, dans laquelle il est désactivé, et n’agit plus comme moyen de détection. Le circuit intégré s’active alors selon son fonctionnement normal.
A cet égard, le dispositif DIS comporte des moyens de commande MCM, par exemple ici un circuit logique, configurés pour placer initialement le dispositif DIS dans sa première configuration et pour faire passer le dispositif DIS de sa première configuration à sa deuxième configuration après une détection d’un non amincissement du substrat en désactivant les moyens de polarisation MPL et les moyens de comparaison CMP.
Le circuit est donc ainsi protégé contre les attaques comprenant un amincissement du substrat par sa face arrière Fr.
La figure 3, dont la figure 4 est une vue en coupe selon la ligne de coupe IV-IV, illustre une variante de réalisation dans laquelle le premier caisson a une conductivité de type P et le deuxième caisson a une conductivité de type N. Le circuit intégré comporte une couche semi-conductrice enterrée 3, classiquement désignée par l’homme du métier sous le terme « NISO », de conductivité de type N et délimitant le fond du premier caisson Cl et le fond du deuxième caisson C2.
La couche semi-conductrice enterrée 3, est plus fortement dopée que le deuxième caisson semi-conducteur C2.
Dans ce mode de réalisation, la tranchée d’isolation additionnelle s’étend au travers de la tranchée isolante 1 depuis la face avant du substrat jusqu’à la couche semi conductrice enterrée 3, de façon à assurer une continuité d’isolation entre la tranchée isolante 1 et le fond du premier caisson Cl.
La jonction PN J comporte ici la jonction entre le premier caisson Cl et la couche semi-conductrice enterrée 3.
Ainsi, dans ce mode de réalisation, il n’est plus nécessaire de réaliser une tranchée d’isolation additionnelle qui s’étend au delà de la jonction PN J, ce qui permet avantageusement de s’affranchir de certaines étapes du procédé de fabrication.
Il convient de noter que la surface de la face arrière Fr du 10 substrat qui est amincie lors d’une attaque à l’aide d’un faisceau d’ions focalisé est de l’ordre de vingt-cinq micromètres carrés. Ainsi, afin que le circuit soit protégé quel que soit l’emplacement de l’amincissement sur la face arrière Fr, le circuit intégré CI décrit précédemment en lien avec les figures 1 à 4 comporte au moins un 15 dispositif DIS par surface de vingt-cinq micromètres carrés.
Le circuit intégré décrit précédemment en lien avec les figures à 4 peut être incorporé dans tout type de système, notamment dans une carte à puce CP, comme illustré sur la figure 5.
Claims (11)
- REVENDICATIONS1. Procédé de détection d’un amincissement éventuel d’un substrat semi-conducteur (S) d’un circuit intégré (CI) depuis sa face arrière (Fr), le substrat (S) comprenant un premier caisson semiconducteur (Cl) isolé du reste du substrat (S) par au moins une jonction PN (J) délimitant le fond du premier caisson (Cl), le procédé comprenant :- une polarisation de la jonction (J) correspondant à un état passant jonction (J),- une comparaison d’un courant circulant au travers de la jonction (J) avec une valeur seuil et- une génération d’un signal de contrôle ayant une première valeur correspondant à une détection d’un non amincissement du substrat si la valeur dudit courant est supérieure à la valeur seuil, et ayant une deuxième valeur correspondant à une détection d’un amincissement du substrat si la valeur du courant est inférieure à la valeur seuil.
- 2. Procédé selon la revendication 1, comprenant en outre après une détection d’un non amincissement du substrat, une désactivation de la polarisation et de la comparaison de la valeur dudit courant à ladite valeur seuil.
- 3. Circuit intégré, comprenant un substrat semi-conducteur (S) ayant une face arrière (Fr), et un dispositif (DIS) de détection d’un amincissement du substrat par sa face arrière (Fr) comportant un premier caisson semi-conducteur (Cl) électriquement isolé du reste du substrat (S) par une jonction PN (J) délimitant le fond du premier caisson (Cl), et par une région d’isolation, le dispositif (DIS) comportant en outre- des moyens de polarisation (MPL) configurés pour, dans une première configuration, appliquer une polarisation sur la jonction (J) correspondant à un état passant de cette jonction, et- des moyens de comparaison (CMP) couplés à ladite jonction (J) et configurés pour comparer un courant traversant ladite jonction (J) avec une valeur seuil et pour générer un signal de contrôle ayant une première valeur correspondant à une détection d’un non amincissement du substrat si la valeur dudit courant est supérieure à la valeur seuil, et ayant une deuxième valeur correspondant à une détection d’un amincissement du substrat si la valeur du courant est inférieure à la valeur seuil.
- 4. Circuit intégré selon la revendication 3, dans lequel les moyens de comparaison (CMP) sont activés dans la première configuration et le dispositif de détection (DIS) possède une deuxième configuration dans laquelle les moyens de comparaison (CMP) sont désactivés, et le circuit intégré comprend en outre des moyens de commande (MCM) configurés pour placer initialement le dispositif de détection (DIS) dans sa première configuration et pour faire passer le dispositif (DIS) de sa première configuration à sa deuxième configuration après une détection d’un non amincissement du substrat.
- 5. Circuit intégré selon la revendication 3 ou 4, dans lequel la région d’isolation comporte- une tranchée isolante (1) délimitant les bords du premier caisson (Cl) et s’étendant dans le substrat (S) depuis une face avant (Fv) du substrat jusqu’à une distance du fond du premier caisson,- une tranchée d’isolation additionnelle (2) s’étendant au travers de la tranchée isolante (1), depuis la face avant du substrat au moins jusqu’à la jonction PN (J) de façon à assurer une continuité d’isolation électrique entre la tranchée isolante (1) et le fond du premier caisson.
- 6. Circuit intégré selon l’une quelconque des revendications 3 à 5, comportant en outre un deuxième caisson semi-conducteur (C2) réalisé à côté du premier caisson semi-conducteur (Cl), une première zone de contact étant réalisée dans le premier caisson (Cl) au niveau de la face avant (Fv), et une deuxième zone de contact étant réalisée dans le deuxième caisson (C2) au niveau de la face avant (Fv), les moyens de polarisation (MPL) étant configurés pour appliquer une polarisation sur la jonction (J) en appliquant une différence de potentiel entre la première zone de contact et la deuxième zone de contact.
- 7. Circuit intégré selon la revendication 6, dans lequel le premier caisson (Cl) et le deuxième caisson (C2) présentent chacun une surface d’environ 0,25 micromètres carrés au niveau de la face avant (Fv), et le deuxième caisson est séparé d’au moins 0,8 micromètre des autres caissons du circuit intégré.
- 8. Circuit intégré selon la revendication 6 ou 7, dans lequel le substrat a un premier type de conductivité, le premier caisson (Cl) est d’un deuxième type de conductivité, le deuxième caisson (C2) est du premier type de conductivité et est électriquement couplé au reste du substrat, et la jonction PN (J) comporte la jonction entre le premier caisson (Cl) et le reste du substrat (S).
- 9. Circuit intégré selon l’une quelconque des revendications 5 ou 6, dans lequel le substrat a un premier type de conductivité, le premier caisson (Cl) est du premier type de conductivité, le deuxième caisson (C2) est du deuxième type de conductivité, le circuit comportant en outre une couche semi-conductrice enterrée (3) du deuxième type de conductivité réalisée sous le premier caisson semiconducteur (Cl) et sous le deuxième caisson semi-conducteur (C2), la jonction PN (J) comportant la jonction entre le premier caisson (Cl) et la couche semi-conductrice enterrée (3).
- 10. Système comprenant un circuit intégré selon l’une quelconque de revendications 3 à 9.
- 11. Système selon la revendication 10, le système étant une carte à puce.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1758480A FR3071100B1 (fr) | 2017-09-13 | 2017-09-13 | Procede de detection d'un amincissement d'un substrat de circuit integre par sa face arriere, et circuit integre correspondant |
| US16/129,163 US10453808B2 (en) | 2017-09-13 | 2018-09-12 | Method for detecting thinning of an integrated circuit substrate via its rear face, and corresponding integrated circuit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1758480 | 2017-09-13 | ||
| FR1758480A FR3071100B1 (fr) | 2017-09-13 | 2017-09-13 | Procede de detection d'un amincissement d'un substrat de circuit integre par sa face arriere, et circuit integre correspondant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3071100A1 true FR3071100A1 (fr) | 2019-03-15 |
| FR3071100B1 FR3071100B1 (fr) | 2021-12-10 |
Family
ID=61599241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1758480A Active FR3071100B1 (fr) | 2017-09-13 | 2017-09-13 | Procede de detection d'un amincissement d'un substrat de circuit integre par sa face arriere, et circuit integre correspondant |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10453808B2 (fr) |
| FR (1) | FR3071100B1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3072211B1 (fr) * | 2017-10-11 | 2021-12-10 | St Microelectronics Rousset | Procede de detection d'une injection de fautes et d'un amincissement du substrat dans un circuit integre, et circuit integre associe |
| FR3077678B1 (fr) | 2018-02-07 | 2022-10-21 | St Microelectronics Rousset | Procede de detection d'une atteinte a l'integrite d'un substrat semi-conducteur d'un circuit integre depuis sa face arriere, et dispositif correspondant |
| FR3096175B1 (fr) * | 2019-05-13 | 2021-05-07 | St Microelectronics Rousset | Procédé de détection d’une atteinte éventuelle à l’intégrité d’un substrat semi-conducteur d’un circuit intégré depuis sa face arrière, et circuit intégré correspondant |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206259348U (zh) * | 2016-04-19 | 2017-06-16 | 意法半导体(鲁塞)公司 | 电子芯片 |
| EP3301715A1 (fr) * | 2016-09-28 | 2018-04-04 | Nxp B.V. | Appareil et procédé de détection de l'épaisseur de substrats à semi-conducteur |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3069954B1 (fr) * | 2017-08-01 | 2020-02-07 | Stmicroelectronics (Rousset) Sas | Procede de detection d'un amincissement du substrat d'un circuit integre par sa face arriere, et circuit integre associe |
-
2017
- 2017-09-13 FR FR1758480A patent/FR3071100B1/fr active Active
-
2018
- 2018-09-12 US US16/129,163 patent/US10453808B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206259348U (zh) * | 2016-04-19 | 2017-06-16 | 意法半导体(鲁塞)公司 | 电子芯片 |
| EP3236496A1 (fr) * | 2016-04-19 | 2017-10-25 | Stmicroelectronics (Rousset) Sas | Puce électronique protégée contre des attaques en face arrière |
| EP3301715A1 (fr) * | 2016-09-28 | 2018-04-04 | Nxp B.V. | Appareil et procédé de détection de l'épaisseur de substrats à semi-conducteur |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3071100B1 (fr) | 2021-12-10 |
| US20190081011A1 (en) | 2019-03-14 |
| US10453808B2 (en) | 2019-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3063385A1 (fr) | Circuit integre avec detection d'amincissement par la face arriere et condensateurs de decouplage | |
| FR3069954A1 (fr) | Procede de detection d'un amincissement du substrat d'un circuit integre par sa face arriere, et circuit integre associe | |
| EP2535932B1 (fr) | Puce de circuit intégré comprenant un dispositif de protection contre des attaques | |
| EP0551038B1 (fr) | Protection générale d'un circuit intégré contre les surcharges permanentes et décharges électrostatiques | |
| EP2535933B1 (fr) | Puce de circuit intégré comprenant un dispositif de protection contre des attaques | |
| FR3071100A1 (fr) | Procede de detection d'un amincissement d'un substrat de circuit integre par sa face arriere, et circuit integre correspondant | |
| FR2782415A1 (fr) | Dipositif de memoire a semiconducteur haute densite et son procede de fabrication | |
| EP3605543A1 (fr) | Procédé de détection d'une attaque par un faisceau de particules électriquement chargées sur un circuit intégré, et circuit intégré correspondant | |
| FR2981783A1 (fr) | Systeme de detection d'une attaque par laser d'une puce de circuit integre | |
| EP3301605B1 (fr) | Puce électronique protégée | |
| EP3151277B1 (fr) | Circuit intégré sécurisé | |
| FR3070534A1 (fr) | Procede de fabrication d'elements capacitifs dans des tranchees | |
| FR3051969A1 (fr) | Procede de fabrication de diodes de puissance, en particulier pour former un pont de graetz, et dispositif correspondant | |
| FR3048103A1 (fr) | Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant | |
| FR3072211A1 (fr) | Procede de detection d'une injection de fautes et d'un amincissement du substrat dans un circuit integre, et circuit integre associe | |
| FR2694449A1 (fr) | Composant électronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant. | |
| EP1691413A1 (fr) | Composant électronique protégé contre les attaques. | |
| FR3085530A1 (fr) | Circuit integre comportant au moins une cellule memoire avec un dispositif anti-fusible. | |
| EP1710805B1 (fr) | Dispositif de mémoire SRAM avec remise à zéro instantanée et procédé correspondant de remise à zéro instantanée | |
| FR3074605A1 (fr) | Procede de detection d'un amincissement eventuel d'un substrat d'un circuit integre par sa face arriere, et dispositif associe | |
| EP3525236A1 (fr) | Procédé de détection d'une atteinte à l'intégrité d'un substrat semi-conducteur d'un circuit intégré depuis sa face arrière, et dispositif correspondant | |
| FR3063573A1 (fr) | Dispositif fusible integre | |
| EP3361498B1 (fr) | Condensateur de découplage | |
| FR3085540A1 (fr) | Dispositif integre de mesure temporelle a constante de temps ultra longue et procede de fabrication | |
| FR3091786A1 (fr) | Diode de type PIN comportant une couche conductrice, et procédé de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLSC | Publication of the preliminary search report |
Effective date: 20190315 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |