CN205828392U - 一种mosfet - Google Patents

Abstract

本实用新型公开了一种MOSFET,包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧。本实用新型还公开了一种MOSFET的制备方法，包括以下步骤：对外延层进行沟槽刻蚀，形成沟槽；栅氧生长和多晶硅栅淀积；多晶硅栅刻蚀和沟道注入区光刻和注入、退火、源区光刻和注入；进行漏区通孔光刻：进行漏区通孔刻蚀，并淀积隔离介质；保留漏区通孔侧壁上的隔离介质：进行引出孔光刻，刻蚀：淀积第一金属层，填充源极引出孔和漏极引出孔及栅极引出孔；对第一金属层进行化学机械抛光；淀积第二金属，光刻，刻蚀；钝化层淀积及引出孔光刻、刻蚀。本实用新型将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。

Description

一种MOSFET

技术领域

本实用新型涉及半导体领域，更确切地说是一种MOSFET。

背景技术

随着封装技术的发展，电子行业中出现了多种新型的封装形式，这些封装形式对芯片的要求也发生了不同的变化，在某一些封装形式中，要求芯片的引出端必须都在芯片的表面，而传统MOSFET器件的漏端引出是在芯片背面。因此，传统MOSFET器件无法满足某些封装要求，特别是目前应用广泛的多芯片封装(MCP)和芯片尺寸封装(CSP)。

传统MOSFET器件的漏端引出是在芯片背面，无法满足在芯片正面打线接触的封装要求，本实用新型在传统MOSFET器件的工艺中引入通孔工艺，将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。

传统MOSFET器件工艺有五次光刻和四次光刻两种(实际工艺中钝化层光刻不计算在内)，五次光刻工艺按照先后顺序分别为沟槽，沟道注入区，源区，引出孔和金属层，四次光刻工艺按照先后顺序分别为沟槽，源区，引出孔和金属层。

现有技术的漏极在基片背面，因此在封装工艺中，漏极只能通过芯片背面引出。

实用新型内容

本实用新型的目的是提供一种MOSFET，其可以解决现有技术中的MOSFET的漏极在基片背面，因此在封装工艺中，漏极只能通过芯片背面引出的缺点。

本实用新型采用以下技术方案：

一种MOSFET,包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧。

还包括一基片及设于所述基片一侧的外延层，且所述外延层的另一侧还淀设有介质形成的介质层，且所述外延层内设有沟道注入区，且所述沟道注入区为所述外延层杂质注入形成。

还包括栅极沟槽，其设于沟道注入区内，且所述栅极沟槽包括若干第一栅极沟槽，且所述第一栅极沟槽设于所述源区注入区内，且所述第一栅极沟槽的底部设于所述外延层内，所述第一栅极沟槽内淀设有栅氧化层及多晶硅栅，且所述第一栅极沟槽的底部及侧壁上淀设有栅氧化层，所述多晶硅栅将所述第一栅极沟槽内部填满。

所述栅极沟槽还包括一第二栅极沟槽、若干第三栅极沟槽及一第四栅极沟槽，且所述第二栅极沟槽、若干第三栅极沟槽及第四栅极沟槽设于所述沟道注入区内，且所述第二栅极沟槽、若干第三栅极沟槽及第四栅极沟槽的底部设于所述外延层内，所述第三沟槽设于所述第二栅极沟槽及所述第四栅极沟槽的中间，且所述第二栅极沟槽及所述第三栅极沟槽的底部及侧壁上淀设有栅氧化层，所述多晶硅栅将所述第二栅极沟槽和所述第三栅极沟槽的内部填满，所述第四栅极沟槽的侧壁上淀设有多晶硅栅，且所述栅氧化层淀设于所述第四栅极沟槽的侧壁及底部外围上，且所述第四栅极沟槽内部还淀设有介质层，且所述介质层将所述第四栅极沟槽填满。

还包括源极引出孔，且所述源极引出孔设于所述沟道注入区内，且所述源极引出孔穿过所述介质层，且所述源极引出孔内淀设有第一金属，且对所述源极引出孔的底部注入，形成源极引出孔注入区。

还包括栅极引出孔，其穿过所述介质层，且所述栅极引出孔包括第一栅极引出孔、第二栅极引出孔和第三栅极引出孔，所述第一栅极引出孔设于所述第二栅极沟槽的多晶硅栅内，且所述第二栅极引出孔设于所述第四栅极沟槽远离第三栅极沟槽侧壁的多晶硅栅内，所述第三栅极引出孔设于所述沟道注入区内，且对所述第三栅极引出孔的底部注入，且所述第二栅极引出孔和所述第三栅极引出孔通过第二金属连接。

还包括第二金属，其淀设于介质层上，且所述第二金属与第一金属接触。

一种MOSFET的制备方法，其特征在于，包括以下步骤；

在掩蔽层的掩蔽下对外延层进行沟槽刻蚀，形成沟槽；

栅氧生长和多晶硅栅淀积；

多晶硅栅刻蚀和沟道注入区光刻和注入、退火、源区光刻和注入；

淀积介质层，进行漏区通孔光刻；

进行漏区通孔刻蚀，并淀积通孔隔离介质；

进行各向异性刻蚀，保留漏区通孔侧壁上的隔离介质，保证通孔底部无隔离介质；

进行引出孔光刻，刻蚀；

去除光刻胶，进行引出孔注入、退火，淀积第一金属层，填充源极引出孔和漏极引出孔及栅极引出孔；

对第一金属层进行化学机械抛光；

淀积第二金属，并进行光刻，刻蚀；

钝化层淀积及引出孔光刻、刻蚀。

本实用新型的优点是：将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。

附图说明

下面结合实施例和附图对本实用新型进行详细说明，其中：

图1是本实用新型的MOSFET的结构示意图。

图2至图13是本实用新型的场效应晶体管制备方法的中间体的结构示意图。

具体实施方式

下面结合附图进一步阐述本实用新型的具体实施方式：

如图1所示，本实用新型公开了一种MOSFET,包括漏极120、源极100和栅极110，且所述漏极120、源极100和栅极110设于同侧。

本实用新型的MOSFET将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。

本实用新型包括一基片10及设于所述基片10一侧的外延层20，且所述外延层20的另一侧还淀设有介质形成的介质层70，且所述外延层内设有沟道注入区60，且所述沟道注入区60为所述外延层20杂质注入形成。本实用新型包括一源区注入区50，所述源区注入区50为沟道注入区60内杂质注入形成。

本实用新型漏极通孔27内部淀设有第一金属80，且所述漏极通孔27设于所述外延层20及介质层30内，且所述第一金属层26与所述基片10接触，所述漏极通孔27的侧壁上淀设有隔离介质层74，且所述漏极通孔27内淀设有一第一金属80。通过该漏极通孔27将漏端从芯片的背面引到了芯片的正面，从而满足了封装的要求。

本实用新型包括若干栅极沟槽，其设于沟道注入区60内，且栅极沟槽包括若干第一栅极沟槽23、一第二栅极沟槽24、若干第三栅极沟槽25和一第四栅极沟槽26，且所述第一栅极沟槽设于所述源区注入区50内，且所述第一栅极沟槽23的底部设于所述外延层20内，所述第一栅极沟槽23内淀设有栅氧化层30及多晶硅栅40，且所述第一栅极沟槽23的底部及侧壁上淀设有栅氧化层30，所述多晶硅栅40将所述第一栅极沟槽23内部填满。本实用新型第二栅极沟槽24、若干第三栅极沟槽25和第四栅极沟槽26设于所述沟道注入区60内，且所述栅第二栅极沟槽24、若干第三栅极沟槽25和一第四栅极沟槽26的底部设于所述外延层20内，所述第三沟槽25设于所述第二栅极沟槽24及所述第四栅极沟槽26的中间，且所述第二栅极沟槽24及所述第三栅极沟槽25的底部及侧壁上淀设有栅氧化层30，所述多晶硅栅40将所述第二栅极沟槽24和所述第三栅极沟槽25的内部填满，所述第四栅极沟槽26的底部及侧壁上淀设有栅氧化层30，且所述多晶硅栅淀设于所述第四栅极沟槽26的侧壁及底部外围上，且所述第四栅极沟槽26内部还淀设有介质层74，且所述介质层74将所述第四栅极沟槽26填满。

本实用新型还包括源极引出孔82、83，且所述源极引出孔82、83设于所述沟道注入区50内，且所述源极引出孔82、83穿过所述介质层，且所述源极引出孔82、83内淀设有第一金属，且对所述源极引出孔82、83的底部注入形成引出孔注入区88。

本实用新型还包括栅极引出孔84、85、86，且所述栅极引出孔包括第一栅极引出孔84、第二栅极引出孔85和第三栅极引出孔86，所述第一栅极引出孔84设于所述第二栅极沟槽21的多晶硅栅40内，且所述第二栅极引出孔85设于所述第四栅极沟槽26远离第三栅极沟槽侧壁的多晶硅栅40内，所述第三栅极引出孔86设于所述沟道注入区60内，且所述第三栅极引出孔穿过所述介质层70，且对所述第三栅极引出孔86的底部注入形成引出孔注入部88，且所述第二栅极引出孔和所述第三栅极引出孔通过第二金属连接。

本实用新型还包括第二金属90，其淀设于介质层70上，且所述第二金属90与第一金属80接触，第二金属90与源极引出孔82、83内的第一金属80接触形成源极的引出极，第二金属90与源栅极引出孔84内的第一金属80接触形成栅极的引出极，第二金属90与漏极引出孔74内的第一金属80接触形成源极的引出极；第二金属90与终端区引出孔85、86的第一金属80接触，形成终端区。

本实用新型还包括第二金属90，其淀设于介质层70上，且所述第二金属90与栅极引出孔84内的第一金属80接触，形成栅极的引出极，栅极引出孔84与第二栅极引出孔85和第三栅极引出孔的第二金属相互断开。

本实用新型还公开了MOSFET的制备方法，具体包括以下步骤：

在基片上进行外延生长：根据MOSFET的特性需求选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成，如图2所示。

淀积掩蔽层进行沟槽光刻，掩蔽层刻蚀：在外延层上生长一层掩蔽层21，该掩蔽层的作用是为后面的沟槽刻蚀提供掩蔽，掩蔽层材料的成分可以为氧化硅、氮化硅或者两者结合，进行沟槽光刻光刻胶22，并对掩蔽层进行刻蚀，刻蚀出沟槽刻蚀窗口，如图3所示。

去除光刻胶，进行沟槽刻蚀：去除光刻胶，进行沟槽刻蚀，在掩蔽层的掩蔽作用下形成沟槽23、24、25、26，且该沟槽包括第一栅极沟槽23和栅极沟槽，且栅极沟槽包括第一栅极槽24、第三栅极沟槽25和第四栅极沟槽26，且其中第四栅极沟槽26为大尺寸沟槽，如图4所示。

去除掩蔽层，栅氧生长和多晶硅栅淀积：去除掩蔽层，进行牺牲氧化，并去掉氧化层；生长栅氧化层30，淀积多晶硅栅40，并对多晶硅栅进行重掺杂，降低电阻率，如图5所示。

多晶硅栅刻蚀和沟道注入区光刻和注入、退火、源区光刻和注入：刻蚀掉多余的多晶硅栅40，使多晶硅栅表面40与源区表面相平，即源区表面的多晶硅栅被刻蚀掉，但沟槽内的多晶硅栅保留，形成MOSFET的栅极；进行沟道注入区60光刻、注入，去除光刻胶，并进行退火，得到期望的沟道注入区杂质分布，形成注入沟道注入区60，并在第四栅极沟槽26的底部形成注入区61；进行源区光刻、注入，去除光刻胶，并进行退火，激活杂质，形成源区注入区50，如图6所示。

淀积介质层，淀积掩蔽层，进行漏区通孔光刻，掩蔽层刻蚀：淀积介质层70，介质层的成分为氧化硅，再淀积一层掩蔽层71，掩蔽层71材料为氮化硅，进行漏区通孔光刻，去除光刻胶72，形成漏区通孔的刻蚀窗口和掩蔽层刻蚀，将漏区通孔位置上的掩蔽层刻蚀掉，如图8所示。

去除光刻胶，进行漏区通孔刻蚀，并淀积通孔隔离介质：去除光刻胶，进行漏区通孔27刻蚀，并在漏区通孔内淀积保护介质层74，如图8所示。

进行各向异性刻蚀，保留漏区通孔侧壁上的隔离介质，保证通孔底部无隔离介质；去掉掩蔽层71，如图9所示。

进行引出孔光刻，刻蚀：进行引出孔光刻，刻蚀，如图10所示，得到源极引出孔和栅极引出孔。

去除光刻胶，进行引出孔注入，并进行退火；淀积第一金属层，填充源极引出孔和漏极引出孔及栅极引出孔，如图11所示，第一金属的材料为钨。

对第一金属层进行化学机械抛光，通过化学机械抛光去除硅片表面多余的第一层金属，保留源极引出孔、漏极通孔和栅极引出孔内的第一层金属，如图12所示。

淀积第二金属，并进行光刻，刻蚀：淀积第二层金属90，并进行光刻、刻蚀，形成MOSFET引出电极，第二层金属材料为铝铜合金或者铝硅铜合金，其成分组成为半导体行业常用材料，如图13所示。

钝化层淀积及引出孔光刻、刻蚀，淀积钝化层100，钝化层材料为氧化硅、氮化硅或其复合材料制成，对芯片表面形成保护，进行光刻、刻蚀，将第二层金属表面的钝化层去除，留出封装打线接触的引出孔，得到如图1所示的结构。

本实用新型中漏极引出孔制备步骤可以在源极引出孔的制备之前或之后。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种MOSFET,其特征在于，包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧,还包括一基片及设于所述基片一侧的外延层，且所述外延层的另一侧还淀设有介质形成的介质层，且所述外延层内设有沟道注入区，且所述沟道注入区为所述外延层杂质注入形成。

2.根据权利要求1所述的MOSFET，其特征在于，还包括一漏极通孔，其内部淀设有第一金属，且所述漏极通孔设于所述外延层及介质层内，且所述第一金属层与所述基片接触，所述漏极通孔的侧壁上淀设有隔离介质层。

3.根据权利要求2所述的MOSFET，其特征在于，还包括一源区注入区，所述源区注入区为所述沟道注入区内杂质注入形成。

4.根据权利要求3所述的MOSFET，其特征在于，还包括栅极沟槽，其设于沟道注入区内，且所述栅极沟槽包括若干第一栅极沟槽，且所述第一栅极沟槽设于所述源区注入区内，且所述第一栅极沟槽的底部设于所述外延层内，所述第一栅极沟槽内淀设有栅氧化层及多晶硅栅，且所述第一栅极沟槽的底部及侧壁上淀设有栅氧化层，多晶硅栅将所述第一栅极沟槽内部填满。

5.根据权利要求3所述的MOSFET，其特征在于，所述栅极沟槽还包括一第二栅极沟槽、若干第三栅极沟槽及一第四栅极沟槽，且所述第二栅极沟槽、若干第三栅极沟槽及第四栅极沟槽设于所述沟道注入区内，且所述第二栅极沟槽、若干第三栅极沟槽及第四栅极沟槽的底部设于所述外延层内，第三沟槽设于所述第二栅极沟槽及所述第四栅极沟槽的中间，且所述第二栅极沟槽及所述第三栅极沟槽的底部及侧壁上淀设有栅氧化层，多晶硅栅将所述第二栅极沟槽和所述第三栅极沟槽的内部填满，所述第四栅极沟槽的侧壁上淀设有多晶硅栅，且所述栅氧化层淀设于所述第四栅极沟槽的侧壁及底部外围上，且所述第四栅极沟槽内部还淀设有介质层，且所述介质层将所述第四栅极沟槽填满。

6.根据权利要求4或5所述的MOSFET，其特征在于，还包括源极引出孔，且所述源极引出孔设于所述沟道注入区内，且所述源极引出孔穿过所述介质层和源区注入区，且所述源极引出孔内淀设有第一金属，且对所述源极引出孔的底部注入，形成源极引出孔注入区，所述源极引出孔注入区设于所述沟道注入区内。

7.根据权利要求5所述的MOSFET，其特征在于，还包括栅极引出孔，其穿过所述介质层，且所述栅极引出孔包括第一栅极引出孔、第二栅极引出孔和第三栅极引出孔，所述第一栅极引出孔设于所述第二栅极沟槽的多晶硅栅内，且所述第二栅极引出孔设于所述第四栅极沟槽远离第三栅极沟槽侧壁的多晶硅栅内，所述第三栅极引出孔设于所述沟道注入区内，且对所述第三栅极引出孔的底部注入。

8.根据权利要求7所述的MOSFET，其特征在于，还包括第二金属，其淀设于介质层上，且所述第二金属与第一金属接触，且所述第二栅极引出孔和所述第三栅极引出孔通过第二金属连接。