CN203644753U - 一种sot-23封装结构 - Google Patents
一种sot-23封装结构 Download PDFInfo
- Publication number
- CN203644753U CN203644753U CN201320762569.2U CN201320762569U CN203644753U CN 203644753 U CN203644753 U CN 203644753U CN 201320762569 U CN201320762569 U CN 201320762569U CN 203644753 U CN203644753 U CN 203644753U
- Authority
- CN
- China
- Prior art keywords
- sot
- sliver
- conductor layer
- substrate
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004806 packaging method and process Methods 0.000 title abstract 5
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000003822 epoxy resin Substances 0.000 claims abstract description 8
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 23
- 229910052709 silver Inorganic materials 0.000 claims description 23
- 239000004332 silver Substances 0.000 claims description 23
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000002994 raw material Substances 0.000 abstract description 4
- 229910052759 nickel Inorganic materials 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 230000000712 assembly Effects 0.000 abstract 1
- 238000000429 assembly Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 6
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 4
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
本实用新型公开了一种SOT-23封装结构，包括基板，所述基板的上表面设置有两块第一银导体层，所述每块第一银导体层上均设置有芯片，所述两块芯片的上方设置有与其连接的第二银导体层，所述基板的上方还设置有用于包裹所述第一银导体层、芯片和第二银导体层的环氧树脂层；还包括三个设置在所述基板和环氧树脂层两侧面的端电极，其中两个端电极设置在同侧、且分别与两块第一银导体层相连接，另一个端电极设置在另一侧、且与所述第二银导体层相连接。本实用新型的SOT-23封装结构的端电极采用银导体涂布后镀镍镀锡来作为产品焊接用电极,可焊接面积大,且不易产生空焊、虚焊、假焊等品质问题，降低客户生产成本，产品厚度降低，减少组件所占用空间,适合客户小型化轻薄型产品的设计需求,减少客户的产品设计成本及原物料用量。
Description
技术领域
本实用新型涉及了一种SOT-23封装结构，属于二极管封装技术领域。
背景技术
目前市场上采用SOT-23封装技术为以铜支架当作载体以固晶、焊线/模压的技术进行封装再经电镀及冲压工序完成二极管封装。
在此市场所采用的SOT-23封装技术上，其PIN脚焊接面积较小且对于PIN脚的平整度要求较高,若成型时PIN脚不平整于客户SMT打件时易造成焊接空焊；虚焊；假焊等质量问题并影响SMT贴片机效率，如图2所示。
在此市场所采用的SOT-23封装技术上，其产品封装后成品高度较高对于客户的设计空间占用较多较不适合于小型化产品的设计需求,导致客户成品组装的厚度无法变薄及原材料的耗用较多。
实用新型内容
本实用新型所要解决的技术问题是提供一种SOT-23封装结构，有利于提高产品的焊接质量，减少组件所占用空间，更适合客户小型化产的的设计需求及降低客户的组装成本。
为了解决上述技术问题，本实用新型所采用的技术方案是：
一种SOT-23封装结构，包括基板，所述基板的上表面设置有两块第一银导体层，所述每块第一银导体层上均设置有芯片，所述两块芯片的上方设置有与其连接的第二银导体层，所述基板的上方还设置有用于包裹所述第一银导体层、芯片和第二银导体层的环氧树脂层；还包括三个设置在所述基板和环氧树脂层两侧面的端电极，其中两个端电极设置在同侧、且分别与两块第一银导体层相连接，另一个端电极设置在另一侧、且与所述第二银导体层相连接。
前述的一种SOT-23封装结构，其特征在于：该SOT-23封装结构的厚度为0.8mm-0.9mm。
前述的一种SOT-23封装结构，其特征在于：所述端电极的宽度为0.8mm。
前述的一种SOT-23封装结构，其特征在于：所述基板为陶瓷材质。
本实用新型的有益效果是：
1、采用本实用新型的SOT-23封装结构的产品为贴片形式，可利于客户
SMT打件的效率提升；
2、本实用新型的SOT-23封装结构的端电极采用银导体涂布后镀镍镀锡来作为产品焊接用电极,可焊接面积大,且不易产生空焊、虚焊、假焊等品质问题，降低客户生产成本。
3、采用本实用新型的SOT-23封装结构的产品厚度降低，减少组件所占用空间,适合客户小型化轻薄型产品的设计需求,减少客户的产品设计成本及原物料用量。
附图说明
图1是本实用新型一种SOT-23封装结构的结构示意图；
图2是本现有的SOT-23封装结构的结构示意图。
具体实施方式
下面将结合说明书附图，对本实用新型作进一步的说明。
如图1所示，一种SOT-23封装结构，包括基板1，其为陶瓷材质，所述基板1的上表面设置有两块第一银导体层3，所述每块第一银导体层3上均设置有芯片4，所述两块芯片4的上方设置有与其连接的第二银导体层5，取代了现有的以铜支架承载芯片的方式，所述基板1的上方还设置有用于包裹所述第一银导体层3、芯片4和第二银导体层5的环氧树脂层6，作为二极管的保护结构；还包括三个设置在所述基板1和环氧树脂层6两侧面的端电极2，其中两个端电极2设置在同侧、且分别与两块第一银导体层3相连接，另一个端电极2设置在另一侧、且与所述第二银导体层5相连接，采用银导体涂布后镀镍镀锡来作为产品焊接用电极,可焊接面积大,且不易产生空焊、虚焊、假焊等品质问题，降低客户生产成本。
该SOT-23封装结构的厚度为0.8mm-0.9mm，优选为0.85mm，降低了产品的厚度，减少组件所占用空间,适合客户小型化轻薄型产品的设计需求,减少客户的产品设计成本及原物料用量。
所述端电极2的宽度为0.8mm，使二极管的可焊接面积大,且不易产生空焊、虚焊、假焊等品质问题，降低客户生产成本。
综上所述，本实用新型提供的一种SOT-23封装结构，有利于提高产品的焊接质量，减少组件所占用空间，更适合客户小型化产的的设计需求及降低客户的组装成本。
以上显示和描述了本实用新型的基本原理、主要特征及优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界。
Claims (4)
1.一种SOT-23封装结构，其特征在于：包括基板（1），所述基板（1）的上表面设置有两块第一银导体层（3），所述每块第一银导体层（3）上均设置有芯片（4），所述两块芯片（4）的上方设置有与其连接的第二银导体层（5），所述基板（1）的上方还设置有用于包裹所述第一银导体层（3）、芯片（4）和第二银导体层（5）的环氧树脂层（6）；还包括三个设置在所述基板（1）和环氧树脂层（6）两侧面的端电极（2），其中两个端电极（2）设置在同侧、且分别与两块第一银导体层（3）相连接，另一个端电极（2）设置在另一侧、且与所述第二银导体层（5）相连接。
2.根据权利要求1所述的一种SOT-23封装结构，其特征在于：该SOT-23封装结构的厚度为0.8mm-0.9mm。
3.根据权利要求1或2所述的一种SOT-23封装结构，其特征在于：所述端电极（2）的宽度为0.8mm。
4.根据权利要求3所述的一种SOT-23封装结构，其特征在于：所述基板（1）为陶瓷材质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320762569.2U CN203644753U (zh) | 2013-11-28 | 2013-11-28 | 一种sot-23封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320762569.2U CN203644753U (zh) | 2013-11-28 | 2013-11-28 | 一种sot-23封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203644753U true CN203644753U (zh) | 2014-06-11 |
Family
ID=50875979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320762569.2U Expired - Lifetime CN203644753U (zh) | 2013-11-28 | 2013-11-28 | 一种sot-23封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203644753U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711133A (zh) * | 2017-01-09 | 2017-05-24 | 丽智电子(昆山)有限公司 | 一种sot‑23贴片封装结构 |
| CN106711135A (zh) * | 2017-01-09 | 2017-05-24 | 丽智电子(昆山)有限公司 | 一种模组化的光电二极管封装器件 |
-
2013
- 2013-11-28 CN CN201320762569.2U patent/CN203644753U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711133A (zh) * | 2017-01-09 | 2017-05-24 | 丽智电子(昆山)有限公司 | 一种sot‑23贴片封装结构 |
| CN106711135A (zh) * | 2017-01-09 | 2017-05-24 | 丽智电子(昆山)有限公司 | 一种模组化的光电二极管封装器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102916112B (zh) | 一种大功率led器件及其制造方法 | |
| CN204720447U (zh) | 一种凹槽基板的电磁屏蔽模组封装结构 | |
| CN204155931U (zh) | 一种超小超薄高光效侧射型高亮白光多晶led元件 | |
| CN203644753U (zh) | 一种sot-23封装结构 | |
| CN103985692A (zh) | Ac-dc电源电路的封装结构及其封装方法 | |
| CN101404274A (zh) | 三引脚电子器件封装用引线框架、封装结构及其封装方法 | |
| CN203871320U (zh) | Ac-dc电源电路的封装结构 | |
| CN110137165B (zh) | 显示器件及其制作方法 | |
| CN103258933B (zh) | 晶片型led线路板运用镀铜防止封装过程中溢胶的方法 | |
| CN203644752U (zh) | 一种二极管封装结构 | |
| CN205960016U (zh) | 一种采用电镀基板的led封装结构 | |
| CN205211727U (zh) | 一种指纹识别多芯片封装结构 | |
| CN205428910U (zh) | 一种半导体贴片式分立器件用引线框架 | |
| CN204375733U (zh) | 一种双引线框架 | |
| CN210224060U (zh) | 一种贴片式发光二极管的封装结构 | |
| CN209691748U (zh) | 半导体封装结构 | |
| CN203589000U (zh) | 一种基于无框架csp封装背面植球塑封封装件 | |
| CN206388700U (zh) | 一种可靠性高的封装体 | |
| CN202977524U (zh) | 贴片式led灯珠 | |
| CN207909863U (zh) | 一种引脚压接的封装模块 | |
| CN204792779U (zh) | 一种二极管封装结构 | |
| CN202796929U (zh) | 一种贴片式引线框架 | |
| CN207637842U (zh) | 一种高对比度户内显示led封装器件 | |
| CN205920968U (zh) | 一种四排双列的引线框架 | |
| CN110600447A (zh) | 一种新型引线框架结构及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140611 |
|
| CX01 | Expiry of patent term |