CN203118953U - 沟槽型半导体功率器件 - Google Patents

Abstract

本实用新型涉及沟槽型半导体功率器件，其栅极导出版图设计中包括栅极总线01、多晶硅沟槽03、沟槽侧壁的栅极氧化物04、沟槽内填充的多晶硅栅极05、多晶硅栅极末端06、沟槽多晶硅栅极连接末端12、栅极总线01表面的凸起13、元胞Active区14、第一终端保护环15。本实用新型多晶硅栅极导出方式有效地避免了沟槽型多晶硅栅极末端直接与栅极总线接触，进而可以显著减小或消除沟槽型多晶硅栅极侧壁的氧化物由于尖端存在而导致半导体功率器件的过早击穿现象。

Description

沟槽型半导体功率器件

技术领域

本实用新型涉及半导体器件，尤其涉及沟槽型半导体功率器件。

背景技术

半导体功率器件是电力电子领域的重要元器件，是实现强电与弱电之间借口的桥梁。在开关电源、变频、显示、节能降耗等方面均有广阔的应用前景。以IGBT、VDMOS为典型代表的MOS半导体功率器件是如今电力电子领域的主流。

一种半导体功率器件包含三个电极，分别是栅极、发射极和集电极，其中发射极与集电极之间的开启与关断状态由栅极电压的高低来控制。

沟槽型半导体功率器件是一种电流垂直流向的器件，相对于传统的平面型半导体功率器件，它具有集成度高，导通电阻小的优点。

沟槽型半导体功率器件在版图的实现上，包含有元胞区、终端区、栅极压焊点和发射极压焊点。一般元胞区位于芯片设计的中央，终端保护区位于元胞区的外侧，一般由场环、场板或场环场板复合结构组合而成。元胞区由若干重复性单元组成，发射极压焊点位于表面，由接触孔填充的金属引出，相邻元胞之间的沟槽栅极一般由位于元胞区外侧的栅极总线导出，再有接触孔填充的金属连接至顶层的栅极压焊点。

现有的沟槽型半导体功率器件的栅极总线导出版图设计，各相邻元胞的栅极沟槽具有沿着该栅极沟槽侧壁的栅极氧化物和填充在栅极沟槽中的多晶硅栅电极，及多晶硅栅极末端。栅极总线覆盖各相邻元胞栅极沟槽的末端，并与栅极沟槽内的栅电极接触。然而，位于栅极末端部位的栅电极绝缘物会过早击穿。

沟槽型半导体功率器件在版图的实现上，包含有元胞区、终端区、栅极压焊点和发射极压焊点。一般元胞区位于芯片设计的中央，周围为由场环、场板或场环场板复合结构组成的终端保护区。元胞区由若干重复性单元组成，位于表面的发射极压焊点由接触孔填充的金属引出，相邻元胞之间的沟槽型多晶硅栅极一般由位于元胞区外侧的栅极总线导出连接至顶层的栅极压焊点。考虑到传统的沟槽型半导体功率器件的栅极导出方式，如图1所示，其栅极导出总线01位于元胞区02的周围，各相邻元胞的栅极沟槽03具有沿着该栅极沟槽侧壁的栅极氧化物04和填充在栅极沟槽中的多晶硅栅极05，多晶硅栅极沟槽末端06，及发射极的金属穿孔07。栅极总线01位于各个多晶硅栅极沟槽的末端06之上，并与多晶硅栅极沟槽内的多晶硅栅极05接触。然而，栅极末端06在干法刻蚀形成沟槽的过程中由于各向异性刻蚀易形成如图2、图3所示的边沿处尖端08、拐角处尖端10，尤其是图3中所示的拐角处尖端10，使得该处栅极沟槽侧壁氧化物04会过早地击穿。

另一种沟槽型半导体功率器件的栅极导出方式设计如图4所示。在图1所示的沟槽型多晶硅栅极导出方式的基础上，将多晶硅栅极末端两两并联并呈圆弧状栅极沟槽11，虽然避免了尖端10的形成，仍有待继续改善。

因此，如何减小或者消除过早的栅极绝缘物击穿，成为本领域技术人员亟待解决的技术问题。

发明内容

为解决上述问题，本实用新型提供一种极少尖端的沟槽型半导体功率器件。

本实用新型的技术方案在于：一种沟槽型半导体功率器件，包括栅极总线、第一终端保护环及设于栅极总线与第一终端保护环间的多晶硅栅极，其特征在于：所述栅极总线通过多个凸起与多晶硅栅极连接。

本实用新型的第一优选方案为，所述的栅极总线上的多个凸起呈叉指状。

本实用新型第二优选方案为，所述多晶硅栅极末端设有沟槽多晶硅栅极连接末端，所述凸起插入沟槽多晶硅栅极连接末端内。

本实用新型第三优选方案为，所述栅极总线与第一终端保护环间设有多晶硅沟槽，所述多晶硅栅极设于多晶硅沟槽内。

本实用新型的技术优势在于：沟槽型半导体功率器件包括元胞区和栅极总线导出区，其中所述栅极总线导出区位于终端第一保护环区域内，沟槽型多晶硅栅极末端在终端第一保护环内汇集到一沟槽多晶硅连接末端。栅极总线与所述沟槽多晶硅连接末端呈叉指状连接，再通过接触孔填充的金属将多晶硅栅极导出到表面栅极压焊点。因此，相对于现有的沟槽型功率半导体的栅极导出方式而言，本实用新型实施例中的多晶硅栅极导出方式有效地避免了沟槽型多晶硅栅极末端直接与栅极总线接触，进而可以显著减小或消除沟槽型多晶硅栅极侧壁的氧化物由于尖端存在而导致半导体功率器件的过早击穿现象。

下面结合附图与具体实施例对本实用新型做进一步说明。

附图说明

图1为现有技术中的一种沟槽型半导体功率器件的栅极导出设计。

图2示意性地显示了图1中沿着线2-2在箭头方向观看时的横截面轮廓图。

图3示意性地显示了图1中沿着线3-3在箭头方向观看时的横截面轮廓图。

图4为现有技术中的另一种沟槽型半导体功率器件的栅极导出方式设计。

图5为本实用新型实施例提供的一种沟槽型半导体功率器件的栅极导出版图设计。

附图标记说明：01-栅极总线、02-元胞区、03-栅极沟槽、04-栅极氧化物、05-多晶硅栅极、06-晶硅栅极沟槽末端、07-金属穿孔、08-边沿处尖端、09-接触面、10-拐角处尖端、11-圆弧状栅极沟槽、12-沟槽多晶硅栅极连接末端、13-凸起、14-元胞Active区、15-第一终端保护环。

具体实施方式

参考图5，该沟槽型半导体功率器件的栅极导出版图设计中包括栅极总线01、多晶硅沟槽03、沟槽侧壁的栅极氧化物04、沟槽内填充的多晶硅栅极05、多晶硅栅极末端06、沟槽多晶硅栅极连接末端12、栅极总线01表面的凸起13、元胞Active区14、第一终端保护环15。

多晶硅栅极05设于栅极总线01与第一终端保护环15间，栅极总线01通过多个凸起13 与多晶硅栅极05连接。栅极总线01上的多个凸起13呈叉指状。

多晶硅栅极05末端设有沟槽多晶硅栅极连接末端12，凸起13插入沟槽多晶硅栅极连接末端12内。

栅极总线01与第一终端保护环15间设有多晶硅沟槽03，多晶硅栅极05设于多晶硅沟槽03内。

由于本实施例中，相邻元胞的多晶硅栅极末端06在沟槽多晶硅栅极连接末端12并联连接。栅极总线01通过12呈叉指状连接。上述沟槽型半导体功率器件的多晶硅栅电极导出方式中，既避免了图1设计导致的图3中拐角处尖端10的形成，又比图4所示导出方式设计中形成的如图2、图3所示的边沿处尖端08区域少，有效地改善了沟槽型半导体功率器件的栅极氧化物04过早击穿问题。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其他实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖性相一致的最宽的范围。

Claims (4)

1.一种沟槽型半导体功率器件，包括栅极总线（01）、第一终端保护环（15）及设于栅极总线（01）与第一终端保护环(15)间的多晶硅栅极（05），其特征在于：所述栅极总线（01）通过多个凸起（13） 与多晶硅栅极（05）连接。

2.根据权利要求1所述沟槽型半导体功率器件，其特征在于：所述的栅极总线（01）上的多个凸起（13）呈叉指状。

3.根据权利要求1或2所述沟槽型半导体功率器件，其特征在于：所述多晶硅栅极（05）末端设有沟槽多晶硅栅极连接末端（12），所述凸起（13）插入沟槽多晶硅栅极连接末端（12）内。

4.根据权利要求1所述沟槽型半导体功率器件，其特征在于：所述栅极总线（01）与第一终端保护环(15)间设有多晶硅沟槽（03），所述多晶硅栅极（05）设于多晶硅沟槽（03）内。

Images