CN202406021U - Dc-dc转换器 - Google Patents

Dc-dc转换器 Download PDF

Info

Publication number
CN202406021U
CN202406021U CN2011203227729U CN201120322772U CN202406021U CN 202406021 U CN202406021 U CN 202406021U CN 2011203227729 U CN2011203227729 U CN 2011203227729U CN 201120322772 U CN201120322772 U CN 201120322772U CN 202406021 U CN202406021 U CN 202406021U
Authority
CN
China
Prior art keywords
circuit
low
resistance
end switch
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2011203227729U
Other languages
English (en)
Inventor
后藤祐一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of CN202406021U publication Critical patent/CN202406021U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

根据实施方式，提供一种DC-DC转换器，具备高端开关、与所述高端开关串联连接的低端开关、高端控制电路、以及低端控制电路。所述高端控制电路控制所述高端开关。所述低端控制电路具有检测所述低端开关的电流的第一检测电路、及偏移消除电路。所述偏移消除电路将所述低端开关断开时的所述第一检测电路的输出作为偏移电压保持，在所述低端开关接通时，输出从所述第一检测电路的输出中减去所述偏移电压后的值。所述低端控制电路对所述偏移消除电路的输出电压和成为基准的电压进行比较，将所述低端开关断开。

Description

DC-DC转换器
本申请基于2011年1月11日向日本特许厅提交的2011-003042号专利申请并要求其优先权，通过援引包含其全部内容。 
技术领域
本实用新型涉及一种DC-DC转换器。 
背景技术
使高端开关和低端开关交替进行接通、断开来驱动电感器的同步整流方式的DC-DC转换器，作为高效率的电源被使用。 
同步整流方式由于在低端侧也进行开关动作，所以在电流较小时，存在电感器的电流逆向流过低端开关而使电力效率下降的情况。 
实用新型内容
本实用新型的实施方式提供一种电力效率良好的DC-DC转换器。 
根据第一技术方案的实施方式，提供一种DC-DC转换器，具备高端开关、与所述高端开关串联连接的低端开关、高端控制电路、以及低端控制电路。所述高端控制电路控制所述高端开关。所述低端控制电路具有检测所述低端开关的电流的第一检测电路、及偏移消除电路。所述偏移消除电路将所述低端开关断开时的所述第一检测电路的输出作为偏移电压保持，在所述低端开关接通时，输出从所述第一检测电路的输出中减去所述偏移电压后的值。所述低端控制电路对所述偏移消除电路的输出电压和成为基准的电压进行比较，来将所述低端开关断开。 
此外，第二技术方案所涉及的DC-DC转换器根据第一技术方案，所述低端控制电路检测到所述偏移消除电路的输出的零交叉，从而将所述低端开关断开。 
此外，第三技术方案所涉及的DC-DC转换器根据第一技术方案，所述 第一检测电路具有：第一检测晶体管；第一检测电阻，经由所述第一检测晶体管与所述低端开关的两端连接；以及第一放大电路，将所述第一检测电阻两端的电压放大。 
此外，第四技术方案所涉及的DC-DC转换器根据第三技术方案，所述第一放大电路具有：一对电流生成电路；一对输入晶体管，分别从所述一对电流生成电路被供给恒定电流，一个输入晶体管经由第一电阻与所述第一检测电阻的一端连接，另一个输入晶体管经由第二电阻与所述第一检测电阻的另一端连接，将所述第一检测电阻两端的电压放大；以及一对输出晶体管，分别将所述一对输入晶体管的输出电压放大后，将一个反馈给所述第二电阻，将另一个输出到与所述第一检测电阻的一端连接的第三电阻。 
此外，第五技术方案所涉及的DC-DC转换器根据第四技术方案，所述一对输入晶体管中的一个输入晶体管与二极管连接。 
此外，第六技术方案所涉及的DC-DC转换器根据第四技术方案，所述一对输入晶体管是NMOS。 
此外，第七技术方案所涉及的DC-DC转换器根据第四技术方案，所述一对输出晶体管是PMOS。 
此外，第八技术方案所涉及的DC-DC转换器根据第三技术方案，所述一对电流生成电路生成相等的电流。 
此外，第九技术方案所涉及的DC-DC转换器根据第一技术方案，所述低端控制电路对所述偏移消除电路的输出电压和接地电位进行比较，来将所述低端开关断开。 
此外，第十技术方案所涉及的DC-DC转换器根据第一技术方案，所述低端控制电路还具有第一闩锁电路，该第一闩锁电路通过所述偏移消除电路的输出被复位。 
此外，第十一技术方案所涉及的DC-DC转换器根据第一技术方案，所述高端控制电路具有第二检测电路，该第二检测电路检测所述高端开关的电流。 
此外，第十二技术方案所涉及的DC-DC转换器根据第一技术方案，所述高端控制电路具有时钟振荡电路。 
此外，第十三技术方案所涉及的DC-DC转换器根据第一技术方案，所 述偏移消除电路具有：比较电路，该比较电路的负输入端子接地；第一开关元件，连接在所述比较电路的正输入端子与接地之间，在所述高端开关接通时该第一开关元件接通，在所述高端开关断开时该第一开关元件断开；以及第一电容器，连接在所述比较电路的正输入端子与所述第一检测电路之间，充电有所述低端开关断开时的所述偏移电压。 
此外，第十四技术方案所涉及的DC-DC转换器根据第一技术方案，还具备：电感器，该电感器的一端与所述高端开关和所述低端开关的连接点连接；平滑电容器，连接在所述电感器的另一端与接地之间；以及反馈电阻，连接在所述电感器的另一端与接地之间，将所述电感器的另一端的电压反馈给所述高端控制电路。 
此外，第十五技术方案所涉及的DC-DC转换器根据第十四技术方案，所述低端控制电路检测到所述偏移消除电路的输出的零交叉，从而将所述低端开关断开。 
此外，第十六技术方案所涉及的DC-DC转换器根据第十四技术方案，所述第一检测电路具有：第一检测晶体管；第一检测电阻，经由所述第一检测晶体管与所述低端开关的两端连接；以及第一放大电路，将所述第一检测电阻两端的电压放大。 
此外，第十七技术方案所涉及的DC-DC转换器根据第十六技术方案，所述第一放大电路具有：一对电流生成电路；一对输入晶体管，分别从所述一对电流生成电路被供给恒定电流，一个输入晶体管经由第一电阻与所述第一检测电阻的一端连接，另一个输入晶体管经由第二电阻与所述第一检测电阻的另一端连接，将所述第一检测电阻两端的电压放大；以及一对输出晶体管，分别将所述一对输入晶体管的输出电压放大后，将一个反馈给所述第二电阻，将另一个输出到与所述第一检测电阻的一端连接的第三电阻。 
此外，第十八技术方案所涉及的DC-DC转换器根据第十七技术方案，所述一对输入晶体管中的一个输入晶体管与二极管连接。 
此外，第十九技术方案所涉及的DC-DC转换器根据第十四技术方案，所述低端控制电路对所述偏移消除电路的输出电压和接地电位进行比较，将所述低端开关断开。 
此外，第二十技术方案所涉及的DC-DC转换器根据第十四技术方案，所述低端控制电路还具有第一闩锁电路，该第一闩锁电路通过所述偏移消除电路的输出被复位。 
根据本实用新型的实施方式，能够提供电力效率良好的DC-DC转换器。 
附图说明
图1是示例第一实施方式的DC-DC转换器的结构的电路图。 
图2是DC-DC转换器的主要信号的时序图，(a)表示时钟信号CLK，(b)表示高端开关的电流IQ1，(c)表示低端开关的电流IQ2，(d)表示第二比较电路的输出信号PWM，(e)表示偏移消除电路的输出信号DET，(f)表示高端控制信号VH，(g)表示低端控制信号VL。 
具体实施方式
下面，参照附图详细说明本实用新型的实施方式。另外，在本申请说明书及附图中，对与已经说明过的图中的要素相同的要素赋予同一附图标记，并适当省略详细说明。 
(第一实施方式) 
图1是示出第一实施方式的DC-DC转换器的结构的电路图。 
DC-DC转换器1具备高端开关Q1、与高端开关Q1串联连接的低端开关Q2、控制高端开关Q1的高端控制电路6、控制低端开关Q2的低端控制电路7等。DC-DC转换器1输出将电源电压VIN降压后的输出电压VOUT。 
在电源线2与驱动线3之间连接有高端开关Q1。在驱动线3与接地线4之间连接有低端开关Q2。低端开关Q2与高端开关Q1串联连接。 
另外，在图1中，高端开关Q1由P沟道式MOSFET(下面称为PMOS)构成。并且，低端开关Q2由N沟道式MOSFET(下面称为NMOS)构成。但是，高端开关Q1也可以由NMOS构成。并且，高端开关Q1和低端开关Q2还能够使用IGBT、BJT等。 
电感器L1的一端经由驱动线3与高端开关Q1及低端开关Q2连接。电感器L1的另一端与输出线5连接。在输出线5与接地线4之间分别连接 有反馈电阻R1、R2、平滑电容器C1。 
电感器L1经由驱动线3被高端开关Q1驱动，向输出线5生成输出电压VOUT。输出电压VOUT被平滑电容器C1平滑化。此外，通过反馈电阻R1、R2，由输出电压VOUT生成电压VFB。电压VFB被反馈给高端控制电路6。 
另外，在图1中，将利用反馈电阻R1、R2将输出电压VOUT分压而得到的电压VFB反馈给高端控制电路6。但是，也可以将输出电压VOUT作为电压VFB反馈给高端控制电路6。 
高端开关Q1通过从高端控制电路6输出的高端控制信号VH，被控制成接通或断开。由于高端开关Q1由PMOS构成，所以高端控制信号VH的逻辑为负逻辑。当高端控制信号VH为低电平时，高端开关Q1接通，为高电平时，高端开关Q1断开。 
低端开关Q2通过从低端控制电路7输出的低端控制信号VL，被控制成接通或断开。由于低端开关Q2由NMOS构成，所以低端控制信号VL的逻辑为正逻辑。当低端控制信号VL为低电平时，低端开关Q2断开，为高电平时，低端开关Q2接通。 
高端控制电路6控制高端开关Q1接通或断开，使得根据输出电压VOUT反馈的电压VFB与作为基准的电压VREF相等。 
高端控制电路6对电压VFB与电压VREF的误差和高端开关Q1的电流IQ1进行比较，控制高端开关Q1接通或断开。 
高端开关Q1的电流IQ1由第二检测电路8进行检测。第二检测电路8将与高端开关Q1并联连接的第二检测晶体管Q3的电流转换成电压，从而检测高端开关Q1的电流IQ1。第二检测晶体管Q3的电流与高端开关Q1的电流IQ1成正比，第二检测电路8输出与电流IQ1成正比的电压。 
另外，高端开关Q1接通时的高端开关Q1的电流IQ1与电感器L1的电流IL1相等。第二检测电路8通过检测高端开关Q1的电流IQ1来检测电感器L1的电流IL1。 
电压VFB与电压VREF的误差被误差放大电路9放大。误差放大电路9的输出被输入到第二比较电路10的正输入端子。第二比较电路10的负输入端子被从第二检测电路8输入高端开关Q1的电流IQ1的检测值。 
当输入到正输入端子的误差大于输入到负输入端子的电流IQ1的检测值时，第二比较电路10输出高电平。此外，当输入到正输入端子的误差小于输入到负输入端子的电流IQ1的检测值时，第二比较电路10输出低电平。 
第二比较电路10的输出信号PWM被输入到由2个NAND(逻辑积的非电路)构成的第二闩锁电路11的置位端子(set terminal)。第二闩锁电路11的复位端子被输入由时钟振荡电路12生成的时钟信号CLK。第二闩锁电路11的输出经由二阶逆变器被作为高端控制信号VH输出。另外，第二闩锁电路11在置位端子被输入了低电平时被置位，输出高电平并保持该值。此外，第二闩锁电路11在复位端子被输入了低电平时被复位，输出低电平并保持该值。 
高端控制电路6与时钟信号CLK同步动作。 
当时钟信号CLK为低电平时，第二闩锁电路11被复位，输出低电平。高端控制信号VH成为低电平，高端开关Q1接通。当第二比较电路10的输出为低电平时，第二闩锁电路11被置位，第二闩锁电路11输出高电平。高端控制信号VH成为高电平，高端开关Q1断开。 
因此，当电流IQ1的检测值比电压VFB相对于电压VREF的误差小时，向高端控制信号VH输出低电平，将高端开关Q1控制为接通。此外，当电流IQ1的检测值比电压VFB相对于电压VREF的误差大时，向高端控制信号VH输出高电平，将高端开关Q1控制为断开。 
另外，在图1中示出的是具有第二检测电路8，用高端开关Q1的电流IQ1控制高端开关Q1的电流控制模式的结构。但是，也可以用电压控制模式构成，也可以不具有第二检测电路8。 
低端控制电路7输出用于将低端开关Q2控制为接通或断开的低端控制信号VL。当高端开关Q1接通时，输出将低端开关Q2断开的低端控制信号VL。 
此外，当高端开关Q1断开时，输出将低端开关Q2控制为接通，并当低端开关Q2的电流IQ2变为零时将低端开关Q2断开的低端控制信号VL。 
在DC-DC转换器1中，当高端开关Q1断开时，将低端开关Q2控制为接通，以同步整流方式动作。电感器L1的再生电流从低端开关Q2流过。 
此外，检测低端开关Q2的电流IQ2，当电流IQ2零交叉时，使低端开 关Q2断开。 
由此，如图2中所说明的，能够防止电感器L1的电流IL1的逆流，能够改善电力效率。 
接着，进一步详细说明低端控制电路7。 
低端控制电路7具有第一检测电路13、偏移消除电路14、及第一闩锁电路15。 
在第一检测电路13中，第一检测电阻R3经由第一检测晶体管Q4在低端开关Q2的两端串联连接。第一检测电阻R3的一端与接地线4连接，另一端与第一检测晶体管Q4连接。在第一检测电阻R3的两端检测与低端开关Q2的电流IQ2成正比的电压。 
第一检测电阻R3两端的电压被第一放大电路16放大。 
在第一放大电路16中设置有一对电流生成电路17、18。电流生成电路17、18与电源线2连接。电流生成电路17、18向一对输入晶体管Q5、Q6供给恒定电流。输入晶体管Q5与二极管连接，被从电流生成电路17供给恒定电流。输入晶体管Q5经由第一电阻R4与第一检测电阻R3的一端连接。即，与接地线4连接。 
输入晶体管Q6被从电流生成电路18供给恒定电流。输入晶体管Q6经由第二电阻R5与第一检测电阻R3的另一端连接。 
因此，一对输入晶体管Q5、Q6将第一检测电阻R3两端的电压放大。另外，输入晶体管Q5、Q6由阈值电压等电气特性被设定成相等的NMOS构成。 
一对输出晶体管Q7、Q8与电源线2连接，将输入晶体管Q5的输出放大。输出晶体管Q7向第二电阻R5输出电流，对输入晶体管Q5施加负反馈。输出晶体管Q8向与接地线4连接的第三电阻输出电流，向第三电阻R6两端输出将第一检测电阻R3两端的电压放大后的电压。另外，输出晶体管Q7、Q8由阈值电压等电气特性被设定成相等的PMOS构成。 
偏移消除电路14具有第一电容器C2和第一开关元件Q9。第一开关元件Q9由NMOS构成。第一开关元件Q9的栅极被输入第二闩锁电路11的输出信号，即将高端控制信号VH反转后的信号VH/。另外，第一开关元件Q9可以由PMOS构成，并且也可以是BJT。 
第一电容器C2的一端与第一检测电路13的输出端连接，另一端经由第一开关元件Q9与接地线4连接。第一电容器C2的另一端与第一比较电路19的正输入端子连接。第一比较电路19的负输入端子被输入例如接地电位，作为基准电压。 
第一比较电路19在正输入端子的电位高于负输入端子的电位时输出高电平。此外，在正输入端子的电位低于负输入端子的电位时输出低电平。第一比较电路19的输出端与第一闩锁电路15的复位端子连接。 
第一闩锁电路15与第二闩锁电路11同样地，也由2个NAND构成，具有复位端子和置位端子。并且，第一闩锁电路15当复位端子被输入了低电平时被复位，输出低电平并保持该值。并且，第一闩锁电路15当置位端子被输入了低电平时被置位，输出高电平并保持该值。 
第一闩锁电路15的置位端子与第二闩锁电路11的置位端子同样地，被输入第二比较电路10的输出信号PWM。第一闩锁电路15输出低端控制信号VL，对低端开关Q2和第一检测晶体管Q4进行控制。 
接着，说明低端控制电路7的第一检测电路13及偏移消除电路14的动作。 
另外，第一检测电阻R3的电阻值相比于第一及第二电阻R4、R5的电阻值足够小，并且，由电流生成电路17、18生成的电流相比于低端开关Q2的电流IQ2足够小。 
在低端开关Q2断开的情况下，基于低端开关Q2的电流IQ2的第一检测电阻R3两端的电压为零。输入晶体管Q5的电流IQ5与电流生成电路17生成的电流值相等。输入晶体管Q6的电流IQ6与电流生成电路18生成的电流值相等。此外，将输出晶体管Q7的电流设为IQ7。 
第一电阻R4中流入输入晶体管Q5的电流IQ5。第二电阻R5中流过电流IQ6+IQ7。此时，以输入晶体管Q5、Q6的各个源极电位相等的方式设定各个常数。例如，能够将电流生成电路17、18生成的电流设定为相同，进一步以输入晶体管Q5、Q6的各个源极电位相等的方式设定第一及第二电阻R4、R5的电阻值。或者，也可以将第一及第二电阻R4、R5的电阻值设定为相等，进一步以输入晶体管Q5、Q6的各个源极电位相等的方式设定由电流生成电路17、18生成的电流。 
输出晶体管Q8的栅极源极之间的电压与输出晶体管Q7的栅极源极之间的电压相等。因此，输出晶体管Q8的电流IQ8与输出晶体管Q7的电流IQ7相等，输出晶体管Q7的电流IQ7被复制至输出晶体管Q8。 
在第三电阻R6的两端产生基于电流IQ8(＝IQ7)的电压。 
由于高端控制信号VH的反转信号VH/为高电平，所以偏移消除电路14的第一开关元件Q9接通。因此，第三电阻R6两端的电压作为偏移电压，被充电至偏移消除电路14的第一电容器C2。 
偏移消除电路14将低端开关Q2断开时的第一检测电路13的输出作为偏移电压保持。 
如上所述，输入晶体管Q5、Q6及输出晶体管Q7、Q8分别被设定成电气特性一致。但是，由于制造工艺的偏差等，例如在输入晶体管Q5、Q6的各个源极电位上产生偏差。此外，在输出晶体管Q7、Q8的各个电流IQ7、IQ8上也产生偏差。 
因此，在偏移消除电路14所保持的偏移电压中包含有由制造工艺偏差等引起的误差。 
接着，在接通了低端开关Q2的情况下，在第一检测电阻R3流过与低端开关Q2的电流IQ2成正比的电流，输入到第一放大电路16的第一检测电阻R3的另一端的电位为负。 
由于输入晶体管Q6的源极电位下降，所以输入晶体管Q6的输出电压下降。由于输出晶体管Q7、Q8的栅极电位下降，所以输出晶体管Q7、Q8的电流IQ7、IQ8(＝IQ7)也增加。 
由于输出晶体管Q7的电流IQ7被反馈给第二电阻R5，所以输入晶体管Q6的源极电位上升。因此，通过输出晶体管Q7的负反馈，使得输入晶体管Q6的源极电位变为与输入晶体管Q5的源极电位相等。 
这样，在接通了低端开关Q2的情况下，第一检测电阻R3的另一端的电位下降，然而为使输入晶体管Q5、Q6的各个源极电位相等，输出晶体管Q7的电流IQ7增加。 
此外，输入晶体管Q6的电流IQ6与电流生成电路18生成的电流相等。 
因此，输出晶体管Q7、Q8的电流IQ7、IQ8(＝IQ7)变为与在第一检测电阻R3流过的与低端开关Q2的电流IQ2成正比的电流相等。在第三电 阻R6的两端产生在上述偏移电压上相加了低端开关Q2的电流IQ2的检测值后的电压。 
当低端开关Q2接通时，高端开关为断开，高端控制信号VH为高电平。因此，第一开关元件Q9为断开。 
第三电阻R6两端的电压作为第一检测电路13的输出，经由第一电容器C2输入到第一比较电路19。 
第一电容器C2中保持有偏移电压。因此，第一比较电路19被输入从第一检测电路13的输出减去了偏移电压后的电压，即低端开关Q2的电流IQ2的检测值。 
第一比较电路19因输入到正输入端子的、第一检测电路13的输出为正，所以作为输出信号DET，输出高电平。而且，当低端开关Q2的电流IQ2变为零时，第一比较电路19作为输出信号DET输出低电平。 
这样，在低端控制电路7中，能够通过偏移消除电路14消除第一检测电路13的第一放大电路16的因偏差等引起的偏移。因此，能够以高精度检测低端开关Q2的电流IQ2。此外，能够以高精度检测低端开关Q2的电流IQ2的零交叉。 
而且，在低端控制电路7中，通过第一放大电路16将第一检测电阻R3两端的电压放大。因此，能够使由第一比较电路19的偏移电压引起的、低端开关Q2的电流IQ2的零交叉的检测误差减小与第一放大电路16的增益量相当的量。此外，输入到第一比较电路19的、第一检测电路13的输出振幅增加与第一放大电路16的增益量相当的量。因此，第一比较电路19的动作变得更加高速，低端开关Q2的电流IQ2的零交叉的检测精度有所提高。 
接着，参照时序图说明DC-DC转换器1的动作。 
图2是DC-DC转换器的主要信号的时序图，(a)表示时钟信号CLK，(b)表示高端开关的电流IQ1，(c)表示低端开关的电流IQ2，(d)表示第二比较电路的输出信号PWM，(e)表示偏移消除电路的输出信号DET，(f)表示高端控制信号VH，(g)表示低端控制信号VL。 
另外，在图2(f)中，分别以ON、OFF表示将高端开关Q1控制为接通或断开。此外，在图2(g)中，分别以ON、OFF表示将低端开关Q2 控制为接通或断开。 
时钟信号CLK为低电平期间较短的负脉冲信号(图2(a))。时钟信号CLK的1个周期为1个循环，DC-DC转换器1与时钟信号CLK同步动作。 
在时钟信号CLK从高电平下降到低电平时(图2(a))，第二闩锁电路11被复位，输出低电平。 
高端控制信号VH成为低电平(图2(f))，高端开关Q1变为接通。高端开关Q1的电流IQ1增加(图2(b))。此外，由于对高端控制信号VH取非的信号VH/为高电平，所以第一开关元件Q9成为接通。第一比较电路19的输出信号DET成为低电平(图2(e))，第一闩锁电路15的复位端子被输入低电平。 
此外，由于第二比较电路10的输出信号PWM为高电平(图2(d))，所以第一闩锁电路15被复位，低端控制信号VL成为低电平(图2(g))。低端开关Q2成为断开。低端开关Q2的电流IQ2为零(图2(c))。 
高端开关Q1的电流IQ1增加，若输出信号PWM从高电平变为低电平(图2(d))，则第二闩锁电路11和第一闩锁电路15均被置位，分别输出高电平。高端控制信号VH和低端控制信号VL成为高电平(图2(f)、(g))。 
高端开关Q1断开，第二比较电路10的输出信号PWM变回为高电平(图2(d))。 
低端开关Q2接通，低端开关Q2的电流IQ2流入(图2(c))。低端开关Q2的电流IQ2是在电感器L1流过的再生电流IL1，随时间减少。 
当低端开关Q2的电流IQ2零交叉时，偏移消除电路14的输出信号DET成为低电平(图2(e))。 
第一闩锁电路15被复位，低端控制信号VL变回为低电平((图2g))。 
在下一个时钟信号CLK的下降处，第二闩锁电路11被复位。下一循环之后反复进行同样的动作。 
这样，由于检测到低端开关Q2的电流IQ2的零交叉，将低端开关Q2断开，所以电感器L1的再生电流IL1不逆流。因此，能够抑制由再生电流IL1逆流引起的电力消耗，能够改善电力效率。 
此外，如上所述，在DC-DC转换器1中，通过偏移消除电路14，能够消除第一检测电路13的第一放大电路16的由偏差等引起的偏移。因此， 能够以高精度检测低端开关Q2的电流IQ2。此外，能够以高精度检测低端开关Q2的电流IQ2的零交叉，能够抑制由再生电流IL1逆流造成的电力消耗，能够改善电力效率。 
而且，在DC-DC转换器1中，通过第一放大电路16，将第一检测电阻R3两端的电压放大。因此，能够使由第一比较电路19的偏移电压引起的低端开关Q2的电流IQ2的零交叉的检测误差减小与第一放大电路16的增益量相当的量。 
此外，输入到第一比较电路19的、第一检测电路13的输出振幅增加与第一放大电路16的增益量相当的量。因此，第一比较电路19的动作变得更加高速，低端开关Q2的电流IQ2的零交叉的检测精度有所提高。 
因此，能够进一步抑制由再生电流IL1逆流引起的电力消耗，能够改善电力效率。 
另外，在图1、图2中，示例了作为基准电压向第一比较电路19的负输入端子输入接地电位的情况。但是，能够通过调整基准电压来调整将低端开关Q2断开的时机。 
以上说明了本实用新型的几个实施方式，这些实施方式只是作为例子示出，并不限定实用新型的范围。这些新颖的实施方式可以通过其他各种方式实施，能够在不脱离实用新型宗旨的范围内，进行各种省略、替换、变更。这些实施方式及其变形均包括在实用新型的范围、宗旨内，并包括在记载于权利要求书中的实用新型及其等同范围内。 

Claims (20)

1.一种DC-DC转换器，其特征在于，具备：
高端开关；
低端开关，与所述高端开关串联连接；
高端控制电路，控制所述高端开关；以及
低端控制电路，具有：第一检测电路，检测所述低端开关的电流；以及偏移消除电路，将所述低端开关断开时的所述第一检测电路的输出作为偏移电压保持，在所述低端开关接通时，输出从所述第一检测电路的输出中减去所述偏移电压后的值；该低端控制电路对所述偏移消除电路的输出电压和成为基准的电压进行比较，来将所述低端开关断开。
2.根据权利要求1所述的DC-DC转换器，其特征在于，
所述低端控制电路检测到所述偏移消除电路的输出的零交叉，从而将所述低端开关断开。
3.根据权利要求1所述的DC-DC转换器，其特征在于，
所述第一检测电路具有：
第一检测晶体管；
第一检测电阻，经由所述第一检测晶体管与所述低端开关的两端连接；以及
第一放大电路，将所述第一检测电阻两端的电压放大。
4.根据权利要求3所述的DC-DC转换器，其特征在于，
所述第一放大电路具有：
一对电流生成电路；
一对输入晶体管，分别从所述一对电流生成电路被供给恒定电流，一个输入晶体管经由第一电阻与所述第一检测电阻的一端连接，另一个输入晶体管经由第二电阻与所述第一检测电阻的另一端连接，将所述第一检测电阻两端的电压放大；以及
一对输出晶体管，分别将所述一对输入晶体管的输出电压放大后，将一个反馈给所述第二电阻，将另一个输出到与所述第一检测电阻的一端连接的第三电阻。
5.根据权利要求4所述的DC-DC转换器，其特征在于，
所述一对输入晶体管中的一个输入晶体管与二极管连接。
6.根据权利要求4所述的DC-DC转换器，其特征在于，
所述一对输入晶体管是NMOS。
7.根据权利要求4所述的DC-DC转换器，其特征在于，
所述一对输出晶体管是PMOS。
8.根据权利要求4所述的DC-DC转换器，其特征在于，
所述一对电流生成电路生成相等的电流。
9.根据权利要求1所述的DC-DC转换器，其特征在于，
所述低端控制电路对所述偏移消除电路的输出电压和接地电位进行比较，来将所述低端开关断开。
10.根据权利要求1所述的DC-DC转换器，其特征在于，
所述低端控制电路还具有第一闩锁电路，该第一闩锁电路通过所述偏移消除电路的输出被复位。
11.根据权利要求1所述的DC-DC转换器，其特征在于，
所述高端控制电路具有第二检测电路，该第二检测电路检测所述高端开关的电流。
12.根据权利要求1所述的DC-DC转换器，其特征在于，
所述高端控制电路具有时钟振荡电路。
13.根据权利要求1所述的DC-DC转换器，其特征在于，
所述偏移消除电路具有：
比较电路，该比较电路的负输入端子接地；
第一开关元件，连接在所述比较电路的正输入端子与接地之间，在所述高端开关接通时该第一开关元件接通，在所述高端开关断开时该第一开关元件断开；以及
第一电容器，连接在所述比较电路的正输入端子与所述第一检测电路之间，充电有所述低端开关断开时的所述偏移电压。
14.根据权利要求1所述的DC-DC转换器，其特征在于，还具备：
电感器，该电感器的一端与所述高端开关和所述低端开关的连接点连接；
平滑电容器，连接在所述电感器的另一端与接地之间；以及
反馈电阻，连接在所述电感器的另一端与接地之间，将所述电感器的另一端的电压反馈给所述高端控制电路。
15.根据权利要求14所述的DC-DC转换器，其特征在于，
所述低端控制电路检测到所述偏移消除电路的输出的零交叉，从而将所述低端开关断开。
16.根据权利要求14所述的DC-DC转换器，其特征在于，
所述第一检测电路具有：
第一检测晶体管；
第一检测电阻，经由所述第一检测晶体管与所述低端开关的两端连接；以及
第一放大电路，将所述第一检测电阻两端的电压放大。
17.根据权利要求16所述的DC-DC转换器，其特征在于，
所述第一放大电路具有：
一对电流生成电路；
一对输入晶体管，分别从所述一对电流生成电路被供给恒定电流，一个输入晶体管经由第一电阻与所述第一检测电阻的一端连接，另一个输入晶体管经由第二电阻与所述第一检测电阻的另一端连接，将所述第一检测电阻两端的电压放大；以及
一对输出晶体管，分别将所述一对输入晶体管的输出电压放大后，将一个反馈给所述第二电阻，将另一个输出到与所述第一检测电阻的一端连接的第三电阻。
18.根据权利要求17所述的DC-DC转换器，其特征在于，
所述一对输入晶体管中的一个输入晶体管与二极管连接。
19.根据权利要求14所述的DC-DC转换器，其特征在于，
所述低端控制电路对所述偏移消除电路的输出电压和接地电位进行比较，将所述低端开关断开。
20.根据权利要求14所述的DC-DC转换器，其特征在于，
所述低端控制电路还具有第一闩锁电路，该第一闩锁电路通过所述偏移消除电路的输出被复位。
CN2011203227729U 2011-01-11 2011-08-30 Dc-dc转换器 Expired - Lifetime CN202406021U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011003042A JP5727797B2 (ja) 2011-01-11 2011-01-11 Ｄｃ−ｄｃコンバータ
JP003042/2011 2011-01-11

Publications (1)

Publication Number Publication Date
CN202406021U true CN202406021U (zh) 2012-08-29

Family

ID=46454771

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011203227729U Expired - Lifetime CN202406021U (zh) 2011-01-11 2011-08-30 Dc-dc转换器
CN201110252685.5A Active CN102594136B (zh) 2011-01-11 2011-08-30 Dc-dc 转换器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110252685.5A Active CN102594136B (zh) 2011-01-11 2011-08-30 Dc-dc 转换器

Country Status (3)

Country Link
US (1) US8716990B2 (zh)
JP (1) JP5727797B2 (zh)
CN (2) CN202406021U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594136A (zh) * 2011-01-11 2012-07-18 株式会社东芝 Dc-dc 转换器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5274527B2 (ja) * 2010-09-13 2013-08-28 株式会社東芝 Ｄｃ−ｄｃコンバータ
JP6143110B2 (ja) * 2012-05-31 2017-08-16 国立大学法人 長崎大学 電力変換回路の制御装置
JP2014048681A (ja) 2012-08-29 2014-03-17 Toshiba Corp 電源装置
US9257908B2 (en) * 2013-03-15 2016-02-09 Maxim Integrated Products, Inc. Systems and methods to auto-adjust zero cross circuits for switching regulators
TWI543504B (zh) * 2013-08-15 2016-07-21 天鈺科技股份有限公司 靜電放電防護電路
KR102137847B1 (ko) * 2014-05-14 2020-07-24 솔루엠 (허페이) 세미컨덕터 씨오., 엘티디. 옵셋 제거 기능을 갖는 검출기, 이를 갖는 역률 보정 장치 및 전원 공급 장치
JP6424349B2 (ja) * 2014-09-30 2018-11-21 株式会社エヌエフ回路設計ブロック スイッチング電源装置
ES2646670B1 (es) * 2016-06-09 2018-10-10 Bsh Electrodomésticos España, S.A. Dispositivo de aparato doméstico y procedimiento con un dispositivo de aparato doméstico
CN110771023B (zh) * 2017-06-22 2021-09-10 株式会社村田制作所 同步整流型dc-dc变换器以及开关电源装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06207973A (ja) * 1993-01-12 1994-07-26 Honda Motor Co Ltd バッテリ残容量測定装置
JP2002281744A (ja) 2001-03-19 2002-09-27 Nec Kansai Ltd Ｄｃ−ｄｃコンバータ
JP4622583B2 (ja) * 2005-03-01 2011-02-02 トヨタ自動車株式会社 故障診断装置および車両
JP2007213680A (ja) * 2006-02-08 2007-08-23 Toshiba Corp 自動パワー制御フィルタ回路および光ディスク装置
US7292018B2 (en) * 2006-04-07 2007-11-06 Aimtron Technology Corp. Reverse current preventing circuit with an automatic correction of reference
JP2008099385A (ja) * 2006-10-10 2008-04-24 Toshiba Corp Ｄｃ−ｄｃコンバータ
DE602006015829D1 (de) * 2006-12-22 2010-09-09 St Microelectronics Des & Appl Synchrongleichrichter mit präzisen Ein-/Ausschaltzeiten
JP4734382B2 (ja) 2008-07-30 2011-07-27 株式会社東芝 Ｄｃ−ｄｃコンバータ用集積回路
CN101728954B (zh) * 2008-10-21 2013-04-10 成都芯源系统有限公司 用于dc-dc变流器的控制电路及其方法
JP5280920B2 (ja) * 2009-03-31 2013-09-04 新日本無線株式会社 スイッチング電源装置
JP5727797B2 (ja) * 2011-01-11 2015-06-03 株式会社東芝 Ｄｃ−ｄｃコンバータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594136A (zh) * 2011-01-11 2012-07-18 株式会社东芝 Dc-dc 转换器
CN102594136B (zh) * 2011-01-11 2015-02-04 株式会社东芝 Dc-dc 转换器

Also Published As

Publication number Publication date
JP2012147552A (ja) 2012-08-02
US20120176108A1 (en) 2012-07-12
JP5727797B2 (ja) 2015-06-03
US8716990B2 (en) 2014-05-06
CN102594136A (zh) 2012-07-18
CN102594136B (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
CN202406021U (zh) Dc-dc转换器
CN102043417B (zh) 低压降稳压器、直流对直流转换器以及低压降稳压方法
CN101388605B (zh) 开关稳压器
CN202261023U (zh) Dc－dc 变换器
CN101860208B (zh) Dc-dc转换器以及开关控制电路
CN102742135A (zh) 升降压dc-dc转换器以及开关控制电路
CN108445947A (zh) 一种应用于dc-dc转换器芯片的快速瞬态响应电路
CN101114797B (zh) 恒压电源电路
CN102136800A (zh) 开关调节器
CN102545662A (zh) 开关控制电路、使用其的变换器和开关控制方法
US9985526B1 (en) Switching regulator with self biasing high voltage swing switch stack
CN102571067A (zh) 电平移动电路以及开关电源装置
CN103152017A (zh) 延迟电路、具有延迟电路的电路系统及其方法
CN102931835A (zh) 开关电路和dc-dc转换器
CN106374745B (zh) 基于电压交调抑制的单电感双路输出dc-dc升压变换器
CN203504410U (zh) 直流对直流转换器
CN205377666U (zh) 一种直流-直流转换器电路
CN203406784U (zh) Dc-dc降压电路和dc-dc电源
CN103929060B (zh) 降压变换电路
CN102497102B (zh) 宽输出范围的同步降压-升压型dc-dc转换电路
CN103762851A (zh) 适用于igbt驱动模块高压侧供电的dc-dc变换电路
CN1770611B (zh) 线性稳压电源电路
CN108462388B (zh) 自举电源的实现电路
CN206302341U (zh) 一种直流‑直流电压变换器
CN209016932U (zh) 开关电源控制电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20120829

Effective date of abandoning: 20150204

AV01 Patent right actively abandoned

Granted publication date: 20120829

Effective date of abandoning: 20150204

RGAV Abandon patent right to avoid regrant