CN201038136Y - Cpu装置 - Google Patents
Cpu装置 Download PDFInfo
- Publication number
- CN201038136Y CN201038136Y CNU2007200489352U CN200720048935U CN201038136Y CN 201038136 Y CN201038136 Y CN 201038136Y CN U2007200489352 U CNU2007200489352 U CN U2007200489352U CN 200720048935 U CN200720048935 U CN 200720048935U CN 201038136 Y CN201038136 Y CN 201038136Y
- Authority
- CN
- China
- Prior art keywords
- chip
- shell
- cpu device
- rib
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
一种CPU装置,包括配合在一起的外壳、芯片及电路板,其中,芯片是通过封装技术而设置于外壳与电路板之间,所述外壳包括顶壳及由该顶壳一体延伸且相互连接的侧边,该顶壳与侧边围设形成一容置空间,芯片容设于该容置空间内,所述容置空间内未设有芯片的区域设有若干凸出部。该CPU装置在外壳内设有凸出部,该凸出部可以承受外力碰击,因而可增强外壳的强度,可以有效抵消外力对芯片的撞击,有利于防止芯片在受外力撞击下受损。
Description
【技术领域】
本实用新型涉及一种CPU装置。
【背景技术】
计算机等电子设备都需要使用中央处理器(即CPU,Central Processing Unit)来传输数据,图1和图2为现有CPU装置100的组合图及分解图,CPU装置100包括装配在一起的外壳10、电路板20及位于外壳10与电路板30之间的芯片20,其中芯片20是CPU装置100的核心部分,起到传输数据的作用,并通过封装技术固定在外壳10内,再将外壳10与电路板20固定在一起,以保护芯片20不受外界的干扰,而电路板30上布设有若干接点31,该接点31与之连接的印刷电路板上的导电片(图未示)相对应,以将芯片20信号通过电路板30传输到印刷电路板上,实现CPU装置100舆印刷电路板之间的数据传输。
所谓“封装技术”是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术。以CPb为例,我们实际看到的体积和外观并不是真正的CPU内核的大小和面貌,而是CPU内核等组件经过封装后的产品。
封装对于芯片来说是必须的,也是至关重要的。因为芯片必须与外界隔离,以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面,封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造,因此它是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳,它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印刷电路板上的导线与其它器件建立连接。因此,对于很多集成电路产品而言,封装技术都是非常关键的一环。
然而现有CPU装置由于在运输及安装等过程中,将不可避免的受外力碰击等作用,而使芯片受损,因此需要在CPU装置上增加一种结构,以增强芯片的强度,防止芯片受外力碰击下受损。
因此,有必要设计一种新型的CPU装置,以克服上述缺陷。
【实用新型内容】
本实用新型的目的在于提供一种可以防止在受外力撞击下受损的CPU装置。
为了实现上述目的,本实用新型CPU装置,包括配合在一起的外壳、芯片及电路板,其中,芯片是通过封装技术而设置于外壳与电路板之间,所述外壳包括顶壳及由该顶壳一体延伸且相互连接的侧边,该顶壳与侧边围设形成一容置空间,芯片容设于该容置空间内,所述容置空间内未设有芯片的区域设有若干凸出部。
本实用新型CPU装置在外壳内设有凸出部,该凸出部可以承受外力碰击,因而可增强外壳的强度,可以有效抵消外力对芯片的撞击,有利于防止芯片在受外力撞击下受损。
【附图说明】
图1为现有CPU装置的立体组装图;
图2为图1所示CPU装置的立体分解图;
图3为本实用新型CPU装置的立体分解图;
图4为图3所示CPU装置的另一视角的立体分解图;
图5为图3所示CPU装置的外壳的单独示意图;
图6为本实用新型第二实施例的外壳的单独示意图;
图7为本实用新型第三实施例的外壳的单独示意图;
图8为本实用新型第四实施例的外壳的单独示意图。
【具体实施方式】
下面结合附图对本实用新型CPU装置作进一步说明。
请同时参阅图3和图4,图3和图4都是为本实用新型CPU装置的立体分解图,而虽然图1为现有CPU装置的立体组合图,但是本实用新型CPU装置的立体组合图与图1的外观基本相同,故图1也可为本实用新型CPU装置的立体组合图。
本实用新型CPU装置100包括配合在一起的外壳10、芯片20及电路板30,其中,芯片20是通过封装技术而固设在外壳10与电路板30之间,芯片20为CPU装置100的核心,用来传输数据。所述外壳10包括顶壳11及由该顶壳11一体延伸且相互连接在一起的第一、第二、第三及第四侧边12、13、14、15,该顶壳11与四个侧边12、13、14、15围设形成一容置空间16,芯片20固设在该容置空间16的中间位置,并将外壳10与电路板30配合在一起,以组成如图1的CPU装置100。
如图3和图5,由于芯片20很小,只占据了容置空间16很小的一部分空间,故当外力撞击外壳10时,其作用力都将集中在芯片20上,必将使芯片20受损,因此,需要在容置空间16的其它区域设置若干凸出部40,以增强外壳10强度,并同时可以有效抵消外力对芯片20的撞击,有利于防止芯片20在受外力撞击下受损。
所述凸出部40的高度小于所述芯片20的高度,这样可以防止凸出部40抵持在电路板30 上,并防止干扰电路板30上的数据传输。所述凸出部40为位于容置空间16的肋条,该肋条40均匀分布于外壳20的侧边12、13、14、15与芯片20之间,且肋条40的一端连接与外壳10的侧边上,另一端靠近芯片20的侧边(也可以直接连接在芯片20的侧边上,但需要注意不能使芯片20受损,但在本实施例中,该肋条之间连接在芯片20上),且在本是实施例中,该肋条40有四根,但也可以根据实际的需要而设置更多的肋条。所述四根肋条40分别由所述四个侧边12、13、14、15的中间位置延伸,且两两相对,并相互垂直设置。
图6为本实用新型第二实施例的外壳的单独示意图,与上述实例不同的是:肋条40′呈对角设置,即肋条40′的一端连接于外壳10′的两两侧边12′、13′、14′、15′的交界处,另一端也是连接于芯片20′边角线处,并在芯片20′外设有一层保护膜50′,以防止肋条40′对芯片20′造成损伤。本实施例的其它结构及其实施方式都与上述实施例相同,在此就不重复叙述了。
图7为本实用新型第三实施例的外壳的单独示意图,本实施例与第一实施例不同的是:肋条40″不是直接连接在芯片20″的侧边上,而是设于芯片20″的外围区域,即相对芯片20″来说,較靠近外壳10″的四侧边12″、13″、14″、15″,这样可以防止造成对芯片20″的损伤。所述肋条40″也是四根,肋条40″的一端连接于外壳的一侧边上,另一端连接于相对的另一侧边上,且两两肋条40″垂直交叉设置。
由于肋条的一端连接在芯片的附近,难免会造成对芯片的损伤,但是将肋条设于芯片的附近,有利于防止芯片在受外力撞击下受损。本实施例的其它结构及其实施方式都与第一实施例相同,在此就不重复叙述了。
图8为本实用新型第四实施例的外壳的单独示意图,本实施例与第三实施例不同的是:在本实施例中,所述凸出部包括位于容置空间16″内的肋条41″与圆柱42″,圆柱42″′设置于两两相交肋条41″′的交叉处,并将相邻肋条41″′连接为一个整体结构。圆柱42″′的直径大于肋条41″′的横向宽度,且该圆柱42″′更靠近芯片20″′的附近,但该圆柱42″′的高度也是小于芯片20″′的高度。
上述第三实施例中,肋条设于芯片的外围区域,虽然能抵消一部分因外力撞击对芯片的损伤,但是不能全部抵消外力对芯片造成的损伤,因为芯片的中间部分还是难以避免的受到一些损伤,故需要在靠近芯片附件设置肋条,才能很好的防止外力对芯片的损伤,但这样会增加成本,而本实用新型增加了圆柱42″′及更多肋条41″′,且更靠近芯片20″′附近,这样有利于抵消外力对芯片20″′的撞击。本实施例的其它结构及其实施方式都与上述第三实施例相同,在此就不重复叙述了。
Claims (10)
1.一种CPU装置,包括配合在一起的外壳、芯片及电路板,其中,芯片是通过封装技术而设置于外壳与电路板之间,所述外壳包括顶壳及由该顶壳一体延伸且相互连接的侧边,该顶壳与侧边围设形成一容置空间,芯片容设于该容置空间内,其特征在于:所述容置空间内未设有芯片的区域设有若干凸出部。
2.如权利要求1所述的CPU装置,其特征在于:所述凸出部的高度小于所述芯片的高度。
3.如权利要求1所述的CPU装置,其特征在于:所述凸出部为位于容置空间的肋条。
4.如权利要求3所述的CPU装置,其特征在于:所述肋条均匀分布于所述侧边与芯片之间。
5.如权利要求3所述的CPU装置,其特征在于:所述肋条呈垂直交叉设置。
6.如权利要求3所述的CPU装置,其特征在于:所述肋条呈对角设置。
7.如权利要求3所述的CPU装置,其特征在于:所述肋条设于芯片的外围区域。
8.如权利要求3所述的CPU装置,其特征在于:所述相邻两肋条交叉设置。
9.如权利要求1所述的CPU装置,其特征在于:所述凸出部包括位于容置空间内的肋条与圆柱。
10.如权利要求9所述的CPU装置,其特征在于:所述圆柱将相邻肋条连接为一个整体结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNU2007200489352U CN201038136Y (zh) | 2007-02-26 | 2007-02-26 | Cpu装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNU2007200489352U CN201038136Y (zh) | 2007-02-26 | 2007-02-26 | Cpu装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201038136Y true CN201038136Y (zh) | 2008-03-19 |
Family
ID=39210656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNU2007200489352U Expired - Lifetime CN201038136Y (zh) | 2007-02-26 | 2007-02-26 | Cpu装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201038136Y (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112234050A (zh) * | 2020-09-22 | 2021-01-15 | 江苏盐芯微电子有限公司 | 多芯片集成电路封装结构 |
-
2007
- 2007-02-26 CN CNU2007200489352U patent/CN201038136Y/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112234050A (zh) * | 2020-09-22 | 2021-01-15 | 江苏盐芯微电子有限公司 | 多芯片集成电路封装结构 |
CN112234050B (zh) * | 2020-09-22 | 2024-05-28 | 江苏盐芯微电子有限公司 | 多芯片集成电路封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102593072B (zh) | 倒装封装中用于提高可靠性的盖式设计 | |
JP2008187054A5 (zh) | ||
CN104010432A (zh) | 具有散热功能的印刷电路板结构 | |
CN102301469A (zh) | 具有焊球和管脚的集成电路附接结构 | |
CN101952959A (zh) | 集成电路封装及其制造方法 | |
CN101228627B (zh) | 具有散热器的电子模块组件、便携式电子通信设备和印刷电路板 | |
ATE417357T1 (de) | Bga-verpackung mit lötkugeln, die nicht elektrisch verbunden sind | |
WO2011142581A2 (ko) | 적층형 반도체 패키지 | |
CN101653056B (zh) | 电子器件安装设备及其噪声抑制方法 | |
TWI385779B (zh) | 多層系統晶片模組結構 | |
KR20110088885A (ko) | 핀 모듈을 포함하는 usb 장치 | |
CN106653743A (zh) | 整合型功率模块 | |
CN102891139A (zh) | 双侧倒装芯片封装 | |
CN201038136Y (zh) | Cpu装置 | |
CN202262058U (zh) | 一种印制电路板以及移动终端 | |
CN209169222U (zh) | 电池组件、电池模组以及无人机 | |
US20120127774A1 (en) | Semiconductor device and electronic device | |
US8172622B1 (en) | Socket structure stack and socket structure thereof | |
CN206834172U (zh) | 一种sot26高密度框架 | |
CN101193497A (zh) | 加强抗震性的内存 | |
CN202587598U (zh) | 一种焊盘结构及pcb板 | |
CN202443957U (zh) | 芯片封装模块及母板 | |
CN201946589U (zh) | 一种改进的引线框架 | |
US8618540B2 (en) | Semiconductor packages | |
CN202374566U (zh) | 一种多模块pcb封装及通讯终端 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20080319 |