CN202443957U - 芯片封装模块及母板 - Google Patents

Abstract

本实用新型实施例公开了一种芯片封装模块及与其对应的母板，该模块包括一基板，该基板上表面的全部区域均为半导体器件放置区，该基板下表面的部分区域为半导体器件放置区，且该基板下表面的边缘区域设置有多个信号管脚，所述信号管脚与该封装模块中的各半导体器件电性连接；其中，所述基板上表面的半导体器件放置区为第一器件放置区，所述基板下表面的半导体器件放置区为第二器件放置区。本实用新型通过将现有技术中的芯片封装模块中的单面布局，改进为双面布局，即在基板的下表面也开辟出半导体器件放置区，减小了芯片封装模块的大小，进而减小了芯片封装模块占用的母板的面积，提高了母板的利用率，使母板上可以放置更多的芯片。

Description

芯片封装模块及母板

技术领域

本实用新型涉及集成电路封装技术，尤其涉及一种芯片封装模块及母板。

背景技术

随着集成电路密集度的增加，对芯片的封装技术的要求也越来越高，同时也要求芯片封装模块能够尽量小，现有技术中的芯片封装模块，如贴片式的LGA(land grid array，触点阵列封装)模块，其与PCB(Printed Circuit Board，印刷电路板)母板组合后的结构图如图1所示，LGA模块12设置在母板11上方，该LGA模块12包括直接与母板11电连接的基板13、位于基板13上表面的各个半导体器件14，以及覆盖在各个器件上的屏蔽框15和覆盖在屏蔽框上的屏蔽盖16，将芯片与其外部的电磁环境进行屏蔽，以保护内部的半导体器件。

其它类型的芯片封装模块与母板组合后的结构与上述LGA模块类似，在实际生产中，这种结构的封装模块的尺寸受到限制，很难做的更小，限制了芯片封装模块的应用和发展。

实用新型内容

为解决上述技术问题，本实用新型提供了一种芯片封装模块及母板，减小了芯片封装模块的大小，减小了芯片封装模块占用的母板的面积，提高了母板的利用率。

为解决上述问题，本实用新型实施例提供了如下技术方案：

一种芯片封装模块，包括一基板，该基板上表面的全部区域均为半导体器件放置区，该基板下表面的部分区域为半导体器件放置区，且该基板下表面的边缘区域设置有多个信号管脚，所述信号管脚与该封装模块中的各半导体器件电性连接；

其中，所述基板上表面的半导体器件放置区为第一器件放置区，所述基板下表面的半导体器件放置区为第二器件放置区。

优选的，还包括：

在所述基板下表面上的所述信号管脚与第二器件放置区之外的其它区域设置有多个散热焊盘，所述散热焊盘上设置有用于标示该封装模块放置方向的第一标识。

优选的，所述多个散热焊盘分布于所述第二器件放置区四周。

优选的，所述第二器件放置区位于该基板下表面的中心区域，且为一体式矩形结构。

优选的，所述多个散热焊盘呈矩形分布，所述散热焊盘上的第一标识仅设置于位于所述矩形顶点处的一个散热焊盘上。

优选的，所述基板为PCB基板。

优选的，还包括：

覆盖在位于所述第一器件放置区上方的半导体器件上的上表面屏蔽框；

覆盖在所述上表面屏蔽框外部的上表面屏蔽盖；

覆盖在位于所述第二器件放置区上方的半导体器件上的下表面屏蔽框；

覆盖在所述下表面屏蔽框外部的下表面屏蔽盖。

优选的，该芯片封装模块为LGA模块、LCC模块、LOC模块、各种BGA模块或各种PGA模块。

本实用新型实施例还公开了一种与上述芯片封装模块对应的母板，该母板上与所述芯片封装模块的第二器件放置区相对应的位置处具有一第一掏空区域，该第一掏空区域的大小和形状与所述第二器件放置区的大小和形状相对应；

该母板上表面与所述芯片封装模块的基板下表面的多个信号管脚相对应的位置处设置有多个母板信号管脚，以使母板与所述芯片封装模块电性连接。

优选的，所述母板上表面与所述芯片封装模块的基板下表面的多个散热焊盘相对应的位置处设置有多个母板焊盘；

所述母板焊盘上与所述芯片封装模块的第一标识相对应的位置处设置有第二标识，以限定所述芯片封装模块与所述母板的安装方向。

与现有技术相比，上述技术方案具有以下优点：

本实用新型实施例所提供的芯片封装模块，通过将现有技术中的芯片封装模块中的单面布局，改进为双面布局，即在基板的下表面也开辟出半导体器件放置区，从而在同样大小的基板上，可以放置更多的半导体器件，换句话说，相对于现有技术，若封装同样数量的半导体器件，本实用新型提供的芯片封装模块中基板的表面积可以大大减小，即本实用新型的方案减小了芯片封装模块的大小，从而减小了芯片封装模块占用的母板的面积，提高了母板的利用率，使母板上可以放置更多的芯片。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中芯片封装模块与母板组合后的结构示意图；

图2为本实用新型实施例提供的芯片封装模块的结构示意图；

图3为本实用新型实施例提供的芯片封装模块的底部结构示意图；

图4为本实用新型实施例提供的母板结构示意图；

图5为本实用新型实施例提供的芯片封装模块与母板组合后的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施例的限制。

其次，本实用新型结合示意图进行详细描述，在详述本实用新型实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本实用新型保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术部分所述，现有技术中的芯片封装模块的难以做的更小，结合现有技术中的芯片封装模块的结构，发明人研究发现，出现这种问题的原因是，现有技术中的芯片封装模块多为单面布局的方式，即某个芯片所需的各个半导体器件仅设置在基板的一面上，另一面全部设置信号管脚，这里将基板上设置半导体器件的一面称为基板的顶面或上表面，另一面为基板的底面或下表面，因此，若仍采用单面布局的方式，即便如何缩小器件间的距离或改进封装工艺，基板的大小必然受到限制，很难做到更小。

基于上述原因，本实用新型实施例公开了一种芯片封装模块，该模块的结构如图2和图3所示，图2为其剖面图，图3为该模块中的基板底面的结构图，该芯片封装模块包括：

基板21，该基板21上表面的全部区域均为半导体器件24放置区，该基板下表面的部分区域为半导体器件24放置区，本实施例中将基板21上表面的半导体器件放置区作为第一器件放置区22，所述基板21下表面的半导体器件放置区为第二器件放置区23。

并且，如图3所示，该基板21下表面的边缘区域设置有多个信号管脚30，所述信号管脚30与该封装模块中的各半导体器件24电性连接，之后该芯片封装模块中的各半导体器件24通过信号管脚30与母板电性连接，并通过母板与外部电路相连。

需要说明的是，本实施例中的基板的形状和第二器件放置区、信号管脚形状和排布方式包括但不限于图2和图3中所示的情况，也就是说，基板可以为圆形、矩形或其它多边形，第二器件放置区23的形状及其在基板下表面的位置是可以任意设置的，如为圆形、矩形或其它多边形，甚至可以为由多个分散的器件放置区共同组成，所述第二器件放置区23的形状可与基板形状类似，也可以不同，只要在满足该芯片的功能的基础上，结合该芯片封装模块的放置环境，尽量减小基板的大小即可。所述信号管脚的排布原则亦同，即所述信号管脚的数量也根据芯片的类型决定，如果该芯片中半导体器件较多，其连接方式较为复杂，可以在基板下表面周边设置多圈信号管脚。

本实用新型实施例所提供的芯片封装模块，通过将现有技术中的芯片封装模块中的单面布局，改进为双面布局，即在基板的下表面也开辟出半导体器件放置区，从而在同样大小的基板上，可以放置更多的半导体器件，换句话说，相对于现有技术，若封装同样数量的半导体器件，本实用新型提供的芯片封装模块中基板的表面积可以大大减小，即本实用新型的方案减小了芯片封装模块的大小，从而减小了芯片封装模块占用的母板的面积，提高了母板的利用率，使母板上可以放置更多的芯片。

如图2和图3所示，与上一实施例不同的是，本实用新型另一实施例中为了使所述芯片封装模块与外界有良好的热传递，以提高产品的可靠性，在基板21下表面上的所述信号管脚30与半导体器件放置区(即第二器件放置区23)之外的其它区域还设置有多个散热焊盘31，并且，为了方便该芯片封装模块的安装，该散热焊盘上设置有用于标示该封装模块放置方向的第一标识32，所述多个散热焊盘分布于所述第二器件放置区23四周。

其中，所述散热焊盘的数量和大小，以及排布方式也只要在满足该芯片的功能的基础上，结合该芯片封装模块的放置环境，与信号管脚和第二器件放置区23的形状和位置相匹配即可，举例来说，如果该芯片的热功耗较小，则散热焊盘的数量可以相应的减少，尺寸也可以相应的减小。优选的，本实施例中的多个散热焊盘分布于所述第二器件放置区23的四周，在该芯片封装模块与母板进行组合后，该散热焊盘还可起到加强机械可靠性的作用，在产品的跌落测试和滚筒测试中，可保证芯片的安全。

本实施例中以矩形基板为例，优选的，所述第二器件放置区23位于该基板下表面的中心区域，且为一体式矩形结构，相应的，所述多个散热焊盘31呈矩形分布，理论上，所述第一标示32可以设置在任意散热焊盘上，且具有第一标识的散热焊盘的数量不限，本实施例中为了简化该芯片封装模块的制作过程并便于其与母板的组合安装，所述散热焊盘上的第一标识32仅设置于位于所述矩形顶点处的一个散热焊盘上，如图3所示。

另外，如图2所示，为了防止空气中的杂质腐蚀芯片封装模块中的电路而影响芯片的电气性能，同时也为了便于芯片封装模块的安装和运输，该芯片封装模块中的半导体器件需与外界隔离，因此，本实施例中的芯片封装模块还包括：覆盖在位于所述第一器件放置区22上方的半导体器件24上的上表面屏蔽框25；覆盖在所述上表面屏蔽框25外部的上表面屏蔽盖26；覆盖在位于所述第二器件放置区23上方的半导体器件24上的下表面屏蔽框27；覆盖在所述下表面屏蔽框27外部的下表面屏蔽盖28。

一般情况下，所述上表面屏蔽框25、上表面屏蔽盖26、下表面屏蔽框27以及下表面屏蔽盖28可采用绝缘的塑料或陶瓷材料制作，可起到密封和提高芯片电热性能的作用。

本实施例中不限定芯片的类型，可以为处理器芯片CPU，如单核心的Pentium 4、Pentium 4EE、Celeron D以及双核心的Pentium D、Pentium EE、Core 2等，也可以为其它类型或用途的芯片。

若该芯片为处理器芯片CPU，随着CPU的内频越来越高，功能越来越强，引脚(即信号管脚)数越来越多，为了提高封装效率，芯片封装模块中的半导体器件的面积与整体封装模块的面积之比要尽量接近1∶1，并且基于散热的要求，该芯片封装模块越薄越好。

需要说明的是，该芯片封装模块可以为采用各种封装技术得到的封装模块，如该芯片封装模块为LGA模块、LCC(Leadless chip carrier，无引脚芯片载体，也称陶瓷QFN或QFN-C)模块、LOC(lead on chip，芯片上引线封装)模块、各种QFP(quad flat package，四侧引脚扁平封装)模块、各种BGA(BallGridArray Package，球形触点阵列封装)模块或各种PGA(Ceramic Pin GridArrau Package，插针网格阵列封装)模块等。

其中，各种QFP模块中包括FQFP(fine pitch quad flat package，小引脚中心距的QFP)模块、CQFP(quad fiat package with guard ring，带保护环的四侧引脚扁平封装)模块、MQFP(metric quad flat package)模块等；各种BGA模块包括PBGA(PlasticballZddarray，塑料焊球阵列封装)模块、CBGA(ceramicballSddarray，陶瓷焊球阵列封装)模块、TBGA(tape ball grid array载带型焊球阵列封装)模块等；各种PGA模块包括OPGA(Organic pin gridArray，有机管脚阵列封装)模块、mPGA(即微型PGA封装)模块、CPGA(Ceramic PGA，陶瓷封装)模块、FC-PGA封装(即反转芯片针脚栅格阵列封装)模块、PPGA(Plastic Pin Grid Array，塑针栅格阵列封装)模块等。

本领域技术人员可以理解，不同的封装模块，所采用的基板不同，本实施例中为了减小芯片封装模块的厚度，优选为贴片式的封装模块，如LGA模块，此时基板21优选为PCB基板。

与上述芯片封装模块相对应，本实用新型另一实施例公开了一种母板，如图4所示，并结合图2和图3，该母板40上与所述芯片封装模块的第二器件放置区23相对应的位置处具有一掏空区域41，该第一掏空区域41的大小和形状与所述第二器件放置区23的大小和形状相对应，换句话说，第一掏空区域41需能够容纳下安装有下表面屏蔽框和下表面屏蔽盖的第二器件放置区的芯片，一般情况下，第一掏空区域41可稍大于或等于第二器件放置区23的大小。

该母板40上表面与所述芯片封装模块的基板下表面的多个信号管脚30相对应的位置处设置有多个母板信号管脚42，以使母板40与所述芯片封装模块电性连接。本实施例中优选所述母板40为PCB母板。

另外，所述母板40上表面与所述芯片封装模块的基板下表面的多个散热焊盘31相对应的位置处设置有多个母板焊盘43，母板焊盘43的数量、大小及排布方式与芯片封装模块上的多个散热焊盘31相同；

所述母板焊盘上43与所述芯片封装模块的第一标识32相对应的位置处设置有第二标识44，即第二标识44在母板40上的位置与第一标识32在基板上的位置相同，以限定所述芯片封装模块与所述母板的安装方向。

本实施例中的母板40与上述芯片封装模块组合安装后的结构图如图5所示，可见本实用新型实施例中通过采用双面布局的芯片封装模块，从而减小了封装模块中占用的母板面积，从而提高了母板的利用率。

另外，需要说明的是，本实用新型实施例中公开的芯片封装模块与母板的安装过程中，若需要插座接触区将芯片封装模块固定在母板上，本实用新型另一实施例还公开了相应的插座组件，该插座组件包括以上实施例所述的芯片封装模块、母板以及插座接触区，该插座接触区与所述芯片封装模块的第二器件放置区相对应的位置处具有一第二掏空区域，该第二掏空区域的大小与所述第二器件放置区的大小相对应，也可与母板上第一掏空区域大小相同或相近，以便于芯片封装模块的安装与固定。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种芯片封装模块，其特征在于，包括一基板，该基板上表面的全部区域均为半导体器件放置区，该基板下表面的部分区域为半导体器件放置区，且该基板下表面的边缘区域设置有多个信号管脚，所述信号管脚与该封装模块中的各半导体器件电性连接；

其中，所述基板上表面的半导体器件放置区为第一器件放置区，所述基板下表面的半导体器件放置区为第二器件放置区。

2.根据权利要求1所述的芯片封装模块，其特征在于，还包括：

在所述基板下表面上的所述信号管脚与第二器件放置区之外的其它区域设置有多个散热焊盘，所述散热焊盘上设置有用于标示该封装模块放置方向的第一标识。

3.根据权利要求2所述的芯片封装模块，其特征在于，所述多个散热焊盘分布于所述第二器件放置区四周。

4.根据权利要求3所述的芯片封装模块，其特征在于，所述第二器件放置区位于该基板下表面的中心区域，且为一体式矩形结构。

5.根据权利要求4所述的芯片封装模块，其特征在于，所述多个散热焊盘呈矩形分布，所述散热焊盘上的第一标识仅设置于位于所述矩形顶点处的一个散热焊盘上。

6.根据权利要求1所述的芯片封装模块，其特征在于，所述基板为PCB基板。

7.根据权利要求1所述的芯片封装模块，其特征在于，还包括：

覆盖在位于所述第一器件放置区上方的半导体器件上的上表面屏蔽框；

覆盖在所述上表面屏蔽框外部的上表面屏蔽盖；

覆盖在位于所述第二器件放置区上方的半导体器件上的下表面屏蔽框；

覆盖在所述下表面屏蔽框外部的下表面屏蔽盖。

8.根据权利要求1所述的芯片封装模块，其特征在于，该芯片封装模块为LGA模块、LCC模块、LOC模块、各种BGA模块或各种PGA模块。

9.一种与权利要求1所述的芯片封装模块对应的母板，其特征在于，该母板上与所述芯片封装模块的第二器件放置区相对应的位置处具有一第一掏空区域，该第一掏空区域的大小和形状与所述第二器件放置区的大小和形状相对应；

该母板上表面与所述芯片封装模块的基板下表面的多个信号管脚相对应的位置处设置有多个母板信号管脚，以使母板与所述芯片封装模块电性连接。

10.根据权利要求9所述的母板，其特征在于，所述母板上表面与所述芯片封装模块的基板下表面的多个散热焊盘相对应的位置处设置有多个母板焊盘；

所述母板焊盘上与所述芯片封装模块的第一标识相对应的位置处设置有第二标识，以限定所述芯片封装模块与所述母板的安装方向。

Images