CN1959979B - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN1959979B CN1959979B CN2006101436155A CN200610143615A CN1959979B CN 1959979 B CN1959979 B CN 1959979B CN 2006101436155 A CN2006101436155 A CN 2006101436155A CN 200610143615 A CN200610143615 A CN 200610143615A CN 1959979 B CN1959979 B CN 1959979B
- Authority
- CN
- China
- Prior art keywords
- layer
- fluorine
- metal
- semiconductor device
- metal interconnected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000002184 metal Substances 0.000 claims abstract description 100
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 53
- 239000011737 fluorine Substances 0.000 claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 171
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 52
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 229910000077 silane Inorganic materials 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 12
- 239000005368 silicate glass Substances 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 9
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 18
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 31
- 239000000126 substance Substances 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 20
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 18
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 230000002950 deficient Effects 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体器件。该半导体器件包括：绝缘层，具有含有氟的第一层和含有具有悬挂键的富氧硅的第二层；以及金属互连，形成在所述绝缘层上。
Description
技术领域
本发明涉及一种半导体器件。更具体地说，本发明涉及一种能够防止金属互连缺陷的半导体器件及其制造方法。
背景技术
通常，通过使用以金属薄膜形式制备的金属互连将半导体器件的各层彼此电连接，该金属薄膜包括铝、铝合金、铜等。金属互连可具有多层结构。在此情况下，可在第一金属互连与第二金属互连之间形成具有导通孔(viahole)的金属层间介电质(IMD)层。
金属层间介电质层包括具有低介电(低k)常数的材料。从而，金属层间介电质层具有导通孔，用以电连接第一及第二金属互连。此外，金属层间介电质层将第一金属互连与第二金属互连隔离，从而减小因第一及第二金属互连重叠引起的寄生电容，并减少串扰噪声。
金属层间介电质层可通过使用含有氟(F)的氟掺杂硅酸盐玻璃(fluorine-doped silicate glass，FSG)形成。
氟具有良好的亲水性。因此，氟与空气或湿气反应，从而产生氟化氢(HF)。
这种氟化氢降低了粘着性。因此，金属层间介电质层与金属互连之间的粘着力会因氟化氢而下降，导致金属互连中的缺陷。
此外，因为氟具有较高的扩散能力，因此氟易于扩散到金属层间介电质层附近的金属互连内。从而，金属互连受到腐蚀，所以半导体器件的质量退化，降低了半导体器件的可靠性。
传统上，额外地执行剥离工艺以便除去这种氟化氢，因此使半导体器件的制造工艺变得复杂。
发明内容
因此，本发明旨在提供一种半导体器件及其制造方法，其明显避免了因现有技术的局限和缺点而导致的一个或多个问题。
本发明的一个目的是提供一种半导体器件及其制造方法，其能通过限制包含在金属层间介电质层中的氟的扩散，来防止金属互连的缺陷。
本发明的另一目的是提供一种半导体器件及其制造方法，其能通过限制包含在金属层间介电质层中的氟的反应，来提高粘着力。
本发明的又一目的是提供一种半导体器件及其制造方法，其能通过省略为除去氟化氢所需的额外的剥离工艺，来简化半导体器件的制造工艺。
本发明其它的优点、目的及特征部分将在下面的描述中提出，且部分对于本领域普通技术人员来说，一旦审查下文即变得显而易见，或通过实施本发明而得以知晓。本发明的目标和其它优点可通过本申请的文字描述和权利要求以及附图所特别指出的结构来实现和取得。。
根据本发明的第一实施例，提供一种半导体器件，包括：绝缘层，具有含有氟的第一层和含有富氧硅(silicon rich oxide，SRO)的第二层，该富氧硅具有悬挂键；以及金属互连，形成在所述绝缘层上。
根据本发明的第二实施例，提供一种半导体器件，包括：第一绝缘层，形成在半导体衬底上并具有第一导通孔；第一金属互连，形成于所述第一导通孔中；第二绝缘层，形成在所述第一绝缘层上并具有第二导通孔；第二金属互连，形成于所述第二导通孔中并且电连接到所述第一金属互连；以及金属焊盘，形成在所述第二绝缘层上并且电连接到所述第二金属互连，其中各绝缘层均具有含有氟的第一层和含有具有悬挂键的富氧硅(SRO)的第二层。
根据本发明的第三实施例，提供一种半导体器件，包括：层间介电质层，具有导通孔和与该导通孔相通的沟槽；金属互连，形成于所述导通孔和所述沟槽中；高密度等离子体氟掺杂硅酸盐玻璃层，即HDP FSG层，形成在所述层间介电质层上，且形成在所述金属互连的第一部分上，并且含有氟；第一氧化硅层，形成在所述金属互连的第二部分上，且形成在所述HDP FSG层的第一部分上，并含有富氧硅，在所述富氧硅中含有硅烷，所述硅烷与所述的HDP FSG层中含有的氟进行反应；金属焊盘，形成于所述第一氧化硅层上；高密度等离子体未掺杂硅酸盐玻璃层，即HDP USG层，形成在所述HDP FSG层的第二部分上，且形成在所述金属焊盘的一部分上，并含有氟；第二氧化硅层，形成在所述HDP USG层上，并含有富氧硅，在所述富氧硅中含有硅烷，所述硅烷与所述的HDP USG层中含有的氟进行反应；以及钝化层，形成在所述第二氧化硅层上。
根据本发明的第四实施例，提供一种制造半导体器件的方法，该方法包括以下步骤：在半导体衬底上形成含有氟的第一层；在所述第一层上形成含有具有悬挂键的富氧硅的第二层；通过将所述第一层和第二层图案化而形成导通孔；以及在所述导通孔中形成金属互连。
应理解的是，本发明以上的概括描述和以下的详细描述都是示范性和说明性的，其目的是对权利要求所述的本发明提供进一步的说明。
附图说明
附图包含在申请文件中并构成申请文件的一部分，用以提供对于本发明的进一步理解，附图示出本发明的实施例，并与说明书一起用于解释本发明的原理。
图1是示出根据本发明实施例的半导体器件的截面图；
图2和图3是示出根据本发明实施例的半导体器件的制造工艺的截面图；
图4是示出根据本发明另一实施例的半导体器件的截面图；以及
图5和图6是示出根据本发明另一实施例的半导体器件的制造工艺的截面图。
具体实施方式
以下将参照附图来描述本发明的示范性实施例。
图1是示出根据本发明实施例的半导体器件的截面图。
如图1所示，栅绝缘层75和栅电极80顺序形成在半导体衬底110上，半导体衬底110形成有隔离层70和高密度结区90.此外，在栅电极80和栅绝缘层75的侧面部分形成有间隔部分85.
具有第一导通孔145的第一金属层间介电质(IMD)层140形成在半导体衬底110上。当填充第一金属层间介电质层140的第一导通孔145时，在第一金属层间介电质层140上形成第一金属互连150。
此外，具有第二导通孔165的第二金属层间介电质层175形成在第一金属层间介电质层140和第一金属互连150上。第二导通孔165是用第二金属互连180填充的，金属焊盘190形成在第二金属层间介电质层175和第二金属互连180上。
第一金属层间介电质层140包括：高密度等离子体(HDP)绝缘层120，由未掺杂硅酸盐玻璃(undoped silicate glass，USG)和氟掺杂硅酸盐玻璃(fluorine-doped silicate glass，FSG)构成；硅酸四乙酯(tetraethyl ortho silicate，TEOS)层130，形成在HDP绝缘层120上；以及第一扩散阻挡层132，形成在TEOS层上并且含有包含硅烷(SiH4)的富氧硅(SRO)。第一扩散阻挡层132具有至少1000的厚度。优选地，TEOS层130的厚度范围为7500到8000
第二金属层间介电质层175包括：HDP绝缘层160，由未掺杂硅酸盐玻璃(USG)和氟掺杂硅酸盐玻璃(FSG)构成；以及第二扩散阻挡层170，形成在HDP绝缘层160上。第二扩散阻挡层170所包含的材料与形成第一扩散阻挡层132的材料相同。
图2和图3示出根据本发明实施例的半导体器件的制造工艺。如图2所示，栅绝缘层75和栅电极80是顺序在半导体衬底110上沉积并图案化的，半导体衬底110形成有隔离层70和高密度结区90。间隔部分85形成在栅绝缘层75和栅电极80的侧面部分。此外，第一金属层间介电质层140包括HDP绝缘层120、TEOS层130以及第一扩散阻挡层132，并且第一金属层间介电质层140具有形成在半导体衬底110上的第一导通孔145。第一扩散阻挡层132含有包含硅烷(SiH4)的富氧硅(SRO)并具有至少1000的厚度。
第一金属互连150通过第一金属层间介电质层140的第一导通孔145电连接到半导体衬底110的高密度结区90。
因为HDP绝缘层120由USG和含有氟(F)的FSG构成，所以可能会释放氟。然而，由于第一扩散阻挡层132形成在HDP绝缘层120上方，第一扩散阻挡层132含有包含硅烷(SiH4)的富氧硅(SRO)，而硅烷(SiH4)可能与空气或湿气中所含的氧或氢反应。因此，HDP绝缘层120中所含的氟不会与氢反应，从而阻止了氟化氢的形成。也就是说，不产生氟化氢，因此第一金属互连150与第一金属层间介电质层140之间的粘着力能够提高。此外，不需要用以除去氟化氢所需的剥离(peeling)工艺，因此制造工艺得以简化。
第一金属层间介电质层140中所含的氟受到第一扩散阻挡层132的阻挡，所以氟不能渗入到第一金属互连150中。因此，能够防止金属互连的缺陷。
如图3所示，具有第二导通孔165的第二金属层间介电质层175形成在第一扩散阻挡层132和第一金属互连150上。可通过顺序堆叠含有未掺杂硅酸盐玻璃(USG)和氟掺杂硅酸盐玻璃(FSG)的HDP绝缘层160和含有包含硅烷(SiH4)的富氧硅(SRO)的第二扩散阻挡层170来获得第二金属层间介电质层175。
在将钨(W)填充到第二金属层间介电质层175的第二导通孔165中之后，执行化学机械抛光(CMP)工艺，从而形成电连接到第一金属互连150的第二金属互连180。
图1中示出的金属焊盘190形成在第二扩散阻挡层170和第二金属互连150上.金属焊盘190可含有铝.
第二金属层间介电质层175包括含氟(F)的HDP绝缘层160。氟(F)与空气或湿气中所含的氢反应，从而产生氟化氢。然而根据本发明，第二扩散阻挡层170形成在HDP绝缘层160上，以使第二扩散阻挡层170中所含的硅烷(SiH4)与氟反应。因此，HDP绝缘层120中所含的氟不与空气或湿气中所含的氢反应，从而阻止了氟化氢的形成。因此不产生氟化氢，所以第二金属互连180与第二金属层间介电质层175之间的粘着力能够提高。此外，不需要用以除去氟化氢所需的剥离工艺，因此制造工艺能够简化。
第二金属层间介电质层175中所含的氟受到第二扩散阻挡层170的阻挡，所以氟不能渗入到第二金属互连中。因此，能够防止金属互连的缺陷。
图4是示出根据本发明另一实施例的半导体器件的截面图。
根据本发明的另一实施例，金属互连是利用镶嵌(damascene)工艺来形成的。
如图4所示，具有第一导通孔207的第一蚀刻停止层205和层间介电质层210顺序形成在包括导电层的半导体衬底200上。
第一金属互连212形成在第一导通孔207中。
具有沟槽217b的第二蚀刻停止层214和具有沟槽217a的互连绝缘层222分别形成在第一金属互连212和层间介电质层210上。
第二金属互连220、215分别形成在沟槽217a、217b中。
HDP FSG层225形成在互连绝缘层222和第二金属互连215、220上，其中HDP FSG层225具有用以暴露金属互连215的第二导通孔228
此外，含有硅烷(SiH4)的第一氧化硅层230和金属焊盘300顺序形成在第二金属互连215和一部分HDP FSG层225上。
HDP USG层305、含有硅烷(SiH4)的第二氧化硅层310以及含有氮化硅(SiN)的钝化层315顺序形成在HDP FSG层225和一部分金属焊盘300上。
第一氧化硅层230和第二氧化硅层310包括具有悬挂键的富氧硅(SRO)，其中价电子是不完全键合的。
图5和图6是示出根据本发明另一实施例的半导体器件的制造工艺的截面图。
如图5所示，第一蚀刻停止层205和层间介电质层210顺序沉积在半导体衬底200上，然后图案化第一蚀刻停止层205和层间介电质层210，从而形成第一导通孔207。第一金属互连形成在第一导通孔207中。
然后，第二蚀刻停止层214和互连绝缘层222顺序沉积在层间介电质层210上。之后，图案化第二蚀刻停止层214和互连绝缘层222，从而形成沟槽217a、217b。第二金属互连215、220形成于沟槽217a、217b中。
在第二金属互连215、220以及互连绝缘层222上形成HDP FSG层225之后，图案化HDP FSG层225，从而形成第二导通孔228。
然后，第一氧化硅层230和具有低氧化度的金属焊盘300顺序形成在第二金属互连215和一部分HDP FSG层225上。
HDP FSG层225可含有氟。如果氟与空气或湿气中所含的氢反应，就会产生氟化氢，导致金属互连有缺陷或降低金属互连的粘着力。
根据本发明，第一氧化硅层230形成在HDP FSG层225上.第一氧化硅层230含有富氧硅(SRO)，富氧硅包含与氟反应的硅烷(SiH4).因此，氟与硅烷(SiH4)反应，而不是与空气或湿气中所含的氢反应，所以不产生氟化氢.此外，HDP FSG层225中所含的氟被第一氧化硅层230阻挡不能渗入到第二金属互连215中，因此能够防止第二金属互连215的缺陷。
如图6所示，HDP USG层305、第二氧化硅层310和钝化层315顺序形成在HDP FSG层225和金属焊盘300上。钝化层315可通过用硅烷(SiH4)和氨(NH3)作为反应气体来获得，并且钝化层315可含有氢(H)。优选地，第二氧化硅层310具有至少1500的厚度。
如上所述，从HDP FSG层225发出的氟(F)气扩散到钝化层315中并与钝化层315中所含的氢(H)反应，从而形成氟化氢(HF)。氟化氢(HF)在钝化层315中产生空隙，从而降低了半导体器件的可靠性和性能。出于这一原因，必须额外地执行剥离工艺以除去氟化氢(HF)。
然而根据本发明，第二氧化硅层310包含的材料与形成第一氧化硅层230的材料相同，第二氧化硅层310直接对准在钝化层315下方，从而防止了从HDP FSG层225发出的氟(F)扩散到钝化层(315)中。因此，本发明能够提高半导体器件的可靠性，而无需执行剥离工艺。
表1示出在硅烷(SiH4)层位于含有氟(F)的FSG层与SiN层之间的情况下，在氮化硅(SiN)层上形成的氟化氢(HF)的百分比与硅烷(SiH4)层的位置和厚度以及FSG层中的氟含量的关系。
表1
如表1所示，第一绝缘层中所含的氟扩散到SiN层内，因此在SiN层中形成氟化氢(HF)。此时，在第一绝缘层上对准的SiN层中所产生的氟化氢的百分比(见表1中的4和5)(其中SiF4流速与含有HDP FSG的第一绝缘层(见表1中的1和3)相比增加2sccm和4sccm)高于第一绝缘层中所产生的氟化氢的百分比(1和3)。也就是说，即便氟的量非常小，氟的扩散也能产生大量氟化氢，因此氟的扩散能够对半导体器件的性能产生坏影响。
此外，在第一绝缘层、第二绝缘层、SiN层以及SiH4层的位置及厚度相同的条件下，当SiH4层具有不同厚度1500和1000时(见表1中的1和2)，在具有1500厚度的SiH4层上对准的SiN层中形成的氟化氢的百分比，低于在具有1000厚度的SiH4层上对准的SiN层形成的氟化氢的百分比。
同时，当SiH4层被直接位于SiN层下方时，在氮化硅上形成的氟化氢的百分比为5％或更低，因此无需执行用以除去氟化氢的剥离工艺。
所以优选的是，在SiN层下方直接对准具有至少1500厚度的SiH4层，以阻止氟(F)气扩散。
根据本发明，在含有氟的绝缘层上形成含有SiH4的富氧硅(SRO)层，以使得氟不与氢反应，从而防止金属互连的缺陷并提高金属互连的粘着力。
根据本发明，无需执行额外的工艺就防止了氟与氢的反应，因此半导体器件的制造工艺得以简化。
因此，本发明能够提高半导体器件的质量和可靠性。
对本领域技术人员来说，对本发明进行各种修改和改型是显而易见的。因此，本发明应涵盖了落入所附权利要求及其等效范围内的对本发明进行的改动和变化。
Claims (3)
1.一种半导体器件，包括：
层间介电质层，具有导通孔和与该导通孔相通的沟槽；
金属互连，形成于所述导通孔和所述沟槽中；
氟掺杂硅酸盐玻璃层，即FSG层，形成在所述层间介电质层上，且形成在所述金属互连的第一部分上，并且含有氟；
第一氧化硅层，形成在所述金属互连的第二部分上，且形成在所述FSG层的第一部分上，并含有富氧硅，在所述富氧硅中含有硅烷，所述硅烷与所述FSG层中含有的氟进行反应；
金属焊盘，形成于所述第一氧化硅层上；
未掺杂硅酸盐玻璃层，即USG层，形成在所述FSG层的第二部分上，且形成在所述金属焊盘的一部分上，并含有氟；
第二氧化硅层，形成在所述USG层上，并含有富氧硅，在所述富氧硅中含有硅烷，所述硅烷与所述USG层中含有的氟进行反应；以及
钝化层，形成在所述第二氧化硅层上。
2.根据权利要求1所述的半导体器件，其中所述第二层具有至少的厚度。
3.根据权利要求1所述的半导体器件，其中所述钝化层含有氮化硅。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050104311 | 2005-11-02 | ||
| KR10-2005-0104311 | 2005-11-02 | ||
| KR1020050104311A KR100680499B1 (ko) | 2005-11-02 | 2005-11-02 | 반도체 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1959979A CN1959979A (zh) | 2007-05-09 |
| CN1959979B true CN1959979B (zh) | 2010-05-12 |
Family
ID=38071565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101436155A Expired - Fee Related CN1959979B (zh) | 2005-11-02 | 2006-11-02 | 半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7652354B2 (zh) |
| KR (1) | KR100680499B1 (zh) |
| CN (1) | CN1959979B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100869751B1 (ko) * | 2007-09-07 | 2008-11-21 | 주식회사 동부하이텍 | 반도체 소자와 그의 제조방법 |
| CN105810631A (zh) * | 2014-12-31 | 2016-07-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10755995B2 (en) * | 2018-06-28 | 2020-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Warpage control of semiconductor die |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1148269A (zh) * | 1995-08-04 | 1997-04-23 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| US6451687B1 (en) * | 2000-11-24 | 2002-09-17 | Chartered Semiconductor Manufacturing Ltd. | Intermetal dielectric layer for integrated circuits |
| US20050079734A1 (en) * | 2003-10-11 | 2005-04-14 | Park Geon Ook | Methods for fabricating an interlayer dielectric layer of a semiconductor device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602056A (en) * | 1990-03-05 | 1997-02-11 | Vlsi Technology, Inc. | Method for forming reliable MOS devices using silicon rich plasma oxide film |
| KR100448245B1 (ko) * | 1997-12-30 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선간 절연막 형성방법 |
| KR20000027923A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 반도체 소자의 층간 절연막 형성 방법 |
| JP2000164714A (ja) | 1998-11-30 | 2000-06-16 | Toshiba Eng Co Ltd | 半導体装置及びその製造方法 |
| US6166427A (en) * | 1999-01-15 | 2000-12-26 | Advanced Micro Devices, Inc. | Integration of low-K SiOF as inter-layer dielectric for AL-gapfill application |
| KR20010061495A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 소자의 층간 절연막용 붕소화 실리콘 탄화막 및이를 이용한 금속 배선 형성 방법 |
| SG87202A1 (en) * | 2000-02-08 | 2002-03-19 | Sumitomo Chemical Co | Process for pruducing solid catalyst component and catalyst alpha-olefin polymerization, and process for producing alpha-olefin polymer |
| JP2001223269A (ja) * | 2000-02-10 | 2001-08-17 | Nec Corp | 半導体装置およびその製造方法 |
| US6232217B1 (en) * | 2000-06-05 | 2001-05-15 | Chartered Semiconductor Manufacturing Ltd. | Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening |
| US6348407B1 (en) * | 2001-03-15 | 2002-02-19 | Chartered Semiconductor Manufacturing Inc. | Method to improve adhesion of organic dielectrics in dual damascene interconnects |
| US7186640B2 (en) * | 2002-06-20 | 2007-03-06 | Chartered Semiconductor Manufacturing Ltd. | Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics |
| US7214609B2 (en) * | 2002-12-05 | 2007-05-08 | Texas Instruments Incorporated | Methods for forming single damascene via or trench cavities and for forming dual damascene via cavities |
| JP2004214566A (ja) * | 2003-01-08 | 2004-07-29 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US6759347B1 (en) * | 2003-03-27 | 2004-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd | Method of forming in-situ SRO HDP-CVD barrier film |
| JP2006278493A (ja) * | 2005-03-28 | 2006-10-12 | Oki Electric Ind Co Ltd | 半導体装置とその製造方法 |
| KR20090069569A (ko) * | 2007-12-26 | 2009-07-01 | 주식회사 동부하이텍 | 반도체소자 및 그 제조방법 |
-
2005
- 2005-11-02 KR KR1020050104311A patent/KR100680499B1/ko not_active IP Right Cessation
-
2006
- 2006-11-01 US US11/555,381 patent/US7652354B2/en not_active Expired - Fee Related
- 2006-11-02 CN CN2006101436155A patent/CN1959979B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1148269A (zh) * | 1995-08-04 | 1997-04-23 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| US6451687B1 (en) * | 2000-11-24 | 2002-09-17 | Chartered Semiconductor Manufacturing Ltd. | Intermetal dielectric layer for integrated circuits |
| US20050079734A1 (en) * | 2003-10-11 | 2005-04-14 | Park Geon Ook | Methods for fabricating an interlayer dielectric layer of a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070123030A1 (en) | 2007-05-31 |
| US7652354B2 (en) | 2010-01-26 |
| KR100680499B1 (ko) | 2007-02-08 |
| CN1959979A (zh) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362091B1 (en) | Method for making a semiconductor device having a low-k dielectric layer | |
| US7642185B2 (en) | Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device | |
| KR101674057B1 (ko) | 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법 | |
| KR100812731B1 (ko) | 조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법 | |
| CN1319148C (zh) | 具有改进的层间界面强度的半导体器件及其制备方法 | |
| KR20100006559A (ko) | 증가된 기계 강도를 갖는 ｓｉｃｏｈ 계면을 위한 구조체 및 방법 | |
| JP4342854B2 (ja) | 半導体装置及びその製造方法 | |
| CN1959979B (zh) | 半导体器件 | |
| US10818631B2 (en) | Semiconductor structure and method of forming the same | |
| US7351653B2 (en) | Method for damascene process | |
| US7531901B2 (en) | Metal interconnection of semiconductor device and method for forming the same | |
| US7687392B2 (en) | Semiconductor device having metal wiring and method for fabricating the same | |
| JP4343198B2 (ja) | 半導体装置及びその製造方法 | |
| KR100445077B1 (ko) | 반도체소자의 제조방법 | |
| CN113964080A (zh) | 一种半导体器件及其制作方法 | |
| WO2021031419A1 (zh) | 第一晶圆及其形成方法、晶圆堆叠结构 | |
| JP3749469B2 (ja) | ＳｉＣ：Ｈ膜の成膜方法と半導体装置の製造方法 | |
| KR20010081964A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
| KR100540635B1 (ko) | 에프에스지막의 표면 처리 방법 | |
| CN104078415A (zh) | 互连结构的制造方法 | |
| KR20070003022A (ko) | 비정질탄소층을 구비한 반도체소자 및 그의 제조 방법 | |
| CN113838907A (zh) | 低介电常数金属层间介质层结构及其制造方法 | |
| CN113539836A (zh) | 金属间介质层及其制造方法及半导体器件 | |
| TW548792B (en) | Inter-metal dielectric structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100512 Termination date: 20131102 |