CN1953320A - 偏移抵消装置 - Google Patents

偏移抵消装置 Download PDF

Info

Publication number
CN1953320A
CN1953320A CNA2006101398558A CN200610139855A CN1953320A CN 1953320 A CN1953320 A CN 1953320A CN A2006101398558 A CNA2006101398558 A CN A2006101398558A CN 200610139855 A CN200610139855 A CN 200610139855A CN 1953320 A CN1953320 A CN 1953320A
Authority
CN
China
Prior art keywords
output
mentioned
output circuit
unit
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101398558A
Other languages
English (en)
Other versions
CN1953320B (zh
Inventor
樋口钢儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1953320A publication Critical patent/CN1953320A/zh
Application granted granted Critical
Publication of CN1953320B publication Critical patent/CN1953320B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45728—Indexing scheme relating to differential amplifiers the LC comprising one switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Amplifiers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种偏移抵消装置，其能够在偏移补偿的工作中进行信号输出，此外还对由外接于运算放大器上的电容元件或电阻元件引起的偏移进行补偿。驱动电路(10)具备：多个输出电路(#1～#n+1)(16)，对多个输出端子(#1～#n)(12)分别从一个输出(14)输出驱动信号；从另一输出(18)也输出驱动信号。输出(14)与输出(18)连接于多个输出选择电路(#1～#n)(20)，选择从互相邻接的两个输出电路(16)输出的信号的任一个，将选择的信号输出至输出端子(12)。输出电路(#1～#n+1)(16)的另一输出(18)连接于判定电路(30)，判定电路(30)将信号(18)与基准电压相比较，将与比较结果相应的判定信号以规定的定时输出至输出(40)，输出电路(16)根据该输出(40)进行偏移抵消工作。

Description

偏移抵消装置
技术领域
本发明涉及对信号输出的偏移进行抵消的偏移抵消(offsetcancel)装置，涉及能够应用于例如具有多个输出运算放大器的液晶驱动器等的输出电路中的偏移抵消装置。
背景技术
例如，在驱动液晶显示装置(LCD)的液晶驱动用集成电路中配备有多个输出运算放大器，各输出运算放大器的偏移如专利文献1中所公开的那样，一般仅对偏移电压进行抵消。
专利文献1：日本专利公开特开2003-168936号公报
专利文献2：日本专利公开特开2001-292041号公报
专利文献3：日本专利公开特开2004-350256号公报
然而，在用于设定放大率的电容元件或电阻元件连接于运算放大器的外部的情况下，需要为了因该电容和电阻引起的偏移而进行放大率的校正，存在以往的偏移抵消电路无法适用的问题。
此外，在以往的补偿偏移方法中，还有在偏移补偿的工作中无法进行信号输出的问题。
发明内容
本发明的目的在于：弥补这样的现有技术的缺点，提供一种偏移抵消装置，其能够在偏移补偿的工作中进行信号输出，此外还能够对由外接在运算放大器上的电容元件或电阻元件引起的偏移进行补偿。
本发明为了解决上述课题，其特征在于，包括：多个输出电路单元，将输出信号的偏移抵消后进行输出；选择单元，选择多个输出电路中两个输出电路的输出的任一个；输出端子，输出由选择单元所选择的输出；以及判定单元，根据来自输出电路单元的输出，判定偏移状态，输出电路单元配备成比选择单元至少多一个，根据判定单元的判定，由多个输出电路单元中的任一输出电路单元对偏移进行抵消，并且其他输出电路单元使输出信号经由选择单元输出至输出端子。
这种情况下，输出电路单元可以包括：第1保持单元，存储判定单元的判定结果；运算放大器单元，将输入信号输入给一个输入而进行放大；调整电路，将运算放大器单元的输出与运算放大器单元的另一输入连接，利用根据由上述第1保持单元所保持的值而可变的电容，将输出与输入连接并进行增益调整；以及第1开关单元，连接于运算放大器单元的输出上，在偏移抵消工作时导通，第1开关单元的输出连接于判定单元上。此外，输出电路单元可以包括：第1保持单元，存储判定单元的判定结果；差分放大单元，将输入信号输入给一个输入而进行差分放大；以及第2开关单元，连接于运算放大器单元的输出上，在偏移抵消工作时导通，差分放大单元具有：多个阻值设定单元，阻值可变地分别连接于第1和第2差分晶体管的漏极上，在偏移抵消工作时使阻值依次可变，使差分放大单元的输出经由第2开关单元由判定单元进行判定。进而，判定单元可以对输出电路单元的输出和规定的基准电压进行比较，将与比较结果相对应的输出向输出电路单元输出。
此外，本发明为了解决上述课题，偏移抵消方法通过偏移抵消装置，对输出信号的偏移进行抵消，其中偏移抵消装置包括：多个输出电路单元，将输出信号的偏移抵消后进行输出；选择单元，选择多个输出电路中两个输出电路的输出的任一个；输出端子，输出由选择单元所选择的输出；以及判定单元，根据来自输出电路单元的输出，判定偏移状态，该方法其特征在于：将输出电路单元准备成比选择单元多一个，根据判定单元的判定，利用多个输出电路单元中的任一输出电路单元对偏移进行抵消，并且使输出信号从其他输出电路单元经由选择单元输出至输出端子。
按照本发明，就能够在进行输出电路单元的输出工作的同时依次进行偏移抵消，能够由全体输出端子得到均一的输出电压。此外，为了进一步提高偏移的精度，能够通过更加细化增益调整用的电容分级来实现。
进而，即使对于在LCD源极驱动器中所使用的电压跟随器型的偏移，也能够不使用电容元件地将偏移抵消。此外，还能够通过增加比较器的精度并将阻值可变的分级设定为更细的幅度，从而进行高精度的偏移抵消。
此外，这些偏移抵消工作能够在其工作中进行信号输出。
附图说明
图1是表示应用了本发明的驱动电路10的实施例的框图。
图2是表示图1所示的实施例中所应用的输出电路的结构例的图。
图3是表示输出电路的变形例的图。
具体实施方式
下面，参照附图来对本发明的偏移抵消装置的实施例进行详细说明。参照图1，表示出应用了本发明的偏移抵消装置的驱动电路的实施例。另外，在以下的说明中与本发明没有直接关系的部分省略图示及其说明，此外，信号的参考符号由其标出的连接线的参考编号来表示。
本实施例中的驱动电路10是例如驱动液晶显示装置(LCD)的液晶驱动电路，具备：多个输出电路(#1～#n+1)16，对多个输出端子(#1～#n)12分别从一个输出14输出驱动信号(其中n为自然数)。输出电路(#1～#n+1)16还从另一输出18输出驱动信号。输出电路(#1～#n+1)16的输出14与输出18如图所示连接在多个输出选择电路(#1～#n)20上。输出选择电路(#1～#n)20是选择从互相邻接的两个输出电路14输出的信号的任一个并将选出的信号输出至输出端子12的选择电路。即，如果是n号则选择n号或n+1号的任一输出电路16。另外，多个输出电路16能够配备为比输出选择电路20多两个以上，这种情况下，输出选择电路20可以变更选择对应的输出电路16。输出端子12与例如液晶显示面板等相连接。另外，在该图中为了避免图的复杂化，在其图示中省略了向输出电路(#1～#n+1)16输入的输入信号的输入端子。
此外，多个输出电路(#1～#n+1)16的另一各个输出18都与判定电路30相连接。判定电路30是将从各输出电路16输出的信号18输入并将其与基准电压相比较的比较判定电路。判定电路30具备：比较器34，将输入32上施加的基准电压与输入18所输入的信号进行比较；以及判定输出电路42，连接于比较器的输出36上，将与该输出电压相对应的判定信号以规定的定时输出至输出40。判定输出电路42的输出40形成判定电路30的输出，与多个输出电路16分别连接，形成有反馈判定结果的反馈电路。
在此，对多个输出电路(#1～#n+1)16的内部结构进行详细说明，在图2中表示了一个输出电路(#n)16的结构例。其他的输出电路(#1～#n-1)16也是与输出电路(#n)16同样的结构。如图所示，输出电路16在输入数字信号的输入端子200上连接有数模转换电路202。该转换电路202在本实施例中应用电容型数模转换电路，按每比特而串联连接输入开关204与电容元件206的一个端子，电容元件206另一端子作为转换电路202的输出208，与运算放大器210的一个输入相连接。运算放大器210的另一输入212上被施加基准电压，运算放大器210将输入208以及与输入208的电位差相应的输出14输出。该输出14进而经由开关214连接于输出18上。
运算放大器210的输出14还经由电容元件220反馈连接于运算放大器210的输入208上。进而，与电容元件220并联连接地连接有电容电路222。电容电路222是调整运算放大器210的增益的电路，分别串联连接有多组开关224与电容元件226。开关224根据从用于调整电容电路222的静电电容的增益调整电容用锁存230输出的切换信号232而导通或截止。增益调整电容用锁存230输入判定电路30(图1)的输出40并将其保持，并且利用该保持值使开关224导通或截止。这样，电容电路222对电容元件220的电容进行微调以便根据判定电路30的输出来补偿偏移。
在以上的结构下，说明驱动电路10的工作，在最初的状态下，使输出电路(#1)16的开关214为导通，使除此以外的输出电路(#2～#n+1)内的开关214全部为截止。此外，输出选择电路20进行下述切换：将输出电路(#2)16连接于输出端子(#1)12上，将输出电路(#3)16连接于输出端子(#2)12上，以下按照同样的顺序连接，将输出电路(#n+1)连接于输出端子(#n)上。
在该连接状态下进行输出电路(#1)16的偏移抵消工作。首先，将电容电路222(图2)内的开关224全部切换为截止状态，将该状态下的运算放大器210的输出通过开关214输入至判定电路30。比较器34将出现在输入18的电压与基准电压32相比较，将与该比较相应的输出36输出至判定输出电路42。判定输出电路42将该判定结果以规定的定时输出至输出40。
判定电路30的输出提供给各输出电路16，输出电路(#1)16将判定电路30的输出40保持在增益调整电容用锁存230中。当存储了判定电路30的输出40时，增益调整电容用锁存230使电容电路222的开关224的任意一个导通，接着存储保持该状态下判定电路30的输出40。依次重复进行这些工作，在判定电路30中，当出现在输入18的电压变得低于基准电压32时，输出电路(#1)16的偏移抵消就结束了。
当输出电路(#1)16的偏移抵消结束时，使输出电路(#1)16的开关214截止，接着使输出电路(#2)16的开关214导通。与此同时，输出选择电路(#1)20将输出电路(#2)16与输出端子(#1)12切离，将输出电路(#1)16与输出端子(#1)12相连接。利用该连接状态按如上所述进行输出电路(#2)16的偏移抵消工作。
这样，通过输出电路(#1～#n+1)16的各个电路来推进偏移的补偿，当输出电路(#n+1)16的抵消工作结束时，之后重复进行各输出电路(#1～#n+1)16的抵消工作。另外，在不进行这些抵消工作的定时中的各输出电路16将出现于输入200的输入信号进行模拟转换之后，根据电容元件220和电容电路222中所蓄积的电容，并行进行对该模拟输出208的放大。
如以上说明，在图1与图2所示的第1实施例中，能够一边进行输出电路16的输出工作，一边依次进行偏移抵消，能够由全部输出端子12得到均一的输出电压。此外，为了进一步提高偏移的精度，能够通过进一步细化增益调整用的电容元件226的电容的分级来实现。
接下来，说明驱动电路10的其他实施例。本实施例中的驱动电路10在具备图3所示的多个输出电路300来代替图1所示的输出电路16这一方面，与图1所示的第1实施例不同，至于其余部分与第1实施例结构相同即可，故省略其说明。本实施例中的输出电路300表示为多个输出电路(#1～#n+1)300中的一个输出电路(n)300。输出电路300形成包含差分晶体管302、304的运算放大器，在一个差分晶体管302与连接点306之间连接有电阻RA1，在另一差分晶体管304与连接点306之间连接有电阻RB1。
进而，在差分晶体管302与连接点306之间分别连接有多组电阻RA2、RA3、RA4…和开关310。同样地，在差分晶体管304与连接点306之间分别连接有多组电阻RB2、RB3、RB4…和开关310。此外，差分晶体管302、304的各漏极分别经由晶体管330、332连接到连接线334上。连接线334上供给有源极电压。差分晶体管302与晶体管330的连接点336连接于晶体管338的栅极上，晶体管338的漏极连接于差分晶体管304的栅极上，并且形成有本输出电路300的输出14。该输出14连接在开关214上，开关214的输出18连接在如图1所示的判定电路30上。
分别连接于多个电阻RA2、RA3、RA4…与多个电阻RB2、RB3、RB4…上的开关310，根据锁存电路340的输出342而导通或截止。锁存电路340的结构可以与如图2所示的增益调整用锁存230相同，将向输入40输入的判定输出信号保持，利用该保持值使所需的开关310导通或截止。此外，连接于连接点306上的晶体管350与连接于晶体管338的漏极上的晶体管352分别通过偏压354形成有电流源。
本实施例中的输出电路300的工作中，如图1所示的判定电路30的输出40输入至锁存电路340中，锁存电路340对连接于电阻RA2、RA3、RA4…和电阻RB2、RB3、RB4…上的开关310的导通和截止进行控制。
由本输出电路300形成的运算放大器的输出14，输入至差分晶体管304的栅极，输出电路300作为电压跟随器而工作。备开关310与如图2所示的各开关224相同，利用锁存电路340的保持值对其导通或截止进行控制。
对输出电路300的工作进行说明，首先最初与如图1所示的实施例相同，配置在第一级的输出电路(#1)300(与图1的输出电路(#1)16相对应)使其内部的开关214导通，使其以外的输出电路(#2～#n+1)300内的开关214全部截止。此外，输出选择电路20与第1实施例相同进行下述切换：将输出电路(#2)300连接于输出端子(#1)12上，将输出电路(#3)16连接于输出端子(#2)12上，以下按照同样的顺序连接，将输出电路n+1连接于输出端子(#n)上。
在该连接状态下进行输出电路(#1)300的偏移抵消工作。首先使分别连接于电阻RA2、RA3、RA4…上的开关310全部成为导通状态，使分别连接于电阻RB2、RB3、RB4…上的开关310全部成为截止状态，在这些状态下进行输出电路(#1)300的输出。由于电阻RA2、RA3、RA4…并联连接，所以与连接了差分晶体管304的电阻RB1相比，电阻RA2、RA3、RA4…的合成阻值小。此处在差分晶体管302、304流过相同的电流时，差分晶体管332的源极与连接点306之间的电压大于差分晶体管302的源极与连接点306之间的电压。因此，当差分晶体管302、304的栅电压分别为相同的无偏移状态时，输出电路300的输出电压稳定为比向输入320的输入电压高的状态。判定电路30(图1)将该状态的输出18与基准电压32相比较。当输出18的电压比基准电压32高时，比较电路30将表示该判定结果的信号40从判定输出电路42输出。该信号40提供给各输出电路300，第1号的输出电路(#1)300的锁存电路340将信号40存储保持。
接着，控制电阻RA2为截止状态，在将输出电路300的输出电压仅降低少许的状态下，与上述同样地进行判定工作。当因电阻RA2的截止状态引起的判定工作结束时，接着进行因电阻RA3的截止状态引起的判定工作。电阻RA4以后同样重复进行工作，若使与电阻RA系列相连接的开关310的开关全部截止，则接着使电阻RB2、RB3…和电阻RB系列的电阻依次为导通状态。这期间，输出电路300的输出电压缓缓下降，与运算放大器的偏移部分叠加，当向输入320的输入电压与向输出14的输出电压相等时，输出电路(#1)300中的偏移抵消工作结束。
当输出电路(#1)300中的偏移抵消工作结束时，其内部的开关214切换为截止状态，然后下一级输出电路(#2)内所具备的开关214切换为导通状态。与此同时输出选择电路20的切换工作也与上述实施例同样地来进行，输出电路(#1)300的输出连接于输出端子(#1)12上。其后，下一级以后的输出电路(#2～#n+1)300中的偏移抵消工作依次进行，当输出电路(#n+1)300的偏移抵消工作结束时，再次重复从输出电路(#1)300开始的偏移抵消工作。
如以上说明，在上述实施例中，即使对于在LCD源极驱动器中使用的电压跟随器型的偏移，也能够在不使用电容元件的情况下补偿偏移。此外，能够通过增加比较器的精度并将电阻RA、RB的分级设定为更细的幅度，来进行高精度的偏移抵消。
以上虽然在图2和图3中说明了能够执行偏移抵消的运算放大器的各种结构例，但是这些输出电路内的结构也可以应用于例如图1所示的比较器34中。此外，在上述各种实施例中，构成为在偏移抵消工作中使输出电压缓缓下降变化，但不限于此，例如也可以应用通过二元搜索求得最优值的方法。

Claims (5)

1.一种偏移抵消装置，其特征在于，包括：
多个输出电路单元，将输出信号的偏移抵消后进行输出；
选择单元，选择该多个输出电路中两个输出电路的输出的任一个；
输出端子，输出由该选择单元所选择的输出；以及
判定单元，根据来自上述输出电路单元的输出，判定偏移状态，
上述输出电路单元配备成比上述选择单元至少多一个，根据上述判定单元的判定，由上述多个输出电路单元中的任一输出电路单元对偏移进行抵消，并且其他输出电路单元使上述输出信号经由上述选择单元输出至上述输出端子。
2.如权利要求1所述的偏移抵消装置，其特征在于，
上述输出电路单元包括：
第1保持单元，存储上述判定单元的判定结果；
运算放大器单元，将输入信号输入给一个输入而进行放大；
调整电路，将该运算放大器单元的输出与该运算放大器单元的另一输入连接，利用根据由上述第1保持单元所保持的值而可变的电容，将该输出与输入连接而进行增益调整；以及
第1开关单元，连接于上述运算放大器单元的输出上，在偏移抵消工作时导通，
该第1开关单元的输出连接于上述判定单元上。
3.如权利要求1中所述的偏移抵消装置，其特征在于，
上述输出电路单元包括：
第1保持单元，存储上述判定单元的判定结果；
差分放大单元，将输入信号输入给一个输入而进行差分放大；以及
第2开关单元，连接于上述运算放大器单元的输出上，在偏移抵消工作时导通，
上述差分放大单元具有：多个阻值设定单元，阻值可变地分别连接于第1和第2差分晶体管的漏极上，
在偏移抵消工作时使阻值依次可变，使该差分放大单元的输出经由上述第2开关单元由上述判定单元进行判定。
4.如权利要求1中所述的偏移抵消装置，其特征在于，
上述判定单元对上述输出电路单元的输出和规定的基准电压进行比较，将与该比较结果相对应的输出向该输出电路单元输出。
5.一种偏移抵消方法，通过偏移抵消装置，对输出信号的偏移进行抵消，其中上述偏移抵消装置包括：多个输出电路单元，将上述输出信号的偏移抵消后进行输出；选择单元，选择该多个输出电路中两个输出电路的输出的任一个；输出端子，输出由该选择单元所选择的输出；以及判定单元，根据来自上述输出电路单元的输出，判定偏移状态，该方法其特征在于：
将上述输出电路单元准备成比上述选择单元多一个，根据上述判定单元的判定，由上述多个输出电路单元中的任一输出电路单元对偏移进行抵消，并且使上述输出信号从其他输出电路单元经由上述选择单元输出至上述输出端子。
CN2006101398558A 2005-10-21 2006-09-20 偏移抵消装置 Expired - Fee Related CN1953320B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-306660 2005-10-21
JP2005306660A JP2007116493A (ja) 2005-10-21 2005-10-21 オフセットキャンセル装置
JP2005306660 2005-10-21

Publications (2)

Publication Number Publication Date
CN1953320A true CN1953320A (zh) 2007-04-25
CN1953320B CN1953320B (zh) 2012-03-21

Family

ID=37984759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101398558A Expired - Fee Related CN1953320B (zh) 2005-10-21 2006-09-20 偏移抵消装置

Country Status (4)

Country Link
US (1) US7423479B2 (zh)
JP (1) JP2007116493A (zh)
KR (1) KR101310861B1 (zh)
CN (1) CN1953320B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282109B (zh) * 2007-04-02 2013-06-12 冲电气工业株式会社 偏移消除装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091121A2 (en) * 2006-02-10 2007-08-16 Marisa Di Varalli Marisa & C.S.A.S. Method of establishing interpersonal relations, and suitable device to implement such a method
JP5179775B2 (ja) * 2007-04-19 2013-04-10 ラピスセミコンダクタ株式会社 オフセットキャンセル装置、ｉｃチップ、及び駆動ｉｃ
JP5481791B2 (ja) * 2008-03-12 2014-04-23 セイコーエプソン株式会社 駆動回路及び駆動方法、並びに電気光学装置及び電子機器
DE102008016428A1 (de) * 2008-03-31 2009-10-08 Advanced Micro Devices, Inc., Sunnyvale Analogkomparator mit digitaler Offsetkompensation
JP2010114877A (ja) * 2008-10-06 2010-05-20 Panasonic Corp 演算増幅回路及び表示装置
WO2010116426A1 (ja) * 2009-04-09 2010-10-14 パナソニック株式会社 表示駆動装置、及び表示装置
JP2011028214A (ja) * 2009-06-29 2011-02-10 Casio Computer Co Ltd 画素駆動装置、発光装置及び発光装置の駆動制御方法
JPWO2011092769A1 (ja) * 2010-02-01 2013-05-30 パナソニック株式会社 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
JP5502549B2 (ja) 2010-03-26 2014-05-28 ラピスセミコンダクタ株式会社 電圧出力装置
JP2011220831A (ja) * 2010-04-09 2011-11-04 New Japan Radio Co Ltd センサ装置
JP2012039548A (ja) * 2010-08-11 2012-02-23 Renesas Electronics Corp ダイナミック増幅器
US8933751B1 (en) * 2012-05-18 2015-01-13 Altera Corporation High resolution capacitor
US9438192B2 (en) * 2014-04-01 2016-09-06 Qualcomm Incorporated Capacitive programmable gain amplifier
US10465048B2 (en) 2017-01-09 2019-11-05 The Procter & Gamble Company Apparatus and process for forming particles

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967704A (ja) * 1982-10-07 1984-04-17 Seiko Instr & Electronics Ltd Ｍｏｓｆｅｔ演算増幅器
JPS60173916A (ja) * 1984-02-20 1985-09-07 Nec Corp スイッチド・キャパシタ・フィルタ
JPS6179312A (ja) * 1984-09-27 1986-04-22 Matsushita Electric Ind Co Ltd 直流増幅器
JPH03181212A (ja) * 1989-12-08 1991-08-07 Ricoh Co Ltd オフセット補償回路
JP3425277B2 (ja) * 1995-08-25 2003-07-14 株式会社東芝 無線受信機
KR100400379B1 (ko) * 1997-11-01 2003-12-24 엘지.필립스 엘시디 주식회사 연산증폭기와이를이용한디지털-아날로그변환기
EP1153404B1 (en) * 1999-01-26 2011-07-20 QRG Limited Capacitive sensor and array
JP2001111427A (ja) * 1999-10-05 2001-04-20 Nec Corp スイッチドキャパシタ型デジタル・アナログコンバータ
KR20010048965A (ko) * 1999-11-30 2001-06-15 윤종용 오프셋 전압 제거 기능을 갖는 연산 증폭기
JP2001292041A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路
DE60227651D1 (de) * 2001-04-11 2008-08-28 Nxp Bv Offsetspannungskompensation mit hohem tastverhältnis für operationsverstärker
KR20020081890A (ko) * 2001-04-20 2002-10-30 주식회사 이오테크닉스 오프셋 보상 기능을 갖는 디지탈/아날로그 변환장치, 그장치의 오프셋 보상방법 및 그 장치를 사용하는 레이져표시장치
JP2003174340A (ja) * 2001-09-27 2003-06-20 Toshiba Corp 可変利得増幅器
JP3998465B2 (ja) * 2001-11-30 2007-10-24 富士通株式会社 ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ
JP2003204487A (ja) * 2002-01-09 2003-07-18 Sony Corp 信号処理回路
JP4220708B2 (ja) * 2002-03-06 2009-02-04 Ｔｄｋ株式会社 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置
JP4487488B2 (ja) * 2002-03-13 2010-06-23 日本電気株式会社 表示装置の駆動回路、携帯電話機及び携帯用電子機器
JP4159935B2 (ja) 2003-03-25 2008-10-01 三菱電機株式会社 オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置
JP4277599B2 (ja) * 2003-07-14 2009-06-10 ヤマハ株式会社 オフセット補正方法、オフセット補正回路及び電子ボリューム
JP4068040B2 (ja) * 2003-10-10 2008-03-26 富士通株式会社 オペアンプ、ラインドライバおよび液晶表示装置
JP4887657B2 (ja) * 2005-04-27 2012-02-29 日本電気株式会社 アクティブマトリクス型表示装置及びその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282109B (zh) * 2007-04-02 2013-06-12 冲电气工业株式会社 偏移消除装置

Also Published As

Publication number Publication date
CN1953320B (zh) 2012-03-21
US7423479B2 (en) 2008-09-09
US20070090873A1 (en) 2007-04-26
KR101310861B1 (ko) 2013-09-25
JP2007116493A (ja) 2007-05-10
KR20070043605A (ko) 2007-04-25

Similar Documents

Publication Publication Date Title
CN1953320B (zh) 偏移抵消装置
CN100478823C (zh) 具有改善的电源抑制比特性和窄响应频带的电压调整器
US6664941B2 (en) Amplifier circuit and liquid-crystal display unit using the same
US7301391B2 (en) Filtering variable offset amplifier
US7449923B2 (en) Amplifier circuit for double sampled architectures
CN101727121B (zh) 控制供电系统以及形成供电控制器的方法
US20130049863A1 (en) Multi-Input Differential Amplifier With Dynamic Transconductance Compensation
EP1168603A1 (en) Switched-capacitor, fully-differential operational amplifier with high switching frequency
US20100060500A1 (en) Analog/Digital Converter Assembly and Corresponding Method
CN101282109B (zh) 偏移消除装置
US7894515B2 (en) Low voltage multistage adaptive equalizer
EP2506425B1 (en) Source or emitter follower buffer circuit and method
KR20060134235A (ko) 튜닝 회로.
US20080278200A1 (en) Current Weighted Voltage Interpolation Buffer
CN101501986B (zh) 堆叠式缓冲器
US20200152115A1 (en) Source driver and related selector
US5859554A (en) Variable delay circuit
CN101436863A (zh) 对单端数模转换器的非线性的补偿
CN107171650B (zh) 可变增益放大电路
CN108616217B (zh) 一种开关电容式高带宽包络线跟踪电源电路及其控制方法
CN101290739B (zh) 偏差消除装置、ic芯片以及驱动ic
US6975100B2 (en) Circuit arrangement for regulating the duty cycle of electrical signal
US10008283B2 (en) State machine controlled MOS linear resistor
CN101304237B (zh) 可消除偏移电压的放大器装置
KR101977783B1 (ko) 전력 증폭기 성능 보정 방법 및 그를 위한 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131127

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131127

Address after: Tokyo, Japan, Japan

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tiger gate, 1, 7, 12, Tokyo harbour, Japan

Patentee before: Oki Electric Industry Co., Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Yokohama City, Kanagawa Prefecture, Japan

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Lapis Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321

Termination date: 20160920

CF01 Termination of patent right due to non-payment of annual fee