CN1934789A - 具有良好性能的不规则缩短的ldpc码的码构造 - Google Patents

具有良好性能的不规则缩短的ldpc码的码构造 Download PDF

Info

Publication number
CN1934789A
CN1934789A CNA2005800083889A CN200580008388A CN1934789A CN 1934789 A CN1934789 A CN 1934789A CN A2005800083889 A CNA2005800083889 A CN A2005800083889A CN 200580008388 A CN200580008388 A CN 200580008388A CN 1934789 A CN1934789 A CN 1934789A
Authority
CN
China
Prior art keywords
weight
row
submatrix
column weight
submatrixs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800083889A
Other languages
English (en)
Other versions
CN1934789B (zh
Inventor
吴宇菲
布赖恩·K·克拉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Mobility LLC
Google Technology Holdings LLC
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35310751&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1934789(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1934789A publication Critical patent/CN1934789A/zh
Application granted granted Critical
Publication of CN1934789B publication Critical patent/CN1934789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Dc Digital Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

提出一种对于奇偶校验矩阵H交织不同重量的列的方法(图2)，该矩阵H导致缩短的或者未缩短的性能良好的LDPC码。矩阵H包括部分H1和部分H2，并且其中H1具有多个不同的列重量并且包括多个子矩阵，其中至少一个重量的列基本上在子矩阵间交织。

Description

具有良好性能的不规则缩短的LDPC码的码构造
技术领域
本发明主要涉及编码和解码数据，并且更具体地，涉及利用低密度奇偶校验(LDPC)码编码和解码数据的方法与装置
背景技术
低密度奇偶校验(LDPC)码由奇偶校验矩阵H定义，该矩阵是低密度伪随机二进制矩阵。由于实现的原因，即使必须支持多个码速率和块大小，有时优选单个H矩阵。在这种情况下，通过缩短系统LDPC码可以获得多个码速率和块大小。
在将k个信息比特映射至n个编码比特的系统码中，编码比特的头k比特是信息比特。当缩短时，L个信息比特被设置为零，并且从编码比特删除对应的零。通常通过(逻辑地或者物理地)将头L信息比特设置为零执行缩短。在一些编码器中，前导零并不改变编码器的状态，因此这些零不必输送至编码电路中。对于LDPC码，可采用两种等效的方式实现通过将头L信息比特设置为零的缩短。首先，可将k比特信息矢量设置为L比特个零，不失一般性，在下面假设这L个比特位于头L信息比特的位置。长度k的信息矢量可输送至编码器(可基于未缩短的(n-k)×n的H矩阵或者等效的k×n生成矩阵G)，并且在编码之后从编码比特顺序剥离L个零。其次，缩短的信息矢量可被传递至编码器，该编码器根据去除了头L列的缩短的(n-k)×(n-L)的H矩阵或者等效的缩短的(k-L)×(n-L)的G矩阵进行编码。然而，形成缩短的LDPC码(多个)有可能具有较差的性能，因为它们的重量分布可能劣于为该码速率和块大小定制的码。并不清楚如何构造保持良好性能的缩短的LDPC码。
数字视频广播卫星标准(DVB-S2)利用LDPC码，并且为每一希望的码速率定义H矩阵。DVB-S2定义十种不同的LDPC码速率，1/4、1/3、1/2、3/5、2/3、3/4、4/5、5/6、8/9和9/10，它们具有编码块长度n＝64的800比特。对于每一码速率规定不同的奇偶校验矩阵H，在该标准中不采用缩短。如本领域所知，不规则LDPC码比规则LDPC码提供更好的性能。当用于LDPC码时，术语“规则”指H的所有行具有相同数量的1，并且H的所有列也具有相同数量的1，其中行或列中1的数量也被称为行或列的重量。否则认为LDPC码是不规则的。在更狭义的意义上，术语“规则”还应用于行或者列(即，矩阵可具有规则的列重量，但是不规则的行重量)，并且还可应用于矩阵的子矩阵(例如，当子矩阵的所有列具有相同的列重量并且子矩阵的所有行具有相同的行重量时，矩阵的矩阵是规则的)。由于希望不规则码具有更好的性能，DVB-S2定义多个H矩阵，每一个都具有在那一码速率下的希望的重量分布，以获得更好的性能。在表1中示出了所有DVB-S2码速率的每一重量的列数。
表1.DVB中各种重量的列数
  CodeRate   13   12   11   8   4   3   2   1
  1/4   5400   10800   48599   1
  1/3   7200   14400   43199   1
  1/2   12960   19440   32399   1
  3/5   12960   25920   25919   1
  2/3   4320   38880   21599   1
  2/4   5400   43200   16199   1
  4/5   6480   45360   12959   1
  5/6   5400   48600   10799   1
  8/9   7200   50400   7199   1
  9/10   6480   51840   6479   1
某些码设计，例如Intel为802.16提议的LDPC码仅具有一个H矩阵，并且利用缩短，以获得其它码速率，但缩短之后的码性能并不好。对应于信息比特(用H1表示)的H部分是规则的(并且因此整个矩阵有时也称为半规则)，并且缩短之后码重量分布与好的设计相比较差。良好的LDPC设计在H1中往往不具有规则的列重量。
附图说明
图1表示在H1中具有非交织列重量的奇偶校验矩阵的列重量分布，即相同重量的列被分组在一起。码大小是(2000，1600)。
图2表示在H1中具有交织列重量的奇偶校验矩阵的列重量分布。码大小是(2000，1600)。
图3表示未缩短的码大小(2000，1600)的FER性能。
图4表示从(2000，1600)码缩短800比特的(1200，800)码的FER性能。
图5表示从(2000，1600)码缩短1200比特的(800，400)码的FER性能。
具体实施方式
本发明提出一种构造不规则H矩阵的方法，该矩阵在未缩短或缩短时性能良好。该矩阵及其缩短形式可用于编码和解码。
对于具有k个信息比特并且生成n个编码比特的码，H矩阵被分成两个部分H＝[H1  H2]，其中H1的大小是m×k，而H2的大小是m×m，m＝n-k。H1对应于未缩短的信息比特，而H2对应于奇偶比特，因此[(H1)m×k  (H2)m×m][(s)1×k  (P)1×m]T＝0。当缩短s的头L位置时，H1的头L列实际上被消除。
H1是确定性的，因为定义了特定的列重量结构。H2是非确定性的，因为它可以是规则的或者不规则的，可具有任何结构，或者随机构造。优选的H2可类似于在Intel 802.16LDPC提案中的美国专利申请No.10/839995，“Method And Apparatus For Encoding And Decoding Data”中说明的H2(近似下三角矩阵，除了最后一列具有重量1之外，所有列具有重量2，列中的1彼此相邻，顶部的1在对角线上。m×m的H2矩阵在数学上可说明为，如果i＝j以及i＝j+1，(0＜＝i＜＝m-1，0＜＝j＜＝m-1)，第i行第j列的元素为1。
H2的一个示例是：
H 2 = h H 2 ′
Figure A20058000838800082
其中h是奇数重量＞2，并且可以为h＝[1 0 0 0 1 0 0 0 10 ...0]T。
H2的另一示例是：
Figure A20058000838800083
对于比规则码具有更好性能的不规则码，可以按照任何次序安排各种重量的列，而不影响性能，因为排列码比特的顺序并不影响纠错性能。因此，通常不特定顺序地分布列重量。例如，相同重量的所有列可分组在一起。当通过缩短有效地消除H的前导L列时，剩下的重量可导致较差的性能。
为了解决该问题，确定性部分H1包括多个子矩阵，每一个子矩阵具有基本上在子矩阵间交织的列重量。子矩阵间的交织基于子矩阵的希望列重量分布。如果希望的列重量分布对于所有子矩阵相同，那么子矩阵间的交织是均匀的。如果希望的列重量分布对于两个子矩阵不同，那么矩阵间的交织是非均匀的。在子矩阵内，可交织不同重量的列，使得不同重量的列在子矩阵上主要均匀散布。
在本发明中，不同重量的列在子矩阵间均匀地或者非均匀地交织，由此形成的缩短矩阵可具有好得多的重量分布，并且因此具有更好的纠错性能。设H1为不规则，因为它具有两个或更多不同的列重量(例如，在H1的每一列中具有3个和10个1)。H1的列被进一步分为两个部分(子矩阵)，H1a和H1b，其中H1a是m×L矩阵(即，H1的头L列)并且H1b是m×(k-L)矩阵(即，H1的其余k-L列)。不同重量的列在H1a和H1b间交织，因此在缩短L比特之后(即，有效地从H消除H1a)；利用[H1b H2]形成的码具有好的重量分布。
当编码时，编码器首先预先安排L个零至当前长为(k-L)的符号集。然后利用H像未缩短那样编码零填充的信息矢量s＝[0L sb]，其中sb具有长度k-L，以生成奇偶比特矢量p(长度m)。在从当前符号集消除预先安排的零之后，码比特矢量x＝[sb p]在信道上发送。该编码过程等效于利用缩短的矩阵[H1b H2]编码信息矢量sb，以确定奇偶校验比特。
利用H1的两个区域说明了简单的示例，但是可利用在更小区域上交织的列进一步细分H1。执行列重量交织，使得在缩短之后，形成的奇偶校验矩阵都具有良好的重量分布。
可以按照均匀或非均匀的方式执行子矩阵间的交织。均匀交织具有希望的重量分布，对于H1的每一区域保持H1的接近的列重量比。例如，如果H1具有约25％重量的x1和75％重量的x2列，那么通过将一个重量x1列和三个重量x2列交织，H1a和H1b均可具有约25％重量的x1和75％重量的x2列。或者，可通过在H1a中将round(0.75*width(H1a))重量x2列放置在约round(0.25*width(H1a))重量x1列之后来安排各列。在这两种情况下，H1b将具有H1a的列重量分布，并且H1b中的列排布并不影响性能，除非码被进一步缩短(即，H1b被划分为额外的区域)。均匀交织通常对于缩短的码产生并非最优的重量分布。
非均匀交织尝试为H1的每一区域匹配希望的重量分布。例如，如果H1具有25％重量x1和75％重量x2的重量分布，但是H1b的50％缩短码具有50％重量x1和50％重量x2的希望重量分布，那么通过非均匀地交织H1a和H1b间的列，H1b可实现希望的重量分布。在这种情况下，在H1a中放置约round(0.25*width(H1)-0.5*width(H1b))重量x1列和约round(0.75*width(H1)-0.5*width(H1b))重量x2列，并且H1b具有0.5*width(H1b)重量x1和0.5*width(H1b)重量x2列的希望重量分布。通过交织H1a中一重量x2列与零重量x1列(即，H1a所有列是重量x2列)，并且(如果希望的话)通过在H1b中近似地交替一重量x2列和一重量x1列，来实现交织的非均匀分布。如果要支持多个缩短码速率，那么希望利用散布在子矩阵上各种重量列的非均匀交织，以对于所有缩短的码速率提供更好的性能。
算法伪码
[下面的Matlab解释如何利用希望的重量分布求出对于给定码速率和码尺寸的良好重量分布]%get optimized degree distribution,dv=maximum column weight,rate is code ratevDeg=getDegDist(rate,dv);%get the number of variable nodes of each weight,N is the number of columns in HvNodes       =round(N*vDeg(2,:)./vDeg(1,:)/sum(vDeg(2,:)./vDeg(1,:)));function[vDeg]=getDegDist(rate,dv)%vDeg(1,i):col weighti%vDeg(2,i):fraction of edges linked to variable node of weight vDeg(1,i)%vDeg(3,i):fraction of variable nodes of weight vDeg(1,i)if(abs(rate-1/2)＜1e-4)
   if(dv==4)
        vDeg=[    2    3    4;
                  0.38354    0.04237    0.57409
                  0.54883    0.04042    0.41075];
   elseif(dv=11)
          vDeg   =[    2      3    5    6      11
          0.288212 0.256895 0.0285565 0.15190  0.274437
          0.50437  0.29971  0.01999   0.088608  0.087321];
   endelseif(abs(rate-2/3)＜1e-4)
if(dv==10)
     vDeg=[20.1666670000(0.33000059795989)
         30.3679650000(0.48571370868582)
         100.4653680000(0.18428569335429)]';
   endelseif(abs(rate-4/5)＜1e-4)
   if(dv==10)
         vDeg=[    20.1000000000(0.19999992000003)
                   30.4714290000(0.6285717485713)
                   100.4285710000(0.17142833142867)]1;
   endend
下面的Matlab代码解释如何在子矩阵中进行交织。注意，s是列重量矢量，而z1和z2取决于该子矩阵中的特定列重量分布。
temp  =[s(1:length1)-ones(1,total_length-length1)];
submatrixl    =reshape(reshape(temp,z1,z2)1,1,z1*z2);
idx           =find(submatrixl＜0);
submatrixl(idx)     =[];
示例
利用示例解释上述提案。对于速率4/5，码尺寸(2000，1600)，利用列重量2、3和10求出H矩阵。在图1中绘出非交织奇偶校验矩阵Hnon的列重量分布。在H1部分的列交织之后，在图2中绘出形成的奇偶校验矩阵Hinter的列重量分布，并且在附录A中列出。除了引入了列置换之外，矩阵Hinter与矩阵Hnon相同。
当缩短Hinter时，产生的矩阵仍然保持良好的列重量分布。作为示例，给定速率2/3码的目标重量分布，
vDeg＝[20.1666670000(0.33000059795989)
          30.3679650000(0.48571370868582)
          100.4653680000(0.18428569335429)]；
其中第一列表示希望的列重量，第三列表示具有给定重量的列数，非均匀插入算法产生表2中导出的速率2/3码的列重量分布。使用类似的过程求出表2中速率1/2码的希望列重量分布(在缩短原始的速率4/5码之后)。在表3和表4中分别给出(具有均匀交织)Hnon和Hu_inter的重量分布。注意，在任何情况下，H2具有399个重量2列和一个重量3列，而H1具有一重量2列。
表2.在速率4/5Hinter及其导出码中各种重量的列数
 Code Rate   10   3   2
 1/2   191   217   400
 2/3   221   583   400
 4/5   343   1257   400
表3.在速率4/5Hnon及其导出码中各种重量的列数
  CodeRate   10   3   2
  1/2   0   400   400
  2/3   0   800   400
  4/5   343   1257   400
表4.在速率4/5Hu_inter及其导出码中各种重量的列数
 Code Rate   10   3   2
 1/2   84   316   400
 2/3   168   632   400
 4/5   343   1257   400
仿真研究表明，非均匀交织产生未缩短或缩短的具有良好性能的LDPC码。在图3中示出未缩短的速率4/5码的性能，并与802.16提议的码设计作比较。注意，不通过缩短，利用或者不利用列重量交织的不规则码设计具有相同的性能。仿真表明，Hnon和Hinter比802.16提议的设计(Intel)在FER＝10-2处具有0.2dB的性能优势。
当将码缩短L＝800信息位置时，实际上消除了Hnon(或Hinter)的前导800列，形成速率2/3码。在图4中示出缩短码的性能，并与类似缩短的802.16提议的设计作比较。仿真表明，不通过交织，缩短之后的码性能次于802.16提议的设计(Intel)，这是由于缩短后较差的码重量分布造成的。然而，在交织之后，码性能在FER＝10-2处比802.16提议的设计具有0.25dB的优势。
类似地，可以进一步地缩短码。当将原始码缩短L＝1200信息位置时，实际上消除了Hnon(或Hinter)的前导1200列，形成速率1/2码。在图5中示出缩短码的性能，并与类似缩短的802.16提议的设计作比较。仿真表明，不通过交织，缩短之后的码性能略逊于802.16提议的设计，这是由于缩短后较差的重量分布造成的。然而，在交织之后，码性能在FER＝10-2处比802.16提议的设计具有0.35dB的优势。
图1表示H1中具有非交织列重量的奇偶校验矩阵的列重量分布，即，相同重量的列被分组在一起。码尺寸是(2000，1600)。
图2表示H1中具有交织列重量的奇偶校验矩阵的列重量分布。码尺寸是(2000，1600)。
图3表示尺寸(2000，1600)的未缩短码的FER性能。两个未缩短码是：(a)802.16提议的设计(Intel)；(b)不规则码设计。注意，不通过缩短，利用或者不利用列重量交织的不规则码设计具有相同的性能。
图4表示从(2000，1600)缩短800比特的(1200，800)码的FER性能。三个未缩短码是：(a)802.16提议的设计(Intel)；(b)没有列重量交织的不规则码设计；(c)具有列重量交织的不规则码设计。
图5表示从(2000，1600)缩短1200比特的(800，400)码的FER性能。三个未缩短码是：(a)802.16提议的设计(Intel)；(b)没有列重量交织的不规则码设计；(c)具有列重量交织的不规则码设计。
附录：交织的列重量分布
下面提供的是交织H1部分之后，不规则(2000，1600)H矩阵的列重量分布。从第一列开始表示每一列的列重量。
103333331033333310333333103333331033333310333333
103333331033333310333333103333331033333310333333
103333331033333310333333103333331033333310333333
103333331033333310333333103333331033333310333333
103333331033333310333333103333331033333310333333
103333331033333310333333103333331033333310333333
103333331033333310333333103333331033333310333333
103333331033333310333333103333331033333310333333
103333331033333310333333103333331033333310333333
103333331033333310333333103333331033333310333333
103333331033333310333333103333331033333103333310
33333103333310333331033333103333310333331033333
103333310333331033333103333310333331033333103333
310333331033333103333310333331033333103333310333
331033333103333310333331033333103333310333331033
333103333310333331033333103333310333331033333103
333310333331033333103333310333331033333103333310
33333103333310333331033333103333310333331033333
103333310333331033333103333310333331033333103333
31033333103333333333333103333333333333103333333
33333310333333333333310333333333333310333333333
3333103333333333331033333333333310333333333333
10333333333333103333333333331033333333333310333
33333333310333333333333103333333333331033333333
3333103333333333331033333333333310333333333333
10333333333333103333333333331033333333333310333
33333333310333333333333103333333333331033333333
3333103333333333331033333333333310333333333333
1033333333333310331033103310331033103310331033103
3103310331033103310331033103310331033103310331033
10331033103310331032103103103103103103103103103103
103103103103103103103103103103103103103103103103103
103103103103103103103103103103103103103103103103103
103103103103103103103103103103103103103103103103103
103103103103103103103103103103103103103103103103103
103103103103103103103103103103103103103103103103103
103103103103103103103103103103103103103103103103103
103103103103103103103103103103103103103103103103103
103103103103103103103103103103103103103103103103103
103103103103103103103103103103103103103103103103103
10310332222222222222222222222222222222222222222
2222222222222222222222222222222222222222222222
2222222222222222222222222222222222222222222222
2222222222222222222222222222222222222222222222
2222222222222222222222222222222222222222222222
2222222222222222222222222222222222222222222222
2222222222222222222222222222222222222222222222
2222222222222222222222222222222222222222222222
2222222222222222222222222222222222222

Claims (9)

1.一种编码方法，根据当前符号集s＝(s0，...sk-1)生成奇偶校验比特(p0，...，pm-1)，该方法包括以下步骤：
获得所述当前符号集s＝(s0，...sk-1)，其中k是当未缩短时整个当前符号集的长度；
利用矩阵H确定所述奇偶校验比特，其中H包括部分H1和部分H2，并且其中H1具有多个不同的列重量且包括多个子矩阵，其中至少一个重量的列基本上在子矩阵间交织；以及
连同所述当前符号集一起发送所述奇偶校验比特。
2.权利要求1所述的方法，其中：
3.权利要求1所述的方法，其中：
Figure A2005800083880003C1
4.权利要求1所述的方法，其中当所述至少一个列重量的希望列重量分布对于所述多个子矩阵的每一个都相同时，所述至少一个列重量在所述多个子矩阵中均匀地交织。
5.权利要求1所述的方法，其中当所述至少一个列重量的希望列重量分布对于所述多个子矩阵不同时，所述至少一个列重量在所述多个子矩阵中非均匀地交织。
6.权利要求1所述的方法，其中在子矩阵中交织不同重量的列，使得不同重量的列在所述子矩阵上主要均匀地散布。
7.权利要求1所述的方法，其中H1包括子矩阵H1a和H1b，其中H1a包括H1的头L列，而H1b包括H1的其余k-L列，其中L是所述当前符号集缩短的比特数，0＜＝L＜＝k-1。
8.权利要求7所述的方法，进一步包括将子矩阵子矩阵H1a和H1b细分为多个更小的子矩阵的步骤，其中在所述更小的子矩阵上交织给定重量的列。
9.一种用于操作估计当前符号集s＝(s0，...sk-1)的解码器的方法，该方法包括以下步骤：
接收信号矢量y＝(y0，...，yn-1)；以及
利用矩阵H估计所述当前符号集(s0，...sk-1)，其中H包括部分H1和部分H2，并且其中H1具有多个不同的列重量且包括多个子矩阵，其中至少一个重量的列基本上在子矩阵间交织。
CN2005800083889A 2004-05-14 2005-05-11 具有良好性能的不规则缩短的ldpc码的码构造方法 Active CN1934789B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US57128004P 2004-05-14 2004-05-14
US60/571,280 2004-05-14
US10/874,611 2004-06-23
US10/874,611 US7165205B2 (en) 2004-05-14 2004-06-23 Method and apparatus for encoding and decoding data
PCT/US2005/016410 WO2005114418A2 (en) 2004-05-14 2005-05-11 Code construction for irregular shortened ldpc codes with good performance

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210097670.0A Division CN102647193B (zh) 2004-05-14 2005-05-11 具有良好性能的不规则缩短的ldpc码的码构造

Publications (2)

Publication Number Publication Date
CN1934789A true CN1934789A (zh) 2007-03-21
CN1934789B CN1934789B (zh) 2012-06-06

Family

ID=35310751

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005800083889A Active CN1934789B (zh) 2004-05-14 2005-05-11 具有良好性能的不规则缩短的ldpc码的码构造方法
CN201210097670.0A Active CN102647193B (zh) 2004-05-14 2005-05-11 具有良好性能的不规则缩短的ldpc码的码构造

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210097670.0A Active CN102647193B (zh) 2004-05-14 2005-05-11 具有良好性能的不规则缩短的ldpc码的码构造

Country Status (11)

Country Link
US (1) US7165205B2 (zh)
EP (4) EP1747613B1 (zh)
JP (1) JP4558037B2 (zh)
KR (1) KR100861893B1 (zh)
CN (2) CN1934789B (zh)
CA (1) CA2564395C (zh)
ES (1) ES2400950T3 (zh)
IL (1) IL177439A (zh)
PL (1) PL1747613T3 (zh)
TW (1) TWI348831B (zh)
WO (1) WO2005114418A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874350A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法
CN101874351A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法
CN101911507A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备和数据处理方法
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577207B2 (en) * 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
US7020829B2 (en) * 2002-07-03 2006-03-28 Hughes Electronics Corporation Method and system for decoding low density parity check (LDPC) codes
AU2003249708A1 (en) * 2002-07-03 2004-01-23 Hughes Electronics Corporation Method and system for memory management in low density parity check (ldpc) decoders
US20040019845A1 (en) * 2002-07-26 2004-01-29 Hughes Electronics Method and system for generating low density parity check codes
US7864869B2 (en) 2002-07-26 2011-01-04 Dtvg Licensing, Inc. Satellite communication system utilizing low density parity check codes
GB2454193B (en) * 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
JP4672015B2 (ja) * 2004-07-27 2011-04-20 エルジー エレクトロニクス インコーポレイティド 低密度パリティ検査コードを用いた符号化及び復号化方法
WO2006016751A2 (en) * 2004-08-09 2006-02-16 Lg Electronics Inc. Method of encoding and decoding using low density parity check matrix
WO2006020934A2 (en) * 2004-08-13 2006-02-23 Conexant Systems, Inc. Systems and methods for decreasing latency in a digital transmission system
CN101341659B (zh) * 2004-08-13 2012-12-12 Dtvg许可公司 用于多输入多输出通道的低密度奇偶校验码的码设计与实现的改进
US20060218459A1 (en) * 2004-08-13 2006-09-28 David Hedberg Coding systems and methods
BRPI0515948A (pt) * 2004-10-01 2008-08-12 Thomson Licensing decodificador de verificação de paridade de baixa densidade (ldpc)
US7584399B2 (en) * 2004-12-31 2009-09-01 Samsung Electronics Co., Ltd Apparatus and method for transmitting and receiving a signal in a communication system
US7668248B2 (en) * 2005-10-19 2010-02-23 Texas Instruments Incorporated High-performance LDPC coding for digital communications in a multiple-input, multiple-output environment
US7707479B2 (en) 2005-12-13 2010-04-27 Samsung Electronics Co., Ltd. Method of generating structured irregular low density parity checkcodes for wireless systems
KR20070063851A (ko) * 2005-12-15 2007-06-20 삼성전자주식회사 패리티 검사 행렬, 패리티 검사 행렬 생성 방법, 인코딩방법 및 에러 정정 장치
JP4558638B2 (ja) * 2005-12-15 2010-10-06 富士通株式会社 符号器および復号器
US7493548B2 (en) * 2006-02-06 2009-02-17 Motorola, Inc Method and apparatus for encoding and decoding data
CN101162907B (zh) * 2006-10-10 2010-11-03 华为技术有限公司 一种利用低密度奇偶校验码实现编码的方法及装置
DK2056549T3 (da) * 2007-10-30 2013-02-04 Sony Corp Databehandlingsanordning og -fremgangsmåde
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
TW200937872A (en) * 2007-11-26 2009-09-01 Sony Corp Data processing device and data processing method
WO2009069625A1 (ja) * 2007-11-26 2009-06-04 Sony Corporation データ処理装置、及びデータ処理方法
TW200947880A (en) * 2007-11-26 2009-11-16 Sony Corp Data process device and data process method
KR101503059B1 (ko) * 2008-02-26 2015-03-19 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
TWI372523B (en) * 2008-11-14 2012-09-11 Realtek Semiconductor Corp Recording controller and decoder for parity-check code
KR101670511B1 (ko) * 2010-05-07 2016-10-28 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
CN102394659B (zh) * 2011-08-04 2013-06-05 中国科学院上海微系统与信息技术研究所 Ldpc码校验矩阵构造方法及对应矩阵乘法运算装置
US11822474B2 (en) 2013-10-21 2023-11-21 Flc Global, Ltd Storage system and method for accessing same
KR102614631B1 (ko) 2013-10-21 2023-12-19 에프엘씨 글로벌 리미티드 최종 레벨 캐시 시스템 및 이에 대응하는 방법
US10097204B1 (en) * 2014-04-21 2018-10-09 Marvell International Ltd. Low-density parity-check codes for WiFi networks
CN104811266B (zh) * 2014-01-29 2018-01-23 上海数字电视国家工程研究中心有限公司 比特交织、解交织方法及对应的发射机、接收机
US9264074B2 (en) * 2014-02-11 2016-02-16 Entropic Communications, Llc LDPC code matrices
WO2015168609A1 (en) 2014-05-02 2015-11-05 Marvell World Trade Ltd. Caching systems and methods for hard disk drives and hybrid drives
US10382064B2 (en) 2015-10-13 2019-08-13 SK Hynix Inc. Efficient LDPC encoder for irregular code
EP3807773B1 (en) 2018-06-18 2024-03-13 FLC Technology Group Inc. Method and apparatus for using a storage system as main memory
US11481471B2 (en) * 2019-08-16 2022-10-25 Meta Platforms, Inc. Mapping convolution to a matrix processor unit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697949A (en) * 1970-12-31 1972-10-10 Ibm Error correction system for use with a rotational single-error correction, double-error detection hamming code
US3697942A (en) * 1971-08-19 1972-10-10 Loren P Hocking Early warning brake fault device and system
US6141788A (en) * 1998-03-13 2000-10-31 Lucent Technologies Inc. Method and apparatus for forward error correction in packet networks
JP3833545B2 (ja) * 2002-02-13 2006-10-11 三菱電機株式会社 通信システム、受信機、送信機および通信方法
CN100592641C (zh) * 2002-02-28 2010-02-24 三菱电机株式会社 Ldpc码用检查矩阵生成方法及检查矩阵生成装置
JP4546246B2 (ja) * 2002-10-05 2010-09-15 デジタル ファウンテン， インコーポレイテッド 連鎖的暗号化反応の系統的記号化および復号化
CN1185796C (zh) * 2002-11-15 2005-01-19 清华大学 改进的非规则低密度奇偶校验码纠错译码方法
US7702986B2 (en) * 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
KR100936022B1 (ko) * 2002-12-21 2010-01-11 삼성전자주식회사 에러 정정을 위한 부가정보 생성 방법 및 그 장치
KR100906474B1 (ko) * 2003-01-29 2009-07-08 삼성전자주식회사 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치
US6957375B2 (en) * 2003-02-26 2005-10-18 Flarion Technologies, Inc. Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation
KR100996029B1 (ko) * 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
JP4224777B2 (ja) * 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7376883B2 (en) * 2003-10-27 2008-05-20 The Directv Group, Inc. Method and system for providing long and short block length low density parity check (LDPC) codes
US7395495B2 (en) * 2004-01-12 2008-07-01 Intel Corporation Method and apparatus for decoding forward error correction codes
KR100659266B1 (ko) * 2004-04-22 2006-12-20 삼성전자주식회사 다양한 코드율을 지원하는 저밀도 패러티 검사 코드에 의한데이터 송수신 시스템, 장치 및 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874350A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法
CN101874351A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法
CN101911507A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备和数据处理方法
CN101911507B (zh) * 2007-11-26 2013-10-16 索尼公司 数据处理设备和数据处理方法
CN101874350B (zh) * 2007-11-26 2014-12-10 索尼公司 数据处理设备和数据处理方法
CN101874351B (zh) * 2007-11-26 2014-12-17 索尼公司 数据处理设备和数据处理方法
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method

Also Published As

Publication number Publication date
TWI348831B (en) 2011-09-11
EP2405582A1 (en) 2012-01-11
PL1747613T3 (pl) 2013-04-30
US7165205B2 (en) 2007-01-16
WO2005114418A2 (en) 2005-12-01
IL177439A (en) 2014-04-30
IL177439A0 (en) 2006-12-10
KR100861893B1 (ko) 2008-10-09
TW200611497A (en) 2006-04-01
JP4558037B2 (ja) 2010-10-06
EP1747613B1 (en) 2013-01-02
CN102647193B (zh) 2014-12-17
CA2564395C (en) 2009-07-07
ES2400950T3 (es) 2013-04-15
EP1747613A2 (en) 2007-01-31
CN1934789B (zh) 2012-06-06
EP2405581A1 (en) 2012-01-11
KR20070012825A (ko) 2007-01-29
EP1747613A4 (en) 2009-01-21
EP2405581B1 (en) 2018-07-11
JP2007525931A (ja) 2007-09-06
CA2564395A1 (en) 2005-12-01
WO2005114418A3 (en) 2006-05-18
EP2365640A1 (en) 2011-09-14
CN102647193A (zh) 2012-08-22
US20050257119A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
CN1934789A (zh) 具有良好性能的不规则缩短的ldpc码的码构造
CN1783730A (zh) 生成低密度奇偶校验码的方法与装置
CN1499731A (zh) 低密度奇偶校验码解码装置和方法
CN1264280C (zh) 在通信系统中生成和解码代码的设备和方法
CN1268063C (zh) 在通信系统中生成代码的设备和方法
CN101080873A (zh) 用于使用信道代码解码的装置和方法
CN1976238A (zh) 基于块填充算法的准循环低密度奇偶校验码的构造方法
CN100341264C (zh) 用于提供存储器减少的低密度奇偶校验（ldpc）码的方法和设备
CN100338897C (zh) 在通信系统中生成代码的设备
CN1777082A (zh) 基于预编码的并行卷积ldpc码的编码器及其快速编码方法
KR101502623B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치
CN1808955A (zh) 基于非正则低密度奇偶校验码的编译码器及其生成方法
CN1871776A (zh) 使用并行连接低密度奇偶校验码的信道编码/解码设备和方法
US7908539B2 (en) Parity check matrix generation method, data transmission system, encoding device, decoding device, and a parity check matrix generation program
CN1947368A (zh) 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法
CN1714512A (zh) 速率兼容的低密度奇偶校验(ldpc)码
CN1331549A (zh) 在移动通信系统中配置传输的方法
CN1881965A (zh) 通信中继设备和通信接收机
CN1534876A (zh) 基于稀疏奇偶校验矩阵产生奇偶数据的方法及其装置
CN1705237A (zh) 解码设备和解码电路
CN1514548A (zh) 纠错编码设备及方法
JPWO2009004773A1 (ja) 検査行列生成装置、検査行列生成方法、符号化器、送信装置、復号器及び受信装置
CN107370488A (zh) 纠错编码方法及装置
CN108631925A (zh) 一种准循环低密度奇偶校验编码处理方法及装置
Liu et al. Rate-compatible LDPC codes with short block lengths based on puncturing and extension techniques

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MOTOROLA MOBILE CO., LTD.

Free format text: FORMER OWNER: MOTOROLA INC.

Effective date: 20110113

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20110113

Address after: Illinois State

Applicant after: MOTOROLA MOBILITY, Inc.

Address before: Illinois State

Applicant before: Motorola, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Illinois State

Patentee after: MOTOROLA MOBILITY LLC

Address before: Illinois State

Patentee before: MOTOROLA MOBILITY, Inc.

TR01 Transfer of patent right

Effective date of registration: 20160504

Address after: California, USA

Patentee after: Google Technology Holdings LLC

Address before: Illinois State

Patentee before: MOTOROLA MOBILITY LLC