CN1705237A - 解码设备和解码电路 - Google Patents

解码设备和解码电路 Download PDF

Info

Publication number
CN1705237A
CN1705237A CN200510074219.7A CN200510074219A CN1705237A CN 1705237 A CN1705237 A CN 1705237A CN 200510074219 A CN200510074219 A CN 200510074219A CN 1705237 A CN1705237 A CN 1705237A
Authority
CN
China
Prior art keywords
value
likelihood value
reliability
likelihood
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510074219.7A
Other languages
English (en)
Inventor
原田康祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1705237A publication Critical patent/CN1705237A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658—Scaling by multiplication or division

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本申请涉及解码设备和解码电路。其中，检测单元检测输入信号，获取数据中所包括的各二值数据项目的似然性值。基于检测单元所获取的各二值数据项目的似然性值的可靠性，调度单元拟定操作顺序表，优先使用具有较高可靠性的似然性值执行LDPC操作。基于操作顺序表，LDPC解码单元使用检测单元获取的似然性值执行LDPC操作，从而执行解码。

Description

解码设备和解码电路
对相关申请的引用
本申请基于2004年5月31日递交的在先日本专利申请No.2004-162418要求优先权，该申请的全部内容通过引用被包含于本申请中。
技术领域
本发明涉及例如用在通信系统、信息输入/输出系统等中的使用LDPC(Low Density Parity Check，低密度奇偶校验)码的解码设备和解码电路。
背景技术
通常知道，用LDPC码也就是低密度奇偶校验码编码的比特序列有一个特性是，纠错能力随编码器使用的校验矩阵的可变节点的等级(次序)而变。
在使用LDPC码的传统解码设备中，特别地，在对应于多值调制方案的解码设备中，用LDPC码编码的比特序列的比特被随机地分配给多值调制的信号点，或者被顺序地直接分配给多值调制的信号点，以执行解码，而不考虑可变节点的等级(次序)也就是对每一个比特的纠错能力。
已知在多值调制中，通过将比特序列的比特最优分配给信号点，同时考虑校验矩阵的可变节点的等级(次序)，可以提高解码设备的可靠性(例如见Capacity-approaching bandwidth-efficient codedmodulation scheme based on low-density parity check code(IEEETransaction on Information Theory，Vol.49，No.9，Sept.2003))。
另外，使用LDPC码的解码设备需要重复解码，存在一个问题，那就是解码量增加了，要花费许多时间来进行解码。这样的解码设备不适合高速通信系统。因此，为了使解码设备可应用于通信系统，要求减少解码的量而不损害系统的可靠性。顺便说明，在传统的使用LDPC码的解码中，通过同时执行校验矩阵的校验节点和可变节点的所有似然性值(likelihood values)的操作，要被解码的信息比特序列的后验概率值(posteriori probability value)收敛。为了加速后验概率值的收敛，提出了一种逐次执行可变节点和校验节点的操作的各个部分的方法(例如见A new schedule for decoding lowdensityparity-check codes(IEEE GLOBECOM2001))。
如果调制方案是二值的(binary)，则该方法是有效的。但是，在使用多值调制的通信系统中，使用这种方法不能有效地加速后验概率值的收敛。
在这里用作多值调制的调制方案的例子有：M值PSK(相移键控)、M值QAM(正交幅度调制)、M值ASK(幅移键控)、M值AMPM(幅度调制-相位调制)、M值PPM(脉冲位置调制)，OFDM(正交频分多路复用)和CDMA(码分多址)等。使用LDPC码的传统解码设备存在一个问题是，由于解码量增加了，解码需要很多时间。
发明内容
本发明的完成是为了解决上述问题。本发明的目的是提高一种能够有效地执行解码而不降低解码特性的解码设备和解码电路。
根据本发明的一个方面，提供了一种用LDPC码对编码数据解码的解码设备。该设备包括：检测单元，被配置为检测包括二值编码数据的输入信号以获取所述二值编码数据的多个二值数据项目的每一个二值数据项目的似然性值，以获取在可靠性方面相互不同的多个似然性值；顺序表拟定单元，被配置为根据所述每一个二值数据项目的似然性值的可靠性，拟定优先使用具有较高可靠性的似然性值进行解码算术运算的操作顺序表；以及解码单元，被配置为根据所述操作顺序表，使用所述检测单元所获取的似然性值执行操作以对编码数据进行解码。
附图说明
图1的框图图示了根据本发明第一实施例的通信系统；
图2是8PSK调制的信号点的可靠性的示意图；
图3是图1所示的接收设备的LDPC解码单元执行的解码操作的基本思想的示意图；
图4的表格图示了图1所示的接收设备的LDPC解码单元执行的解码操作的基本思想；
图5的框图图示了根据本发明第二实施例的接收设备；
图6的曲线图图示了比特序列的可靠性根据接收质量而变化的条件；
图7是图5所示的接收设备的LDPC解码单元执行的解码操作的基本思想的示意图；
图8的表格图示了图5所示的接收设备的LDPC解码单元执行的解码操作的基本思想；
图9的框图图示了根据本发明第三实施例的通信系统；
图10是图9所示的接收设备的LDPC解码单元执行的解码操作的基本思想的示意图；
图11的表格图示了图9所示的接收设备的LDPC解码单元执行的解码操作的基本思想；
图12的框图图示了根据本发明第四实施例的接收设备。
具体实施方式
下面结合附图描述本发明的实施例。在下面的说明中，本发明的解码电路应用于被设置在通信系统的接收设备中的解码设备。
图1是本发明第一实施例的通信系统的框图。该通信系统包括发射设备100和接收设备201。发射设备100使用LDPC(低密度奇偶校验)码对发射数据进行编码，并执行编码数据的无线电发射。接收设备201对发射设备100发射的数据进行接收和解码，以获取接收数据。
发射设备100包括LDPC编码单元110、交织器120、映射单元130以及调制单元140。LDPC编码单元110使用LDPC码对发射数据进行编码，并输出编码后的比特序列。由交织器120对比特序列进行比特交织，并输出到映射单元130。
映射单元130执行标记操作，将经过交织器120交织的比特序列分割为单位大小的比特序列，所述单位大小对应于后续处理的调制单元140所应用的调制方案，该映射单元然后执行映射，使被标记的比特序列对应于所述调制方案的信号点。这里所使用的标记的例子有：灰标记(gray label)、集合划分(set partitioning)以及随机标记等。
例如，调制单元140执行8PSK(相移键控)多值调制，该多值调制具有如图2所示的信号点分布。由于调制单元140所使用的调制方案是8PSK，映射单元130执行的标记操作将经过交织器120交织的比特序列分割为三比特的比特序列。
之后，映射单元130执行映射，根据比特序列的内容，所述映射使得通过所述标记分割的三比特的比特序列对应于8PSK的任意信号点，并将映射的结果输出到调制单元140。调制单元140使用所述映射单元130的处理结果，通过多值调制(multivalued modulation)处理载波，并通过天线将载波辐射到空中。
接收设备201包括解调单元210、检测单元220、去交织器230、LDPC解码单元240、分组单元251以及调度单元261。解调单元210通过天线接收从发射设备100发射的无线电信号，并按照8PSK对接收到的信号解调。
检测单元220检测解调单元210的解调结果，获取交织状态的比特序列中的每一个比特的似然性值。每一个比特的似然性值由去交织器230去交织，并输出到LDPC解码单元240。去交织器230对应于发射设备100的交织器120进行的交织操作。
分组单元251响应于映射单元130的标记和映射，对LDPC解码单元240的可变节点分组。映射单元130按照调制单元140所使用的8PSK执行标记和映射。在8PSK映射中，可以对每一个码元发射3比特信息。
三比特的比特数据项目在可靠性方面互不相同，如图2所示。第一比特的数据项目完全不同于相邻信号点的数据项目，其有很高的可能性会导致错误。这样，将所述数据项目说成是具有较低可靠性。第三比特的数据项目是由虚线分开的两个范围中的每一个范围中的信号点所共用的，其导致错误的可能性较低。这样，所述数据项目被说成是具有较高的可靠性。第二比特的数据项目是由实线分开的四个范围中的每一个范围中的信号点所共用的，其导致错误的可能性与第一比特的数据项目相比较低，但是与第三比特的数据项目相比较高。
LDPC解码单元240的结构对应于发射设备100的编码操作，使用可变节点a，b，c，d，e，f和校验节点A，B，C，D执行LDPC解码。这些节点的对应关系是基于解码(编码)算法确定的。这里假设对应关系的确定如图3所示。在这种情况下，两个码元或者六个比特的似然性值被分配给相应的可变节点a，b，c，d，e，f。可变节点a，b，c，d，e，f保持所分配的似然性值。
两个码元之一的第一比特的似然性值由可变节点a保持，第二比特的似然性值由可变节点b保持，第三比特的似然性值由可变节点c保持。在另一个码元中，第一比特的似然性值由可变节点d保持，第二比特的似然性值由可变节点e保持，第三比特的似然性值由可变节点f保持。
在这种情况下，分组单元251将可变节点a和d归入组G1，因为它们保持的似然性值具有相同的可靠性。类似地，分组单元251将可变节点b和e归入组G2，因为它们保持的似然性值具有相同的可靠性。分组单元251将可变节点c和f归入组G3，因为它们保持的似然性值具有相同的可靠性。
根据分组单元251执行的分组结果和图3所示的可变节点和校验节点之间的对应关系，调度单元261拟定优先使用保持较高可靠性的似然性值的许多可变节点来执行校验节点操作的操作顺序表。
LDPC解码单元240的校验节点和可变节点如图3所示相互对应。这样，调度单元261拟定如图4所示的操作顺序表。在此图中，“1”表示可变节点和校验节点之间存在对应关系，“0”表示其间没有对应关系。
换句话说，拟定图4所示的操作顺序表，使得优先计算保持较高可靠性的似然性值的组G3的许多可变节点所对应的校验节点，而保持较低可靠性的似然性值的组G1的许多可变节点所对应的校验节点的计算不优先。
LDPC解码单元240根据调度单元261所拟定的操作顺序表，使用可变节点和校验节点执行LDPC解码操作。这样，LDPC解码单元240获取接收数据的各比特的概率值，执行关于所获取的概率值的硬判决，从而获得接收数据。下面结合图4所示的操作顺序表说明LDPC解码操作。
通过使用在操作顺序表的次序中在第一位的校验节点D，LDPC解码单元240根据对应于该校验节点的可变节点a，b，c，d，f所保持的似然性值执行操作，操作结果由校验节点D保持。通过使用与校验节点D有关的可变节点a，b，c，d，f，LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点a，b，c，d，f所保持的似然性值。
之后，使用在操作顺序表的次序中在第二位的校验节点B，LDPC解码单元240根据对应于该校验节点的可变节点b，d，e，f所保持的似然性值执行操作，操作结果由校验节点B保持。通过使用与校验节点B有关的可变节点b，d，e，f，LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点b，d，e，f所保持的似然性值。
之后，使用在操作顺序表的次序中在第三位的校验节点A，LDPC解码单元240根据对应于该校验节点的可变节点a，c，e所保持的似然性值执行操作，操作结果由校验节点A保持。通过使用与校验节点A有关的可变节点a，c，e，LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点a，c，e所保持的似然性值。
最后，使用在操作顺序表的次序中在第四位的校验节点C，LDPC解码单元240根据对应于该校验节点的可变节点a，c，d所保持的似然性值执行操作，操作结果由校验节点C保持。通过使用与校验节点C有关的可变节点a，c，d，LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点a，c，d所保持的似然性值。
LDPC解码单元240例如根据上述操作顺序表重复LDPC解码操作预定次数，将可变节点a，b，c，d，e，f最终保持的似然性值识别为后验概率值，对所述后验概率值执行硬判决，获取接收数据。除了设定重复操作的次数之外，当校验操作结果的奇偶性，校正子(校验子)变为“0”时，可以停止重复操作。
另外，为了在解码开始时检测每一个可变节点的似然性的可靠性，LDPC解码单元240可以具有另一个步骤：通过使用所有校验节点A，B，C，D，使得校验节点A，B，C，D保持操作结果，使用所有可变节点a，b，c，d，e，f并根据对应于每一个所述可变节点的校验节点的似然性值执行操作，并基于操作结果更新可变节点a，b，c，d，e，f所保持的似然性值，来根据可变节点a，b，c，d，e，f所保持的似然性值执行操作。
在具有上述结构的接收设备201中，注意到，当执行多值调制时，被包括在一个码元中的比特序列的似然性值的可靠性按比特不同，如图2所示。分组单元251将LDPC解码单元240的可变节点根据可靠性分为不同的组。
根据分组单元251执行的分组的结果以及在LDPC解码单元240的LDPC解码操作中使用的校验节点和可变节点之间的对应关系，调度单元261初步拟定优先使用保持较高可靠性的似然性值的许多可变节点来执行校验节点操作的操作顺序表。LDPC解码单元240根据所述操作顺序表执行LDPC解码操作。
根据具有上述结构的接收设备201，优先执行LDPC解码操作中的，使用保持较高可靠性的似然性值的许多可变节点的校验节点的操作。从而，在使用可变节点和校验节点进行的重复操作的过程中，后验概率值能够迅速收敛。因此，即使调制方案使用多值调制，后验概率值也能有效地收敛，但是解码特性不会下降。
在本实施例中，根据分组单元251执行的分组的结果和在LDPC解码单元240的LDPC解码操作中使用的校验节点和可变节点之间的对应关系，调度单元261拟定操作顺序表，以优先使用保持了具有较高可靠性的似然性值的许多可变节点来执行校验节点的操作。
另一方面，在执行通信之前，节点的对应关系和分组是已知的。因此，即使接收设备201不包括分组单元251和调度单元261，也可以在LDPC解码单元240中设置预先拟定的操作顺序表。根据节点的对应关系和分组，可以由分组单元251和调度单元261动态地改变所述操作顺序表。
另外，调度单元261拟定校验节点的操作顺序表，LDPC解码单元240根据该操作顺序表执行LDPC解码操作，如图4所示。也可以不是这样，而是，例如，调度单元261可以拟定操作顺序表，优先使用保持有具有最高可靠性的似然性值的组的可变节点执行操作。
例如，在图3的情况下，在执行了使用可变节点和校验节点的LDPC解码操作之后，执行使用保持有最高可靠性的似然性值的组G3的可变节点c，f的操作。基于操作结果，执行使用校验节点A，B，C和D的操作。之后，执行使用保持有第二高可靠性的似然性值的组G2的可变节点b，e的操作，并基于操作结果，执行使用校验节点A，B，C和D的操作。另外，执行使用保持有最低可靠性的似然性值的组G1的可变节点a，d的操作，并基于操作结果，执行使用校验节点A，B，C和D的操作。
同样，根据这样的操作顺序表，在使用可变节点和校验节点重复操作的过程中，后验概率值能够迅速收敛。即使使用多值调制作为调制方案，也能使后验概率值有效地收敛而不降低解码特性。
下面描述根据本发明第二实施例的接收设备202。图5图示了该接收设备的结构。接收设备202接收图1所示的发射设备100发射的数据，并对数据解码，获得接收数据。
该接收设备202包括解调单元210、检测单元220、去交织器230、LDPC解码单元240、分组单元252、调度单元262以及接收质量检测单元270。解调单元210通过天线接收从发射设备100发射的无线电信号，并按照8PSK对接收到的无线电信号解调。
检测单元220检测解调单元210的解调结果，获取交织状态的比特序列中的每一个比特的似然性值。每一个比特的似然性值由去交织器230去交织，并输出到LDPC解码单元240。去交织器230对应于发射设备100的交织器120进行的交织操作。
接收质量检测单元270根据解调单元210的解调结果检测所述信号(检测单元220从之获取似然性值)的接收质量，并从检测结果获取似然性值的可靠性，如图6所示。
分组单元252根据接收质量检测单元270所获取的可靠性，对LDPC解码单元240的可变节点动态分组。分组单元252将被分配了较低可靠性的似然性值的可变节点分入组G1，而将被分配了较高可靠性的似然性值的可变节点分入组G2。
LDPC解码单元240的结构对应于LDPC编码单元110的编码操作，使用可变节点a，b，c，d，e，f和校验节点A，B，C，D执行LDPC解码。这些节点的对应关系是基于解码(编码)算法确定的。这里假设对应关系的确定如图7所示。另外，假设被分配给可变节点a，b，c，d，e，f的似然性值的可靠性为图7中的a1，a2，a3，a4，a5和a6。
在这种情况下，分组单元252将可变节点a，b，e归入组G1，因为它们保持的似然性值具有较低的可靠性。类似地，分组单元252将可变节点c，d，f归入组G2，因为它们保持的似然性值具有较低可靠性。
根据分组单元252执行的分组结果和图7所示的可变节点和校验节点之间的对应关系，调度单元262拟定优先使用保持较高可靠性的似然性值的许多可变节点来执行校验节点的操作的操作顺序表。
LDPC解码单元240的校验节点和可变节点如图7所示相互对应。这样，调度单元262拟定如图8所示的操作顺序表。在此图中，“1”表示可变节点和校验节点之间存在对应关系，“0”表示其间没有对应关系。
换句话说，拟定图8所示的操作顺序表，使得优先计算保持较高可靠性的似然性值的组G2的许多可变节点所对应的校验节点，而保持较低可靠性的似然性值的组G1的许多可变节点所对应的校验节点的计算不优先。
LDPC解码单元240根据调度单元262所拟定的操作顺序表，使用可变节点和校验节点执行LDPC解码操作。这样，LDPC解码单元240获取接收数据的各比特的概率值，执行关于所获取的概率值的硬判决，从而获得接收数据。下面结合图8所示的操作顺序表说明LDPC解码操作。
通过使用在操作顺序表的次序中在第一位的校验节点D，LDPC解码单元240根据对应于该校验节点的可变节点a，b，c，d，f所保持的似然性值执行操作，操作结果由校验节点D保持。通过使用与校验节点D有关的可变节点a，b，c，d，f， LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点a，b，c，d，f所保持的似然性值。
之后，使用在操作顺序表的次序中在第二位的校验节点B，LDPC解码单元240根据对应于该校验节点的可变节点b，d，e，f所保持的似然性值执行操作，操作结果由校验节点B保持。通过使用与校验节点B有关的可变节点b，d，e，f，LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点b，d，e，f所保持的似然性值。
之后，使用在操作顺序表的次序中在第三位的校验节点C，LDPC解码单元240根据对应于该校验节点的可变节点a，c，d所保持的似然性值执行操作，操作结果由校验节点C保持。通过使用与校验节点C有关的可变节点a，c，d，LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点a，c，d所保持的似然性值。
最后，使用在操作顺序表的次序中在第四位的校验节点A，LDPC解码单元240根据对应于该校验节点的可变节点a，c，e所保持的似然性值执行操作，操作结果由校验节点A保持。通过使用与校验节点A有关的可变节点a，c，e，LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点a，c，e所保持的似然性值。
LDPC解码单元240例如根据上述操作顺序表重复LDPC解码操作预定次数，将可变节点a，b，c，d，e，f最终保持的似然性值识别为后验概率值，对所述后验概率值执行硬判决，获取接收数据。除了设定重复操作的次数之外，当校验操作结果的奇偶性，校正子(校验子)变为“0”时，可以停止重复操作。
另外，为了在解码开始时检测每一个可变节点的似然性的可靠性，LDPC解码单元240可以具有另一个步骤：通过使用所有校验节点A，B，C，D，使得校验节点A，B，C，D保持操作结果，使用所有可变节点a，b，c，d，e，f并根据对应于每一个所述可变节点的校验节点的似然性值执行操作，并基于操作结果更新可变节点a，b，c，d，e，f所保持的似然性值，来根据可变节点a，b，c，d，e，f所保持的似然性值执行操作。
在具有上述结构的接收设备202中，注意到，检测单元220检测到的似然性值的可靠性随接收质量而不同。接收质量检测单元270获取所述检测单元220所检测到的似然性值的可靠性，分组单元252基于所述可靠性，将LDPC解码单元240的可变节点分组。
根据分组单元252执行的分组的结果以及在LDPC解码单元240的LDPC解码操作中使用的校验节点和可变节点之间的对应关系，调度单元262动态拟定优先使用保持较高可靠性的似然性值的许多可变节点来执行校验节点操作的操作顺序表。LDPC解码单元240根据所述操作顺序表执行LDPC解码操作。
根据具有上述结构的接收设备202，优先执行LDPC解码操作中的，使用保持较高可靠性的似然性值的许多可变节点的校验节点的操作。从而，在使用可变节点和校验节点进行的重复操作的过程中，后验概率值能够迅速收敛。因此，即使调制方案使用多值调制，后验概率值也能有效地收敛，但是解码特性不会下降。
在上述实施例中，调度单元262拟定校验节点的操作顺序表，LDPC解码单元240根据该操作顺序表执行LDPC解码操作，如图8所示。也可以不是这样，而是，例如，调度单元261可以拟定操作顺序表，优先使用保持有具有最高可靠性的似然性值的组的可变节点执行操作。
例如，在图7的情况下，在执行了使用可变节点和校验节点的LDPC解码操作之后，执行使用保持有最高可靠性的似然性值的组G2的可变节点c，d，f的操作。基于操作结果，执行使用校验节点A，B，C和D的操作。之后，执行使用保持有较低可靠性的似然性值的组G1的可变节点a，b，e的操作，并基于操作结果，执行使用校验节点A，B，C和D的操作。
同样，根据这样的操作顺序表，在使用可变节点和校验节点重复操作的过程中，后验概率值能够迅速收敛。即使使用多值调制作为调制方案，也能使后验概率值有效地收敛而不降低解码特性。
图9是本发明第三实施例的通信系统的框图。该通信系统包括发射设备100和接收设备203。发射设备100使用LDPC(低密度奇偶校验)码对发射数据进行编码，并执行编码数据的无线电发射。接收设备203对发射设备100发射的数据进行接收和解码，以获取接收数据。
发射设备100包括LDPC编码单元110、交织器120、映射单元130以及调制单元140。LDPC编码单元110使用LDPC码对发射数据进行编码，并输出编码后的比特序列。由交织器120对比特序列进行比特交织，并输出到映射单元130。
映射单元130执行标记操作，将经过交织器120交织的比特序列分割为单位大小的比特序列，所述单位大小对应于后续处理的调制单元140所应用的调制方案，该映射单元然后执行映射，使被标记的比特序列对应于所述调制方案的信号点。这里所使用的标记的例子有：灰标记(gray label)、集合划分(set partitioning)以及随机标记等。
例如，调制单元140执行如图2所示的8PSK多值调制。由于调制单元140所使用的调制方案是8PSK，映射单元130执行的标记操作将经过交织器120交织的比特序列分割为三比特的比特序列。
之后，映射单元130执行映射，根据比特序列的内容，所述映射使得通过所述标记分割的三比特的比特序列对应于8PSK的任意信号点，并将映射的结果输出到调制单元140。调制单元140使用所述映射单元130的处理结果，通过多值调制(multivalued modulation)处理载波，并通过天线将载波辐射到空中。
接收设备203包括解调单元210、检测单元220、去交织器230、LDPC解码单元240、分组单元253以及调度单元263。解调单元210通过天线接收从发射设备100发射的无线电信号，并按照8PSK对接收到的信号解调。
检测单元220检测解调单元210的解调结果，获取交织状态的比特序列中的每一个比特的似然性值。每一个比特的似然性值由去交织器230去交织，并输出到LDPC解码单元240。去交织器230对应于发射设备100的交织器120进行的交织操作。
分组单元253根据LDPC编码单元110的编码操作，将LDPC解码单元240的可变节点分组。LDPC解码单元240的结构对应于LDPC编码单元110的编码操作，使用可变节点a，b，c，d，e，f和校验节点A，B，C，D执行LDPC解码。这些节点的对应关系是基于解码(编码)算法确定的。这里假设对应关系的确定如图10所示。
在LDPC的校验矩阵的结构中，有规则LDPC和不规则LDPC。在规则LDPC中，连接到所有可变节点的分支的数量是相等的。在不规则LDPC中，连接到可变节点的分支的数量是不同的。在不规则LDPC中，即使在调制信号点所有的可变节点的错误概率是相等的，每一个所述可变节点的错误概率是随着连接到每一个可变节点的分支数量而变的。
分组单元253根据连接到校验节点A，B，C和D的分支数量来对LDPC解码单元240的可变节点分组。在图10中，由于可变节点a，c，d的分支数量是3，分组单元253将可变节点a，c，d分入组G1。类似地，由于可变节点b，e，f的分支数量是2，分组单元253将可变节点b，e，f分入组G2。
根据分组单元253执行的分组结果和图10所示的可变节点和校验节点之间的对应关系，调度单元263拟定优先使用具有更多分支的许多可变节点来执行校验节点操作的操作顺序表。
LDPC解码单元240的校验节点和可变节点如图10所示相互对应。这样，调度单元263拟定如图11所示的操作顺序表。在此图中，“1”表示可变节点和校验节点之间存在对应关系，“0”表示其间没有对应关系。
换句话说，拟定图11所示的操作顺序表，使得优先计算保持较高可靠性的似然性值的组G2的许多可变节点所对应的校验节点，而保持较低可靠性的似然性值的组G1的许多可变节点所对应的校验节点的计算不优先。
LDPC解码单元240根据调度单元263所拟定的操作顺序表，使用可变节点和校验节点执行LDPC解码操作。这样，LDPC解码单元240获取接收数据的各比特的概率值，执行关于所获取的概率值的硬判决，从而获得接收数据。下面结合图11所示的操作顺序表说明LDPC解码操作。
通过使用在操作顺序表的次序中在第一位的校验节点D，LDPC解码单元240根据对应于该校验节点的可变节点a，b，c，d，f所保持的似然性值执行操作，操作结果由校验节点D保持。通过使用与校验节点D有关的可变节点a，b，c，d，f，LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点a，b，c，d，f所保持的似然性值。
之后，使用在操作顺序表的次序中在第二位的校验节点C，LDPC解码单元240根据对应于该校验节点的可变节点a，c，d所保持的似然性值执行操作，操作结果由校验节点C保持。通过使用与校验节点C有关的可变节点a，c，d，LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点a，c，d所保持的似然性值。
之后，使用在操作顺序表的次序中在第三位的校验节点B，LDPC解码单元240根据对应于该校验节点的可变节点b，d，e，f所保持的似然性值执行操作，操作结果由校验节点B保持。通过使用与校验节点B有关的可变节点b，d，e，f，LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点b，d，e，f所保持的似然性值。
最后，使用在操作顺序表的次序中在第四位的校验节点A，LDPC解码单元240根据对应于该校验节点的可变节点a，c，e所保持的似然性值执行操作，操作结果由校验节点A保持。通过使用与校验节点A有关的可变节点a，c，e，LDPC解码单元240根据对应于每一个所述可变节点的校验节点所保持的似然性值执行操作，根据操作结果更新由可变节点a，c，e所保持的似然性值。
LDPC解码单元240例如根据上述操作顺序表重复LDPC解码操作预定次数，将可变节点a，b，c，d，e，f最终保持的似然性值识别为后验概率值，对所述后验概率值执行硬判决，获取接收数据。除了设定重复操作的次数之外，当校验操作结果的奇偶性，校正子(校验子)变为“0”时，可以停止重复操作。
另外，为了在解码开始时检测每一个可变节点的似然性的可靠性，LDPC解码单元240可以具有另一个步骤：通过使用所有校验节点A，B，C，D，使得校验节点A，B，C，D保持操作结果，使用所有可变节点a，b，c，d，e，f并根据对应于每一个所述可变节点的校验节点的似然性值执行操作，并基于操作结果更新可变节点a，b，c，d，e，f所保持的似然性值，来根据可变节点a，b，c，d，e，f所保持的似然性值执行操作。
在具有上述结构的接收设备203中，注意到，基于可变节点获得的似然性值的可靠性随LDPC解码单元240的可变节点的分支数量而不同。分组单元253将LDPC解码单元240的可变节点根据可靠性分为不同的组。
根据分组单元253执行的分组的结果以及在LDPC解码单元240的LDPC解码操作中使用的校验节点和可变节点之间的对应关系，调度单元263初步拟定优先使用保持可靠性较高的许多可变节点来执行校验节点操作的操作顺序表。LDPC解码单元240根据所述操作顺序表执行LDPC解码操作。
根据具有上述结构的接收设备203，优先执行LDPC解码操作中的，使用较高可靠性的许多可变节点的校验节点的操作。从而，在使用可变节点和校验节点进行的重复操作的过程中，后验概率值能够迅速收敛。因此，即使调制方案使用多值调制，后验概率值也能有效地收敛，但是解码特性不会下降。
在本实施例中，根据分组单元253执行的分组的结果和在LDPC解码单元240的LDPC解码操作中使用的校验节点和可变节点之间的对应关系，调度单元263拟定操作顺序表，以优先使用保持了具有较高可靠性的似然性值的可变节点来执行校验节点的操作。
另一方面，在执行通信之前，节点的对应关系和分组是已知的。因此，即使接收设备203不包括分组单元253和调度单元263，也可以在LDPC解码单元240中设置预先拟定的操作顺序表。根据节点的对应关系和分组，可以由分组单元253和调度单元263动态地改变所述操作顺序表。
另外，调度单元263拟定校验节点的操作顺序表，DPC解码单元240根据该操作顺序表执行LDPC解码操作，如图11所示。也可以不是这样，而是，例如，调度单元263可以拟定操作顺序表，优先使用具有更多分支的较高可靠性的可变节点来执行操作。
例如，在图10的情况下，在执行了使用可变节点和校验节点的LDPC解码操作之后，执行使用具有更多分支的较高可靠性的组G1的可变节点a，c，d的操作。基于操作结果，执行使用校验节点A，B，C和D的操作。之后，执行使用组G2的可变节点b，e，f的操作，并基于操作结果，执行使用校验节点A，B，C和D的操作。
同样，根据这样的操作顺序表，在使用可变节点和校验节点重复操作的过程中，后验概率值能够迅速收敛。即使使用多值调制作为调制方案，也能使后验概率值有效地收敛而不降低解码特性。
下面描述根据本发明第四实施例的接收设备204。图12图示了该接收设备的结构。接收设备204接收图1所示的发射设备100发射的数据，并对数据解码，获得接收数据。
该接收设备204包括解调单元210、检测单元224、去交织器230、LDPC解码单元244、交织器280和加权单元290。解调单元210通过天线接收从发射设备100发射的无线电信号，并按照8PSK对接收到的无线电信号解调。
检测单元224检测解调单元210的解调结果，获取交织状态的比特序列中的每一个比特的似然性值。此时获得的似然性值被临时存储在在检测单元224中设置的缓冲存储器224a中，作为初始似然性值，并被输出到去交织器230。
之后，如果下面将要描述的加权单元290向检测单元224提供了一个加权因子W，则检测单元224将缓冲存储器224a中存储的每一个比特的似然性值乘以所述加权因子W。这样被乘以了加权因子W的似然性值被输出到去交织器230。检测单元224向所获得的似然性值添加标识信息，以标识初始似然性值或者修正后的似然性值，并将似然性值输出到去交织器230。
去交织器230对从检测单元224输入的修正后的似然性值和初始似然性值中的每一个去交织，并将它们输出到检测单元224。去交织器对应于发射设备100的交织器120的交织操作。
类似于第一到第三实施例中的LDPC解码单元240，LDPC解码单元244的结构对应于发射设备100的LDPC编码单元110的编码操作，使用可变节点a，b，c，d，e，f和校验节点A，B，C，D执行LDPC解码。
LDPC解码单元244根据调度单元261或者类似部件(未图示)所拟定的操作顺序表，使用可变节点和校验节点执行LDPC解码操作，获取接收数据的各比特的概率值。在第一到第三实施例中所描述的任何方法所获得的顺序表都可以应用于由LDPC解码单元244所使用的操作顺序表。
去交织器230具有发射设备100的交织器120同等的结构。在与交织器120相同的步骤中，去交织器230对于从LDPC解码单元244输入的概率值去交织，并将交织的概率值输出到加权单元290。
基于由去交织器230交织的概率值，加权单元290获取对应于检测单元224的缓冲存储器224a中存储的每一个初始似然性值的加权因子W，并将加权因子W输出到检测单元224。这里，加权因子W是基于概率值获得的，但是也可以基于对数似然性值而获得。
在具有上述结构的接收设备204中，首先，检测单元224将检测结果临时存储在缓冲存储器224a中，作为初始似然性值。基于该初始似然性值，LDPC解码单元224获得概率值，基于该概率值，加权单元290获得加权因子W以修正所述初始似然性值。
之后，检测单元224使用所述加权因子W修正在所述缓冲存储器224a中临时存储的初始似然性值。基于具有较高可靠性的经过修正的似然性值，LDPC解码单元244获得接收数据的概率值，执行该概率值的硬判决，获得接收数据。
因此，根据具有上述结构的接收设备204，基于操作顺序表执行LDPC解码操作，从更可靠地反映了LDPC解码操作的似然性值获得后验概率值。从而，后验概率值能够有效地收敛。因此，即使采用多值调制作为调制方案，后验概率值也能有效地收敛而不降低解码特性。
在具有上述结构的接收设备204中，如果输入了初始概率值，则LDPC解码单元244获得初始概率值。另一方面，如果输入了修正的概率值，则LDPC解码单元244基于使用修正的概率值获得的概率值执行硬判决，获得接收数据。换句话说，LDPC解码单元244获取初始概率值和接收数据。但是，获取初始概率值的技术特征和获取接收数据的技术特征不需要合并起来，而使可以相互独立地单独提供获取初始概率值的技术特征和获取接收数据的技术特征。
在上述实施例中，本发明应用于无线通信系统。但是，本发明不限于所述实施例。本发明也可以应用于各种设备，比如使用电缆的通信设备、硬盘驱动器、音频设备等，如果它们使用LDPC码输入输出和转移信息的话。
对于本领域普通技术人员来说，容易想到其它的优点和修改。因此，本发明应具有更宽的范围而不限于这里所图示和描述的具体细节和代表性实施例。因此，在所附权利要求及其等效技术方案所限定的总体发明构思的实质范围内，可以作出各种修改。

Claims (20)

1.一种用LDPC码对编码数据解码的解码设备，包括：
检测装置，用于检测包括二值编码数据的输入信号以获取所述二值编码数据的多个二值数据项目中的每一个二值数据项目的似然性值，以获取在可靠性方面相互不同的多个似然性值；
顺序表拟定装置，用于根据所述每一个二值数据项目的似然性值的可靠性，拟定优先使用具有较高可靠性的似然性值进行解码算术运算的操作顺序表；以及
解码装置，用于根据所述操作顺序表，使用所述检测装置所获取的似然性值执行操作以对编码数据进行解码。
2.如权利要求1所述的解码设备，还包括解调装置，用于对通过多值调制而产生的信号进行解调，该信号包含被分配给一个信号点的二值数据项目，
其中，所述检测装置被配置为检测所述解调装置的输出，以获取所述似然性值，所述输出对应于所述输入信号，并且，
根据被分配给所述信号点的每一个二值数据项目的可靠性，所述顺序表拟定装置被配置为优先使用对应于较高可靠性的二值数据项目的似然性值拟定所述操作顺序表。
3.如权利要求2所述的解码设备，其中，根据每一个所述二值数据项目的似然性值的可靠性，所述顺序表拟定装置被配置为将所述似然性值分为可靠性相互不同的多个似然性值组，并优先使用被包括在具有较高可靠性的一个组中的似然性值拟定所述操作顺序表。
4.如权利要求1所述的解码设备，还包括用于检测输入信号的质量的质量检测装置，
其中，所述顺序表拟定装置被配置为根据所述质量，获取所述每一个二值数据项目的似然性值的可靠性，并根据所获取的可靠性优先使用具有较高可靠性的似然性值拟定所述操作顺序表。
5.如权利要求4所述的解码设备，其中，所述顺序表拟定装置被配置为将所述似然性值分为可靠性互不相同的多个似然性组，并根据可靠性优先使用被包括在具有较高可靠性的一个似然性组中的似然性值拟定所述操作顺序表。
6.如权利要求1所述的解码设备，其中，所述解码装置被配置为包括多个被分配了所述似然性值的可变节点，以及多个校验节点，根据解码算法使得所述多个校验节点对应于所述多个可变节点，所述解码装置被配置为选择性地执行第一操作、第二操作和第三操作，以获取被包括在来自所述可变节点的数据中的每一个二值数据项目的概率值，在所述第一操作中，每一个校验节点使用被分配给所述可变节点的似然性值获取一个概率值，在所述第二操作中，每一个可变节点使用用对应的校验节点获取的概率值获取一个概率值，在所述第三操作中，每一个校验节点使用用对应的可变节点获取的概率值获取概率值，并且，
其中，所述顺序表拟定装置优先使用更对应于所述可变节点的校验节点拟定所述操作顺序表。
7.如权利要求6所述的解码设备，其中，所述顺序表拟定装置被配置为根据所分配的似然性值的可靠性将所述可变节点分为多个可变节点组，并优先使用被分配了较高可靠性的似然性值的一个组中所包含的可变节点来拟定所述操作顺序表。
8.一种用LDPC码对编码数据解码的解码设备，包括：
检测装置，用于检测包括二值编码数据的输入信号以获取所述二值编码数据的多个二值数据项目中的每一个二值数据项目的似然性值，以获取在可靠性方面相互不同的多个似然性值；
用于存储所述似然性值的存储装置；
顺序表拟定装置，用于根据所述每一个二值数据项目的似然性值的可靠性，拟定优先使用具有较高可靠性的似然性值进行解码算术运算的操作顺序表；
概率运算装置，根据所述操作顺序表，通过使用所述似然性值执行运算，获取每一个所述二值数据项目的概率值；
加权装置，用于根据所述概率值获取加权因子；
乘法装置，用于将所述存储装置中存储的所述似然性值乘以所述加权因子；以及
解码装置，用于根据所述操作顺序表，使用所述乘法装置的输出执行操作以对编码数据进行解码。
9.一种用LDPC码对编码数据解码的解码电路，包括：
检测装置，用于检测包括二值编码数据的输入信号以获取所述二值编码数据的多个二值数据项目中的每一个二值数据项目的似然性值，以获取在可靠性方面相互不同的多个似然性值；
顺序表拟定装置，用于根据所述每一个二值数据项目的似然性值的可靠性，拟定优先使用具有较高可靠性的似然性值进行解码算术运算的操作顺序表；以及
解码装置，用于根据所述操作顺序表，使用所述检测装置所获取的似然性值执行操作以对编码数据进行解码。
10.如权利要求9所述的解码电路，还包括解调装置，用于对通过多值调制而产生的信号进行解调，该信号包含被分配给一个信号点的二值数据项目，
其中，所述检测装置被配置为检测所述解调装置的输出，以获取所述似然性值，所述输出对应于所述输入信号，并且，
根据被分配给所述信号点的每一个二值数据项目的可靠性，所述顺序表拟定装置被配置为优先使用对应于较高可靠性的二值数据项目的似然性值拟定所述操作顺序表。
11.如权利要求10所述的解码电路，其中，根据每一个所述二值数据项目的似然性值的可靠性，所述顺序表拟定装置被配置为将所述似然性值分为可靠性相互不同的多个似然性值组，并优先使用被包括在具有较高可靠性的一个组中的似然性值拟定所述操作顺序表。
12.如权利要求9所述的解码电路，还包括用于检测输入信号的质量的质量检测装置，
其中，所述顺序表拟定装置被配置为根据所述质量，获取所述每一个二值数据项目的似然性值的可靠性，并根据所获取的可靠性优先使用具有较高可靠性的似然性值拟定所述操作顺序表。
13.如权利要求12所述的解码电路，其中，所述顺序表拟定装置被配置为将所述似然性值分为可靠性互不相同的多个似然性组，并根据可靠性优先使用被包括在具有较高可靠性的一个似然性组中的似然性值拟定所述操作顺序表。
14.如权利要求9所述的解码电路，其中，所述解码装置被配置为包括多个被分配了所述似然性值的可变节点，以及多个校验节点，根据解码算法使得所述多个校验节点对应于所述多个可变节点，所述解码装置被配置为选择性地执行第一操作、第二操作和第三操作，以获取被包括在来自所述可变节点的数据中的每一个二值数据项目的概率值，在所述第一操作中，每一个校验节点使用被分配给所述可变节点的似然性值获取一个概率值，在所述第二操作中，每一个可变节点使用用对应的校验节点获取的概率值获取一个概率值，在所述第三操作中，每一个校验节点使用用对应的可变节点获取的概率值获取概率值，并且，
其中，所述顺序表拟定装置优先使用更对应于所述可变节点的校验节点拟定所述操作顺序表。
15.如权利要求14所述的解码电路，其中，所述顺序表拟定装置被配置为根据所分配的似然性值的可靠性将所述可变节点分为多个可变节点组，并优先使用被分配了较高可靠性的似然性值的一个组中所包含的可变节点来拟定所述操作顺序表。
16.一种用LDPC码对编码数据解码的解码电路，包括：
检测装置，用于检测包括二值编码数据的输入信号以获取所述二值编码数据的多个二值数据项目中的每一个二值数据项目的似然性值，以获取在可靠性方面相互不同的多个似然性值；
用于存储所述似然性值的存储装置；
顺序表拟定装置，用于根据所述每一个二值数据项目的似然性值的可靠性，拟定优先使用具有较高可靠性的似然性值进行解码算术运算的操作顺序表；
概率运算装置，根据所述操作顺序表，通过使用所述似然性值执行运算，获取每一个所述二值数据项目的概率值；
加权装置，用于根据所述概率值获取加权因子；
乘法装置，用于将所述存储装置中存储的所述似然性值乘以所述加权因子；以及
解码装置，用于根据所述操作顺序表，使用所述乘法装置的输出执行操作以对编码数据进行解码。
17.一种用LDPC码对编码数据解码的解码设备，包括：
检测单元，被配置成检测包括二值编码数据的输入信号以获取所述二值编码数据的多个二值数据项目中的每一个二值数据项目的似然性值，以获取在可靠性方面相互不同的多个似然性值；
顺序表拟定单元，被配置成根据所述每一个二值数据项目的似然性值的可靠性，拟定优先使用具有较高可靠性的似然性值进行解码算术运算的操作顺序表；以及
解码单元，被配置成根据所述操作顺序表，使用所述检测单元所获取的似然性值执行操作以对编码数据进行解码。
18.一种用LDPC码对编码数据解码的解码设备，包括：
检测单元，被配置成检测包括二值编码数据的输入信号以获取所述二值编码数据的多个二值数据项目中的每一个二值数据项目的似然性值，以获取在可靠性方面相互不同的多个似然性值；
用于存储所述似然性值的存储单元；
顺序表拟定单元，被配置成根据所述每一个二值数据项目的似然性值的可靠性，拟定优先使用具有较高可靠性的似然性值进行解码算术运算的操作顺序表；
概率运算单元，被配置成根据所述操作顺序表，通过使用所述似然性值执行运算，获取每一个所述二值数据项目的概率值；
加权单元，被配置成根据所述概率值获取加权因子；
乘法单元，被配置成将所述存储单元中存储的所述似然性值乘以所述加权因子；以及
解码单元，被配置成根据所述操作顺序表，使用所述乘法单元的输出执行操作以对编码数据进行解码。
19.一种用LDPC码对编码数据解码的解码电路，包括：
检测单元，被配置成检测包括二值编码数据的输入信号以获取所述二值编码数据的多个二值数据项目中的每一个二值数据项目的似然性值，以获取在可靠性方面相互不同的多个似然性值；
顺序表拟定单元，被配置成根据所述每一个二值数据项目的似然性值的可靠性，拟定优先使用具有较高可靠性的似然性值进行解码算术运算的操作顺序表；以及
解码单元，被配置成根据所述操作顺序表，使用所述检测单元所获取的似然性值执行操作以对编码数据进行解码。
20.一种用LDPC码对编码数据解码的解码电路，包括：
检测单元，被配置成检测包括二值编码数据的输入信号以获取所述二值编码数据的多个二值数据项目中的每一个二值数据项目的似然性值，以获取在可靠性方面相互不同的多个似然性值；
被配置成存储所述似然性值的存储单元；
顺序表拟定单元，被配置成根据所述每一个二值数据项目的似然性值的可靠性，拟定优先使用具有较高可靠性的似然性值进行解码算术运算的操作顺序表；
概率运算单元，被配置成根据所述操作顺序表，通过使用所述似然性值执行运算，获取每一个所述二值数据项目的概率值；
加权单元，被配置成根据所述概率值获取加权因子；
乘法单元，被配置成将所述存储单元中存储的所述似然性值乘以所述加权因子；以及
解码单元，被配置成根据所述操作顺序表，使用所述乘法单元的输出执行操作以对编码数据进行解码。
CN200510074219.7A 2004-05-31 2005-05-31 解码设备和解码电路 Pending CN1705237A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004162418A JP4138700B2 (ja) 2004-05-31 2004-05-31 復号装置および復号回路
JP2004162418 2004-05-31

Publications (1)

Publication Number Publication Date
CN1705237A true CN1705237A (zh) 2005-12-07

Family

ID=35426834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510074219.7A Pending CN1705237A (zh) 2004-05-31 2005-05-31 解码设备和解码电路

Country Status (3)

Country Link
US (1) US20050268204A1 (zh)
JP (1) JP4138700B2 (zh)
CN (1) CN1705237A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007124627A1 (fr) * 2006-04-29 2007-11-08 Timi Technologies Co., Ltd Procédé de construction de codes ldpc, procédé de décodage et système de transmission associé
CN102136880A (zh) * 2010-01-25 2011-07-27 英飞凌科技股份有限公司 用于失真鲁棒解码的设备和方法
US8656243B2 (en) 2010-01-13 2014-02-18 Intel Mobile Communications GmbH Radio receiver and method for channel estimation
CN101496292B (zh) * 2006-07-27 2014-02-19 原子能委员会 采用依赖于邻区可靠性的调度的消息传递解码方法
CN106664103A (zh) * 2014-02-03 2017-05-10 国家科学研究中心 用于解码非二进制码的方法和对应的解码装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4519694B2 (ja) * 2005-03-29 2010-08-04 財団法人北九州産業学術推進機構 Ｌｄｐｃ符号検出装置及びｌｄｐｃ符号検出方法
JP4526451B2 (ja) * 2005-06-30 2010-08-18 ルネサスエレクトロニクス株式会社 復号装置と方法並びにプログラム
KR100943602B1 (ko) * 2006-06-27 2010-02-24 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법
JP4253332B2 (ja) 2006-07-03 2009-04-08 株式会社東芝 復号装置、方法およびプログラム
US8504890B2 (en) * 2006-12-17 2013-08-06 Ramot At Tel Aviv University Ltd. Scheduling for LDPC decoding
US8103945B2 (en) 2007-01-05 2012-01-24 Sony Corporation Decoding method and decoding apparatus as well as program
JP4862657B2 (ja) * 2007-01-05 2012-01-25 ソニー株式会社 復号方法および復号装置、並びにプログラム
JP4910708B2 (ja) * 2007-01-05 2012-04-04 ソニー株式会社 復号装置および復号方法
JP4862658B2 (ja) * 2007-01-05 2012-01-25 ソニー株式会社 復号方法および復号装置、並びにプログラム
US8219873B1 (en) * 2008-10-20 2012-07-10 Link—A—Media Devices Corporation LDPC selective decoding scheduling using a cost function
JP4799637B2 (ja) * 2009-04-15 2011-10-26 株式会社モバイルテクノ 低密度パリティチェック符号復号装置及び方法
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
US9379738B2 (en) * 2013-03-13 2016-06-28 Marvell World Trade Ltd. Systems and methods for decoding using partial reliability information
KR20150024489A (ko) * 2013-08-26 2015-03-09 삼성전자주식회사 메모리 시스템에서의 ｌｄｐｃ 디코딩 방법 및 이를 이용한 ｌｄｐｃ 디코더
CN106911336B (zh) * 2017-01-17 2020-07-07 清华大学 多核调度的高速并行低密度奇偶校验译码器及其译码方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443721A (ja) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US6381726B1 (en) * 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6480976B1 (en) * 1999-03-11 2002-11-12 Globespanvirata, Inc. System and method for resource optimized integrated forward error correction in a DMT communication system
CA2394263C (en) * 1999-12-20 2006-06-06 Research In Motion Limited Hybrid automatic repeat request system and method
US7184486B1 (en) * 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6539367B1 (en) * 2000-05-26 2003-03-25 Agere Systems Inc. Methods and apparatus for decoding of general codes on probability dependency graphs
JP4389373B2 (ja) * 2000-10-11 2009-12-24 ソニー株式会社 ２元巡回符号を反復型復号するための復号器
US6857097B2 (en) * 2001-05-16 2005-02-15 Mitsubishi Electric Research Laboratories, Inc. Evaluating and optimizing error-correcting codes using a renormalization group transformation
US6938196B2 (en) * 2001-06-15 2005-08-30 Flarion Technologies, Inc. Node processors for use in parity check decoders
US6633856B2 (en) * 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US7000167B2 (en) * 2001-08-01 2006-02-14 International Business Machines Corporation Decoding low density parity check codes
US7246304B2 (en) * 2001-09-01 2007-07-17 Dsp Group Inc Decoding architecture for low density parity check codes
JP3893383B2 (ja) * 2002-02-28 2007-03-14 三菱電機株式会社 Ｌｄｐｃ符号用検査行列生成方法および検査行列生成装置
JP3887255B2 (ja) * 2002-03-25 2007-02-28 富士通株式会社 反復復号を用いたデータ処理装置
KR100891782B1 (ko) * 2002-06-11 2009-04-07 삼성전자주식회사 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법
WO2004006444A1 (ja) * 2002-07-02 2004-01-15 Mitsubishi Denki Kabushiki Kaisha 検査行列生成方法および検査行列生成装置
US7178080B2 (en) * 2002-08-15 2007-02-13 Texas Instruments Incorporated Hardware-efficient low density parity check code for digital communications
US7120856B2 (en) * 2002-09-25 2006-10-10 Leanics Corporation LDPC code and encoder/decoder regarding same
EP2355360B1 (en) * 2002-10-05 2020-08-05 QUALCOMM Incorporated Systematic encoding and decoding of chain reaction codes
KR100502608B1 (ko) * 2002-12-24 2005-07-20 한국전자통신연구원 계산이 간단한 저밀도 패리티 검사 부호를 위한 메시지 전달 복호기
JP4163023B2 (ja) * 2003-02-28 2008-10-08 三菱電機株式会社 検査行列生成方法および検査行列生成装置
US7139959B2 (en) * 2003-03-24 2006-11-21 Texas Instruments Incorporated Layered low density parity check decoding for digital communications
US7222284B2 (en) * 2003-06-26 2007-05-22 Nokia Corporation Low-density parity-check codes for multiple code rates
US7340671B2 (en) * 2003-10-10 2008-03-04 Regents Of The University Of California Decoding low density parity codes
JP2005166089A (ja) * 2003-11-28 2005-06-23 Toshiba Corp ディスク記憶装置、データ再生装置及びデータ再生方法
US7254188B2 (en) * 2003-12-16 2007-08-07 Comtech Ef Data Method and system for modulating and detecting high datarate symbol communications
US7174495B2 (en) * 2003-12-19 2007-02-06 Emmanuel Boutillon LDPC decoder, corresponding method, system and computer program
US7246297B2 (en) * 2004-05-14 2007-07-17 Pirouz Zarrinkhat Time-invariant hybrid iterative decoders
US7181676B2 (en) * 2004-07-19 2007-02-20 Texas Instruments Incorporated Layered decoding approach for low density parity check (LDPC) codes
US7127659B2 (en) * 2004-08-02 2006-10-24 Qualcomm Incorporated Memory efficient LDPC decoding methods and apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007124627A1 (fr) * 2006-04-29 2007-11-08 Timi Technologies Co., Ltd Procédé de construction de codes ldpc, procédé de décodage et système de transmission associé
US8176383B2 (en) 2006-04-29 2012-05-08 Timi Technologies Co., Ltd. Method of constructing low density parity check code, method of decoding the same and transmission system for the same
CN101496292B (zh) * 2006-07-27 2014-02-19 原子能委员会 采用依赖于邻区可靠性的调度的消息传递解码方法
US8656243B2 (en) 2010-01-13 2014-02-18 Intel Mobile Communications GmbH Radio receiver and method for channel estimation
CN102136880A (zh) * 2010-01-25 2011-07-27 英飞凌科技股份有限公司 用于失真鲁棒解码的设备和方法
US8660167B2 (en) 2010-01-25 2014-02-25 Intel Mobile Communications GmbH Device and method for distortion-robust decoding
CN102136880B (zh) * 2010-01-25 2015-08-05 英特尔移动通信有限责任公司 用于失真鲁棒解码的设备和方法
CN106664103A (zh) * 2014-02-03 2017-05-10 国家科学研究中心 用于解码非二进制码的方法和对应的解码装置

Also Published As

Publication number Publication date
US20050268204A1 (en) 2005-12-01
JP2005347883A (ja) 2005-12-15
JP4138700B2 (ja) 2008-08-27

Similar Documents

Publication Publication Date Title
CN1705237A (zh) 解码设备和解码电路
CN1674447A (zh) 映射使用ldpc码的编码比特的方法以及发送和接收设备
CN1713531A (zh) 解码用ldpc码编码的数据的解码装置和方法
CN1265656C (zh) 在移动通信系统中发射和接收信号的方法和系统
CN1268063C (zh) 在通信系统中生成代码的设备和方法
CN1282312C (zh) 用于低密度奇偶校验码解码的方法与系统
CN1406427A (zh) 无线发射装置、无线接收装置以及多级调制通信系统
CN1838543A (zh) 通信系统中的信道交织/解交织装置及其控制方法
CN101069377A (zh) 无线通信系统、无线发射设备和无线接收设备
CN1379561A (zh) 在cdma移动通信系统中传输/接收数据的系统和方法
CN1395387A (zh) 在码分多址移动通信系统中发送和接收数据的设备和方法
CN1853380A (zh) 有效的自动重复请求的方法和装置
CN101039119A (zh) 编码与解码的方法及系统
CN1237722C (zh) 通信系统中收缩编码码元的方法和装置
CN1960188A (zh) 构造低密度奇偶校验码的方法、译码方法及其传输系统
CN101061685A (zh) 速率匹配装置、无线发送装置、无线接收装置和速率匹配方法
CN1806392A (zh) 高速无线数据通讯系统中产生和解码具有可变速率的前向纠错代码的设备和方法
CN1306711A (zh) 从软数据得出码字估值的数字数据译码器
CN1868145A (zh) 用于在无线通信系统中使用提升低密度奇偶校验码来时空编码的方法和装置
CN1898891A (zh) 在移动通信系统中通过具有不等出错概率的编码器发送和接收编码数据的设备和方法
CN1773866A (zh) 用于低密度奇偶校验码解码的解码器和方法
CN1659817A (zh) 无线电发送设备、无线电接收设备和选择发送对消副载波的方法
CN1823474A (zh) 解码装置及解码方法
CN1684455A (zh) 在衰落信道上扩频的方法和系统
CN1165143C (zh) 在通信系统中生成编码

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication