CN101874351A - 数据处理设备和数据处理方法 - Google Patents

数据处理设备和数据处理方法 Download PDF

Info

Publication number
CN101874351A
CN101874351A CN200880118141A CN200880118141A CN101874351A CN 101874351 A CN101874351 A CN 101874351A CN 200880118141 A CN200880118141 A CN 200880118141A CN 200880118141 A CN200880118141 A CN 200880118141A CN 101874351 A CN101874351 A CN 101874351A
Authority
CN
China
Prior art keywords
sign indicating
indicating number
distribute
ldpc
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880118141A
Other languages
English (en)
Other versions
CN101874351B (zh
Inventor
横川峰志
山本真纪子
冈田谕志
池谷亮志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101874351A publication Critical patent/CN101874351A/zh
Application granted granted Critical
Publication of CN101874351B publication Critical patent/CN101874351B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6555—DVB-C2
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本发明涉及一种数据处理装置和数据处理方法，该装置和方法被配置成提高对数据错误的容限。多路分离器(25)根据用于将LDPC码的码位分配给表示符号的符号位的分配规则，替换mb位的码位，并且将替换之后的码位设定为b个符号的符号位。例如，当m是12并且b是1时，在从12×1个码位和一个符号的12×1个符号位的最高有效位开始的第i+1个位分别被表示为位bi和yi的情况下，通过如下分配来执行替换：例如，将b0分配给y8，将b1分配给y0，将b2分配给y6，将b3分配给y1，将b4分配给y4，将b5分配给y5，将b6分配给y2，将b7分配给y3，将b8分配给y7，将b9分配给y10，将b10分配给y11，以及将b11分配给y9。本发明可以应用于例如，用于传送LDPC码的传输系统等。

Description

数据处理设备和数据处理方法
技术领域
本发明涉及数据处理设备和数据处理方法，并且特别涉及例如使得有可能提高对数据错误的容限的数据处理设备和数据处理方法。
背景技术
LDPC码具有高纠错能力，并且近些年来开始在传输系统中被广泛采用，所述传输系统包括卫星数字广播系统，诸如例如在欧洲使用的DVB(数字视频广播)-S.2系统(参见例如非专利文献1)。此外，调查到在下一代陆地数字广播中也采用LDPC码。
近来的研究发现，类似于turbo码等，LDPC码随着码长增加而提供近似于仙农极限的性能。此外，由于LDPC码具有最小距离与码长成比例增加的性质，因此它具有如下特性：它具有优良的块错误概率特性。另外，它具有如下优势：很少出现在turbo码等的解码特性中观察到的所谓误码平台现象。
在下面，特别描述了如上所述的LDPC码。要注意的是，LDPC码是线性码，并且尽管它不一定是二维码，但是下面描述是在它是二维码的假设下给出的。
LDPC码的最显著的特性在于，定义LDPC码的奇偶校验矩阵是稀疏矩阵。这里，稀疏矩阵是在其中值是“1”的那些元素的数目非常少的矩阵(在其中几乎所有元素都是0的矩阵)。
图1示出了LDPC码的奇偶校验矩阵H的示例。
在图1的奇偶校验矩阵H中，每列的权重(列权重)(“1”的数目)(权重)是“3”，并且每行的权重(行权重)是“6”。
在采用LDPC码的编码(LDPC编码)中，例如，基于奇偶校验矩阵H而产生生成矩阵G，并且该生成矩阵G与二维信息位相乘以产生码字(LDPC码)。
特别地，执行LDPC编码的编码设备首先计算如下生成矩阵G：该生成矩阵G与奇偶校验矩阵H的转置矩阵HT一起满足表达式GHT＝0。这里，如果生成矩阵G是K×N矩阵，那么编码设备将生成矩阵G与K信息位的比特串(矢量u)相乘以产生N位的码字c(＝uG)。接收方经由预定的通信路径接收由编码设备产生的码字(LDPC码)。
可使用如下算法来执行LDPC码的解码：Gallager提出作为概率解码(概率解码)的算法，也就是说，通过在包括变量节点(也被称为消息节点)和校验节点的所谓Tanner图上的置信传播的消息传递算法。在下面描述中，变量节点和校验节点中的每个被适当地简称为节点。
图2图示了LDPC码的解码的过程。
要注意的是，在下面描述中，由接收方接收的LDPC码(一个码字)的第n码位的值中的“0”似然性被表示为对数似然比的实数值被适当地称为接收值uOi。此外，从校验节点输出的消息由uj表示，并且从变量节点输出的消息由vi表示。
首先，在LDPC码的解码中，如图2所见，在步骤S11，接收LDPC码，并且将消息(校验节点消息)uj初始化为“0”，并且此外将作为重复处理的计数的取值为整数的变量k初始化为“0”，此后处理前进到步骤S12。在步骤S12，基于通过LDPC码的接收而获得的接收值uOi，执行由表达式(1)表示的数学运算(变量节点数学运算)，以确定消息(变量节点消息)vi。此外，基于消息vi而执行由表达式(2)表示的数学运算(校验节点数学运算)，以确定消息uj。
[表达式1]
v i = u oi + Σ j = 1 d v - 1 u j . . . ( 1 )
[表达式2]
tanh ( u j 2 ) = Π i = 1 d c - 1 tanh ( v i 2 ) . . . ( 2 )
这里，表达式(1)和表达式(2)中的dv和dc是可以被任意选择的参数，并且表示奇偶校验矩阵H的垂直方向(列)和水平方向(行)中的“1”的数目。例如，在(3，6)码的情况下，dv＝3以及dc＝6。
要注意的是，在表达式(1)的变量节点数学运算和表达式(2)的校验节点数学运算中，由于从消息要从其输出的边(互连变量节点和校验节点的线)输入的消息不是数学运算的对象，因此数学运算的范围是1到dv-1或者1到dc-1。同时，通过预先产生由表达式(3)表示的R(v1，v2)函数表并且连续(递归)使用如由表达式(4)表示的表来执行表达式(2)的校验节点数学运算，其中，表达式(3)由关于两个输入v1和v2的一个输出定义。
[表达式3]
x＝2tanh-1{tanh(v1/2)tanh(v2/2)}＝R(v1，v2)     …(3)
[表达式4]
u j = R ( v 1 , R ( v 2 , R ( v 3 , . . . R ( v d c - 2 , v d c - 1 ) ) ) ) . . . ( 4 )
在步骤S12，还将变量k增加“1”，并且处理前进到步骤S13。在步骤S13，判定变量k是否大于预定重复解码次数C。如果在步骤S13判定变量k不大于C，那么处理返回到步骤S12，并且此后重复类似处理。
另一方面，如果在步骤S13判定变量k大于C，那么处理前进到步骤S14，在步骤S14，确定并输出通过执行由表达式(5)表示的数学运算而最终将作为解码结果输出的消息vi，从而结束LDPC码的解码处理。
[表达式5]
v i = u oi + Σ j = 1 d v u j . . . ( 5 )
这里，不同于表达式(1)的变量节点数学运算，使用来自连接到变量节点的所有边的消息uj来执行表达式(5)的数学运算。
图3图示了(3，6)LDPC码(编码速率：1/2，码长：12)的奇偶校验矩阵H的示例。
在图3的奇偶校验矩阵H中，与图1中类似，列的权重是3以及行的权重是6。
图4示出了图3的奇偶校验矩阵H的Tanner图。
这里，在图4中，校验节点由“+”表示，并且变量节点由“＝”表示。校验节点和变量节点分别与奇偶校验矩阵H的行和列对应。校验节点与变量节点之间的连接是边，并且与奇偶校验矩阵的元素的“1”对应。
具体地说，在奇偶校验矩阵的第i列的第j行中的元素是1的情况下，通过边来连接自上方的第i个变量节点(节点“＝”)和自上方的第j个校验节点(节点“+”)。边表示对应于变量节点的码位具有对应于校验节点的约束条件。
在作为用于LDPC码的解码方法的和积算法(和积算法)中，重复执行变量节点数学运算和校验节点数学运算。
图5图示了关于变量节点执行的变量节点数学运算。
关于变量节点，通过表达式(1)的变量节点数学运算来确定对应于要被计算的边的消息vi，其中，表达式(1)使用来自连接到变量节点的剩余边的消息u1和u2以及接收值uOi。另外，类似地确定对应于任意其他边的消息。
图6图示了在校验节点处执行的校验节点数学运算。
这里，可以通过使用表达式a×b＝exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)的关系来将表达式(2)重写成表达式(6)，来执行表达式(2)的校验节点数学运算。要注意的是，在x≥0的情况下，sign(x)是1，而在x＜0的情况下，sign(x)是-1。
[表达式6]
u j = 2 tanh - 1 ( Π i = 1 d c - 1 tanh ( v i 2 ) )
= 2 tanh - 1 [ exp { Σ i = 1 d c - 1 In ( | tanh ( v i 2 ) | ) } × Π i = 1 d c - 1 sign ( tanh ( v i 2 ) ) ]
= 2 tanh - 1 [ exp { - ( Σ i = 1 d c - 1 - In ( tanh ( | v i | 2 ) ) ) } ] × Π i = 1 d c - 1 sign ( v i ) . . . ( 6 )
此外，如果在x≥0的情况下，函数
Figure GPA00001141829700044
被定义为表达式
Figure GPA00001141829700045
Figure GPA00001141829700046
那么由于满足表达式
Figure GPA00001141829700047
因此可以将表达式(6)变换成表达式(7)。
[表达式7]
u j = φ - 1 ( Σ i = 1 d c - 1 φ ( | v i | ) ) × Π i = 1 d c - 1 sign ( v i ) . . . ( 7 )
在校验节点处，根据表达式(7)执行表达式(2)的校验节点数学运算。
具体地说，在校验节点处，使用来自连接到校验节点的剩余边的消息v1、v2、v3、v4和v5，通过表达式(7)的校验节点数学运算来确定对应于要被计算的边的消息uj。另外，以类似方式确定对应于任意其他边的消息。
要注意的是，表达式(7)的函数
Figure GPA00001141829700052
也可以被表示为
Figure GPA00001141829700053
并且在x＞0的情况下，
Figure GPA00001141829700055
当函数
Figure GPA00001141829700056
和被合并到硬件中时，虽然有时使用LUT(查找表)来合并它们，但是这样的LUT变成同一LUT。
非专利文献1：DVB-S.2：ETSI EN 302 307 V1.1.2(2006-06)
发明内容
技术问题
在用于卫星数字广播的标准DVB-S.2和用于下一代陆地数字广播的标准DVB-T.2中采用LDPC码。此外，计划在用于下一代CATV(有线电视)数字广播的标准DVB-C.2中采用LDPC码。
在遵循用于诸如DVB-S.2的DVB标准的数字广播中，LDPC码被转换(被符号化)成诸如QPSK(正交相移键控)的正交调制(数字调制)的符号，并且这些符号被映射到信号点并被传送。
在LDPC码的符号化中，以两位或更多位为单位执行LDPC码的码位替换，并且确定这样替换之后的码位作为符号的位。
作为用于LDPC码的符号化的码位替换的方法，已经提出了各种方法。然而，需要提出具有提高的对错误的容限的新方法。
本发明是鉴于如上所述的情形而提出的，并且使得有可能提高LDPC码等的数据对错误的容限。
根据本发明的一方面，提供了一种数据处理设备或数据处理方法，其中：具有N位码长的LDPC(低密度奇偶校验)码的码位在用于在行方向和列方向上存储码位的存储装置的列方向上被写入，并且在行方向上读出的LDPC码的码位的m位被设置为一个符号，并且此外预定正整数由b表示，存储装置在行方向上存储mb位并且在列方向上存储N/(mb)位；LDPC码的码位在存储装置的列方向上被写入并且在行方向上被读出；数据处理设备或数据处理方法分别包括替换装置或替换步骤，其用于在存储装置的行方向上读出的mb个码位被设置为b个符号的情况下替换mb个码位，使得替换之后的码位形成表示符号的符号位。
在如下情况下：LDPC码是DVB-S.2或DVB-T.2标准中规定的、并且具有64,800位的码长N以及具有5/6或9/10的编码速率的LDPC码；m位是12位而整数b是1；码位的12位作为一个符号被映射到4096QAM中规定的4,096个信号点中的信号点；以及存储装置具有12列以在行方向上存储12×1位，并且在列方向上存储64,800/(12×1)位；在从存储装置的行方向上读出的12×1个码位的最高有效位起的第i+1位被表示为位bi以及从一个符号的12×1个符号位的最高有效位起的第i+1位被表示为位yi的情况下，对于编码速率为5/6的LDPC码和编码速率为9/10的LDPC码都可以执行替换，以便：将位b0分配给位y8、将位b1分配给位y0、将位b2分配给位y6、将位b3分配给位y1、将位b4分配给位y4、将位b5分配给位y5、将位b6分配给位y2、将位b7分配给位y3、将位b8分配给位y7、将位b9分配给位y10、将位b10分配给位y11、以及将位b11分配给位y9。
在如下情况下：LDPC码是DVB-S.2或DVB-T.2标准中规定的、并且具有64,800位的码长N以及具有5/6或9/10的编码速率的LDPC码；m位是12位而整数b是2；码位的12位作为一个符号被映射到4096QAM中规定的4,096个信号点中的信号点；以及存储装置具有24列，以在行方向上存储12×2位，并且在列方向上存储64,800/(12×2)位；在从存储装置的行方向上读出的12×2个码位的最高有效位起的第i+1位被表示为位bi以及从两个连续符号的12×2个符号位的最高有效位起的第i+1位被表示为位yi的情况下，对于编码速率为5/6的LDPC码和编码速率为9/10的LDPC码都可以执行替换，以便：将位b0分配给位y8、将位b2分配给位y0、将位b4分配给位y6、将位b6分配给位y1、将位b8分配给位y4、将位b10分配给位y5、将位b12分配给位y2、将位b14分配给位y3、将位b16分配给位y7、将位b18分配给位y10、将位b20分配给位y11、将位b22分配给位y9、将位b1分配给位y20、将位b3分配给位y12、将位b5分配给位y18、将位b7分配给位y13、将位b9分配给位y16、将位b11分配给位y17、将位b13分配给位y14、将位b15分配给位y15、将位b17分配给位y19、将位b19分配给位y22、将位b21分配给位y23、以及将位b23分配给位y21。
在如下情况下：LDPC码是DVB-S.2或DVB-T.2标准中规定的、并且具有16,200位的码长N以及具有3/4、5/6或8/9的编码速率、或者具有64,800位的码长N以及具有3/4、5/6或9/10的编码速率的LDPC码；m位是10位而整数b是2；码位的10位作为一个符号被映射为1024QAM中规定的1,024个信号点中的信号点；以及存储装置具有20列，以在行方向上存储10×2位，并且在列方向上存储N/(10×2)位；在从存储装置的行方向上读出的10×2个码位的最高有效位起的第i+1位被表示为位bi以及从两个连续符号的10×2个符号位的最高有效位起的第i+1位被表示为位yi的情况下，对于具有16,200位的码长N以及编码速率为3/4、5/6或8/9的LDPC码、或者具有64,800位的码长N以及编码速率为3/4、5/6或9/10的LDPC码都可以执行替换，以便：将位b0分配给位y8、将位b1分配给位y3、将位b2分配给位y7、将位b3分配给位y10、将位b4分配给位y19、将位b5分配给位y4、将位b6分配给位y9、将位b7分配给位y5、将位b8分配给位y17、将位b9分配给位y6、将位b10分配给位y14、将位b11分配给位y11、将位b12分配给位y2、将位b13分配给位y18、将位b14分配给位y16、将位b15分配给位y15、将位b16分配给位y0、将位b17分配给位y1、将位b18分配给位y13、以及将位b19分配给位y12。
在如下情况下：LDPC码是DVB-S.2或DVB-T.2标准中规定的、并且具有16,200位的码长N以及具有5/6或8/9的编码速率、或者具有64,800位的码长N以及具有5/6或9/10的编码速率的LDPC码；m位是12位而整数b是2；码位的12位作为一个符号被映射为4096QAM中规定的4,096个信号点中的信号点；以及存储装置具有24列，以在行方向上存储12×2位，并且在列方向上存储N/(12×2)位；在从存储装置的行方向上读出的12×2个码位的最高有效位起的第i+1位被表示为位bi以及从两个连续符号的12×2个符号位的最高有效位起的第i+1位被表示为位yi的情况下，对于具有16,200位的码长N以及编码速率为5/6或8/9的LDPC码、或者具有64,800位的码长N以及编码速率为5/6或9/10的LDPC码都可以执行替换，以便：将位b0分配给位y10、将位b1分配给位y15、将位b2分配给位y4、将位b3分配给位y19、将位b4分配给位y21、将位b5分配给位y16、将位b6分配给位y23、将位b7分配给位y18、将位b8分配给位y11、将位b9分配给位y14、将位b10分配给位y22、将位b11分配给位y5、将位b12分配给位y6、将位b13分配给位y17、将位b14分配给位y13、将位b15分配给位y20、将位b16分配给位y1、将位b17分配给位y3、将位b18分配给位y9、将位b19分配给位y2、将位b20分配给位y7、将位b21分配给位y8、将位b22分配给位y12、以及将位b23分配给位y0。
在本发明的一方面，其码长为N位的LDPC(低密度奇偶校验码)码的码位在存储装置的列方向上被写入，然后在行方向上被读出，并且在存储装置的行方向上读出的mb个码位被设置为b个符号。因此，以如上所述的这样方式替换mb个码位，并且确定替换之后的码位为符号位。
应该注意的是，数据处理设备可以是独立设备或者可以是构成一个设备的内部块。
有利效果
根据本发明，可以提高对错误的容限。
附图说明
图1是图示LDPC码的奇偶校验矩阵H的视图。
图2是图示LDPC码的解码过程的流程图。
图3是图示LDPC码的奇偶错误矩阵的示例的视图。
图4是示出奇偶校验矩阵的Tanner图的视图。
图5是示出变量节点的视图。
图6是示出校验节点的视图。
图7是示出应用本发明的传输系统的实施例的配置示例的视图。
图8是示出发送设备11的配置示例的框图。
图9是图示奇偶校验矩阵的视图。
图10是图示奇偶矩阵的视图。
图11是图示在DVB-S.2标准中规定的LDPC码的奇偶校验矩阵和列权重的视图。
图12是图示16QAM的信号点排列的视图。
图13是图示64QAM的信号点排列的视图。
图14是图示16QAM的信号点排列的视图。
图15是图示16QAM的信号点排列的视图。
图16是图示多路分离器25的处理的视图。
图17是图示多路分离器25的处理的视图。
图18是示出关于LDPC码的解码的Tanner图的视图。
图19是示出具有阶梯结构的奇偶矩阵HT和对应于奇偶矩阵HT的Tanner图的视图。
图20是示出对应于奇偶交织之后的LDPC码的奇偶校验矩阵H的奇偶矩阵HT的视图。
图21是图示转换奇偶校验矩阵的视图。
图22是图示列扭曲交织器24的处理的视图。
图23是图示需要用于列扭曲交织的存储器31的列号和写开始位置的地址的视图。
图24是图示需要用于列扭曲交织的存储器31的列号和写开始位置的地址的视图。
图25是图示发送处理的流程图。
图26是示出在仿真中采用的通信路径的模型的视图。
图27是图示由仿真获得的误码率与抖动的多普勒频率fd之间关系的视图。
图28是图示由仿真获得的误码率与抖动的多普勒频率fd之间关系的视图。
图29是示出LDPC编码部件21的配置示例的框图。
图30是图示LDPC编码部件的处理的流程图。
图31是图示2/3的编码速率和16,200的码长的奇偶校验矩阵初始值表的视图。
图32是图示2/3的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图33是图示2/3的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图34是图示2/3的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图35是图示3/4的编码速率和16,200的码长的奇偶校验矩阵初始值表的视图。
图36是图示3/4的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图37是图示3/4的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图38是图示3/4的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图39是图示3/4的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图40是图示4/5的编码速率和16,200的码长的奇偶校验矩阵初始值表的视图。
图41是图示4/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图42是图示4/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图43是图示4/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图44是图示4/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图45是图示5/6的编码速率和16,200的码长的奇偶校验矩阵初始值表的视图。
图46是图示5/6的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图47是图示5/6的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图48是图示5/6的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图49是图示5/6的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图50是图示8/9的编码速率和16,200的码长的奇偶校验矩阵初始值表的视图。
图51是图示8/9的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图52是图示8/9的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图53是图示8/9的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图54是图示8/9的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图55是图示9/10的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图56是图示9/10的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图57是图示9/10的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图58是图示9/10的编码速率和64,800的码长的奇偶校验矩阵初始值表的视图。
图59是图示根据奇偶校验矩阵初始值表来确定奇偶校验矩阵H的方法的视图。
图60是图示根据现有方法的替换处理的视图。
图61是图示根据现有方法的替换处理的视图。
图62是图示码位组和符号位组的视图，其中通过1024QAM调制具有16,200的码长和2/3的编码速率的LDPC码。
图63是图示分配规则的视图，其中通过1024QAM调制具有16,200的码长和2/3的编码速率的LDPC码。
图64是图示根据通过1024QAM调制具有16,200的码长和2/3的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图65是图示码位组和符号位组的视图，其中通过1024QAM调制具有64,800的码长和2/3的编码速率的LDPC码。
图66是图示分配规则的视图，其中通过1024QAM调制具有64,800的码长和2/3的编码速率的LDPC码。
图67是图示根据通过1024QAM调制具有64,800的码长和2/3的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图68是图示码位组和符号位组的视图，其中通过1024QAM调制具有16,200的码长和3/4的编码速率的LDPC码。
图69是图示分配规则的视图，其中通过1024QAM调制具有16,200的码长和3/4的编码速率的LDPC码。
图70是图示根据通过1024QAM调制具有16,200的码长和3/4的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图71是图示码位组和符号位组的视图，其中通过1024QAM调制具有64,800的码长和3/4的编码速率的LDPC码。
图72是图示分配规则的视图，其中通过1024QAM调制具有64,800的码长和3/4的编码速率的LDPC码。
图73是图示根据通过1024QAM调制具有64,800的码长和3/4的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图74是图示码位组和符号位组的视图，其中通过1024QAM调制具有16,200的码长和4/5的编码速率的LDPC码。
图75是图示分配规则的视图，其中通过1024QAM调制具有16,200的码长和4/5的编码速率的LDPC码。
图76是图示根据通过1024QAM调制具有16,200的码长和4/5的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图77是图示码位组和符号位组的视图，其中通过1024QAM调制具有64,800的码长和4/5的编码速率的LDPC码。
图78是图示分配规则的视图，其中通过1024QAM调制具有64,800的码长和4/5的编码速率的LDPC码。
图79是图示根据其中通过1024QAM调制具有64,800的码长和4/5的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图80是图示码位组和符号位组的视图，其中通过1024QAM调制具有16,200的码长和5/6的编码速率的LDPC码。
图81是图示分配规则的视图，其中通过1024QAM调制具有16,200的码长和5/6的编码速率的LDPC码。
图82是图示根据通过1024QAM调制具有16,200的码长和5/6的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图83是图示码位组和符号位组的视图，其中通过1024QAM调制具有64,800的码长和5/6的编码速率的LDPC码。
图84是图示分配规则的视图，其中通过1024QAM调制具有64,800的码长和5/6的编码速率的LDPC码。
图85是图示根据通过1024QAM调制具有64,800的码长和5/6的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图86是图示码位组和符号位组的视图，其中通过1024QAM调制具有16,200的码长和8/9的编码速率的LDPC码。
图87是图示分配规则的视图，其中通过1024QAM调制具有16,200的码长和8/9的编码速率的LDPC码。
图88是图示根据通过1024QAM调制具有16,200的码长和8/9的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图89是图示码位组和符号位组的视图，其中通过1024QAM调制具有64,800的码长和8/9的编码速率的LDPC码。
图90是图示分配规则的视图，其中通过1024QAM调制具有64,800的码长和8/9的编码速率的LDPC码。
图91是图示根据通过1024QAM调制具有64,800的码长和8/9的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图92是图示码位组和符号位组的视图，其中通过1024QAM调制具有64,800的码长和9/10的编码速率的LDPC码。
图93是图示分配规则的视图，其中通过1024QAM调制具有64,800的码长和9/10的编码速率的LDPC码。
图94是图示根据通过1024QAM调制具有64,800的码长和9/10的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图95是图示码位组和符号位组的视图，其中通过4096QAM调制具有16,200的码长和2/3的编码速率的LDPC码。
图96是图示分配规则的视图，其中通过4096QAM调制具有16,200的码长和2/3的编码速率的LDPC码。
图97是图示根据通过4096QAM调制具有16,200的码长和2/3的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图98是图示码位组和符号位组的视图，其中通过4096QAM调制具有64,800的码长和2/3的编码速率的LDPC码。
图99是图示分配规则的视图，其中通过4096QAM调制具有64,800的码长和2/3的编码速率的LDPC码。
图100是图示根据通过4096QAM调制具有64,800的码长和2/3的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图101是图示码位组和符号位组的视图，其中通过4096QAM调制具有16,200的码长和3/4的编码速率的LDPC码。
图102是图示分配规则的视图，其中通过4096QAM调制具有16,200的码长和3/4的编码速率的LDPC码。
图103是图示根据通过4096QAM调制具有16,200的码长和3/4的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图104是图示码位组和符号位组的视图，其中通过4096QAM调制具有64,800的码长和3/4的编码速率的LDPC码。
图105是图示分配规则的视图，其中通过4096QAM调制具有64,800的码长和3/4的编码速率的LDPC码。
图106是图示根据通过4096QAM调制具有64,800的码长和3/4的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图107是图示码位组和符号位组的视图，其中通过4096QAM调制具有16,200的码长和4/5的编码速率的LDPC码。
图108是图示分配规则的视图，其中通过4096QAM调制具有16,200的码长和4/5的编码速率的LDPC码。
图109是图示根据通过4096QAM调制具有16,200的码长和4/5的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图110是图示码位组和符号位组的视图，其中通过4096QAM调制具有64,800的码长和4/5的编码速率的LDPC码。
图111是图示分配规则的视图，其中通过4096QAM调制具有64,800的码长和4/5的编码速率的LDPC码。
图112是图示根据通过4096QAM调制具有64,800的码长和4/5的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图113是图示码位组和符号位组的视图，其中通过4096QAM调制具有16,200的码长和5/6的编码速率的LDPC码。
图114是图示分配规则的视图，其中通过4096QAM调制具有16,200的码长和5/6的编码速率的LDPC码。
图115是图示根据通过4096QAM调制具有16,200的码长和5/6的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图116是图示码位组和符号位组的视图，其中通过4096QAM调制具有64,800的码长和5/6的编码速率的LDPC码。
图117是图示分配规则的视图，其中通过4096QAM调制具有64,800的码长和5/6的编码速率的LDPC码。
图118是图示根据通过4096QAM调制具有64,800的码长和5/6的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图119是图示码位组和符号位组的视图，其中通过4096QAM调制具有16,200的码长和8/9的编码速率的LDPC码。
图120是图示分配规则的视图，其中通过4096QAM调制具有16,200的码长和8/9的编码速率的LDPC码。
图121是图示根据通过4096QAM调制具有16,200的码长和8/9的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图122是图示码位组和符号位组的视图，其中通过4096QAM调制具有64,800的码长和8/9的编码速率的LDPC码。
图123是图示分配规则的视图，其中通过4096QAM调制具有64,800的码长和8/9的编码速率的LDPC码。
图124是图示根据通过4096QAM调制具有64,800的码长和8/9的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图125是图示码位组和符号位组的视图，其中通过4096QAM调制具有64,800的码长和9/10的编码速率的LDPC码。
图126是图示分配规则的视图，其中通过4096QAM调制具有64,800的码长和9/10的编码速率的LDPC码。
图127是图示根据通过4096QAM调制具有64,800的码长和9/10的编码速率的LDPC码且倍数b是1的分配规则的码位替换的视图。
图128是图示其中执行1024QAM的信号点的排列的视图。
图129是图示其中执行4096QAM的信号点的排列的视图。
图130是图示在执行新替换方法的替换处理的情况下以及在没有执行新替换方法的替换处理的情况下的BER仿真结果的视图。
图131是图示在执行新替换方法的替换处理的情况下以及在没有执行新替换方法的替换处理的情况下的BER仿真结果的视图。
图132是图示在执行新替换方法的替换处理的情况下以及在没有执行新替换方法的替换处理的情况下的BER仿真结果的视图。
图133是图示在执行新替换方法的替换处理的情况下以及在没有执行新替换方法的替换处理的情况下的BER仿真结果的视图。
图134是图示在倍数b是1的情况下的码位替换的视图。
图135是图示在倍数b是2的情况下的码位替换的视图，其利用在倍数b是1的情况下的码位替换模式。
图136是图示码位替换的视图，其中通过1024QAM调制具有16,200的码长和2/3的编码速率的LDPC码并且倍数b是2。
图137是图示码位替换的视图，其中通过1024QAM调制具有64,800的码长和2/3的编码速率的LDPC码并且倍数b是2。
图138是图示码位替换的视图，其中通过1024QAM调制具有16,200的码长和3/4的编码速率的LDPC码并且倍数b是2。
图139是图示码位替换的视图，其中通过1024QAM调制具有64,800的码长和3/4的编码速率的LDPC码并且倍数b是2。
图140是图示码位替换的视图，其中通过1024QAM调制具有16,200的码长和4/5的编码速率的LDPC码并且倍数b是2。
图141是图示码位替换的视图，其中通过1024QAM调制具有64,800的码长和4/5的编码速率的LDPC码并且倍数b是2。
图142是图示码位替换的视图，其中通过1024QAM调制具有16,200的码长和5/6的编码速率的LDPC码并且倍数b是2。
图143是图示码位替换的视图，其中通过1024QAM调制具有64,800的码长和5/6的编码速率的LDPC码并且倍数b是2。
图144是图示码位替换的视图，其中通过1024QAM调制具有16,200的码长和8/9的编码速率的LDPC码并且倍数b是2。
图145是图示码位替换的视图，其中通过1024QAM调制具有64,800的码长和8/9的编码速率的LDPC码并且倍数b是2。
图146是图示码位替换的视图，其中通过1024QAM调制具有64,800的码长和9/10的编码速率的LDPC码并且倍数b是2。
图147是图示码位替换的视图，其中通过4096QAM调制具有16,200的码长和2/3的编码速率的LDPC码并且倍数b是2。
图148是图示码位替换的视图，其中通过4096QAM调制具有64,800的码长和2/3的编码速率的LDPC码并且倍数b是2。
图149是图示码位替换的视图，其中通过4096QAM调制具有16,200的码长和3/4的编码速率的LDPC码并且倍数b是2。
图150是图示码位替换的视图，其中通过4096QAM调制具有64,800的码长和3/4的编码速率的LDPC码并且倍数b是2。
图151是图示码位替换的视图，其中通过4096QAM调制具有16,200的码长和4/5的编码速率的LDPC码并且倍数b是2。
图152是图示码位替换的视图，其中通过4096QAM调制具有64,800的码长和4/5的编码速率的LDPC码并且倍数b是2。
图153是图示码位替换的视图，其中通过4096QAM调制具有16,200的码长和5/6的编码速率的LDPC码并且倍数b是2。
图154是图示码位替换的视图，其中通过4096QAM调制具有64,800的码长和5/6的编码速率的LDPC码并且倍数b是2。
图155是图示码位替换的视图，其中通过4096QAM调制具有16,200的码长和8/9的编码速率的LDPC码并且倍数b是2。
图156是图示码位替换的视图，其中通过4096QAM调制具有64,800的码长和8/9的编码速率的LDPC码并且倍数b是2。
图157是图示码位替换的视图，其中通过4096QAM调制具有64,800的码长和9/10的编码速率的LDPC码并且倍数b是2。
图158是图示在执行新替换方法的替换处理的情况下以及在没有执行新替换方法的替换处理的情况下的BER仿真结果的视图。
图159是图示在执行新替换方法的替换处理的情况下以及在没有执行新替换方法的替换处理的情况下的BER仿真结果的视图。
图160是图示在执行新替换方法的替换处理的情况下以及在没有执行新替换方法的替换处理的情况下的BER仿真结果的视图。
图161是图示在执行新替换方法的替换处理的情况下以及在没有执行新替换方法的替换处理的情况下的BER仿真结果的视图。
图162是示出接收设备12的配置示例的框图。
图163是图示接收处理的流程图。
图164是图示LDPC码的奇偶校验矩阵的示例的视图。
图165是图示通过将行替换和列替换应用到奇偶校验矩阵获得的矩阵(转换奇偶校验矩阵)的视图。
图166是图示被划分成5×5位的单元的转换奇偶校验矩阵的视图。
图167是示出在其中对P个节点共同执行节点数学运算的解码设备的配置示例的框图。
图168是示出LDPC解码部件56的配置示例的框图。
图169是示出应用本发明的计算机的实施例的配置示例的框图。
图170是图示码位替换的示例的视图。
图171是图示另一码位替换的示例的视图。
图172是图示又一码位替换的示例的视图。
图173是图示又一码位替换的示例的视图。
图174是图示BER的仿真结果的视图。
图175是图示另一BER的仿真结果的视图。
图176是图示又一BER仿真结果的视图。
图177是图示又一BER仿真结果的视图。
图178是图示2/3的编码速率和16,200的码长的奇偶校验矩阵初始值表的示例的视图。
图179是图示2/3的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图180是图示2/3的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图181是图示2/3的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图182是图示3/4的编码速率和16,200的码长的奇偶校验矩阵初始值表的示例的视图。
图183是图示3/4的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图184是图示3/4的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图185是图示3/4的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图186是图示3/4的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图187是图示4/5的编码速率和16,200的码长的奇偶校验矩阵初始值表的示例的视图。
图188是图示4/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图189是图示4/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图190是图示4/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图191是图示4/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图192是图示5/6的编码速率和16,200的码长的奇偶校验矩阵初始值表的示例的视图。
图193是图示5/6的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图194是图示5/6的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图195是图示5/6的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图196是图示5/6的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图197是图示8/9的编码速率和16,200的码长的奇偶校验矩阵初始值表的示例的视图。
图198是图示8/9的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图199是图示8/9的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图200是图示8/9的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图201是图示8/9的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图202是图示9/10的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图203是图示9/10的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图204是图示9/10的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图205是图示9/10的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图206是图示1/4的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图207是图示1/4的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图208是图示1/3的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图209是图示1/3的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图210是图示2/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图211是图示2/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图212是图示1/2的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图213是图示1/2的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图214是图示1/2的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图215是图示3/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图216是图示3/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图217是图示3/5的编码速率和64,800的码长的奇偶校验矩阵初始值表的示例的视图。
图218是图示1/4的编码速率和16,200的码长的奇偶校验矩阵初始值表的示例的视图。
图219是图示1/3的编码速率和16,200的码长的奇偶校验矩阵初始值表的示例的视图。
图220是图示2/5的编码速率和16,200的码长的奇偶校验矩阵初始值表的示例的视图。
图221是图示1/2的编码速率和16,200的码长的奇偶校验矩阵初始值表的示例的视图。
图222是图示3/5的编码速率和16,200的码长的奇偶校验矩阵初始值表的示例的视图。
图223是图示3/5的编码速率和16,200的码长的奇偶校验矩阵初始值表的示例的视图。
图224是图示根据奇偶校验矩阵初始表来确定奇偶校验矩阵H的方法的视图。
图225是图示码位替换的示例的视图。
图226是图示另一码位替换的示例的视图。
图227是图示又一码位替换的示例的视图。
图228是图示又一码位替换的示例的视图。
图229是图示BER的仿真结果的视图。
图230是图示另一BER的仿真结果的视图。
图231是图示又一BER的仿真结果的视图。
图232是图示又一BER的仿真结果的视图。
图233是图示码位替换的示例的视图。
图234是图示另一码位替换的示例的视图。
图235是图示又一码位替换的示例的视图。
图236是图示又一码位替换的示例的视图。
图237是图示另一码位替换的示例的视图。
图238是图示另一码位替换的示例的视图。
图239是图示另一码位替换的示例的视图。
图240是图示另一码位替换的示例的视图。
图241是图示另一码位替换的示例的视图。
图242是图示另一码位替换的示例的视图。
图243是图示另一码位替换的示例的视图。
图244是图示另一码位替换的示例的视图。
图245是图示构成解交织器53的多路复用器54的处理的视图。
图246是图示列扭曲解交织器55的处理的视图。
图247是示出接收设备12的配置的另一示例的框图。
图248是示出可以被应用到接收设备12的接收系统的配置的第一示例的框图。
图249是示出可以被应用到接收设备12的接收系统的配置的第二示例的框图。
图250是示出可以被应用到接收设备12的接收系统的配置的第三示例的框图。
参考符号解释
11发送设备、12接收设备、21 LDPC编码部件、22位交织器、23奇偶交织器、24列扭曲交织器、25多路分离器、26映射部件、27正交调制部件、31存储器、32替换部件、51正交解调部件、52解映射部件、53解交织器、54多路复用器、55列扭曲交织器、56 LDPC解码部件、300边数据存储存储器、301选择器、302校验节点计算部件、303循环移位电路、304边数据存储存储器、305选择器、306接收数据存储器、307变量节点计算部件、308循环移位电路、309解码字计算部件、310接收数据再排列部件、311解码数据再排列部件、601编码处理块、602存储块、611编码速率设置部分、612初始值表读出部分、613奇偶校验矩阵产生部分、614信息位读出部分、615编码奇偶数学运算部分、616控制部分、701总线、702 CPU、703 ROM、704 RAM、705硬盘、706输出部件、707输入部件、708通信部件、709驱动器、710输入/输出接口、711可移动记录介质、1001逆替换部件、1002存储器、1011奇偶解交织器、1021 LDPC解码部件、1101获取部件、1102传输线路解码处理部件、1103信息源解码处理部件、1111输出部件、1121记录部件。
具体实施方式
图7示出了应用本发明的传输系统的实施例的配置示例(术语“系统”表示多个设备的逻辑聚集，而与各个组成设备是否包括在同一外壳中无关)。
参照图7，传输系统包括发送设备11和接收设备12。
发送设备11进行例如电视广播节目的发送(广播)(传送)。也就是说，发送设备11例如将作为发送对象的对象数据(诸如图像数据、声音数据等)作为电视广播节目编码成LDPC码，并且通过例如通信路径13(诸如卫星信道、地面波和CATV(Cable Television，有线电视)网络)发送所得到的数据。
接收设备12例如是用于接收电视广播节目的调谐器、电视接收器或者STB(机顶盒)，并且通过通信路径13接收从发送设备11发送到此的LDPC码，将LDPC码解码成对象数据并输出该对象数据。
这里，公知的是，图7的传输系统中利用的LDPC码在AWGN(加性高斯白噪声)通信路径中呈现出非常高的能力。
然而，在通信路径13(诸如地面波)中，有时发生突发错误或擦除。例如，在OFDM(正交频分复用)系统中，在多路径环境中，特定符号的功率响应于回声(除主路径之外的路径)的延迟而变为零(擦除)，其中在该多路径环境中，D/U(期望的与不期望的比率)是0dB(不期望的功率＝回声等于期望的功率＝主路径)。
此外，同样在抖动(flutter)中(增加了延迟是零并且应用了多普勒(dopper)频率的回声的通信路径)，在D/U是0dB的情况下，出现了在特定时间点整个OFDM符号的功率由于多普勒频率降低到零(擦除)的情况。
此外，根据在接收设备12侧从接收部件(未示出)(诸如天线等)到接收设备12的布线情形或者根据向接收设备12的功率供应的不稳定性，有时出现突发错误，其中该接收部件用于从发送设备11接收信号。
同时，在LDPC码的解码中，由于在奇偶校验矩阵H的列并且因此在对应于LDPC码的码位的变量节点中进行表达式(1)的变量节点数学运算，因此如果用于变量节点数学运算的码位出现错误，那么要确定的消息的精度下降，其中在表达式(1)中，如在上述图5中看到的那样，进行LDPC码的码位(其接收值UOi)的增加。
然后，在LDPC码的解码中，由于在连接到检验节点的变量节点处确定的消息用于在检验节点处进行表达式(7)的校验节点数学运算，因此如果检验节点的数量在与其连接的多个变量节点(与其对应的LDPC码的码位)同时呈现出错误(包括擦除)的情况下而变大，那么解码的性能变坏。
例如，如果连接到校验节点的变量节点的两个或更多个同时遭受了擦除，那么校验节点将值可能是0的概率和值可能是1的概率彼此相等的消息返回到所有变量节点。在这种情况下，对于相等概率的消息对解码处理(一组变量节点数学运算和校验节点数学运算)的一个循环没有贡献的那些校验节点，结果，需要增加解码处理的重复次数。因此，解码的性能变坏。此外，进行LDPC码的解码的接收设备12的功耗增加。
因此，图7中所示的传输系统被配置成使得改进对突发错误或擦除的容限，同时维持AWGN通信路径中的性能。
图8示出了图7的发送设备11的配置示例。
参照图8，发送设备11包括LDPC编码部件21、位交织器22、映射部件26以及正交调制部件27。
对象数据被提供到LDPC编码部件21。
LDPC编码部件21根据奇偶校验矩阵对提供到此的对象数据进行LDPC编码，其中作为与LDPC码的奇偶位对应的部分的奇偶矩阵具有阶梯结构，并且输出对象数据是信息位的LDPC码。
具体地，LDPC编码部件21进行将对象数据编码成例如以DVB-S.2或DVB-T.2标准规定的LDPC码的LDPC编码，并且输出作为LDPC编码的结果而获得的LDPC码。
这里，在DVB-T.2标准中，计划采用在DVB-S.2标准中规定的LDPC码。在DVB-S.2标准中规定的LDPC码是IRA(非规则重复累积)码，并且LDPC码的奇偶校验矩阵中的奇偶矩阵具有阶梯结构。在下文中描述奇偶矩阵和阶梯结构。此外，例如，在H.Jin.，A.Khandekar和R.J.McEliece的“Irregular Repeat Accumulate Codes”，Proceedings of2nd International Symposium on Turbo codes and Related Topics，第1-8页，2000年9月中描述了IRA码。
从LDPC编码部件21输出的LDPC码被提供到位交织器22。
位交织器22是用于交织数据的数据处理设备，并且包括奇偶交织器23、列扭曲交织器24以及多路分离器(DEMUX)25。
奇偶交织器23进行将来自LDPC编码部件21的LDPC码的奇偶位交织到其它奇偶位的位置的奇偶交织，并且将奇偶交织之后的LDPC码提供到列扭曲交织器24。
列扭曲交织器24对来自奇偶交织器23的LDPC码进行列扭曲交织，并且将列扭曲交织之后的LDPC码提供到多路分离器25。
具体地，在下文描述的映射部件26将LDPC码的两个或更多个码位映射到表示正交调制的一个符号的信号点之后，传送该LDPC码。
列扭曲交织器24进行例如如下文描述的列扭曲交织作为再排列来自奇偶交织器23的LDPC码的码位的再排列处理，以使得与LDPC编码部件21中使用的奇偶校验矩阵的一个任意行中包括的值1对应的LDPC码的多个码位不包括在一个符号中。
多路分离器25进行替换来自列扭曲交织器24的LDPC码的两个或多个码位(其将是符号)的位置的替换处理，以获得对AWGN的容限被增强的LDPC码。然后，多路分离器25将通过替换处理获得的LDPC码的两个或更多个码位作为符号提供到映射部件26。
映射部件26将来自多路分离器25的符号映射到通过正交调制部件27进行的正交调制(多值调制)的调制方法确定的信号点。
具体地，映射部件26将来自多路分离器25的LDPC码映射成IQ平面(IQ格局)上的通过调制系统确定的信号点，其中IQ平面由表示I分量的I轴和表示Q分量的Q轴限定，I分量与载波同相，Q分量与载波正交。
这里，作为由正交调制部件27进行的正交调制的调制方法，可以采用包括例如在DVB-T标准中定义的调制方法的调制方法，亦即，例如，QPSK(正交相移键控)、16QAM(正交幅度调制)、64QAM、256QAM、1024QAM、4096QAM等。例如，根据操作者对发送设备11的操作，预先设置什么调制方法应该用于要由正交调制部件27进行的正交调制。要注意的是，正交调制部件27可以进行某种其它正交调制，诸如，例如，4PAM(脉冲幅度调制)。
由映射部件26映射到信号点的符号被提供到正交调制部件27。
正交调制部件27根据来自映射部件26的信号点(所映射的符号)而对载波进行正交调制，并且通过通信路径13(图7)发送通过正交调制获得的调制信号。
现在，图9示出了图8的LDPC编码部件21进行的LDPC编码中使用的奇偶校验矩阵H。
奇偶校验矩阵H具有LDGM(低密度生成矩阵)结构，并且可以由根据在LDPC码的码位当中对应于信息位的部分的信息矩阵HA和对应于奇偶位的奇偶矩阵HT的表达式H＝[HA|HT]来表示(信息矩阵HA的元素是左侧的元素并且奇偶矩阵HT的元素是右侧的元素的矩阵)。
这里，在一个LDPC码(一个码字)的码位当中信息位的位数和奇偶位的位数被称作信息长度K和奇偶长度M，并且一个LDPC码的码位的位数被称作码长N(＝K+M)。
关于某一码长N的LDPC码的信息长度K和奇偶长度M取决于编码速率。同时，奇偶校验矩阵H是行×列为M×N的矩阵。另外，信息矩阵HA是M×K矩阵，并且奇偶矩阵HT是M×M矩阵。
图10示出了在DVB-S.2(和DVB-T.2)标准中规定的LDPC码的奇偶校验矩阵H的奇偶矩阵HT。
如在图10中看到的那样，在DVB-S.2标准中规定的LDPC码的奇偶校验矩阵H的奇偶矩阵HT具有阶梯结构，其中值1的元素如阶梯一样排列。奇偶矩阵HT的行权重关于第一行是1，而关于其余所有行是2。同时，列权重关于最后一列是1，而关于其余所有列是2。
如上所述，可以使用奇偶校验矩阵H容易地产生奇偶校验矩阵H的LDPC码，其中奇偶矩阵HT具有阶梯结构。
具体地，LDPC码(一个码字)以行矢量c来表示，并且通过转置行矢量而获得的列矢量以cT来表示。此外，来自作为LDPC码的行矢量c内的信息位的部分以行矢量A来表示，并且奇偶位的部分以行矢量T来表示。
这里，在这种情况下，行矢量c可以以根据作为信息位的行矢量A和作为奇偶位的行矢量T的表达式c＝[A|T]来表示(行矢量A的元素是左侧的元素并且行矢量T的元素是右侧的元素的行矢量)。
奇偶校验矩阵H和作为LDPC码的行矢量c＝[A|T]必须满足表达式HcT＝0，并且在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT具有如图10中所示的阶梯结构的情况下，可以通过在表达式HcT＝0中将以列矢量HcT的第一行中的元素开始的行中的元素连续地设置为零，顺序地确定作为奇偶位的行矢量T，该行矢量T形成满足表达式HcT＝0的行矢量c＝[A|T]。
图11示出了在DVB-S.2(和DVB-T.2)标准中定义的LDPC码的奇偶校验矩阵H和列权重。
具体地，图11的A示出了在DVB-S.2标准中定义的LDPC码的奇偶校验矩阵H。
对于来自奇偶校验矩阵H的第一列的KX列，列权重是X；对于随后的K3列，列权重是3；对于随后的M-1列，列权重是2；并且对于最后一列，列权重是1。
这里，KX+K3+M-1+1等于码长N。
在DVB-S.2标准中，以如图11的B中看到的方式规定列数KX、K3和M(奇偶长度)以及列权重X。
具体地，图11的B示出了关于在DVB-S.2标准中规定的LDPC码的不同编码速率的列数KX、K3和M以及列权重X。
在DVB-S.2标准中，规定了64,800位和16,200位的码长N的LDPC码。
如在图11的B中看到的那样，对于码长N是64,800位的LDPC码，规定了11个编码速率(额定速率)1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9和9/10，而对于码长N是16,200位的LDPC码，规定了10个编码速率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6和8/9。
关于LDPC码，已知与奇偶校验矩阵H的具有较高列权重的列对应的码位呈现出较低的错误率。
在DVB-S.2标准中规定的且在图11中示出的奇偶校验矩阵H具有如下趋势：离头侧(左侧)较近的列具有较高的列权重。因此，对应于奇偶校验矩阵H的LDPC码具有如下趋势：离头较近的码位在对错误的容限方面较高(具有较高的对错误的容限)，并且离尾较近的码位在对错误的容限方面较低。
图12示出了IQ平面上的16个符号(与其对应的信号点)的排列，其中由图8的正交调制部件27进行16QAM。
具体地，图12的A示出了16QAM的符号。
在16QAM中，一个符号表示4位，并且存在16(＝24)个符号。然后，布置这16个符号，以使得它们以IQ平面的原点为中心、在I方向×Q方向上形成4×4个符号的方形。
现在，如果从以一个符号表示的位串的最高有效位开始的第i+1位被表示为位yi，那么以16QAM的一个符号表示的4位可以被表示为以最高有效位开始的顺序的位y0、y1、y2和y3。在调制方法是16QAM的情况下，LDPC码的4个码位被设置(符号化)为4个位y0至y3的符号(符号值)。
图12的B表示关于以16QAM的符号表示的4个位(在下文中，位也被称作符号位)y0至y3的位边界。
这里，关于符号位yi(在图12中，i＝0，1，2，3)的位边界表示位yi是0的符号和位yi是1的另一符号之间的边界。
如在图12的B中看到的那样，关于来自以16QAM的符号表示的4个符号位y0至y3当中的最高有效符号位y0，仅IQ平面上的Q轴的一个位置形成位边界，而关于第二符号位y1(次于最高有效位)，仅IQ平面上的I轴的一个位置形成位边界。
此外，关于第三符号位y2，从4×4个符号的左边开始的第一和第二列之间以及第三和第四列之间的两个位置中的每个形成边界。
此外，关于第四符号位y3，4×4个符号的第一和第二行之间以及第三和第四行之间的两个位置中的每个形成边界。
以符号表示的符号位y1随着与位边界隔开的符号数量增加而较不可能出错并且在错误概率方面变得较低，但是随着位于与位边界较近的符号的数量增加而较可能出错并且在错误概率方面变得较高。
如果较不可能出错(较容错)的位被称作“强位”，而较可能出错(较不容错)的位被称作“弱位”，那么关于以16QAM的符号表示的4个符号位y0至y3，最高有效符号位y0和第二符号位y1是强位，而第三符号位y2和第四符号位y3是弱位。
图13至15示出了IQ平面上的64个符号(与其对应的信号点)的排列，其中由图8的正交调制部件27进行64QAM。
在64QAM中，一个符号表示6位，并且存在64(＝26)个符号。然后，64个符号被布置成使得它们形成以IQ平面的原点为中心的、在I方向×Q方向上的8×8个符号的方形。
以64QAM的一个符号表示的符号位可以被表示为以最高有效位开始的顺序的位y0、y1、y2、y3、y4和y5。在调制方法是64QAM的情况下，LDPC码的6个码位被设置(符号化)为6个位y0至y5的符号(符号值)。
这里，图13表示关于在64QAM的符号的符号位y0至y5当中的最高有效符号位y0和第二符号位y1的位边界；图14表示关于第三符号位y2和第四符号位y3的位边界；以及图15表示关于第五符号位y4和第六符号位y5的位边界。
如在图13中看到的那样，关于最高有效符号位y0和第二符号位y1中每个的位边界的数量是一。同时，如在图14中看到的那样，关于第三符号位y2和第四符号位y3中每个的位边界的数量是二，并且如在图15中看到的那样，关于第五符号位y4和第六符号位y5中每个的位边界的数量是四。
因此，在64QAM的符号的符号位y0至y5当中，最高有效符号位y0和第二符号位y1是最强位，而第三符号位y2和第四符号位y3是第二强位。另外，第五符号位y4和第六符号位y5是最弱位。
根据图12并且进一步根据图13至15，可以看出，关于正交调制的符号的符号位，存在如下趋势：高阶位是强位，而低阶位是弱位。
这里，如以上参照图11描述的那样，从LDPC编码部件21(图8)输出的LDPC码包括较容错的码位以及较不容错的码位。
同时，如以上参照图12至15描述的那样，正交调制部件27进行的正交调制的符号的符号位包括强位和弱位。
因此，如果LDPC码的对错误的容限较低的码位被分配给正交调制的符号的弱符号位，那么对错误的容限总体下降。
因此，提出了交织器，其对LDPC码的码位进行交织，以使得LDPC码的对错误的容限较低的码位被分配给正交调制的符号的强位(符号位)。
图8的多路分离器25进行交织器的处理。
图16是示出图8的多路分离器25的处理的视图。
具体地，图16的A示出了多路分离器25的功能配置的示例。
多路分离器25包括存储器31和替换部件32。
来自LDPC编码部件21的LDPC码被提供到存储器31。
存储器31具有在行的(水平)方向上存储mb位并且在列的(竖直)方向上存储N/(mb)位的存储容量。存储器31将提供到此的LDPC码的码位写入到列方向中，并且读出行方向中的码位，并且然后将读出的码位提供到替换部件32。
这里，如上所述，N(＝信息长度K+奇偶长度M)表示LDPC码的码长。
另外，m表示要成为一个符号的LDPC码的码位的位数，并且b是预定的正整数且是要用于将m乘以该整数的倍数。多路分离器25将LDPC码的码位转化(符号化)为如上所述的符号，并且倍数b表示以通过多路分离器25进行的单一时间符号化的方式而获得的符号的数量。
图16的A示出了多路分离器25的配置示例，其中调制系统是64QAM，因此，要成为一个符号的LDPC码的码位的位数m是6位。
此外，在图16的A中，倍数b是1，因此，存储器31具有在列方向×行方向上的N/(6×1)×(6×1)位的存储容量。
这里，从列方向扩展并且在行方向上包括一位的存储器31的存储区域在下文中被适当地称作列。在图16的A中，存储器31包括六(＝6×1)列。
多路分离器25以从列的上方开始的向下方向进行LDPC码的码位的写入，该列形成以左侧列开始朝向右侧列的存储器31(在列方向上)。
然后，如果码位的写入以最右列中的最低位结束，那么在行方向上以6位(mb位)的单位读出码位并将其提供到替换部件32，该行方向以形成存储器31的所有列的第一行开始。
替换部件32进行替换来自存储器31的6位的码位的位置的替换处理，并且输出通过替换获得的6位作为表示64QAM的一个符号的6个符号位y0、y1、y2、y3、y4和y5。
具体地，尽管在行方向上从存储器31读出mb个码位(这里，6位)，但是如果在从存储器31读出的mb个码位当中从最高有效位开始的第i位(i＝0，1，…，mb-1)以位bi来表示，那么在行方向上从存储器31读出的6个码位可以被表示为以最高有效位开始的顺序的位b0、b1、b2、b3、b4和b5。
以上参照图11描述的列权重的关系导致位于位b0的方向上的码位是对错误的容限较高的码位，而在位b5的方向上的码位是对错误的容限较低的码位。
替换部件32进行替换来自存储器31的6个码位b0至b5的位置的替换处理，以使得在来自存储器31的6个码位b0至b5当中对错误的容限较低的码位可被分配给在64QAM的一个符号的符号位y0至y5当中容限较高的位。
这里，对于替换来自存储器31的6个码位b0至b5以便分配给表示64QAM的一个符号的6个符号位y0至y5的替换方法，提出了各种系统。
图16的B示出了第一替换方法；图16的C示出了第二替换方法；并且图16的D示出了第三替换方法。
在图16的B至图16的D中(在下文描述的图17中也类似)，互连位bi和yj的线段表示码位bi被分配给符号的符号位yj(被替换成符号位yj的位置)。
作为图16的B的第一替换方法，提出采用三种替换方法之一，并且作为图16的C的第二替换方法，提出采用两种替换方法之一。
作为图16的D的第三替换方法，提出按顺序选择并使用六种替换方法。
图17示出了在如下情况下的多路分离器25的配置示例、以及第四替换方法：在该情况下，调制方法是64QAM(因此，与图16中类似，映射到一个符号的LDPC码的码位的位数m是6)，并且倍数b是2。
在倍数b是2的情况下，存储器31具有在列方向×行方向上的N/(6×2)×(6×2)位的存储容量，并且包括12(＝6×2)列。
图17的A示出了将LDPC码写入存储器31中的顺序。
如以上参照图16描述的那样，多路分离器25以从列的上方开始的向下方向进行LDPC码的码位的写入，该列形成以左侧列开始朝向右侧列的存储器31(在列方向上)。
然后，如果码位的写入以最右列中的最低位结束，那么在行方向上以12位(mb位)的单位读出码位并将其提供到替换部件32，该行方向以形成存储器31的所有列的第一行开始。
替换部件32根据第四替换方法进行替换来自存储器31的12个码位的位置的替换处理，并且输出通过替换获得的12位作为表示64QAM的两个符号(b个符号)的12位，具体地，作为表示64QAM的一个符号的6个符号位y0、y1、y2、y3、y4和y5以及表示下一符号的6个符号位y0、y1、y2、y3、y4和y5。
这里，图17的B示出了由图17的A的替换部件32进行的替换处理的第四替换方法。
要注意的是，在倍数b是2的情况下(在倍数b等于或者大于3的情况下也类似)，在替换处理中，mb个码位被分配给b个连续符号的mb个符号位。在以下的描述中，包括参照图17而给出的描述，为了描述方面起见，在b个连续符号的mb个符号位当中从最高有效位开始的第i+1位被表示为位(符号位)yi。
另外，哪个替换方法最优(也就是说，哪个替换方法在AWGN通信路径中提供改进的错误率)取决于LDPC码的编码速率、码长和调制方法等而不同。
现在，参照图18至20描述由图8的奇偶交织器23进行的奇偶交织。
图18示出了LDPC码的奇偶校验矩阵的Tanner图(其部分)。
如图18中所示，如果连接到校验节点的多个变量节点(与其对应的码位)(诸如两个变量节点)同时遭受了错误(诸如擦除)，那么校验节点将相等概率的消息返回到连接到该校验节点的所有变量节点，该相等概率表示值可能是0的概率和值可能是1的概率彼此相等。因此，如果连接到同一校验节点的多个变量节点同时被置于擦除状态等，那么解码的性能变坏。
顺便提及，从图8的LDPC编码部件21输出并且在DVB-S.2标准中规定的LDPC码是IRA码，并且奇偶校验矩阵H的奇偶矩阵HT具有如图10中所示的阶梯结构。
图19示出了具有阶梯结构的奇偶矩阵HT以及对应于该奇偶矩阵HT的Tanner图。
具体地，图19的A示出了具有阶梯结构的奇偶矩阵HT，并且图19的B示出了对应于图19的A的奇偶矩阵HT的Tanner图。
在奇偶矩阵HT具有阶梯结构的情况下，在奇偶矩阵HT的Tanner图中，LDPC码的变量节点连接到同一校验节点，其中该变量节点对应于奇偶矩阵HT的具有值1的元素的列，并且其消息使用邻接的码位(奇偶位)来确定。
因此，如果上述邻接的奇偶位由于突发错误、擦除等而被置于错误状态中，那么由于连接到与变成错误的多个奇偶位对应的多个变量节点(要使用奇偶位确定其消息的变量节点)的校验节点将相等概率的消息返回到连接到该校验节点的变量节点，因此解码的性能变坏，其中该相等概率表示值可能是0的概率和值可能是1的概率彼此相等。然后，在突发长度(突发出错的位数)较大的情况下，解码的性能进一步变坏。
因此，为了防止上述解码性能变坏，奇偶交织器23(图8)进行交织，将来自LDPC编码部件21的LDPC码的奇偶位交织到其它奇偶位的位置。
图20示出了与图8的奇偶交织器23进行了奇偶交织之后的LDPC码对应的奇偶校验矩阵H的奇偶矩阵HT。
这里，与以DVB-S.2标准规定且从LDPC编码部件21输出的LDPC码对应的奇偶校验矩阵H的信息矩阵HA具有循环结构。
循环结构表示某列在循环操作状态下与另一列重合的结构，并且包括例如如下结构：其中对于每P列，在P列的行中值1的位置与P列的第一列在列方向上以一定值循环移位所到的位置重合，该值与通过划分奇偶长度M获得的值q成比例增加。在以下中，循环结构中P列的数量被适当地称作循环结构的单位列数。
作为以DVB-S.2标准规定且从LDPC编码部件21输出的LDPC码，可采用两种LDPC码，包括如以上参照图11描述的码长N是64,800位和16,200位的LDPC码。
现在，如果注意与码长N是64,800位和16,200位的两种LDPC码不同的码长N是64,800位的LDPC码，那么可采用十一个不同的编码速率作为如以上参照图11描述的码长N是64,800位的LDPC码的编码速率。
对于码长N是64,800位并且具有十一个不同的编码速率的LDPC码，在DVB-S.2标准中规定循环结构的列数P被规定为360，其是奇偶长度M除1和M之外的除数之一。
此外，对于码长N是64,800位并且具有十一个不同的编码速率的LDPC码，奇偶长度M具有不同于质数的值并且以表达式M＝q×P＝q×360来表示，该表达式使用取决于编码速率而不同的值q。因此，与循环结构的列数P类似，值q也是奇偶长度M除1和M之外的除数之一，并且通过将奇偶长度M除以循环结构的列数P获得值q(作为奇偶长度M的除数的P和q的乘积是奇偶长度M)。
在信息长度以K来表示并且大于0但小于P的整数以x来表示而大于0但小于q的整数以y来表示的情况下，奇偶交织器23将奇偶位中第K+qx+y+1个码位交织到第K+Py+x+1个码位的位置作为奇偶交织，该奇偶位是来自LDPC编码部件21的LDPC码的第K+1到第K+M(K+M＝N)位。
根据这种奇偶交织，由于连接到同一校验节点的变量节点(与其对应的奇偶位)以对应于循环结构的列数P的距离(这里，以360位)隔开，因此在突发长度小于360位的情况下，可以防止致使连接到同一校验节点的多个变量节点同时出错的情形。结果，可以改进对突发错误的容限。
要注意的是，奇偶交织之后的LDPC码与奇偶校验矩阵(在下文中也被称作转换奇偶校验矩阵)的LDPC码一致，其中，通过该奇偶交织，第K+qx+y+1个码位被交织到第K+Py+x+1个码位的位置，该奇偶校验矩阵通过将原始奇偶校验矩阵H的第K+qx+y+1列替换为第K+Py+x+1列的列替换而获得。
此外，在转换奇偶校验矩阵的奇偶矩阵中，如在图20中看到的那样，出现了单位是P列(在图20中，360列)的伪循环结构。
这里，伪循环结构表示具有如下部分的结构：该部分除其部分之外具有循环结构。在通过应用列替换而获得的转换奇偶校验矩阵中，在右角部分的360行×360列的部分(下文描述的移位矩阵)缺少一个元素1(其具有值0)，其中该列替换对应于到以DVB-S.2标准规定的LDPC码的奇偶校验矩阵的奇偶交织。因此，转换奇偶校验矩阵不具有(完整的)循环结构，但是具有伪循环结构。
要注意的是，图20的转换奇偶校验矩阵是如下矩阵：除了对应于奇偶交织的列替换之外，还向该矩阵应用了行的替换(行替换)，用于将转换奇偶校验矩阵从下文描述的配置矩阵配置成正交奇偶校验矩阵H。
现在，参照图21至24描述由图8的列扭曲交织器24进行的、作为再排列处理的列扭曲交织。
在图8的发送设备11中，如上所述，LDPC码的码位的两个或更多个作为一个符号被发送，以便改进频率的利用效率。具体地，例如，在码位的2位用于形成一个符号的情况下，例如，QPSK用作调制方法，但是在码位的4位用于形成一个符号的情况下，例如，16QAM用作调制方法。
在码位的两个或更多个以此方式作为一个符号被发送的情况下，如果某一符号出现了擦除等，则该符号的所有码位都变为错误(擦除)。
因此，为了降低连接到同一校验节点的多个变量节点(与其对应的码位)可能同时遭受擦除的概率，以便改进解码性能，有必要避免与一个符号的码位对应的变量节点连接到同一校验节点。
同时，如上所述，在以DVB-S.2标准规定且从LDPC编码部件21输出的LDPC码的奇偶校验矩阵H中，信息矩阵HA具有循环结构，而奇偶矩阵HT具有阶梯结构。另外，如在图20中描述的那样，在作为奇偶交织后的LDPC码的奇偶校验矩阵的转换奇偶校验矩阵中，循环结构(准确地，如上所述的伪循环结构)也出现在奇偶矩阵中。
图21示出了转换奇偶校验矩阵。
具体地，图21的A示出了奇偶校验矩阵H的转换奇偶校验矩阵，奇偶校验矩阵H具有64,800位的码长N和3/4的编码速率(r)。
在图21的A中，在转换奇偶校验矩阵中具有值1的元素的位置以点(·)来表示。
在图21B中，多路分离器25(图8)对图21的A的转换奇偶校验矩阵的LDPC码(即，奇偶交织之后的LDPC码)进行处理。
在图21B中，使用16QAM作为调制方法，在列方向上将奇偶交织之后的LDPC码的码位写在四列中，该四列形成多路分离器25的存储器31。
在行方向上以形成一个符号的4位的单位读出在列方向上写在四列中的码位，该四列形成存储器31。
在本实例中，形成一个符号的4个码位B0、B1、B2和B3有时成为对应于1且包括在图21的A的转换之后的奇偶校验矩阵的一个任意行中的码位，并且在本实例中，对应于码位B0、B1、B2和B3的变量节点连接到同一校验节点。
因此，在一个符号的4个码位B0、B1、B2和B3变成对应于1且包括在一个任意行中的码位的情况下，如果该符号出现了擦除，那么对应于码位B0、B1、B2和B3的变量节点所连接的同一校验节点无法确定正确的消息。结果，解码性能变坏。
同样对于除3/4的编码速率之外的编码速率，类似地，与连接到同一校验节点的多个变量节点对应的多个码位有时成为16QAM的一个符号。
因此，列扭曲交织器24进行列扭曲交织，其中对来自奇偶交织器23的奇偶交织之后的LDPC码的码位进行交织，以使得对应于1且包括在转换奇偶校验矩阵的一个任意行中的多个码位不包括到一个符号中。
图22是示出列扭曲交织的视图。
具体地，图22示出了多路分离器25的存储器31(图16和17)。
如在图16中描述的那样，存储器31具有在列(竖直)方向上存储mb位并且在行(水平)方向上存储N/(mb)位的存储容量，并且包括mb列。然后，列扭曲交织器24将列方向上的LDPC码的码位写入存储器31中，并且控制读出行方向上的码位时的写起始位置，以进行列扭曲交织。
具体地，列扭曲交织器24适当地改变写起始位置，以使得在行方向上读出且用于形成一个符号的多个码位不会变成对应于1且包括在转换奇偶校验矩阵的一个任意行中的码位(再排列LDPC码的码位，以使得对应于1且包括在奇偶校验矩阵的一个任意行中的多个码位不会包括在同一符号中)，其中在写起始位置，针对多列中的每列开始码位的写入。
这里，图22示出了存储器31的配置示例，其中调制方法是16QAM此外如以上参照图16描述的倍数b是1。因此，要成为一个符号的LDPC码的码位的位数m是4位，并且存储器31由四(＝mb)列形成。
列扭曲交织器24(取代图16中所示的多路分离器25)以从上开始的向下方向(列方向)进行将LDPC码的码位写入四列中，该四列形成以左侧列开始向右侧列的存储器31。
然后，当码位的写入到最右列结束时，列扭曲交织器24在以形成存储器31的所有列的第一行开始的行方向上以4位(mb位)的单位读出码位，并且将该码位作为列扭曲交织之后的LDPC码输出到多路分离器25的替换部件32(图16和17)。
然而，如果每列的头(最上)位置的地址以0来表示并且列方向上的位置的地址以升序的整数来表示，那么列扭曲交织器24针对最左列将写起始位置设置为地址是0的位置；针对第二列(从左开始)，将写起始位置设置为地址是2的位置；针对第三列，将写起始位置设置为地址是4的位置；并且针对第四列，将写起始位置设置为地址是7的位置。
要注意的是，对于写起始位置是不同于地址是0的位置的任何其它地址的列，在码位被向下写到最下的位置之后，写位置返回到顶部(地址是0的位置)，并进行向下写到紧挨在写起始位置之前的位置。此后，进行写入下一(右)列中。
通过进行如上所述的这种列扭曲交织，可以防止如下情形：在该情形中，对于如以DVB-S.2标准规定的码长N是64,800的所有编码速率的LDPC码，与连接到同一校验节点的多个变量节点对应的多个码位形成16QAM的一个符号(包括到同一符号中)，结果，可以改进提供擦除的通信路径中的解码性能。
图23图示了对于关于如在DVB-S.2标准中规定的具有64,800的码长N的十一种不同编码速率的LDPC码的每个调制方法，需要用于列扭曲交织的存储器31的列数和写开始位置的地址。
在倍数b是1的情况下并且此外，由于例如采用QPSK作为调制方法，因此一个符号的位数m是2位，根据图23，存储器31具有两列用于在行方向上存储2×1(＝mb)位，并且在列方向上存储64,800/(2×1)位。
然后，用于存储器31的两列的第一列的写开始位置被设置为其地址为0的位置、以及用于第二列的写开始位置被设置为其地址为2的位置。
要注意的是倍数b是1，例如，在采用图16的第一到第三替换方法之一作为多路分离器25(图8)的替换处理的替换方法的情况下或在类似情况下。
在倍数b是2的情况下并且此外，由于例如采用QPSK作为调制方法，因此一个符号的位数m是2位，根据图23，存储器31具有四列用于在行方向上存储2×2位，并且在列方向上存储64,800/(2×2)位。
然后，用于存储器31的四列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为2的位置、用于第三列的写开始位置被设置为其地址为4的位置、以及用于第四列的写开始位置被设置为其地址为7的位置。
要注意的是倍数b为2，例如，在采用图17的第四替换方法作为多路分离器25(图8)的替换处理的替换方法的情况下。
在倍数b是1的情况下并且此外，由于例如采用16QAM作为调制方法，因此一个符号的位数m是4位，根据图23，存储器31具有四列用于在行方向上存储4×1位，并且在列方向上存储64,800/(4×1)位。
然后，用于存储器31的四列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为2的位置、用于第三列的写开始位置被设置为其地址为4的位置、以及用于第四列的写开始位置被设置为其地址为7的位置。
在倍数b是2的情况下并且此外，由于例如采用16QAM作为调制方法，因此一个符号的位数m是4位，根据图23，存储器31具有八列用于在行方向上存储4×2位，并且在列方向上存储64,800/(4×2)位。
然后，用于存储器31的八列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为0的位置、用于第三列的写开始位置被设置为其地址为2的位置、用于第四列的写开始位置被设置为其地址为4的位置、用于第五列的写开始位置被设置为其地址为4的位置、用于第六列的写开始位置被设置为其地址为5的位置、用于第七列的写开始位置被设置为其地址为7的位置、以及用于第八列的写开始位置被设置为其地址为7的位置。
在倍数b是1的情况下并且此外，由于例如采用64QAM作为调制方法，因此一个符号的位数m是6位，根据图23，存储器31具有六列用于在行方向上存储6×1位，并且在列方向上存储64,800/(6×1)位。
然后，用于存储器31的六列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为2的位置、用于第三列的写开始位置被设置为其地址为5的位置、用于第四列的写开始位置被设置为其地址为9的位置、用于第五列的写开始位置被设置为其地址为10的位置、以及用于第六列的写开始位置被设置为其地址为13的位置。
在倍数b是2的情况下并且此外，由于例如采用64QAM作为调制方法，因此一个符号的位数m是6位，根据图23，存储器31具有十二列用于在行方向上存储6×2位，并且在列方向上存储64,800/(6×2)位。
然后，用于存储器31的十二列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为0的位置、用于第三列的写开始位置被设置为其地址为2的位置、用于第四列的写开始位置被设置为其地址为2的位置、用于第五列的写开始位置被设置为其地址为3的位置、用于第六列的写开始位置被设置为其地址为4的位置、用于第七列的写开始位置被设置为其地址为4的位置、用于第八列的写开始位置被设置为其地址为5的位置、用于第九列的写开始位置被设置为其地址为5的位置、用于第十列的写开始位置被设置为其地址为7的位置、用于第十一列的写开始位置被设置为其地址为8的位置、以及用于第十二列的写开始位置被设置为其地址为9的位置。
在倍数b是1的情况下并且此外，由于例如采用256QAM作为调制方法，因此一个符号的位数m是8位，根据图23，存储器31具有八列用于在行方向上存储8×1位，并且在列方向上存储64,800/(8×1)位。
然后，用于存储器31的八列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为0的位置、用于第三列的写开始位置被设置为其地址为2的位置、用于第四列的写开始位置被设置为其地址为4的位置、用于第五列的写开始位置被设置为其地址为4的位置、用于第六列的写开始位置被设置为其地址为5的位置、用于第七列的写开始位置被设置为其地址为7的位置、以及用于第八列的写开始位置被设置为其地址为7的位置。
在倍数b是2的情况下并且此外，由于例如采用256QAM作为调制方法，因此一个符号的位数m是8位，根据图23，存储器31具有十六列用于在行方向上存储8×2位，并且在列方向上存储64,800/(8×2)位。
然后，用于存储器31的十六列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为2的位置、用于第三列的写开始位置被设置为其地址为2的位置、用于第四列的写开始位置被设置为其地址为2的位置、用于第五列的写开始位置被设置为其地址为2的位置、用于第六列的写开始位置被设置为其地址为3的位置、用于第七列的写开始位置被设置为其地址为7的位置、用于第八列的写开始位置被设置为其地址为15的位置、用于第九列的写开始位置被设置为其地址为16的位置、用于第十列的写开始位置被设置为其地址为20的位置、用于第十一列的写开始位置被设置为其地址为22的位置、用于第十二列的写开始位置被设置为其地址为22的位置、用于第十三列的写开始位置被设置为其地址为27的位置、用于第十四列的写开始位置被设置为其地址为27的位置、用于第十五列的写开始位置被设置为其地址为28的位置、以及用于第十六列的写开始位置被设置为其地址为32的位置。
在倍数b是1的情况下并且此外，由于例如采用1024QAM作为调制方法，因此一个符号的位数m是10位，根据图23，存储器31具有十列用于在行方向上存储10×1位，并且在列方向上存储64,800/(10×1)位。
然后，用于存储器31的十列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为3的位置、用于第三列的写开始位置被设置为其地址为6的位置、用于第四列的写开始位置被设置为其地址为8的位置、用于第五列的写开始位置被设置为其地址为11的位置、用于第六列的写开始位置被设置为其地址为13的位置、用于第七列的写开始位置被设置为其地址为15的位置、用于第八列的写开始位置被设置为其地址为17的位置、用于第九列的写开始位置被设置为其地址为18的位置、以及用于第十列的写开始位置被设置为其地址为20的位置。
在倍数b是2的情况下并且此外，由于例如采用1024QAM作为调制方法，因此一个符号的位数m是10位，根据图23，存储器31具有二十列用于在行方向上存储10×2位，并且在列方向上存储64,800/(10×2)位。
然后，用于存储器31的二十列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为1的位置、用于第三列的写开始位置被设置为其地址为3的位置、用于第四列的写开始位置被设置为其地址为4的位置、用于第五列的写开始位置被设置为其地址为5的位置、用于第六列的写开始位置被设置为其地址为6的位置、用于第七列的写开始位置被设置为其地址为6的位置、用于第八列的写开始位置被设置为其地址为9的位置、用于第九列的写开始位置被设置为其地址为13的位置、用于第十列的写开始位置被设置为其地址为14的位置、用于第十一列的写开始位置被设置为其地址为14的位置、用于第十二列的写开始位置被设置为其地址为16的位置、用于第十三列的写开始位置被设置为其地址为21的位置、用于第十四列的写开始位置被设置为其地址为21的位置、用于第十五列的写开始位置被设置为其地址为23的位置、用于第十六列的写开始位置被设置为其地址为25的位置、用于第十七列的写开始位置被设置为其地址为25的位置、用于第十八列的写开始位置被设置为其地址为26的位置、用于第十九列的写开始位置被设置为其地址为28的位置、以及用于第二十列的写开始位置被设置为其地址为30的位置。
在倍数b是1的情况下并且此外，由于例如采用4096QAM作为调制方法，因此一个符号的位数m是12位，根据图23，存储器31具有十二列用于在行方向上存储12×1位，并且在列方向上存储64,800/(12×1)位。
然后，用于存储器31的十二列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为0的位置、用于第三列的写开始位置被设置为其地址为2的位置、用于第四列的写开始位置被设置为其地址为2的位置、用于第五列的写开始位置被设置为其地址为3的位置、用于第六列的写开始位置被设置为其地址为4的位置、用于第七列的写开始位置被设置为其地址为4的位置、用于第八列的写开始位置被设置为其地址为5的位置、用于第九列的写开始位置被设置为其地址为5的位置、用于第十列的写开始位置被设置为其地址为7的位置、用于第十一列的写开始位置被设置为其地址为8的位置、以及用于第十二列的写开始位置被设置为其地址为9的位置。
在倍数b是2的情况下并且此外，由于例如采用4096QAM作为调制方法，因此一个符号的位数m是12位，根据图23，存储器31具有二十四列用于在行方向上存储12×2位，并且在列方向上存储64,800/(12×2)位。
然后，用于存储器31的二十四列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为5的位置、用于第三列的写开始位置被设置为其地址为8的位置、用于第四列的写开始位置被设置为其地址为8的位置、用于第五列的写开始位置被设置为其地址为8的位置、用于第六列的写开始位置被设置为其地址为8的位置、用于第七列的写开始位置被设置为其地址为10的位置、用于第八列的写开始位置被设置为其地址为10的位置、用于第九列的写开始位置被设置为其地址为10的位置、用于第十列的写开始位置被设置为其地址为12的位置、用于第十一列的写开始位置被设置为其地址为13的位置、用于第十二列的写开始位置被设置为其地址为16的位置、用于第十三列的写开始位置被设置为其地址为17的位置、用于第十四列的写开始位置被设置为其地址为19的位置、用于第十五列的写开始位置被设置为其地址为21的位置、用于第十六列的写开始位置被设置为其地址为22的位置、用于第十七列的写开始位置被设置为其地址为23的位置、用于第十八列的写开始位置被设置为其地址为26的位置、用于第十九列的写开始位置被设置为其地址为37的位置、用于第二十列的写开始位置被设置为其地址为39的位置、用于第二十一列的写开始位置被设置为其地址为40的位置、用于第二十二列的写开始位置被设置为其地址为41的位置、用于第二十三列的写开始位置被设置为其地址为41的位置、以及用于第二十四列的写开始位置被设置为其地址为41的位置。
图24表示了对于关于如在DVB-S.2标准中规定的具有16,200的码长N的10种不同编码速率的LDPC码的每个调制方法，需要用于列扭曲交织的存储器31的列数和写开始位置的地址。
在倍数b是1的情况下并且此外，由于例如采用QPSK作为调制方法，因此一个符号的位数m是2位，根据图24，存储器31具有两列用于在行方向上存储2×1位，并且在列方向上存储16,200/(2×1)位。
然后，用于存储器31的两列的第一列的写开始位置被设置为其地址为0的位置、以及用于第二列的写开始位置被设置为其地址为0的位置。
在倍数b是2的情况下并且此外，由于例如采用QPSK作为调制方法，因此一个符号的位数m是2位，根据图24，存储器31具有四列用于在行方向上存储2×2位，并且在列方向上存储16,200/(2×2)位。
然后，用于存储器31的四列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为2的位置、用于第三列的写开始位置被设置为其地址为3的位置、以及用于第四列的写开始位置被设置为其地址为3的位置。
在倍数b是1的情况下并且此外，由于例如采用16QAM作为调制方法，因此一个符号的位数m是4位，根据图24，存储器31具有四列用于在行方向上存储4×1位，并且在列方向上存储16,200/(4×1)位。
然后，用于存储器31的四列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为2的位置、用于第三列的写开始位置被设置为其地址为3的位置、以及用于第四列的写开始位置被设置为其地址为3的位置。
在倍数b是2的情况下并且此外，由于例如采用16QAM作为调制方法，因此一个符号的位数m是4位，根据图24，存储器31具有八列用于在行方向上存储4×2位，并且在列方向上存储16,200/(4×2)位。
然后，用于存储器31的八列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为0的位置、用于第三列的写开始位置被设置为其地址为0的位置、用于第四列的写开始位置被设置为其地址为1的位置、用于第五列的写开始位置被设置为其地址为7的位置、用于第六列的写开始位置被设置为其地址为20的位置、用于第七列的写开始位置被设置为其地址为20的位置、以及用于第八列的写开始位置被设置为其地址为21的位置。
在倍数b是1的情况下并且此外，由于例如采用64QAM作为调制方法，因此一个符号的位数m是6位，根据图24，存储器31具有六列用于在行方向上存储6×1位，并且在列方向上存储16,200/(6×1)位。
然后，用于存储器31的六列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为0的位置、用于第三列的写开始位置被设置为其地址为2的位置、用于第四列的写开始位置被设置为其地址为3的位置、用于第五列的写开始位置被设置为其地址为7的位置、以及用于第六列的写开始位置被设置为其地址为7的位置。
在倍数b是2的情况下并且此外，由于例如采用64QAM作为调制方法，因此一个符号的位数m是6位，根据图24，存储器31具有十二列用于在行方向上存储6×2位，并且在列方向上存储16,200/(6×2)位。
然后，用于存储器31的十二列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为0的位置、用于第三列的写开始位置被设置为其地址为0的位置、用于第四列的写开始位置被设置为其地址为2的位置、用于第五列的写开始位置被设置为其地址为2的位置、用于第六列的写开始位置被设置为其地址为2的位置、用于第七列的写开始位置被设置为其地址为3的位置、用于第八列的写开始位置被设置为其地址为3的位置、用于第九列的写开始位置被设置为其地址为3的位置、用于第十列的写开始位置被设置为其地址为6的位置、用于第十一列的写开始位置被设置为其地址为7的位置、以及用于第十二列的写开始位置被设置为其地址为7的位置。
在倍数b是1的情况下并且此外，由于例如采用256QAM作为调制方法，因此一个符号的位数m是8位，根据图24，存储器31具有八列用于在行方向上存储8×1位，并且在列方向上存储16,200/(8×1)位。
然后，用于存储器31的八列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为0的位置、用于第三列的写开始位置被设置为其地址为0的位置、用于第四列的写开始位置被设置为其地址为1的位置、用于第五列的写开始位置被设置为其地址为7的位置、用于第六列的写开始位置被设置为其地址为20的位置、用于第七列的写开始位置被设置为其地址为20的位置、以及用于第八列的写开始位置被设置为其地址为21的位置。
在倍数b是1的情况下并且此外，由于例如采用1024QAM作为调制方法，因此一个符号的位数m是10位，根据图24，存储器31具有十列用于在行方向上存储10×1位，并且在列方向上存储16,200/(10×1)位。
然后，用于存储器31的十列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为1的位置、用于第三列的写开始位置被设置为其地址为2的位置、用于第四列的写开始位置被设置为其地址为2的位置、用于第五列的写开始位置被设置为其地址为3的位置、用于第六列的写开始位置被设置为其地址为3的位置、用于第七列的写开始位置被设置为其地址为4的位置、用于第八列的写开始位置被设置为其地址为4的位置、用于第九列的写开始位置被设置为其地址为5的位置、以及用于第十列的写开始位置被设置为其地址为7的位置。
在倍数b是2的情况下并且此外，由于例如采用1024QAM作为调制方法，因此一个符号的位数m是10位，根据图24，存储器31具有二十列用于在行方向上存储10×2位，并且在列方向上存储16,200/(10×2)位。
然后，用于存储器31的二十列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为0的位置、用于第三列的写开始位置被设置为其地址为0的位置、用于第四列的写开始位置被设置为其地址为2的位置、用于第五列的写开始位置被设置为其地址为2的位置、用于第六列的写开始位置被设置为其地址为2的位置、用于第七列的写开始位置被设置为其地址为2的位置、用于第八列的写开始位置被设置为其地址为2的位置、用于第九列的写开始位置被设置为其地址为5的位置、用于第十列的写开始位置被设置为其地址为5的位置、用于第十一列的写开始位置被设置为其地址为5的位置、用于第十二列的写开始位置被设置为其地址为5的位置、用于第十三列的写开始位置被设置为其地址为5的位置、用于第十四列的写开始位置被设置为其地址为7的位置、用于第十五列的写开始位置被设置为其地址为7的位置、用于第十六列的写开始位置被设置为其地址为7的位置、用于第十七列的写开始位置被设置为其地址为7的位置、用于第十八列的写开始位置被设置为其地址为8的位置、用于第十九列的写开始位置被设置为其地址为8的位置、以及用于第二十列的写开始位置被设置为其地址为10的位置。
在倍数b是1的情况下并且此外，由于例如采用4096QAM作为调制方法，因此一个符号的位数m是12位，根据图24，存储器31具有十二列用于在行方向上存储12×1位，并且在列方向上存储16,200/(12×1)位。
然后，用于存储器31的十二列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为0的位置、用于第三列的写开始位置被设置为其地址为0的位置、用于第四列的写开始位置被设置为其地址为2的位置、用于第五列的写开始位置被设置为其地址为2的位置、用于第六列的写开始位置被设置为其地址为2的位置、用于第七列的写开始位置被设置为其地址为3的位置、用于第八列的写开始位置被设置为其地址为3的位置、用于第九列的写开始位置被设置为其地址为3的位置、用于第十列的写开始位置被设置为其地址为6的位置、用于第十一列的写开始位置被设置为其地址为7的位置、以及用于第十二列的写开始位置被设置为其地址为7的位置。
在倍数b是2的情况下并且此外，由于例如采用4096QAM作为调制方法，因此一个符号的位数m是12位，根据图24，存储器31具有二十四列用于在行方向上存储12×2位，并且在列方向上存储16,200/(12×2)位。
然后，用于存储器31的二十四列的第一列的写开始位置被设置为其地址为0的位置、用于第二列的写开始位置被设置为其地址为0的位置、用于第三列的写开始位置被设置为其地址为0的位置、用于第四列的写开始位置被设置为其地址为0的位置、用于第五列的写开始位置被设置为其地址为0的位置、用于第六列的写开始位置被设置为其地址为0的位置、用于第七列的写开始位置被设置为其地址为0的位置、用于第八列的写开始位置被设置为其地址为1的位置、用于第九列的写开始位置被设置为其地址为1的位置、用于第十列的写开始位置被设置为其地址为1的位置、用于第十一列的写开始位置被设置为其地址为2的位置、用于第十二列的写开始位置被设置为其地址为2的位置、用于第十三列的写开始位置被设置为其地址为2的位置、用于第十四列的写开始位置被设置为其地址为3的位置、用于第十五列的写开始位置被设置为其地址为7的位置、用于第十六列的写开始位置被设置为其地址为9的位置、用于第十七列的写开始位置被设置为其地址为9的位置、用于第十八列的写开始位置被设置为其地址为9的位置、用于第十九列的写开始位置被设置为其地址为10的位置、用于第二十列的写开始位置被设置为其地址为10的位置、用于第二十一列的写开始位置被设置为其地址为10的位置、用于第二十二列的写开始位置被设置为其地址为10的位置、用于第二十三列的写开始位置被设置为其地址为10的位置、以及用于第二十四列的写开始位置被设置为其地址为11的位置。
现在，参考图25的流程图描述由图8的发送设备11执行的发送处理。
在步骤S101，LDPC编码部件21等待被提供到其的对象数据、将对象数据编码成LDPC码、并且将LDPC码提供到位交织器22。此后，处理前进到步骤S102。
在步骤S102，交织器22对来自LDPC编码部件21的LDPC码执行位交织，并且将交织后的LDPC码被符号化的符号提供到映射部件26。此后，处理前进到步骤S103。
具体地说，在步骤S102，位交织器22中的奇偶交织器23对来自LDPC编码部件21的LDPC码执行奇偶交织，并且将奇偶交织后的LDPC码提供到列扭曲交织器24。
列扭曲交织器24对来自奇偶交织器23的LDPC码执行列扭曲交织器、并且将列扭曲交织的结果提供到多路分离器25。
多路分离器25执行如下替换处理：替换由列扭曲交织器24进行列扭曲交织后的LDPC码的码位，并且将替换后的码位转化成符号的符号位(表示符号的位)。
这里，多路分离器25的替换处理可以根据在上文中参考图16和17描述的第一到第四替换方法来执行，并且此外可以根据分配规则来执行。分配规则是用于将LDPC码的码位分配给表示符号的符号位的规则，并且在下文中描述分配规则的细节。
将通过多路分离器25的替换处理获得的符号从多路分离器25提供到映射部件26。
在步骤S103，映射部件26将来自多路分离器25的符号映射到由正交调制部件27执行的正交调制的调制方法定义的信号点，并且将映射后的符号提供到正交调制部件27。然后，处理前进到步骤S104。
在步骤S104，正交调制部件27根据来自映射部件26的信号点来执行载波的正交调制。然后，处理前进到步骤S105，在此步骤，传送作为正交调制结果获得的调制信号，此后处理结束。
要注意的是，以流水线方式重复执行图25的传送处理。
通过如上所述执行奇偶交织和列扭曲交织，可以提高在将LDPC码的多个码位作为一个符号传送情况下的对擦除或突发错误的容限。
这里，为了描述方便，虽然相互分离地配置其是用于执行奇偶交织的块的奇偶交织器23和其是用于执行列扭曲交织的列扭曲交织器24，但是可相互集成地配置奇偶交织器23和列扭曲交织器24。
具体地说，奇偶交织和列扭曲交织可以通过将码位写到存储器以及从存储器读出码位来执行，并且可以由如下矩阵表示：该矩阵用于将将执行写码位的地址(写地址)转化成将执行读出码位的地址(读出地址)。
因此，如果预先确定通过表示奇偶交织的矩阵与表示列扭曲交织的矩阵相乘来获得的矩阵，那么如果矩阵用于转换码位，那么可以获得当执行奇偶交织、然后列扭曲交织奇偶交织后的LDPC码时的结果。
此外，除了奇偶交织器23和列扭曲交织器24之外，还可集成地配置多路分离器25。
具体地说，多路分离器25执行的替换处理也可以由用于将存储LDPC码的存储器31的写地址转换成读地址的矩阵表示。
因此，如果预先确定通过表示奇偶交织的矩阵、另一表示列扭曲交织的矩阵与又一表示替换处理的矩阵相乘来获得的矩阵，那么可以通过确定的矩阵共同执行奇偶交织、列扭曲交织以及替换处理。
要注意的是，有可能执行奇偶交织和列扭曲交织中的仅一个或者均不执行奇偶交织和列扭曲交织。
现在，参考图26到28描述用于测量错误率(误码率)的、关于图8的发送设备而执行的仿真。
采用具有其D/U为0dB的抖动的通信路径来执行仿真。
图26示出了在仿真中采用的通信路径的模型。
具体地说，图26的A示出了在仿真中采用的抖动的模型。
同时，图26的B示出了具有由图26的A的模型表示的抖动的通信路径的模型。
要注意的是，在图26的B中，H表示图26的A的抖动的模型。此外，在图26的B中，N表示ICI(载波间干扰)，并且在仿真中，通过AWGN来近似功率的期望值E[N2]。
图27和28图示了由仿真获得的错误率与抖动的多普勒频率fd之间的关系。
要注意的是，图27图示了在调制方法是16QAM以及编码速率(r)是(3/4)并且此外替换方法是第一替换方法的情况下，错误率与抖动的多普勒频率fd之间的关系。同时，图28图示了在调制方法是64QAM以及编码速率(r)是(5/6)并且此外替换方法是第一替换方法的情况下，错误率与抖动的多普勒频率fd之间的关系。
此外，在图27和28中，粗线曲线表示在执行了所有奇偶校验、列扭曲交织以及替换处理的情况下，错误率与多普勒频率fd之间的关系，并且细线曲线表示在仅执行了奇偶交织、列扭曲交织以及替换处理当中的替换处理的情况下，错误率与多普勒频率fd之间的关系。
在图27和28中，可以辨别出在执行了所有奇偶交织、列扭曲交织以及替换处理的情况下而不是在仅执行了替换处理的情况下，提高(降低)了错误率。
现在，进一步描述图8的LDPC编码部件21。
如参考图11所述，在DVB-S.2标准中，规定了64,800位和16,200位的两种不同码长N的LDPC编码。
并且，对于码长N为64,800位的LDPC码，规定了11个编码速率1/4，1/3，2/5，1/2，3/5，2/3，3/4，4/5，5/6，8/9以及9/10，以及对于码长N为16,200位的LDPC码，规定了10个编码速率1/4，1/3，2/5，1/2，3/5，2/3，3/4，4/5，5/6以及8/9(图11的B)。
LDPC编码部件21根据针对每个码长N和针对每个编码速率准备的奇偶校验矩阵H来执行到其码长N为64,800位或16,200位的不同编码速率的LDPC码的编码(纠错编码)。
图29示出了图8的LDPC编码部件21的配置的示例。
LDPC编码部件21包括编码处理块601和存储块602。
编码处理块601包括编码速率设置部分611、初始值表读出部分612、奇偶校验矩阵产生部分613、信息位读出部分614、编码奇偶数学运算部分615、以及控制部分616，并且执行被提供到LDPC编码部件21的对象数据的LDPC编码，并且将作为LDPC编码结果获得的LDPC码提供到位交织器22(图8)。
特别地，编码速率设置部分611例如响应于操作员的操作而设置LDPC码的码长N和编码速率。
初始值表读出部分612从存储块602读出在下文中描述的奇偶校验矩阵初始值表，其与由编码速率设置部分611设置的码长N和编码速率对应。
奇偶校验矩阵产生部分613基于由初始值表读出部分612读出的奇偶校验矩阵初始值表，在列方向上以360列(循环结构的单位列数P)的周期放置对应于信息长度K(＝码长N-奇偶长度M)的信息矩阵HA的值1的元素以产生奇偶校验矩阵H，并且将奇偶校验矩阵H存储到存储块602中，其中信息长度K对应于由编码速率设置部分611设置的码长N和编码速率。
信息位读出部分614从被提供到LDPC编码部件21的对象数据读出(提取)信息长度K的信息位。
编码奇偶数学运算部分615从存储块602读出由奇偶校验矩阵产生部分613产生的奇偶校验矩阵H，并且根据预定表达式来计算对应于由信息位读出部分614读出的信息位的奇偶位，以产生码字(LDPC码)。
控制部分616控制构成编码处理块601的块。
在存储块602中，存储了多个奇偶校验矩阵初始值表等，其分别对应于图11中图示的关于64,800位和16,200位的两个码长N的各个编码速率的多个编码速率。此外，存储块602临时存储需要用于编码处理块601的处理的数据。
图30是图示由图29的接收设备12执行的接收处理的流程图。
在步骤S201，编码速率设置部分611确定(设置)用于执行LDPC编码的码长N和编码速率r。
在步骤S202，初始值表读出部分612从存储块602读出对应于由编码速率设置部分611确定的码长N和编码速率r的预定奇偶校验矩阵初始值表。
在步骤S203，奇偶校验矩阵产生部分613使用由初始值表读出部分612从存储块602读出的奇偶校验矩阵初始值表，来确定(产生)用于具有由编码速率设置部分611确定的码长N和编码速率r的LDPC码的奇偶校验矩阵H，并且将奇偶校验矩阵H提供到存储块602以便被存储。
在步骤S204，信息位读出部分614从被提供到LDPC编码部件21的对象数据当中读出对应于由编码速率设置部分611确定的码长N和编码速率r的信息长度K(＝N×r)的信息位，并且从存储块602读出由奇偶校验矩阵产生部分613确定的奇偶校验矩阵H，并且将信息位和奇偶校验矩阵H提供到编码奇偶数学运算部分615。
在步骤S205，编码奇偶数学运算部分615对满足表达式(8)的码字c的奇偶位连续地进行数学运算。
HcT＝0          …(8)
在表达式(8)中，c表示作为码字(LDPC码)的行矢量，并且cT表示行矢量c的逆。
这里，如上所述，根据在行矢量c作为LDPC码(一个码字)的情况下，对应于信息位的部分由行矢量A表示并且对应于奇偶位的部分由行矢量T表示，行矢量c可以由根据作为信息位的行矢量A和作为奇偶位的行矢量T的表达式c＝[A|T]表示。
奇偶校验矩阵H和作为LDPC码的行矢量c＝[A|T]需要满足表达式HcT＝0，并且在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT具有图10中示出的阶梯结构的情况下，可以通过按照从表达式HcT＝0中的列矢量HcT的第一行中的元素开始的顺序将每行的元素设置为零来继续确定作为奇偶位的行矢量T，其配置满足表达式HcT＝0的行矢量c＝[A|T]。
如果编码奇偶数学运算部分615确定用于信息位A的奇偶位T，那么它输出由信息位A和奇偶位T表示的码字c＝[A|T]作为信息位A的LDPC编码结果。
要注意的是，码字c具有64,800位或16,200位。
此后，在步骤S206，控制部分616判定是否应该结束LDPC编码。如果它在步骤S206判定不应该结束LDPC编码，也就是说，例如，如果还有要被LDPC编码的对象数据，那么处理返回到步骤S201，并且此后，重复在步骤S201到S206的处理。
另一方面，如果在步骤S206判定应该结束LDPC编码，也就是说，例如，如果没有要被LDPC编码的对象数据，那么LDPC编码部件21结束处理。
如上所述，准备对应于码长N和编码速率r的奇偶校验矩阵初始值表，并且LDPC编码部件21使用根据对应于预定码长N和预定编码速率r的奇偶校验矩阵初始值表产生的奇偶校验矩阵H，来执行预定码长N和预定编码速率r的LDPC编码。
每个奇偶校验矩阵初始值表是如下的表：该表表示针对每360列(周期结构的单位列数P)的对应于信息长度K的信息矩阵HA的值1的元素的位置，其中信息长度K对应于奇偶校验矩阵H的LDPC码(由奇偶校验矩阵H定义的LDPC码)的码长N和编码速率r，并且对于针对每个码长N和每个编码速率r的奇偶校验矩阵H预先产生每个奇偶校验矩阵初始值表。
图31到58图示了在DVB-S.2标准中规定的一些奇偶校验矩阵初始值表。
具体地说，图31示出了奇偶校验矩阵初始值表，其针对在DVB-S.2标准中规定的奇偶校验矩阵H并且具有16,200位的码长N和2/3的编码速率r。
图32到34示出了奇偶校验矩阵初始值表，其针对在DVB-S.2标准中规定的奇偶校验矩阵H并且具有64,800位的码长N和2/3的编码速率r。
要注意的是，图33是接续图32的视图，并且图34是接续图33的视图。
图35示出了奇偶校验矩阵初始值表，其针对在DVB-S.2标准中规定的奇偶校验矩阵H并且具有16,200位的码长N和3/4的编码速率r。
图36到39示出了奇偶校验矩阵初始值表，其针对在DVB-S.2标准中规定的奇偶校验矩阵H并且具有64,800位的码长N和3/4的编码速率r。
要注意的是，图37是接续图36的视图，并且图38是接续图37的视图。此外，图39是接续图38的视图。
图40示出了奇偶校验矩阵初始值表，其针对在DVB-S.2标准中规定的奇偶校验矩阵H并且具有16,200位的码长N和4/5的编码速率r。
图41到44示出了奇偶校验矩阵初始值表，其针对在DVB-S.2标准中规定的奇偶校验矩阵H并且具有64,800位的码长N和4/5的编码速率r。
要注意的是，图42是接续图41的视图，并且图43是接续图42的视图。此外，图44是接续图43的视图。
图45示出了奇偶校验矩阵初始值表，其针对在DVB-S.2标准中规定的奇偶校验矩阵H并且具有16,200位的码长N和5/6的编码速率r。
图46到49示出了奇偶校验矩阵初始值表，其针对在DVB-S.2标准中规定的奇偶校验矩阵H并且具有64,800位的码长N和5/6的编码速率r。
要注意的是，图47是接续图46的视图，并且图48是接续图47的视图。此外，图49是接续图48的视图。
图50示出了奇偶校验矩阵初始值表，其针对在DVB-S.2标准中规定的奇偶校验矩阵H并且具有16,200位的码长N和8/9的编码速率r。
图51到54示出了奇偶校验矩阵初始值表，其针对在DVB-S.2标准中规定的奇偶校验矩阵H并且具有64,800位的码长N和8/9的编码速率r。
要注意的是，图52是接续图51的视图，并且图53是接续图52的视图。此外，图54是接续图53的视图。
图55到58示出了奇偶校验矩阵初始值表，其针对在DVB-S.2标准中规定的奇偶校验矩阵H并且具有64,800位的码长N和9/10的编码速率r。
要注意的是，图56是接续图55的视图，并且图57是接续图56的视图。此外，图58是接续图57的视图。
奇偶校验矩阵产生部分613(图29)使用奇偶校验矩阵初始值表来以下面方式确定奇偶校验矩阵H。
具体地说，图59图示了用于根据奇偶校验矩阵初始值表来确定奇偶校验矩阵H的方法。
要注意的是，图59的奇偶校验矩阵初始值表表示针对在DVB-S.2标准中规定的奇偶校验矩阵H、并且具有图31中示出的16,200位的码长N和2/3的编码速率r的奇偶校验矩阵初始值表。
如上所述，奇偶校验矩阵初始值表是如下的表：该表表示针对每360列(针对循环结构的每个单位列数P)的对应于信息长度K的信息矩阵HA的值1的元素的位置，其中信息长度K对应于LDPC码的码长N和编码速率r，并且在奇偶校验矩阵初始值表的第一行中，奇偶校验矩阵H的第1+360×(i-1)列中的值1的元素的行号的数目(在奇偶校验矩阵H的第一行的行号是0的情况下的行号)等于第1+360×(i-1)列具有的列权重的数目。
这里，由于如图19所示确定与奇偶长度M对应的奇偶校验矩阵H的奇偶矩阵HT(图9)，因此根据奇偶校验矩阵初始值表，确定对应于信息长度K的奇偶校验矩阵H的信息矩阵HA(图9)。
取决于信息长度K，奇偶校验矩阵初始值表的行号k+1不同。
信息长度K和奇偶校验矩阵初始值表的行号k+1满足由表达式(9)给定的关系。
K＝(k+1)×360    …(9)
这里，表达式(9)中的360是参考图20描述的循环结构的单位列数P。
在图59的奇偶校验矩阵初始值表中，在第一到第三行列出了13个数值，并且在第四到第k+1(图59中的第30)行列出了三个数值。
因此，根据图59的奇偶校验矩阵初始值表确定的奇偶校验矩阵H中的列权重的数目在第一到第1+360×(3-1)-1行是13，但是在第1+360×(3-1)-1到第K行是3。
图59的奇偶校验矩阵初始值表的第一行包括0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622，并且这表示在奇偶校验矩阵H的第一列中，在0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622的行号的行中的元素具有值1(并且此外其他元素具有值0)。
同时，图59的奇偶校验矩阵初始值表的第二行包括1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108，并且这表示在奇偶校验矩阵H的第361(＝1+360×(2-1))列中，1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108的行号的行中的元素具有值1。
如以上所给定，奇偶校验矩阵初始值表表示对于每360列，奇偶校验矩阵H的信息矩阵HA的值1的元素的位置。
除第1+360×(i-1)列之外的奇偶校验矩阵H的每列，也就是说，从第2+360×(i-1)到第360×i列的每列包括通过根据奇偶长度M在向下方向上(在列的向下方向上)周期地循环移位取决于奇偶校验矩阵初始值表的第1+360×(i-1)列的值1的元素来获得的值1的元素。
具体地说，例如，第2+360×(i-1)列是通过将第1+360×(i-1)列在向下方向上循环移位M/360(＝q)来获得的列，并且接下来的第3+360×(i-1)列是通过将第1+360×(i-1)列在向下方向上循环移位2×M/360(＝2×q)且然后将循环移位后的列(第2+360×(i-1)列)在向下方向上循环移位M/360(＝q)来获得的列。
现在，如果假设奇偶校验矩阵初始值表的第i行(自上方的第i行)中的第j列(自左边的第j列)中的数值由bi，j表示，并且奇偶校验矩阵H的第w列中的值1的第j个元素的行号由Hw-j表示，那么根据表达式(10)可以确定第w列中的值1的元素的行号Hw-j，其中所述第w列是除奇偶校验矩阵H的第1+360×(i-1)列之外的列。
Hw-j＝mod{hi，j+mod((w-1)，P)×q，M}   …(10)
这里，mod(x，y)表示当x除以y时的余数。
同时，P是上文中描述的循环结构的单位列数，并且如上所述，例如在DVB-S.2标准中，它是360。此外，q是通过将奇偶长度M除以循环结构的单位列数P(＝360)获得的值M/360。
奇偶校验矩阵产生部分613(图29)根据奇偶校验矩阵初始值表来指定奇偶校验矩阵H的第1+360×(i-1)列中值1的元素的行号。
此外，奇偶校验矩阵产生部分613(图29)根据表达式(10)确定第w列中的值1的元素的行号Hw-j，其中所述第w列是除奇偶校验矩阵H的第1+360×(i-1)列之外的列，并且产生奇偶校验矩阵H：在其中由前述获得的行号的元素具有值1。
顺便提及，预期作为用于下一代CATV数字广播的标准的DVB-C.2采用诸如例如2/3到9/10的高编码速率和诸如1024QAM或4096QAM的具有许多信号点的调制方法。
在具有高编码速率或许多信号点的调制方法中，通常由于通信路径13(图7)对错误的容限很低，因此期望采取用于提高对错误的容限的对策。
作为用于提高对错误的容限的对策，例如，可利用由多路分离器25(图8)执行的替换处理。
在替换处理中，例如，可利用上文中描述的第一到第四替换方法作为用于替换LDPC码的码位的替换方法。然而，需要提出如下的方法：其与包括第一到第四替换方法的已提出的方法相比，具有进一步提高的对错误的容限。
因此，多路分离器25(图8)被配置成使得它可以根据如在上文中参考图25所述的分配规则来执行替换处理。
在下面，在描述根据分配规则的替换处理之前，描述了通过已提出的替换方法(在下文中称为现有方法)的替换处理。
参考图60和61描述了如下替换处理：其中，假设多路分离器25根据现有方法来执行替换处理。
图60示出了现有方法的替换处理的示例，其中LDPC码是具有64,800位的码长N和3/5的编码速率的LDPC码。
具体地说，图60的A图示了现有方法的替换方法的示例，其中LDPC码是具有64,800位的码长N和3/5的编码速率的LDPC码，并且此外调制方法是16QAM且倍数b是2。
在调制方法是16QAM的情况下，码位当中的4(＝m)位作为一个符号被映射到16QAM规定的16个信号点中的某些信号点。
此外，在码长N是64,800位并且倍数b是2的情况下，多路分离器25的存储器31(图16和17)具有八列用于在行方向上存储4×2(＝mb)位，并且在列方向上存储64,800/(4×2)位。
在多路分离器25中，当LDPC码的码位在存储器31的列方向上被写入并且64,800个码位(一个码字)的写入结束时，在行方向上以4×2(＝mb)位的单位读出写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的4×2(＝mb)个码位b0、b1、b2、b3、b4、b5、b6以及b7，以使得4×2(＝mb)个码位b0至b7被分配给连续两个(＝b)符号的4×2(＝mb)个符号位y0、y1、y2、y3、y4、y5、y6以及y7。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y7，将码位b1分配给符号位y1，将码位b2分配给符号位y4，将码位b3分配给符号位y2，将码位b4分配给符号位y5，将码位b5分配给符号位y3，将码位b6分配给符号位y6，以及将码位b7分配给符号位y0。
具体地，图60的B示出了现有方法的替换方法的示例，其中LDPC码是具有64,800位的码长N和3/5的编码速率的LDPC码，此外调制方法是64QAM且倍数b是2。
在调制方法是64QAM的情况下，码位当中的6(＝m)位作为一个符号被映射到64QAM规定的64个信号点中的某些信号点。
此外，在码长N是64,800位并且倍数b是2的情况下，多路分离器25的存储器31(图16和17)具有12列用于在行方向上存储6×2(＝mb)位，并且在列方向上存储64,800/(6×2)位。
在多路分离器25中，当LDPC码的码位在存储器31的列方向上被写入并且64,800个码位(一个码字)的写入结束时，在行方向上以6×2(＝mb)位的单位读出写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的6×2(＝mb)个码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11，以使得6×2个(＝mb)码位b0至b11分配给连续两个(＝b)符号的6×2(＝mb)个符号位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10和y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y11，将码位b1分配给符号位y7，将码位b2分配给符号位y3，将码位b3分配给符号位y10，将码位b4分配给符号位y6，将码位b5分配给符号位y2，将码位b6分配给符号位y9，将码位b7分配给符号位y5，将码位b8分配给符号位y1，将码位b9分配给符号位y8，将码位b10分配给符号位y4，以及将码位b11分配给符号位y0。
具体地，图60的C示出了现有方法的替换方法的示例，其中LDPC码是具有64,800位的码长N和3/5的编码速率的LDPC码，此外调制方法是256QAM且倍数b是2。
在调制方法是256QAM的情况下，码位当中的8(＝m)位作为一个符号被映射到256QAM规定的256个信号点中的某些信号点。
此外，在码长N是64,800位并且倍数b是2的情况下，多路分离器25的存储器31(图16和17)具有16列用于在行方向上存储8×2(＝mb)位，并且在列方向上存储64,800/(8×2)位。
在多路分离器25中，当LDPC码的码位在存储器31的列方向上被写入并且64,800个码位(一个码字)的写入结束时，在行方向上以8×2(＝mb)位的单位读出写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的8×2(＝mb)个码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14和b15，以使得8×2(＝mb)个码位b0至b15分配给连续两个(＝b)符号的8×2(＝mb)个符号位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10、y11、y12、y13、y14和y15。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y15，将码位b1分配给符号位y1，将码位b2分配给符号位y13，将码位b3分配给符号位y3，将码位b4分配给符号位y8，将码位b5分配给符号位y11，将码位b6分配给符号位y9，将码位b7分配给符号位y5，将码位b8分配给符号位y10，将码位b9分配给符号位y6，将码位b10分配给符号位y4，将码位b11分配给符号位y7，将码位b12分配给符号位y12，将码位b13分配给符号位y2，将码位b14分配给符号位y14，以及将码位b15分配给符号位y0。
图61示出了现有方法的替换处理的示例，其中LDPC码是具有16,200位的码长N和3/5的编码速率的LDPC码。
具体地，图61的A示出了现有方法的替换方法的示例，其中LDPC码是具有16,200位的码长N和3/5的编码速率的LDPC码，此外调制方法是16QAM且倍数b是2。
在调制方法是16QAM的情况下，码位当中的4(＝m)位作为一个符号被映射到16QAM规定的16个信号点中的某些信号点。
此外，在码长N是16,200位并且倍数b是2的情况下，多路分离器25的存储器31(图16和17)具有8列用于在行方向上存储4×2(＝mb)位，并且在列方向上存储16,200/(4×2)位。
在多路分离器25中，当LDPC码的码位在存储器31的列方向上被写入并且16,200个码位(一个码字)的写入结束时，在行方向上以4×2(＝mb)位的单位读出写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的4×2(＝mb)个码位b0、b1、b2、b3、b4、b5、b6和b7，以使得4×2(＝mb)个码位b0至b7分配给连续两个(＝b)符号的4×2(＝mb)个符号位y0、y1、y2、y3、y4、y5、y6和y7。
具体地，如在上述图60的A的情况下那样，替换部件32进行替换，以便将码位b0至b7分配给符号位y0至y7。
具体地，图61的B示出了现有方法的替换方法的示例，其中LDPC码是具有16,200位的码长N和3/5的编码速率的LDPC码，此外调制方法是64QAM且倍数b是2。
在调制方法是64QAM的情况下，码位当中的6(＝m)位作为一个符号被映射到64QAM规定的64个信号点中的某些信号点。
此外，在码长N是16,200位并且倍数b是2的情况下，多路分离器25的存储器31(图16和17)具有12列用于在行方向上存储6×2(＝mb)位，并且在列方向上存储16,200/(6×2)位。
在多路分离器25中，当LDPC码的码位在存储器31的列方向上被写入并且16,200个码位(一个码字)的写入结束时，在行方向上以6×2(＝mb)位的单位读出写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的6×2(＝mb)个码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11，以使得6×2(＝mb)个码位b0至b11分配给连续两个(＝b)符号的6×2(＝mb)个符号位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10和y11。
具体地，如在上述图60的B的情况下那样，替换部件32进行替换，以便将码位b0至b11分配给符号位y0至y11。
具体地，图61的C示出了现有方法的替换方法的示例，其中LDPC码是具有16,200位的码长N和3/5的编码速率的LDPC码，此外调制方法是256QAM且倍数b是1。
在调制方法是256QAM的情况下，码位当中的8(＝m)位作为一个符号被映射到256QAM规定的256个信号点中的某些信号点。
此外，在码长N是16,200位并且倍数b是1的情况下，多路分离器25的存储器31(图16和17)具有8列用于在行方向上存储8×1(＝mb)位，并且在列方向上存储16,200/(8×1)位。
在多路分离器25中，当LDPC码的码位在存储器31的列方向上被写入并且16,200个码位(一个码字)的写入结束时，在行方向上以8×1(＝mb)位的单位读出写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的8×1(＝mb)个码位b0、b1、b2、b3、b4、b5、b6和b7，以使得8×1(＝mb)个码位b0至b7分配给连续一个(＝b)符号的8×1(＝mb)个符号位y0、y1、y2、y3、y4、y5、y6和y7。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y7，将码位b1分配给符号位y3，将码位b2分配给符号位y1，将码位b3分配给符号位y5，将码位b4分配给符号位y2，将码位b5分配给符号位y6，将码位b6分配给符号位y4，以及将码位b7分配给符号位y0。
现在，描述根据分配规则的替换处理(在下文中也被称作根据新替换方法的替换处理)。
图62至64是示出新替换方法的视图。
在新替换方法中，多路分离器25的替换部件32根据预先确定的分配规则，进行mb个码位的替换。
分配规则是用于将LDPC码的码位分配给符号位的规则。在分配规则中，规定了组集合以及该组集合的码位组和符号位组的码位和符号位的位数(在下文中也被称作组位数)，其中该组集合是码位的码位组和该码位组的码位所分配的符号位的符号位组的组合。
这里，如上所述，码位在错误概率方面不同，此外符号位在错误概率方面也不同。码位组是根据错误概率而将码位分成的组，并且符号位组是根据错误概率而将符号位分成的组。
图62示出了码位组和符号位组，其中LDPC码是具有16,200位的码长N和2/3的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在本实例中，如在图62的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的10×1(＝mb)个码位分成四个码位组Gb1、Gb2、Gb3和Gb4。
这里，码位组Gbi是如下组：其中当码位组Gbi的下标i具有较低的值时，属于码位组Gbi的码位具有较好(较低)的错误概率。
在图62的A中，码位b0属于码位组Gb1；码位b1、b2、b3、b4和b5属于码位组Gb2；码位b6属于码位组Gb3；以及码位b7、b8和b9属于码位组Gb4。
在调制方法是1024QAM并且倍数b是1的情况下，如在图62的B中看到的那样，根据错误概率的差别，可以将10×1(＝mb)个符号位分成五个符号位组Gy1、Gy2、Gy3、Gy4和Gy5。
这里，符号位组Gyi是如下组：其中与码位组类似，当符号位组Gyi的下标i具有较低的值时，属于符号位组Gyi的符号位具有较好的错误概率。
在图62的B中，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
图63示出了分配规则，其中LDPC码是具有16,200位的码长N和2/3的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在图63的分配规则中，码位组Gb1和符号位组Gy5的组合被定义为一个组集合。此外，该组集合的组位数被规定为1位。
在以下的描述中，组集合和该组集合的组位数被共同称作组集合信息。例如，码位组Gb1和符号位组Gy5的组集合以及作为该组集合的组位数的1位被描述作为组集合信息(Gb1，Gy5，1)。
在图63的分配规则中，除了组集合信息(Gb1，Gy5，1)之外，还规定了组集合信息(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，1)、(Gb3，Gy4，1)、(Gb4，Gy3，1)、(Gb4，Gy4，1)和(Gb4，Gy5，1)。
例如，组集合信息(Gb1，Gy5，1)表示属于码位组Gb1的一个码位被分配给属于符号位组Gy5的一个符号位。
因此，根据图63的分配规则，规定如下：取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好(最差)的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第三好的符号位组Gy3的一个符号位；取决于组集合信息(Gb3，Gy4，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb4，Gy3，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第三好的符号位组Gy3的一个符号位；取决于组集合信息(Gb4，Gy4，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；以及取决于组集合信息(Gb4，Gy5，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位。
如上所述，码位组是根据错误概率而将码位分成的组，并且符号位组是根据错误概率而将符号位分成的组。因此，也可以认为，分配规则规定了码位的错误概率和该码位所分配的符号位的错误概率的组合。
以此方式，例如，通过测量BER的仿真等，确定规定了码位的错误概率和该码位所分配的符号位的错误概率的组合的分配规则，以使得对错误的容限(对噪声的容限)更好。
要注意的是，尽管某一码位组的码位的分配目标在同一符号位组的位当中变化，但是由此不(较少)影响对错误的容限。
因此，为了改进对错误的容限，使BER(误码率)最小化的组集合信息应该被规定作为分配规则，该组集合信息即是：码位的码位组和该码位组的码位所分配的符号位的符号位组的组合(组集合)、以及该组集合的码位和符号位的码位和符号位的位数(组位数)，并且应该进行码位的替换，以便根据分配规则将码位分配给符号位。
然而，需要在发送设备11和接收设备12(图7)之间预先确定特定分配方法，该特定分配方法关于应该根据分配规则将每个码位分配给哪个符号。
图64示出了根据图63的分配规则的码位替换的示例。
具体地，图64的A示出了根据图63的分配规则的码位替换的第一示例，其中LDPC码是具有16,200位的码长N和2/3的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在LDPC码是具有16,200位的码长N和2/3的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以10×1(＝mb)位的单位读出针对列方向×行方向上的(16,200/(10×1))×(10×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图63的分配规则，替换从存储器31读出的10×1(＝mb)个码位b0至b9，以使得如在图64的A中看到的那样，将10×1(＝mb)个码位b0至b9例如分配给一个(＝b)符号的10×1(＝mb)个符号位y0至y9。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y6，将码位b7分配给符号位y5，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
图64的B示出了根据图63的分配规则的码位替换的第二示例，其中LDPC码是具有16,200位的码长N和2/3的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
根据图64的B，替换部件32进行替换，以便以如下方式、根据图63的分配规则而分配从存储器31读出的10×1(＝mb)个码位b0至b9：将码位b0分配给符号位y9，将码位b1分配给符号位y2，将码位b2分配给符号位y3，将码位b3分配给符号位y1，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y7，将码位b7分配给符号位y4，将码位b8分配给符号位y8，以及将码位b9分配给符号位y6。
这里，在图64的A和图64的B中示出的码位bi到符号位yi的分配方法遵守图63的分配规则(遵循分配规则)。
图65示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和2/3的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在本实例中，如在图65的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的10×1(＝mb)个码位分成四个码位组Gb1、Gb2、Gb3和Gb4。
在图65的A中，码位b0属于码位组Gb1；码位b1至b5属于码位组Gb2；码位b6属于码位组Gb3；以及码位b7至b9属于码位组Gb4。
在调制方法是1024QAM并且倍数b是1的情况下，如在图65的B中看到的那样，根据错误概率的差别，可以将10×1(＝mb)个符号位分成五个符号位组Gy1、Gy2、Gy3、Gy4和Gy5。
在图65的B中，如同图62的B一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
图66示出了分配规则，其中LDPC码是具有64,800位的码长N和2/3的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在图66的分配规则中，规定了组集合信息(Gb1，Gy5，1)、(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，1)、(Gb3，Gy4，1)、(Gb4，Gy3，1)、(Gb4，Gy4，1)和(Gb4，Gy5，1)。
因此，根据图66的分配规则，规定如下：取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第三好的符号位组Gy3的一个符号位；取决于组集合信息(Gb3，Gy4，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb4，Gy3，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第三好的符号位组Gy3的一个符号位；取决于组集合信息(Gb4，Gy4，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；以及取决于组集合信息(Gb4，Gy5，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位。
图67示出了根据图66的分配规则的码位替换的示例。
具体地，图67的A示出了根据图66的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和2/3的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和2/3的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以10×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(10×1))×(10×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图66的分配规则，替换从存储器31读出的10×1(＝mb)个码位b0至b9，以使得如在图67的A中看到的那样，将10×1(＝mb)个码位b0至b9例如分配给一个(＝b)符号的10×1(＝mb)个符号位y0至y9。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y6，将码位b7分配给符号位y5，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
图67的B示出了根据图66的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和2/3的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
根据图67的B，替换部件32进行替换，用于以如下方式、根据图66的分配规则而分配从存储器31读出的10×1(＝mb)个码位b0至b9：将码位b0分配给符号位y9，将码位b1分配给符号位y2，将码位b2分配给符号位y3，将码位b3分配给符号位y1，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y7，将码位b7分配给符号位y4，将码位b8分配给符号位y8，以及将码位b9分配给符号位y6。
图68示出了码位组和符号位组，其中LDPC码是具有16,200位的码长N和3/4的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在本实例中，如在图68的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的10×1(＝mb)个码位分成四个码位组Gb1、Gb2、Gb3和Gb4。
在图68的A中，码位b0属于码位组Gb1；码位b1至b6属于码位组Gb2；码位b7属于码位组Gb3；以及码位b8和b9属于码位组Gb4。
在调制方法是1024QAM并且倍数b是1的情况下，如在图68B中看到的那样，根据错误概率的差别，可以将10×1(＝mb)个符号位分成五个符号位组Gy1、Gy2、Gy3、Gy4和Gy5。
在图68B中，如同图62的B一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
图69示出了分配规则，其中LDPC码是具有16,200位的码长N和3/4的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在图69的分配规则中，规定了组集合信息(Gb1，Gy4，1)、(Gb2，Gy1，2)、(Gb2，Gy2，1)、(Gb2，Gy3，2)、(Gb2，Gy5，1)、(Gb3，Gy2，1)、(Gb4，Gy4，1)和(Gb4，Gy5，1)。
因此，根据图69的分配规则，规定如下：取决于组集合信息(Gb1，Gy4，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第二好的符号位组Gy1的一个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy5，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb3，Gy2，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第二好的符号位组Gy2的一个符号位；取决于组集合信息(Gb4，Gy4，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；以及取决于组集合信息(Gb4，Gy5，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位。
图70示出了根据图69的分配规则的码位替换的示例。
具体地，图70的A示出了根据图69的分配规则的码位替换的第一示例，其中LDPC码是具有16,200位的码长N和3/4的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在LDPC码是具有16,200位的码长N和3/4的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以10×1(＝mb)位的单位读出针对列方向×行方向上的(16,200/(10×1))×(10×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图69的分配规则，替换从存储器31读出的10×1(＝mb)个码位b0至b9，以使得如在图70的A中看到的那样，将10×1(＝mb)个码位b0至b9例如分配给一个(＝b)符号的10×1(＝mb)个符号位y0至y9。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y6，将码位b1分配给符号位y4，将码位b2分配给符号位y8，将码位b3分配给符号位y5，将码位b4分配给符号位y0，将码位b5分配给符号位y2，将码位b6分配给符号位y1，将码位b7分配给符号位y3，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
图70的B示出了根据图69的分配规则的码位替换的第二示例，其中LDPC码是具有16,200位的码长N和3/4的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
根据图70的B，替换部件32进行替换，用于以如下方式、根据图69的分配规则而分配从存储器31读出的10×1(＝mb)个码位b0至b9：将码位b0分配给符号位y7，将码位b1分配给符号位y9，将码位b2分配给符号位y4，将码位b3分配给符号位y1，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y8，以及将码位b9分配给符号位y6。
图71示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和3/4的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在本实例中，如在图71的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的10×1(＝mb)个码位分成四个码位组Gb1、Gb2、Gb3和Gb4。
在图71的A中，码位b0属于码位组Gb1；码位b1至b6属于码位组Gb2；码位b7属于码位组Gb3；以及码位b8和b9属于码位组Gb4。
在调制方法是1024QAM并且倍数b是1的情况下，如在图71的B中看到的那样，根据错误概率的差别，可以将10×1(＝mb)个符号位分成五个符号位组Gy1、Gy2、Gy3、Gy4和Gy5。
在图71的B中，如同图62的B一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
图72示出了分配规则，其中LDPC码是具有64,800位的码长N和3/4的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在图72的分配规则中，规定了组集合信息(Gb1，Gy4，1)、(Gb2，Gy1，2)、(Gb2，Gy2，1)、(Gb2，Gy3，2)、(Gb2，Gy5，1)、(Gb3，Gy2，1)、(Gb4，Gy4，1)和(Gb4，Gy5，1)。
因此，根据图72的分配规则，规定如下：取决于组集合信息(Gb1，Gy4，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第二好的符号位组Gy2的一个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy5，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb3，Gy2，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第二好的符号位组Gy2的一个符号位；取决于组集合信息(Gb4，Gy4，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；以及取决于组集合信息(Gb4，Gy5，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位。
图73示出了根据图72的分配规则的码位替换的示例。
具体地，图73的A示出了根据图72的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和3/4的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和3/4的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以10×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(10×1))×(10×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图72的分配规则，替换从存储器31读出的10×1(＝mb)个码位b0至b9，以使得如在图73的A中看到的那样，将10×1(＝mb)个码位b0至b9例如分配给一个(＝b)符号的10×1(＝mb)个符号位y0至y9。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y6，将码位b1分配给符号位y4，将码位b2分配给符号位y8，将码位b3分配给符号位y5，将码位b4分配给符号位y0，将码位b5分配给符号位y2，将码位b6分配给符号位y1，将码位b7分配给符号位y3，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
图73的B示出了根据图72的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和3/4的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
根据图73的B，替换部件32进行替换，用于以如下方式、根据图72的分配规则而分配从存储器31读出的10×1(＝mb)个码位b0至b9：将码位b0分配给符号位y7，将码位b1分配给符号位y9，将码位b2分配给符号位y4，将码位b3分配给符号位y1，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y8，以及将码位b9分配给符号位y6。
图74示出了码位组和符号位组，其中LDPC码是具有16,200位的码长N和4/5的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在本实例中，如在图74的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的10×1(＝mb)个码位分成三个码位组Gb1、Gb2和Gb3。
在图74的A中，码位b0至b6属于码位组Gb1；码位b7属于码位组Gb2；以及码位b8和b9属于码位组Gb3。
在调制方法是1024QAM并且倍数b是1的情况下，如在图74的B中看到的那样，根据错误概率的差别，可以将10×1(＝mb)个符号位分成五个符号位组Gy1、Gy2、Gy3、Gy4和Gy5。
在图74的B中，如同图62的B一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
图75示出了分配规则，其中LDPC码是具有16,200位的码长N和4/5的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在图75的分配规则中，规定了组集合信息(Gb1，Gy1，2)、(Gb1，Gy2，1)、(Gb1，Gy3，2)、(Gb1，Gy4，1)、(Gb1，Gy5，1)、(Gb2，Gy2，1)、(Gb3，Gy4，1)和(Gb3，Gy5，1)。
因此，根据图75的分配规则，规定如下：取决于组集合信息(Gb1，Gy1，2)，将错误概率最好的码位组Gb1的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb1，Gy2，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第二好的符号位组Gy2的一个符号位；取决于组集合信息(Gb1，Gy3，2)，将错误概率最好的码位组Gb1的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb1，Gy4，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy2，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第二好的符号位组Gy2的一个符号位；取决于组集合信息(Gb3，Gy4，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；以及取决于组集合信息(Gb3，Gy5，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位。
图76示出了根据图75的分配规则的码位替换的示例。
具体地，图76的A示出了根据图75的分配规则的码位替换的第一示例，其中LDPC码是具有16,200位的码长N和4/5的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在LDPC码是具有16,200位的码长N和4/5的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以10×1(＝mb)位的单位读出针对列方向×行方向上的(16,200/(10×1))×(10×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图75的分配规则，替换从存储器31读出的10×1(＝mb)个码位b0至b9，以使得如在图76的A中看到的那样，将10×1(＝mb)个码位b0至b9例如分配给一个(＝b)符号的10×1(＝mb)个符号位y0至y9。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y6，将码位b1分配给符号位y4，将码位b2分配给符号位y8，将码位b3分配给符号位y5，将码位b4分配给符号位y0，将码位b5分配给符号位y2，将码位b6分配给符号位y1，将码位b7分配给符号位y3，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
图76的B示出了根据图75的分配规则的码位替换的第二示例，其中LDPC码是具有16,200位的码长N和4/5的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
根据图76的B，替换部件32进行替换，用于以如下方式、根据图75的分配规则而分配从存储器31读出的10×1(＝mb)个码位b0至b9：将码位b0分配给符号位y9，将码位b1分配给符号位y7，将码位b2分配给符号位y3，将码位b3分配给符号位y1，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y4，将码位b7分配给符号位y2，将码位b8分配给符号位y8，以及将码位b9分配给符号位y6。
图77示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和4/5的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在本实例中，如在图77的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的10×1(＝mb)个码位分成三个码位组Gb1、Gb2和Gb3。
在图77的A中，码位b0属于码位组Gb1；码位b1至b7属于码位组Gb2；以及码位b8和b9属于码位组Gb3。
在调制方法是1024QAM并且倍数b是1的情况下，如在图77的B中看到的那样，根据错误概率的差别，可以将10×1(＝mb)个符号位分成五个符号位组Gy1、Gy2、Gy3、Gy4和Gy5。
在图77的B中，如同图62的B一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
图78示出了分配规则，其中LDPC码是具有64,800位的码长N和4/5的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在图78的分配规则中，规定了组集合信息(Gb1，Gy4，1)、(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，2)、(Gb2，Gy5，1)、(Gb3，Gy4，1)和(Gb3，Gy5，1)。
因此，根据图78的分配规则，规定如下：取决于组集合信息(Gb1，Gy4，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy5，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb3，Gy4，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；以及取决于组集合信息(Gb3，Gy5，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位。
图79示出了根据图78的分配规则的码位替换的示例。
具体地，图79的A示出了根据图78的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和4/5的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和4/5的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以10×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(10×1))×(10×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图78的分配规则，替换从存储器31读出的10×1(＝mb)个码位b0至b9，以使得如在图79的A中看到的那样，将10×1(＝mb)个码位b0至b9例如分配给一个(＝b)符号的10×1(＝mb)个符号位y0至y9。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y6，将码位b1分配给符号位y4，将码位b2分配给符号位y8，将码位b3分配给符号位y5，将码位b4分配给符号位y0，将码位b5分配给符号位y2，将码位b6分配给符号位y1，将码位b7分配给符号位y3，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
图79的B示出了根据图78的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和4/5的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
根据图79的B，替换部件32进行替换，用于以如下方式、根据图78的分配规则而分配从存储器31读出的10×1(＝mb)个码位b0至b9：将码位b0分配给符号位y7，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y9，将码位b8分配给符号位y8，以及将码位b9分配给符号位y6。
图80示出了码位组和符号位组，其中LDPC码是具有16,200位的码长N和5/6的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在本实例中，如在图80的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的10×1(＝mb)个码位分成四个码位组Gb1、Gb2、Gb3和Gb4。
在图80的A中，码位b0属于码位组Gb1；码位b1至b7属于码位组Gb2；码位b8属于码位组Gb3；以及码位b9属于码位组Gb4。
在调制方法是1024QAM并且倍数b是1的情况下，如在图80的B中看到的那样，根据错误概率的差别，可以将10×1(＝mb)个符号位分成五个符号位组Gy1、Gy2、Gy3、Gy4和Gy5。
在图80的B中，如同图62的B一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
图81示出了分配规则，其中LDPC码是具有16,200位的码长N和5/6的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在图81的分配规则中，规定了组集合信息(Gb1，Gy4，1)、(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，2)、(Gb2，Gy5，1)、(Gb3，Gy5，1)和(Gb4，Gy4，1)。
因此，根据图81的分配规则，规定如下：取决于组集合信息(Gb1，Gy4，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy5，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb3，Gy5，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；以及取决于组集合信息(Gb4，Gy4，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位。
图82示出了根据图81的分配规则的码位替换的示例。
具体地，图82的A示出了根据图81的分配规则的码位替换的第一示例，其中LDPC码是具有16,200位的码长N和5/6的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在LDPC码是具有16,200位的码长N和5/6的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以10×1(＝mb)位的单位读出针对列方向×行方向上的(16,200/(10×1))×(10×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图81的分配规则，替换从存储器31读出的10×1(＝mb)个码位b0至b9，以使得如在图82的A中看到的那样，将10×1(＝mb)个码位b0至b9例如分配给一个(＝b)符号的10×1(＝mb)个符号位y0至y9。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y6，将码位b1分配给符号位y4，将码位b2分配给符号位y8，将码位b3分配给符号位y5，将码位b4分配给符号位y0，将码位b5分配给符号位y2，将码位b6分配给符号位y1，将码位b7分配给符号位y3，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
图82的B示出了根据图81的分配规则的码位替换的第二示例，其中LDPC码是具有16,200位的码长N和5/6的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
根据图82的B，替换部件32进行替换，用于以如下方式、根据图81的分配规则而分配从存储器31读出的10×1(＝mb)个码位b0至b9：将码位b0分配给符号位y7，将码位b1分配给符号位y8，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y1，将码位b8分配给符号位y9，以及将码位b9分配给符号位y6。
图83示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和5/6的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在本实例中，如在图83的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的10×1(＝mb)个码位分成四个码位组Gb1、Gb2、Gb3和Gb4。
在图83的A中，码位b0属于码位组Gb1；码位b1至b7属于码位组Gb2；码位b8属于码位组Gb3；以及码位b9属于码位组Gb4。
在调制方法是1024QAM并且倍数b是1的情况下，如在图83的B中看到的那样，根据错误概率的差别，可以将10×1(＝mb)个符号位分成五个符号位组Gy1、Gy2、Gy3、Gy4和Gy5。
在图83的B中，如同图62的B一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
图84示出了分配规则，其中LDPC码是具有64,800位的码长N和5/6的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在图84的分配规则中，规定了组集合信息(Gb1，Gy4，1)、(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，2)、(Gb2，Gy5，1)、(Gb3，Gy5，1)和(Gb4，Gy4，1)。
因此，根据图84的分配规则，规定如下：取决于组集合信息(Gb1，Gy4，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy5，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb3，Gy5，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；以及取决于组集合信息(Gb4，Gy4，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位。
图85示出了根据图84的分配规则的码位替换的示例。
具体地，图85的A示出了根据图84的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和5/6的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和5/6的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以10×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(10×1))×(10×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图84的分配规则，替换从存储器31读出的10×1(＝mb)个码位b0至b9，以使得如在图85的A中看到的那样，将10×1(＝mb)个码位b0至b9例如分配给一个(＝b)符号的10×1(＝mb)个符号位y0至y9。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y6，将码位b1分配给符号位y4，将码位b2分配给符号位y8，将码位b3分配给符号位y5，将码位b4分配给符号位y0，将码位b5分配给符号位y2，将码位b6分配给符号位y1，将码位b7分配给符号位y3，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
图85的B示出了根据图84的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和5/6的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
根据图85的B，替换部件32进行替换，用于以如下方式、根据图84的分配规则而分配从存储器31读出的10×1(＝mb)个码位b0至b9：将码位b0分配给符号位y7，将码位b1分配给符号位y8，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y1，将码位b8分配给符号位y9，以及将码位b9分配给符号位y6。
图86示出了码位组和符号位组，其中LDPC码是具有16,200位的码长N和8/9的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在本实例中，如在图86的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的10×1(＝mb)个码位分成五个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图86的A中，码位b0属于码位组Gb1；码位b1属于码位组Gb2；码位b2至b7属于码位组Gb3；码位b8属于码位组Gb4；以及码位b9属于码位组Gb5。
在调制方法是1024QAM并且倍数b是1的情况下，如在图86的B中看到的那样，根据错误概率的差别，可以将10×1(＝mb)个符号位分成五个符号位组Gy1、Gy2、Gy3、Gy4和Gy5。
在图86的B中，如同图62的B一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
图87示出了分配规则，其中LDPC码是具有16,200位的码长N和8/9的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在图87的分配规则中，规定了组集合信息(Gb1，Gy5，1)、(Gb2，Gy1，1)、(Gb3，Gy1，1)、(Gb3，Gy2，2)、(Gb3，Gy3，2)、(Gb3，Gy4，1)、(Gb4，Gy5，1)和(Gb5，Gy4，1)。
因此，根据图87的分配规则，规定如下：取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy1，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy1，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy2，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb3，Gy3，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb3，Gy4，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb4，Gy5，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；以及取决于组集合信息(Gb5，Gy4，1)，将错误概率第五好的码位组Gb5的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位。
图88示出了根据图87的分配规则的码位替换的示例。
具体地，图88的A示出了根据图87的分配规则的码位替换的第一示例，其中LDPC码是具有16,200位的码长N和8/9的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在LDPC码是具有16,200位的码长N和8/9的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以10×1(＝mb)位的单位读出针对列方向×行方向上的(16,200/(10×1))×(10×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图87的分配规则，替换从存储器31读出的10×1(＝mb)个码位b0至b9，以使得如在图88的A中看到的那样，将10×1(＝mb)个码位b0至b9例如分配给一个(＝b)符号的10×1(＝mb)个符号位y0至y9。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y6，将码位b7分配给符号位y5，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
图88的B示出了根据图87的分配规则的码位替换的第二示例，其中LDPC码是具有16,200位的码长N和8/9的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
根据图88的B，替换部件32进行替换，用于以如下方式、根据图87的分配规则而分配从存储器31读出的10×1(＝mb)个码位b0至b9：将码位b0分配给符号位y9，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y8，以及将码位b9分配给符号位y6。
图89示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和8/9的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在本实例中，如在图89的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的10×1(＝mb)个码位分成五个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图89的A中，码位b0属于码位组Gb1；码位b1属于码位组Gb2；码位b2至b7属于码位组Gb3；码位b8属于码位组Gb4；以及码位b9属于码位组Gb5。
在调制方法是1024QAM并且倍数b是1的情况下，如在图89的B中看到的那样，根据错误概率的差别，可以将10×1(＝mb)个符号位分成五个符号位组Gy1、Gy2、Gy3、Gy4和Gy5。
在图89的B中，如同图62的B一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
图90示出了分配规则，其中LDPC码是具有64,800位的码长N和8/9的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在图90的分配规则中，规定了组集合信息(Gb1，Gy5，1)、(Gb2，Gy1，1)、(Gb3，Gy1，1)、(Gb3，Gy2，2)、(Gb3，Gy3，2)、(Gb3，Gy4，1)、(Gb4，Gy5，1)和(Gb5，Gy4，1)。
因此，根据图90的分配规则，规定如下：取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy1，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy1，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy2，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb3，Gy3，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb3，Gy4，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb4，Gy5，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；以及取决于组集合信息(Gb5，Gy4，1)，将错误概率第五好的码位组Gb5的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位。
图91示出了根据图90的分配规则的码位替换的示例。
具体地，图91的A示出了根据图90的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和8/9的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和8/9的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以10×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(10×1))×(10×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图90的分配规则，替换从存储器31读出的10×1(＝mb)个码位b0至b9，以使得如在图91的A中看到的那样，将10×1(＝mb)个码位b0至b9例如分配给一个(＝b)符号的10×1(＝mb)个符号位y0至y9。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y6，将码位b7分配给符号位y5，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
图91的B示出了根据图90的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和8/9的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
根据图91的B，替换部件32进行替换，用于以如下方式、根据图90的分配规则而分配从存储器31读出的10×1(＝mb)个码位b0至b9：将码位b0分配给符号位y9，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y8，以及将码位b9分配给符号位y6。
图92示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和9/10的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在本实例中，如在图92的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的10×1(＝mb)个码位分成三个码位组Gb1、Gb2和Gb3。
在图92的A中，码位b0属于码位组Gb1；码位b1至b8属于码位组Gb2；以及码位b9属于码位组Gb3。
在调制方法是1024QAM并且倍数b是1的情况下，如在图92的B中看到的那样，根据错误概率的差别，可以将10×1(＝mb)个符号位分成五个符号位组Gy1、Gy2、Gy3、Gy4和Gy5。
在图92的B中，如同图62的B一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
图93示出了分配规则，其中LDPC码是具有64,800位的码长N和9/10的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在图93的分配规则中，规定了组集合信息(Gb1，Gy5，1)、(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，2)、(Gb2，Gy4，1)、(Gb2，Gy5，1)和(Gb3，Gy4，1)。
因此，根据图93的分配规则，规定如下：取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy4，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb2，Gy5，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；以及取决于组集合信息(Gb3，Gy4，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位。
图94示出了根据图93的分配规则的码位替换的示例。
具体地，图94的A示出了根据图93的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和9/10的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和9/10的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以10×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(10×1))×(10×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图93的分配规则，替换从存储器31读出的10×1(＝mb)个码位b0至b9，以使得如在图94的A中看到的那样，将10×1(＝mb)个码位b0至b9例如分配给一个(＝b)符号的10×1(＝mb)个符号位y0至y9。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y6，将码位b7分配给符号位y5，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
图94的B示出了根据图93的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和9/10的编码速率的LDPC码，此外调制方法是1024QAM且倍数b是1。
根据图94的B，替换部件32进行替换，用于以如下方式、根据图93的分配规则而分配从存储器31读出的10×1(＝mb)个码位b0至b9：将码位b0分配给符号位y8，将码位b1分配给符号位y6，将码位b2分配给符号位y9，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y1，将码位b8分配给符号位y3，以及将码位b9分配给符号位y7。
图95示出了码位组和符号位组，其中LDPC码是具有16,200位的码长N和2/3的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在本实例中，如在图95的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的12×1(＝mb)个码位分成三个码位组Gb1、Gb2和Gb3。
在图95的A中，码位b0属于码位组Gb1；码位b1至b7属于码位组Gb2；以及码位b8至b11属于码位组Gb3。
在调制方法是4096QAM并且倍数b是1的情况下，如在图95的B中看到的那样，根据错误概率的差别，可以将12×1(＝mb)个符号位分成六个符号位组Gy1、Gy2、Gy3、Gy4、Gy5和Gy6。
在图95的B中，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；符号位y8和y9属于符号位组Gy5；以及符号位y10和y11属于符号位组Gy6。
图96示出了分配规则，其中LDPC码是具有16,200位的码长N和2/3的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在图96的分配规则中，规定了组集合信息(Gb1，Gy6，1)、(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，2)、(Gb2，Gy4，1)、(Gb3，Gy4，1)、(Gb3，Gy5，2)和(Gb3，Gy6，1)。
因此，根据图96的分配规则，规定如下：取决于组集合信息(Gb1，Gy6，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy4，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb3，Gy4，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb3，Gy5，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第五好的符号位组Gy5的两个符号位；以及取决于组集合信息(Gb3，Gy6，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位。
图97示出了根据图96的分配规则的码位替换的示例。
具体地，图97的A示出了根据图96的分配规则的码位替换的第一示例，其中LDPC码是具有16,200位的码长N和2/3的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在LDPC码是具有16,200位的码长N和2/3的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以12×1(＝mb)位的单位读出针对列方向×行方向上的(16,200/(12×1))×(12×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图96的分配规则，替换从存储器31读出的12×1(＝mb)个码位b0至b11，以使得如在图97的A中看到的那样，将12×1(＝mb)个码位b0至b11例如分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y10，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y5，将码位b7分配给符号位y6，将码位b8分配给符号位y8，将码位b9分配给符号位y7，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图97的B示出了根据图96的分配规则的码位替换的第二示例，其中LDPC码是具有16,200位的码长N和2/3的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
根据图97的B，替换部件32进行替换，用于以如下方式、根据图96的分配规则而分配从存储器31读出的12×1(＝mb)个码位b0至b11：将码位b0分配给符号位y11，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y9，将码位b9分配给符号位y6，将码位b10分配给符号位y10，以及将码位b11分配给符号位y8。
图98示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和2/3的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在本实例中，如在图98的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的12×1(＝mb)个码位分成三个码位组Gb1、Gb2和Gb3。
在图98的A中，码位b0属于码位组Gb1；码位b1至b7属于码位组Gb2；以及码位b8至b11属于码位组Gb3。
在调制方法是4096QAM并且倍数b是1的情况下，如在图98的B中看到的那样，根据错误概率的差别，可以将12×1(＝mb)个符号位分成六个符号位组Gy1、Gy2、Gy3、Gy4、Gy5和Gy6。
在图98的B中，如同图95的B中的情况一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；符号位y8和y9属于符号位组Gy5；以及符号位y10和y11属于符号位组Gy6。
图99示出了分配规则，其中LDPC码是具有64,800位的码长N和2/3的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在图99的分配规则中，规定了组集合信息(Gb1，Gy6，1)、(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，2)、(Gb2，Gy4，1)、(Gb3，Gy4，1)、(Gb3，Gy5，2)和(Gb3，Gy6，1)。
因此，根据图99的分配规则，规定如下：取决于组集合信息(Gb1，Gy6，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy4，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb3，Gy4，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb3，Gy5，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第五好的符号位组Gy5的两个符号位；以及取决于组集合信息(Gb3，Gy6，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位。
图100示出了根据图99的分配规则的码位替换的示例。
具体地，图100的A示出了根据图99的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和2/3的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和2/3的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以12×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(12×1))×(12×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图99的分配规则，替换从存储器31读出的12×1(＝mb)个码位b0至b11，以使得如在图100的A中看到的那样，将12×1(＝mb)个码位b0至b11例如分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y10，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y5，将码位b7分配给符号位y6，将码位b8分配给符号位y8，将码位b9分配给符号位y7，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图100的B示出了根据图99的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和2/3的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
根据图100的B，替换部件32进行替换，用于以如下方式、根据图99的分配规则而分配从存储器31读出的12×1(＝mb)个码位b0至b11：将码位b0分配给符号位y11，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y9，将码位b9分配给符号位y6，将码位b10分配给符号位y10，以及将码位b11分配给符号位y8。
图101示出了码位组和符号位组，其中LDPC码是具有16,200位的码长N和3/4的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在本实例中，如在图101的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的12×1(＝mb)个码位分成四个码位组Gb1、Gb2、Gb3和Gb4。
在图101的A中，码位b0属于码位组Gb1；码位b1至b7属于码位组Gb2；码位b8属于码位组Gb3；以及码位b9至b11属于码位组Gb4。
在调制方法是4096QAM并且倍数b是1的情况下，如在图101的B中看到的那样，根据错误概率的差别，可以将12×1(＝mb)个符号位分成六个符号位组Gy1、Gy2、Gy3、Gy4、Gy5和Gy6。
在图101的B中，如同图95的B中的情况一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；符号位y8和y9属于符号位组Gy5；以及符号位y10和y11属于符号位组Gy6。
图102示出了分配规则，其中LDPC码是具有16,200位的码长N和3/4的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在图102的分配规则中，规定了组集合信息(Gb1，Gy5，1)、(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，2)、(Gb2，Gy4，1)、(Gb3，Gy4，1)、(Gb4，Gy5，1)和(Gb4，Gy6，2)。
因此，根据图102的分配规则，规定如下：取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy4，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb3，Gy4，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第四好的符号位组Gy4的一个符号位；取决于组集合信息(Gb4，Gy5，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；以及取决于组集合信息(Gb4，Gy6，2)，将错误概率第四好的码位组Gb4的两个码位分配给错误概率第六好的符号位组Gy6的两个符号位。
图103示出了根据图102的分配规则的码位替换的示例。
具体地，图103的A示出了根据图102的分配规则的码位替换的第一示例，其中LDPC码是具有16,200位的码长N和3/4的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在LDPC码是具有16,200位的码长N和3/4的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以12×1(＝mb)位的单位读出针对列方向×行方向上的(16,200/(12×1))×(12×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图102的分配规则，替换从存储器31读出的12×1(＝mb)个码位b0至b11，以使得如在图103的A中看到的那样，将12×1(＝mb)个码位b0至b11例如分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y6，将码位b3分配给符号位y1，将码位b4分配给符号位y4，将码位b5分配给符号位y5，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y7，将码位b9分配给符号位y10，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图103的B示出了根据图102的分配规则的码位替换的第二示例，其中LDPC码是具有16,200位的码长N和3/4的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
根据图103的B，替换部件32进行替换，用于以如下方式、根据图102的分配规则而分配从存储器31读出的12×1(＝mb)个码位b0至b11：将码位b0分配给符号位y9，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y6，将码位b9分配给符号位y11，将码位b10分配给符号位y10，以及将码位b11分配给符号位y8。
图104示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和3/4的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在本实例中，如在图104的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的12×1(＝mb)个码位分成三个码位组Gb1、Gb2和Gb3。
在图104的A中，码位b0属于码位组Gb1；码位b1至b8属于码位组Gb2；以及码位b9至b11属于码位组Gb3。
在调制方法是4096QAM并且倍数b是1的情况下，如在图104的B中看到的那样，根据错误概率的差别，可以将12×1(＝mb)个符号位分成六个符号位组Gy1、Gy2、Gy3、Gy4、Gy5和Gy6。
在图104的B中，如同图95的B中的情况一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；符号位y8和y9属于符号位组Gy5；以及符号位y10和y11属于符号位组Gy6。
图105示出了分配规则，其中LDPC码是具有64,800位的码长N和3/4的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在图105的分配规则中，规定了组集合信息(Gb1，Gy5，1)、(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，2)、(Gb2，Gy4，2)、(Gb3，Gy5，1)和(Gb3，Gy6，2)。
因此，根据图105的分配规则，规定如下：取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy4，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第四好的符号位组Gy4的两个符号位；取决于组集合信息(Gb3，Gy5，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；以及取决于组集合信息(Gb3，Gy6，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第六好的符号位组Gy6的两个符号位。
图106示出了根据图105的分配规则的码位替换的示例。
具体地，图106的A示出了根据图105的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和3/4的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和3/4的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以12×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(12×1))×(12×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图105的分配规则，替换从存储器31读出的12×1(＝mb)个码位b0至b11，以使得如在图106的A中看到的那样，将12×1(＝mb)个码位b0至b11例如分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y6，将码位b3分配给符号位y1，将码位b4分配给符号位y4，将码位b5分配给符号位y5，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y7，将码位b9分配给符号位y10，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图106的B示出了根据图105的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和3/4的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
根据图106的B，替换部件32进行替换，用于以如下方式、根据图105的分配规则而分配从存储器31读出的12×1(＝mb)个码位b0至b11：将码位b0分配给符号位y9，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y6，将码位b9分配给符号位y11，将码位b10分配给符号位y10，以及将码位b11分配给符号位y8。
图107示出了码位组和符号位组，其中LDPC码是具有16,200位的码长N和4/5的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。   
在本实例中，如在图107的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的12×1(＝mb)个码位分成三个码位组Gb1、Gb2和Gb3。
在图107的A中，码位b0至b8属于码位组Gb1；码位b9属于码位组Gb2；以及码位b10和b11属于码位组Gb3。
在调制方法是4096QAM并且倍数b是1的情况下，如在图107的B中看到的那样，根据错误概率的差别，可以将12×1(＝mb)个符号位分成六个符号位组Gy1、Gy2、Gy3、Gy4、Gy5和Gy6。
在图107的B中，如同图95的B中的情况一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；符号位y8和y9属于符号位组Gy5；以及符号位y10和y11属于符号位组Gy6。
图108示出了分配规则，其中LDPC码是具有16,200位的码长N和4/5的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在图108的分配规则中，规定了组集合信息(Gb1，Gy1，2)、(Gb1，Gy2，2)、(Gb1，Gy3，2)、(Gb1，Gy4，2)、(Gb1，Gy5，1)、(Gb2，Gy6，1)、(Gb3，Gy5，1)和(Gb3，Gy6，1)。
因此，根据图108的分配规则，规定如下：取决于组集合信息(Gb1，Gy1，2)，将错误概率最好的码位组Gb1的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb1，Gy2，2)，将错误概率最好的码位组Gb1的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb1，Gy3，2)，将错误概率最好的码位组Gb1的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb1，Gy4，2)，将错误概率最好的码位组Gb1的两个码位分配给错误概率第四好的符号位组Gy4的两个符号位；取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy6，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；取决于组集合信息(Gb3，Gy5，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；以及取决于组集合信息(Gb3，Gy6，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位。
图109示出了根据图108的分配规则的码位替换的示例。
具体地，图109的A示出了根据图108的分配规则的码位替换的第一示例，其中LDPC码是具有16,200位的码长N和4/5的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在LDPC码是具有16,200位的码长N和4/5的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以12×1(＝mb)位的单位读出针对列方向×行方向上的(16,200/(12×1))×(12×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图108的分配规则，替换从存储器31读出的12×1(＝mb)个码位b0至b11，以使得如在图109的A中看到的那样，将12×1(＝mb)个码位b0至b11例如分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y6，将码位b3分配给符号位y1，将码位b4分配给符号位y4，将码位b5分配给符号位y5，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y7，将码位b9分配给符号位y10，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图109的B示出了根据图108的分配规则的码位替换的第二示例，其中LDPC码是具有16,200位的码长N和4/5的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
根据图109的B，替换部件32进行替换，用于以如下方式、根据图108的分配规则而分配从存储器31读出的12×1(＝mb)个码位b0至b11：将码位b0分配给符号位y6，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y9，将码位b9分配给符号位y11，将码位b10分配给符号位y10，以及将码位b11分配给符号位y8。
图110示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和4/5的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在本实例中，如在图110的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的12×1(＝mb)个码位分成五个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图110的A中，码位b0属于码位组Gb1；码位b1属于码位组Gb2；码位b2至b8属于码位组Gb3；码位b9属于码位组Gb4；以及码位b10和b11属于码位组Gb5。
在调制方法是4096QAM并且倍数b是1的情况下，如在图110的B中看到的那样，根据错误概率的差别，可以将12×1(＝mb)个符号位分成六个符号位组Gy1、Gy2、Gy3、Gy4、Gy5和Gy6。
在图110的B中，如同图95的B中的情况一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；符号位y8和y9属于符号位组Gy5；以及符号位y10和y11属于符号位组Gy6。
图111示出了分配规则，其中LDPC码是具有64,800位的码长N和4/5的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在图111的分配规则中，规定了组集合信息(Gb1，Gy5，1)、(Gb2，Gy1，1)、(Gb3，Gy1，1)、(Gb3，Gy2，2)、(Gb3，Gy3，2)、(Gb3，Gy4，2)、(Gb4，Gy6，1)、(Gb5，Gy5，1)和(Gb5，Gy6，1)。
因此，根据图111的分配规则，规定如下：取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy1，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy1，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy2，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb3，Gy3，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb3，Gy4，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第四好的符号位组Gy4的两个符号位；取决于组集合信息(Gb4，Gy6，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；取决于组集合信息(Gb5，Gy5，1)，将错误概率第五好的码位组Gb5的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；以及取决于组集合信息(Gb5，Gy6，1)，将错误概率第五好的码位组Gb5的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位。
图112示出了根据图111的分配规则的码位替换的示例。
具体地，图112的A示出了根据图111的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和4/5的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和4/5的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以12×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(12×1))×(12×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图111的分配规则，替换从存储器31读出的12×1(＝mb)个码位b0至b11，以使得如在图112的A中看到的那样，将12×1(＝mb)个码位b0至b11例如分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y6，将码位b3分配给符号位y1，将码位b4分配给符号位y4，将码位b5分配给符号位y5，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y7，将码位b9分配给符号位y10，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图112的B示出了根据图111的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和4/5的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
根据图112的B，替换部件32进行替换，用于以如下方式、根据图111的分配规则而分配从存储器31读出的12×1(＝mb)个码位b0至b11：将码位b0分配给符号位y9，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y6，将码位b9分配给符号位y11，将码位b10分配给符号位y10，以及将码位b11分配给符号位y8。
图113示出了码位组和符号位组，其中LDPC码是具有16,200位的码长N和5/6的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在本实例中，如在图113的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的12×1(＝mb)个码位分成四个码位组Gb1、Gb2、Gb3和Gb4。
在图113的A中，码位b0属于码位组Gb1；码位b1至b8属于码位组Gb2；码位b9属于码位组Gb3；以及码位b10和b11属于码位组Gb4。
在调制方法是4096QAM并且倍数b是1的情况下，如在图113的B中看到的那样，根据错误概率的差别，可以将12×1(＝mb)个符号位分成六个符号位组Gy1、Gy2、Gy3、Gy4、Gy5和Gy6。
在图113的B中，如同图95的B中的情况一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；符号位y8和y9属于符号位组Gy5；以及符号位y10和y11属于符号位组Gy6。
图114示出了分配规则，其中LDPC码是具有16,200位的码长N和5/6的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在图114的分配规则中，规定了组集合信息(Gb1，Gy5，1)、(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，2)、(Gb2，Gy4，2)、(Gb3，Gy6，1)、(Gb4，Gy5，1)和(Gb4，Gy6，1)。
因此，根据图114的分配规则，规定如下：取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy4，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第四好的符号位组Gy4的两个符号位；取决于组集合信息(Gb3，Gy6，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；取决于组集合信息(Gb4，Gy5，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；以及取决于组集合信息(Gb4，Gy6，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位。
图115示出了根据图114的分配规则的码位替换的示例。
具体地，图115的A示出了根据图114的分配规则的码位替换的第一示例，其中LDPC码是具有16,200位的码长N和5/6的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在LDPC码是具有16,200位的码长N和5/6的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以12×1(＝mb)位的单位读出针对列方向×行方向上的(16,200/(12×1))×(12×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图114的分配规则，替换从存储器31读出的12×1(＝mb)个码位b0至b11，以使得如在图115的A中看到的那样，将12×1(＝mb)个码位b0至b11例如分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y6，将码位b3分配给符号位y1，将码位b4分配给符号位y4，将码位b5分配给符号位y5，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y7，将码位b9分配给符号位y10，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图115的B示出了根据图114的分配规则的码位替换的第二示例，其中LDPC码是具有16,200位的码长N和5/6的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
根据图115的B，替换部件32进行替换，用于以如下方式、根据图114的分配规则而分配从存储器31读出的12×1(＝mb)个码位b0至b11：将码位b0分配给符号位y9，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y6，将码位b9分配给符号位y11，将码位b10分配给符号位y10，以及将码位b11分配给符号位y8。
图116示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和5/6的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在本实例中，如在图116的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的12×1(＝mb)个码位分成三个码位组Gb1、Gb2和Gb3。
在图116的A中，码位b0属于码位组Gb1；码位b1至b9属于码位组Gb2；以及码位b10和b11属于码位组Gb3。
在调制方法是4096QAM并且倍数b是1的情况下，如在图116的B中看到的那样，根据错误概率的差别，可以将12×1(＝mb)个符号位分成六个符号位组Gy1、Gy2、Gy3、Gy4、Gy5和Gy6。
在图116的B中，如同图95的B中的情况一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；符号位y8和y9属于符号位组Gy5；以及符号位y10和y11属于符号位组Gy6。
图117示出了分配规则，其中LDPC码是具有64,800位的码长N和5/6的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在图117的分配规则中，规定了组集合信息(Gb1，Gy5，1)、(Gb2，Gy1，2)、(Gb2，Gy2，2)、(Gb2，Gy3，2)、(Gb2，Gy4，2)、(Gb2，Gy6，1)、(Gb3，Gy5，1)和(Gb3，Gy6，1)。
因此，根据图117的分配规则，规定如下：取决于组集合信息(Gb1，Gy5，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb2，Gy1，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率最好的符号位组Gy1的两个符号位；取决于组集合信息(Gb2，Gy2，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb2，Gy3，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb2，Gy4，2)，将错误概率第二好的码位组Gb2的两个码位分配给错误概率第四好的符号位组Gy4的两个符号位；取决于组集合信息(Gb2，Gy6，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；取决于组集合信息(Gb3，Gy5，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；以及取决于组集合信息(Gb3，Gy6，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位。
图118示出了根据图117的分配规则的码位替换的示例。
具体地，图118的A示出了根据图117的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和5/6的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和5/6的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以12×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(12×1))×(12×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图117的分配规则，替换从存储器31读出的12×1(＝mb)个码位b0至b11，以使得如在图118的A中看到的那样，将12×1(＝mb)个码位b0至b11例如分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y6，将码位b3分配给符号位y1，将码位b4分配给符号位y4，将码位b5分配给符号位y5，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y7，将码位b9分配给符号位y10，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图118的B示出了根据图117的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和5/6的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
根据图118的B，替换部件32进行替换，用于以如下方式、根据图117的分配规则而分配从存储器31读出的12×1(＝mb)个码位b0至b11：将码位b0分配给符号位y9，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y11，将码位b9分配给符号位y6，将码位b10分配给符号位y10，以及将码位b11分配给符号位y8。
图119示出了码位组和符号位组，其中LDPC码是具有16,200位的码长N和8/9的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在本实例中，如在图119的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的12×1(＝mb)个码位分成五个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图119的A中，码位b0属于码位组Gb1；码位b1属于码位组Gb2；码位b2至b9属于码位组Gb3；码位b10属于码位组Gb4；以及码位b11属于码位组Gb5。
在调制方法是4096QAM并且倍数b是1的情况下，如在图119的B中看到的那样，根据错误概率的差别，可以将12×1(＝mb)个符号位分成六个符号位组Gy1、Gy2、Gy3、Gy4、Gy5和Gy6。
在图119的B中，如同图95的B中的情况一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；符号位y8和y9属于符号位组Gy5；以及符号位y10和y11属于符号位组Gy6。
图120示出了分配规则，其中LDPC码是具有16,200位的码长N和8/9的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在图120的分配规则中，规定了组集合信息(Gb1，Gy6，1)、(Gb2，Gy1，1)、(Gb3，Gy1，1)、(Gb3，Gy2，2)、(Gb3，Gy3，2)、(Gb3，Gy4，2)、(Gb3，Gy5，1)、(Gb4，Gy6，1)和(Gb5，Gy5，1)。
因此，根据图120的分配规则，规定如下：取决于组集合信息(Gb1，Gy6，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；取决于组集合信息(Gb2，Gy1，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy1，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy2，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb3，Gy3，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb3，Gy4，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第四好的符号位组Gy4的两个符号位；取决于组集合信息(Gb3，Gy5，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb4，Gy6，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；以及取决于组集合信息(Gb5，Gy5，1)，将错误概率第五好的码位组Gb5的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位。
图121示出了根据图120的分配规则的码位替换的示例。
具体地，图121的A示出了根据图120的分配规则的码位替换的第一示例，其中LDPC码是具有16,200位的码长N和8/9的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在LDPC码是具有16,200位的码长N和8/9的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以12×1(＝mb)位的单位读出针对列方向×行方向上的(16,200/(12×1))×(12×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图120的分配规则，替换从存储器31读出的12×1(＝mb)个码位b0至b11，以使得如在图121的A中看到的那样，将12×1(＝mb)个码位b0至b11例如分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y10，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y5，将码位b7分配给符号位y6，将码位b8分配给符号位y8，将码位b9分配给符号位y7，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图121的B示出了根据图120的分配规则的码位替换的第二示例，其中LDPC码是具有16,200位的码长N和8/9的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
根据图121的B，替换部件32进行替换，用于以如下方式、根据图120的分配规则而分配从存储器31读出的12×1(＝mb)个码位b0至b11：将码位b0分配给符号位y11，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y9，将码位b9分配给符号位y6，将码位b10分配给符号位y10，以及将码位b11分配给符号位y8。
图122示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和8/9的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在本实例中，如在图122的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的12×1(＝mb)个码位分成五个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图122的A中，码位b0属于码位组Gb1；码位b1属于码位组Gb2；码位b2至b9属于码位组Gb3；码位b10属于码位组Gb4；以及码位b11属于码位组Gb5。
在调制方法是4096QAM并且倍数b是1的情况下，如在图122的B中看到的那样，根据错误概率的差别，可以将12×1(＝mb)个符号位分成六个符号位组Gy1、Gy2、Gy3、Gy4、Gy5和Gy6。
在图122的B中，如同图95的B中的情况一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；符号位y8和y9属于符号位组Gy5；以及符号位y10和y11属于符号位组Gy6。
图123示出了分配规则，其中LDPC码是具有64,800位的码长N和8/9的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在图123的分配规则中，规定了组集合信息(Gb1，Gy6，1)、(Gb2，Gy1，1)、(Gb3，Gy1，1)、(Gb3，Gy2，2)、(Gb3，Gy3，2)、(Gb3，Gy4，2)、(Gb3，Gy5，1)、(Gb4，Gy6，1)和(Gb5，Gy5，1)。
因此，根据图123的分配规则，规定如下：取决于组集合信息(Gb1，Gy6，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；取决于组集合信息(Gb2，Gy1，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy1，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy2，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb3，Gy3，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb3，Gy4，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第四好的符号位组Gy4的两个符号位；取决于组集合信息(Gb3，Gy5，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb4，Gy6，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；以及取决于组集合信息(Gb5，Gy5，1)，将错误概率第五好的码位组Gb5的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位。
图124示出了根据图123的分配规则的码位替换的示例。
具体地，图124的A示出了根据图123的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和8/9的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和8/9的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以12×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(12×1))×(12×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图123的分配规则，替换从存储器31读出的12×1(＝mb)个码位b0至b11，以使得如在图124的A中看到的那样，将12×1(＝mb)个码位b0至b11例如分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y10，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y5，将码位b7分配给符号位y6，将码位b8分配给符号位y8，将码位b9分配给符号位y7，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图124的B示出了根据图123的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和8/9的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
根据图124的B，替换部件32进行替换，用于以如下方式、根据图123的分配规则而分配从存储器31读出的12×1(＝mb)个码位b0至b11：将码位b0分配给符号位y11，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y9，将码位b9分配给符号位y6，将码位b10分配给符号位y10，以及将码位b11分配给符号位y8。
图125示出了码位组和符号位组，其中LDPC码是具有64,800位的码长N和9/10的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在本实例中，如在图125的A中看到的那样，根据错误概率的差别，可以将从存储器31读出的12×1(＝mb)个码位分成五个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图125的A中，码位b0属于码位组Gb1；码位b1属于码位组Gb2；码位b2至b9属于码位组Gb3；码位b10属于码位组Gb4；以及码位b11属于码位组Gb5。
在调制方法是4096QAM并且倍数b是1的情况下，如在图125的B中看到的那样，根据错误概率的差别，可以将12×1(＝mb)个符号位分成六个符号位组Gy1、Gy2、Gy3、Gy4、Gy5和Gy6。
在图125的B中，如同图95的B中的情况一样，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；符号位y8和y9属于符号位组Gy5；以及符号位y10和y11属于符号位组Gy6。
图126示出了分配规则，其中LDPC码是具有64,800位的码长N和9/10的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在图126的分配规则中，规定了组集合信息(Gb1，Gy6，1)、(Gb2，Gy1，1)、(Gb3，Gy1，1)、(Gb3，Gy2，2)、(Gb3，Gy3，2)、(Gb3，Gy4，2)、(Gb3，Gy5，1)、(Gb4，Gy6，1)和(Gb5，Gy5，1)。
因此，根据图126的分配规则，规定如下：取决于组集合信息(Gb1，Gy6，1)，将错误概率最好的码位组Gb1的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；取决于组集合信息(Gb2，Gy1，1)，将错误概率第二好的码位组Gb2的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy1，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率最好的符号位组Gy1的一个符号位；取决于组集合信息(Gb3，Gy2，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第二好的符号位组Gy2的两个符号位；取决于组集合信息(Gb3，Gy3，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第三好的符号位组Gy3的两个符号位；取决于组集合信息(Gb3，Gy4，2)，将错误概率第三好的码位组Gb3的两个码位分配给错误概率第四好的符号位组Gy4的两个符号位；取决于组集合信息(Gb3，Gy5，1)，将错误概率第三好的码位组Gb3的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位；取决于组集合信息(Gb4，Gy6，1)，将错误概率第四好的码位组Gb4的一个码位分配给错误概率第六好的符号位组Gy6的一个符号位；以及取决于组集合信息(Gb5，Gy5，1)，将错误概率第五好的码位组Gb5的一个码位分配给错误概率第五好的符号位组Gy5的一个符号位。
图127示出了根据图126的分配规则的码位替换的示例。
具体地，图127的A示出了根据图126的分配规则的码位替换的第一示例，其中LDPC码是具有64,800位的码长N和9/10的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
在LDPC码是具有64,800位的码长N和9/10的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1的情况下，在多路分离器25中，在行方向上以12×1(＝mb)位的单位读出针对列方向×行方向上的(64,800/(12×1))×(12×1)位的、写在存储器31中的码位，并且将其提供到替换部件32(图16和17)。
替换部件32根据图126的分配规则，替换从存储器31读出的12×1(＝mb)个码位b0至b11，以使得如在图127的A中看到的那样，将12×1(＝mb)个码位b0至b11例如分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，替换部件32进行替换，以便：将码位b0分配给符号位y10，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y5，将码位b7分配给符号位y6，将码位b8分配给符号位y8，将码位b9分配给符号位y7，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图127的B示出了根据图126的分配规则的码位替换的第二示例，其中LDPC码是具有64,800位的码长N和9/10的编码速率的LDPC码，此外调制方法是4096QAM且倍数b是1。
根据图127的B，替换部件32进行替换，用于以如下方式、根据图126的分配规则而分配从存储器31读出的12×1(＝mb)个码位b0至b11：将码位b0分配给符号位y11，将码位b1分配给符号位y1，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y5，将码位b5分配给符号位y0，将码位b6分配给符号位y2，将码位b7分配给符号位y7，将码位b8分配给符号位y9，将码位b9分配给符号位y6，将码位b10分配给符号位y10，以及将码位b11分配给符号位y8。
尽管描述了总计22个不同的替换处理作为新的替换方法，所述22个不同的替换处理包括：12个不同的替换处理，其中通过1024QAM和4096QAM两个不同的调制方法来调制码长N为64800位的、编码速率分别为2/3、3/4、4/5、5/6、8/9和9/10的六个不同的LDPC码；以及10个不同的替换处理，其中通过1024QAM和4096QAM两个不同的调制方法来调制码长N为16200位、编码速率分别为2/3、3/4、4/5、5/6和8/9的五个不同的LDPC码；也可以通过采用例如四个不同的替换方法(通过四种不同的替换方法中的一个)来执行该22个不同的替换处理作为用于替换码位的替换方法。
具体而言，在通过1024QAM调制LDPC码(其具有64800或16200位的码长N以及3/4、4/5或5/6的编码速率)时，可以通过例如图70的A中所示的如下替换方法来执行替换处理：将码位b0分配给符号位y6，将码位b1分配给符号位y4，将码位b2分配给符号位y8，将码位b3分配给符号位y5，将码位b4分配给符号位y0，将码位b5分配给符号位y2，将码位b6分配给符号位y1，将码位b7分配给符号位y3，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
另外，在通过4096QAM调制LDPC码(其具有64800或16200位的码长N以及3/4、4/5或5/6的编码速率)时，可以通过例如图103的A中所示的如下替换方法来执行替换处理：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y6，将码位b3分配给符号位y1，将码位b4分配给符号位y4，将码位b5分配给符号位y5，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y7，将码位b9分配给符号位y10，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
此外，在通过1024QAM调制LDPC码(其具有64800或16200位的码长N以及2/3或8/9的编码速率)以及LDPC码(其具有64800位的码长N以及9/10的编码速率)时，可以通过例如图64的A中所示的如下替换方法来执行替换处理：将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y6，将码位b7分配给符号位y5，将码位b8分配给符号位y9，以及将码位b9分配给符号位y7。
另外，在通过4096QAM调制LDPC码(其具有64800或16200位的码长N以及2/3或8/9的编码速率)以及LDPC码(其具有64800位的码长N以及9/10的编码速率)时，可以通过例如图97的A中所示的如下替换方法来执行替换处理：将码位b0分配给符号位y10，将码位b1分配给符号位y0，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y3，将码位b5分配给符号位y4，将码位b6分配给符号位y5，将码位b7分配给符号位y6，将码位b8分配给符号位y8，将码位b9分配给符号位y7，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
尽管以上结合调制方法是1024QAM的情况以及调制方法是4096QAM的情况描述了新的替换方法，在下文中，将描述各个调制方法的符号(对应于其的信号点)的排列。
图128示出了在由图8的正交调制部件27执行1024QAM的情况下、在IQ平面上的1024个符号(对应于其的信号点)的排列。
具体来说，图128示出了根据DVB-T.2的256QAM的符号的排列来递归地确定出1024QAM的排列符号的方法。
注意，在图128中，(i，q)表示在IQ平面上的符号坐标(I坐标和Q坐标)。
同时，C256(i，q)表示：在顺序施加给256QAM的256个符号的用于指定符号的编号(此后称为符号编号)当中位于坐标(i，q)的位置处的符号的(施加给符号的)符号编号。在下文中，在坐标(i，q)的位置处的256QAM的符号也被称为第C256(i，q)个符号。
此外，C1024(i，q)表示：在1024QAM的1024个符号当中位于坐标(i，q)的位置处的符号的符号编号。在下文中，在坐标(i，q)的位置处的1024QAM的符号也被称为第C1024(i，q)个符号。
现在，如果256QAM的所有256个符号被平行平移到IQ平面的第一象限中，则平行平移后的256QAM的第C256(i，q)个符号变为1024QAM的第C1024(i，q)个符号：第C1024(i，q)个符号＝第C256(i，q)个符号。
此外，如果被平行平移到第一象限中的256QAM的256个符号关于I轴对称移动，则对称移动后的256QAM的第C256(i，q)个符号变为1024QAM的第C1024(i，-q)个符号：第C1024(i，-q)个符号＝第(C256(i，q)+256)个符号。
此外，如果被平行平移到第一象限中的256QAM的256个符号关于Q轴对称移动，则对称移动后的256QAM的第C256(i，q)个符号变为1024QAM的第C1024(-i，q)个符号：第C1024(-i，q)个符号＝第(C256(i，q)+256×2)个符号。
此外，如果被平行平移到第一象限中的256QAM的256个符号关于原点对称移动，则对称移动后的256QAM的第C256(i，q)个符号变为1024QAM的第C1024(-i，-q)个符号：第C1024(-i，-q)个符号＝第(C256(i，q)+256×3)个符号。
注意，关于上述的第X个符号，在X以二进制表示法表示的情况下的值表示符号的值(符号被映射到的信号点)。
例如，在C256(i，q)＝25的情况下，第C256(i，q)个符号的符号值是00011001B(B表示之前数字的值是以二进制表示法表示)。此外，例如，在C1024(i，q)＝823的情况下，第C1024(i，q)个符号的符号值是1100110111B。
此外，在第二象限(i<0，q>0)中等于第(C256(i，q)+256×2)个符号的第C1024(-i，q)个符号处于被平行移动到第一象限中的256QAM的256个符号当中的第C256(i，q)个符号关于Q轴而线对称地移动的位置；并且等于第(C256(i，q)+256×2)个符号的第C1024(-i，q)个符号的符号值为：向以二进制数表示C256(i，q)的值的两个高位添加256×2当中的10B而获得的值，其中10B是2的二进制表示。
在1024QAM中，一个符号的位数m是10，并且一个符号的符号位自最高有效位起被表示为：(y0，y1，…，ym-1)＝(y0，y1，y2，y3，y4，y5，y6，y7，y8，y9)。
例如，在C1024(i，q)＝823的情况下，第C1024(i，q)个符号的符号值即10个符号位(y0，y1，y2，y3，y4，y5，y6，y7，y8，y9)是(1，1，0，0，1，1，0，1，1，1)。
因此，如以上结合图62至94所述，符号位y0和y1属于符号位组Gy1；符号位y2和y3属于符号位组Gy2；符号位y4和y5属于符号位组Gy3；符号位y6和y7属于符号位组Gy4；以及符号位y8和y9属于符号位组Gy5。
此外，属于具有相对较小的后缀j的符号位组Gyj的符号位呈现出相对较好的错误概率(呈现相对较高的容错性)。
图129示出了由图8的正交调制部件27执行4096QAM的IQ平面上的4096个符号(对应于其的信号点)的排列。
注意，在图129中，C4096(i，q)表示：在4096QAM的4096个符号当中，位于坐标(i，q)的位置处的符号的符号编号。在下文中，在坐标(i，q)的位置处的4096QAM的符号也被称为第C4096(i，q)个符号。
现在，如果图128中所示的1024QAM的所有1024个符号被平行平移到IQ平面的第一象限中，则平行平移后的1024QAM的第C1024(i，q)个符号变为4096QAM的第C4096(i，q)个符号：第C4096(i，q)个符号＝第C1024(i，q)个符号。
此外，如果被平行平移到第一象限中的1024QAM的1024个符号关于I轴对称移动，则对称移动后的1024QAM的第C1024(i，q)个符号变为4096QAM的第C4096(i，-q)个符号：第C4096(i，-q)个符号＝第(C1024(i，q)+1024)个符号。
此外，如果被平行平移到第一象限中的1024QAM的1024个符号关于Q轴对称移动，则对称移动后的1024QAM的第C1024(i，q)个符号变为4096QAM的第C4096(-i，q)个符号：第C4096(-i，q)个符号＝第(C1024(i，q)+1024×2)个符号。
此外，如果被平行平移到第一象限中的1024QAM的1024个符号关于原点对称移动，则对称移动后的1024QAM的第C1024(i，q)个符号变为4096QAM的第C4096(-i，-q)个符号：第C4096(-i，-q)个符号＝第(C1024(i，q)+1024×3)个符号。
另外，关于1024QAM(图128)和4096QAM(图129)的符号的符号位，存在类似于图12等所描述的强位和弱位。
图130至133是示出了在执行新替换方法的替换处理和在没有执行新替换方法的替换处理的情况下BER(误码率)的仿真结果。
具体来说，图130示出了在码长N为16200、且编码速率分别为2/3、3/4、3/5、5/6和8/9的LDPC码被确定为对象，并且采用1024QAM作为调制方法时的BER。
图131示出了在码长N为64800、且编码速率分别为2/3、3/4、3/5、5/6、8/9和9/10的LDPC码被确定为对象，并且采用1024QAM作为调制方法时的BER。
图132示出了在码长N为16200、且编码速率分别为2/3、3/4、3/5、5/6和8/9的LDPC码被确定为对象，并且采用4096QAM作为调制方法时的BER。
图133示出了在码长N为64800、且编码速率分别为2/3、3/4、3/5、5/6、8/9和9/10的LDPC码被确定为对象，并且采用4096QAM作为调制方法时的BER。
注意，在图130至133中，倍数b为1。
此外，在图130至133中，横坐标轴表示Es/N0(每一个符号的信号功率与噪声功率之比)，纵坐标轴表示BER。此外，实线表示执行了新的替换方法的替换处理时的BER，而虚线表示没有执行替换处理时的BER。
通过图130至133，可以看出：相对于没有执行替换处理的其它情况，新替换方法的替换处理呈现出改善的BER和改善的容错性。
注意，尽管在本实施例中为方便起见，多路分离器25中的替换部件32对从存储器31中读出的码位执行替换处理，但可以通过控制码位向存储器31的写入或者码位从存储器31中的读取来执行替换处理。
具体来说，例如，可以通过控制要读出的码位的地址(读出地址)来执行替换处理，使得按照替换之后的码位的顺序来执行从存储器31读出码位。
附带地，尽管以上参考图62至127在倍数b为1的情况下描述了作为码位替换方法的新的替换方法，但是对于在倍数b等于或高于2的情况下的码位替换，也可以按原样利用在倍数b为1的情况下的码位替换(然而，应当注意，倍数b需要是码长N的约数)。
参考图134和135描述了：对于在倍数b等于或高于2的情况下的码位替换，可以利用在倍数b为1的情况下的码位替换。
图134是示出在倍数b为1的情况下的码位的替换的视图。
注意，假设在图134中(类似地，在此后描述的图135中)，LDPC码的码长N例如是24位以便简化描述。此外，假设调制方法是QPSK，其中码位当中的4(＝m)位作为一个符号被映射到四个信号点中的某些信号点。
在码长N是24、倍数b是1，并且此外4(＝m)个码位被设置为一个符号的情况下，多路分离器25的存储器31(图16和17)具有四列，用于在行方向上存储4×1(mb)位，并且在列方向上存储24/(4×1)位。
现在，如果假设24位的LDPC码的码位从首位开始被表示为a、b、c、d…、v、w、x，则24位的LDPC码的码位a至x在列方向上被顺序写入到存储器31的四列中，如图134的A所示。
具体来说，图134的A示出了将24位的LDPC码写入到存储器31的四列中的写入状态。
码位a、b、c、d、e和f被写入到存储器31的四列中的第一列中；码位g、h、i、j、k和l被写入到第二列中；码位m、n、o、p、q和r被写入到第三列中，并且，码位s、t、u、v、w和x被写入到第四列中。
注意，在图134中(类似地，在图135中)，在每列相对较低的位置处示出了相对较早地执行写入的码位，以便帮助识别从列中读出码位的顺序。
在24个码位a至x被写入到存储器31中结束之后，写入到存储器31中的码位a至x在行方向上按照4×1(＝mb)位的单位被读出和提供到替换部件32(图16和17)。
替换部件32执行码位bi的替换：将从存储器31中以行方向读出的4×1(＝mb)位分配到一个(＝b)符号的符号位yi，例如，如图134中的B所示。
具体来说，图134中的B示出了将四个码位bi分配到一个符号的符号位yi的替换的示例。
在图134的B中，进行替换：将从第一列中读出的码位b0分配给符号位y2，将从第二列中读出的码位b1分配给符号位y1，将从第三列中读出的码位b2分配给符号位y3，以及将从第四列中读出的码位b3分配给符号位y0。
注意，在以下描述中，将码位分配给符号位以便替换码位被称作替换模式。
由于根据图134的B的替换模式替换从存储器31的行方向中读出的4×1(＝mb)个码位b0、b1、b2、b3，获得了图134中的C示出的由符号位y0、y1、y2和y3组成的一个符号。
具体来说，图134的C示出了通过根据图134的B的替换模式对以如图134的A所示的方式写入的码位进行替换而获得的符号。
例如，在根据图134中的B的替换模式来替换图134的A中第一至第四列的最低行中写入的码位a、g、m和s(排列)时，获得了图134中的C的底部所示的排列成符号位s、g、a和m的符号。
同时，例如，在根据图134中的B的替换模式来替换图134的A中第一列到第四列的从下开始第二行中写入的码位b、h、n和t时，获得了图134的C中从下开始第二位置所示的排列成符号位t、h、b和n的符号。
图135是示出按原样利用在图134中示出的在倍数b为1的情况下的码位替换模式进行在倍数b为2的情况下的码位替换的视图。
注意，图135中的替换与图134中的不同之处只是在于，倍数不是1而是2。因而，LDPC码的码长N是24位，而调制模式是QPSK，其中码位的4(＝m)位作为一个符号被映射到四个信号点。
在码长N是24位并且倍数b是2以及4(＝m)个码位被设置成一个符号的情况下，多路分离器25的存储器31(图16和17)具有八列，用于在行方向上存储4×2(＝m)位并在列方向上存储24/(4×2)位。
24位LDPC码的码位a至x在列方向上被连续写入到存储器31的八列中，如图135中的A所示。
具体来说，图135中的A示出了将24位LDPC码写入到存储器31的八列中的写入状态。
注意，在图135的A中，按照第一列、第三列、第五列、第七列、第二列、第四列、第六列和第八列的顺序示出了八列以便便于描述。
在图135的A中，码位a、b和c被写入在存储器31的八列当中的第一列中；码位d、e和f被写入在第二列中；码位g、h和i被写入在第三列中；码位j、k和l被写入在第四列中；码位m、n和o被写入在第五列中；码位p、q和r被写入在第六列中；码位s、t和u被写入在第七列中；以及，码位v、w和x被写入在第八列中。
在24个码位a至x被写入到存储器31中结束之后，写入到存储器31中的码位a至x在行方向上按照4×2(＝mb)位的单位被读出和提供到替换部件32(图16和17)。
替换部件32执行码位bi的替换：将从存储器31中以行方向读出的4×2(＝mb)位分配到两个连续符号(＝b)的符号位yi，例如，如图135中的B所示。
具体来说，图135中的B示出了将八个码位bi分配到两个连续符号的符号位yi的替换的示例。
这里，在图135的B中，符号位y0至y3是两个连续符号之中的第一符号的符号位，而符号位y4至y7是两个连续符号之中的第二符号的符号位。
在图135的B中，按原样使用了图134中的B示出的在倍数为1的情况下的码位替换模式。
具体来说，在图135的B中，进行替换：将从第一列中读出的码位b0分配给符号位y2，将从第三列中读出的码位b2分配给符号位y1，将从第五列中读出的码位b4分配给符号位y3，将从第七列中读出的码位b6分配给符号位y0。这种替换模式(图135的B中的箭头标记的排列模式)与图134的B中示出的倍数b为1的情况下的码位替换模式是一致的。
另外，在图135的B中，进行替换：将从第二列中读出的码位b1分配给符号位y6，将从第四列中读出的码位b3分配给符号位y5，将从第六列中读出的码位b5分配给符号位y7，将从第八列中读出的码位b7分配给符号位y4。这种替换模式也与图134的B中示出的倍数b为1的情况下的码位替换模式是一致的。
由于根据图135的B的替换模式替换从存储器31中以行方向读出的4×2(＝mb)个码位b0、b1、b2、b3、b4、b5、b6、b7，获得了图135中的C示出的由符号位y0、y1、y2、y3、y4、y5、y6、y7组成的两个连续符号。
具体来说，图135的C示出了通过根据图135中的B的替换模式来替换以图135中的A所示的方式写入的码位而获得的符号。
例如，在根据图135中的B的替换模式来替换图135的A中第一至第八列的最低行中写入的码位a、g、m、s、d、j、p、v(的排列)时，获得了图135中的C的底部所见的排列成符号位s、g、a和m的符号以及排列成符号位v、j、d和p的符号。
同时，例如，在根据图135中的B的替换模式来替换图135的A中第一列到第八列的从下开始第二行中写入的码位b、h、n、t、e、k、q和w时，获得了图135的C中从下开始第二位置所示的排列成符号位t、h、b和n的符号以及排列成符号位w、k、e和q的符号。
这里，通过图134中的C和图135中的C之间的比较可以认识到，如果按原样利用倍数b为1时的替换模式来执行b为2时的码位替换，则符号具有与在倍数b为1的情况下相同的符号位(码位)的排列。
因此，在按原样利用倍数b为1的情况下的替换模式来执行倍数b为2的情况下的码位替换时，根据该替换的容错性类似于倍数b为1时的容错性。
注意，获得由相同符号位的排列组成的符号的顺序在倍数b为1的情况下和在倍数b为2的情况下可以不同。
现在，描述如上所述按原样利用倍数b为1的情况下的替换模式进行倍数b为2的情况下的码位替换的具体示例。
图136示出了码位替换的示例，其中，LDPC码是码长N为162000位、编码速率为2/3的LDPC码，以及调制方法是1024QAM且倍数b为2。
图136中的倍数b是2的码位替换按原样利用了图64中的A的码位替换，区别只是在于倍数b为1。因而，图136的码位替换符合图63的分配规则。
在LDPC码是码长N为16200位、编码速率为2/3的LDPC码，以及调制方法是1024QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以10×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(16200/(10×2))×(10×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的10×2(＝mb)个码位b0至b19，使得将该10×2(＝mb)个码位b0至b19例如分配给两个连续(＝b)的符号的10×2(＝mb)个符号位y0至y19，如图136所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y1，将码位b6分配给符号位y2，将码位b8分配给符号位y3，将码位b10分配给符号位y4，将码位b12分配给符号位y6，将码位b14分配给符号位y5，将码位b16分配给符号位y9，将码位b18分配给符号位y7，将码位b1分配给符号位y18，将码位b3分配给符号位y10，将码位b5分配给符号位y11，将码位b7分配给符号位y12，将码位b9分配给符号位y13，将码位b11分配给符号位y14，将码位b13分配给符号位y16，将码位b15分配给符号位y15，将码位b17分配给符号位y19，以及将码位b19分配给符号位y17。
注意，在图136中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16和b18的替换模式和码位b1、b3、b5、b7、b9、b11、b13、b15、b17和b19的替换模式都与图64的A中的码位b0至b9的替换模式一致。
图137示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为2/3的LDPC码，以及调制方法是1024QAM且倍数b是2。
图137中的倍数b是2的码位替换按原样利用了图67中的A的码位替换，区别只是在于倍数b为1。因而，图137的码位替换符合图66的分配规则。
在LDPC码是码长N为64800位、编码速率为2/3的LDPC码，以及调制方法是1024QAM且倍数b为2的情况下，在行方向上以10×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(64800/(10×2))×(10×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的10×2(＝mb)个码位b0至b19，使得将该10×2(＝mb)个码位b0至b19例如分配给两个连续(＝b)的符号的10×2(＝mb)个符号位y0至y19，如图137所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y1，将码位b6分配给符号位y2，将码位b8分配给符号位y3，将码位b10分配给符号位y4，将码位b12分配给符号位y6，将码位b14分配给符号位y5，将码位b16分配给符号位y9，将码位b18分配给符号位y7，将码位b1分配给符号位y18，将码位b3分配给符号位y10，将码位b5分配给符号位y11，将码位b7分配给符号位y12，将码位b9分配给符号位y13，将码位b11分配给符号位y14，将码位b13分配给符号位y16，将码位b15分配给符号位y15，将码位b17分配给符号位y19，以及将码位b19分配给符号位y17。
注意，在图137中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16和b18的替换模式和码位b1、b3、b5、b7、b9、b11、b13、b15、b17和b19的替换模式都与图67的A中的码位b0至b9的替换模式一致。
图138示出了码位替换的示例，其中，LDPC码是码长N为16200位、编码速率为3/4的LDPC码，以及调制方法是1024QAM且倍数b是2。
图138中的倍数b是2的码位替换按原样利用了图70中的A的码位替换，区别只是在于倍数b为1。因而，图138的码位替换符合图69的分配规则。
在LDPC码是码长N为16200位、编码速率为3/4的LDPC码，以及调制方法是1024QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以10×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(16200/(10×2))×(10×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的10×2(＝mb)个码位b0至b19，使得将该10×2(＝mb)个码位b0至b19例如分配给两个连续(＝b)的符号的10×2(＝mb)个符号位y0至y19，如图138所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y6，将码位b2分配给符号位y4，将码位b4分配给符号位y8，将码位b6分配给符号位y5，将码位b8分配给符号位y0，将码位b10分配给符号位y2，将码位b12分配给符号位y1，将码位b14分配给符号位y3，将码位b16分配给符号位y9，将码位b18分配给符号位y7，将码位b1分配给符号位y16，将码位b3分配给符号位y14，将码位b5分配给符号位y18，将码位b7分配给符号位y15，将码位b9分配给符号位y10，将码位b11分配给符号位y12，将码位b13分配给符号位y11，将码位b15分配给符号位y13，将码位b17分配给符号位y19，以及将码位b19分配给符号位y17。
注意，在图138中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16和b18的替换模式和码位b1、b3、b5、b7、b9、b11、b13、b15、b17和b19的替换模式都与图70的A中的码位b0至b9的替换模式一致。
图139示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为3/4的LDPC码，以及调制方法是1024QAM且倍数b是2。
图139中的倍数b是2的码位替换按原样利用了图73中的A的码位替换，区别只是在于倍数b为1。因而，图139的码位替换符合图72的分配规则。
在LDPC码是码长N为64800位、编码速率为3/4的LDPC码，以及调制方法是1024QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以10×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(64800/(10×2))×(10×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的10×2(＝mb)个码位b0至b19，使得将该10×2(＝mb)个码位b0至b19例如分配给两个连续(＝b)的符号的10×2(＝mb)个符号位y0至y19，如图139所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y6，将码位b2分配给符号位y4，将码位b4分配给符号位y8，将码位b6分配给符号位y5，将码位b8分配给符号位y0，将码位b10分配给符号位y2，将码位b12分配给符号位y1，将码位b14分配给符号位y3，将码位b16分配给符号位y9，将码位b18分配给符号位y7，将码位b1分配给符号位y16，将码位b3分配给符号位y14，将码位b5分配给符号位y18，将码位b7分配给符号位y15，将码位b9分配给符号位y10，将码位b11分配给符号位y12，将码位b13分配给符号位y11，将码位b15分配给符号位y13，将码位b17分配给符号位y19，以及将码位b19分配给符号位y17。
注意，在图139中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16和b18的替换模式和码位b1、b3、b5、b7、b9、b11、b13、b15、b17和b19的替换模式都与图73的A中的码位b0至b9的替换模式一致。
图140示出了码位替换的示例，其中，LDPC码是码长N为16200位、编码速率为4/5的LDPC码，以及调制方法是1024QAM且倍数b是2。
图140中的倍数b是2的码位替换按原样利用了图76中的A的码位替换，区别只是在于倍数b为1。因而，图140的码位替换符合图75的分配规则。
在LDPC码是码长N为16200位、编码速率为4/5的LDPC码，以及调制方法是1024QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以10×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(16200/(10×2))×(10×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的10×2(＝mb)个码位b0至b19，使得将该10×2(＝mb)个码位b0至b19例如分配给两个连续(＝b)的符号的10×2(＝mb)个符号位y0至y19，如图140所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y6，将码位b2分配给符号位y4，将码位b4分配给符号位y8，将码位b6分配给符号位y5，将码位b8分配给符号位y0，将码位b10分配给符号位y2，将码位b12分配给符号位y1，将码位b14分配给符号位y3，将码位b16分配给符号位y9，将码位b18分配给符号位y7，将码位b1分配给符号位y16，将码位b3分配给符号位y14，将码位b5分配给符号位y18，将码位b7分配给符号位y15，将码位b9分配给符号位y10，将码位b11分配给符号位y12，将码位b13分配给符号位y11，将码位b15分配给符号位y13，将码位b17分配给符号位y19，以及将码位b19分配给符号位y17。
注意，在图140中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16和b18的替换模式和码位b1、b3、b5、b7、b9、b11、b13、b15、b17和b19的替换模式都与图76的A中的码位b0至b9的替换模式一致。
图141示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为4/5的LDPC码，以及调制方法是1024QAM且倍数b是2。
图141中的倍数b是2的码位替换按原样利用了图79中的A的码位替换，区别只是在于倍数b为1。因而，图141的码位替换符合图78的分配规则。
在LDPC码是码长N为64800位、编码速率为4/5，以及调制方法是1024QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以10×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(64800/(10×2))×(10×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的10×2(＝mb)个码位b0至b19，使得将该10×2(＝mb)个码位b0至b19例如分配给两个连续(＝b)的符号的10×2(＝mb)个符号位y0至y19，如图141所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y6，将码位b2分配给符号位y4，将码位b4分配给符号位y8，将码位b6分配给符号位y5，将码位b8分配给符号位y0，将码位b10分配给符号位y2，将码位b12分配给符号位y1，将码位b14分配给符号位y3，将码位b16分配给符号位y9，将码位b18分配给符号位y7，将码位b1分配给符号位y16，将码位b3分配给符号位y14，将码位b5分配给符号位y18，将码位b7分配给符号位y15，将码位b9分配给符号位y10，将码位b11分配给符号位y12，将码位b13分配给符号位y11，将码位b15分配给符号位y13，将码位b17分配给符号位y19，以及将码位b19分配给符号位y17。
注意，在图141中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16和b18的替换模式和码位b1、b3、b5、b7、b9、b11、b13、b15、b17和b19的替换模式都与图79的A中的码位b0至b9的替换模式一致。
图142示出了码位替换的示例，其中，LDPC码是码长N为16200位、编码速率为5/6的LDPC码，以及调制方法是1024QAM且倍数b是2。
图142中的倍数b是2的码位替换按原样利用了图82中的A的码位替换，区别只是在于倍数b为1。因而，图142的码位替换符合图81的分配规则。
在LDPC码是码长N为16200位、编码速率为5/6的LDPC码，以及调制方法是1024QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以10×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(16200/(10×2))×(10×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的10×2(＝mb)个码位b0至b19，使得将该10×2(＝mb)个码位b0至b19例如分配给两个连续(＝b)的符号的10×2(＝mb)个符号位y0至y19，如图142所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y6，将码位b2分配给符号位y4，将码位b4分配给符号位y8，将码位b6分配给符号位y5，将码位b8分配给符号位y0，将码位b10分配给符号位y2，将码位b12分配给符号位y1，将码位b14分配给符号位y3，将码位b16分配给符号位y9，将码位b18分配给符号位y7，将码位b1分配给符号位y16，将码位b3分配给符号位y14，将码位b5分配给符号位y18，将码位b7分配给符号位y15，将码位b9分配给符号位y10，将码位b11分配给符号位y12，将码位b13分配给符号位y11，将码位b15分配给符号位y13，将码位b17分配给符号位y19，以及将码位b19分配给符号位y17。
注意，在图142中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16和b18的替换模式和码位b1、b3、b5、b7、b9、b11、b13、b15、b17和b19的替换模式都与图82的A中的码位b0至b9的替换模式一致。
图143示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为5/6的LDPC码，以及调制方法是1024QAM且倍数b是2。
图143中的倍数b是2的码位替换按原样利用了图85中的A的码位替换，区别只是在于倍数b为1。因而，图143的码位替换符合图84的分配规则。
在LDPC码是码长N为64800位、编码速率为5/6的LDPC码，以及调制方法是1024QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以10×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(16200/(10×2))×(10×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的10×2(＝mb)个码位b0至b19，使得将该10×2(＝mb)个码位b0至b19例如分配给两个连续(＝b)的符号的10×2(＝mb)个符号位y0至y19，如图143所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y6，将码位b2分配给符号位y4，将码位b4分配给符号位y8，将码位b6分配给符号位y5，将码位b8分配给符号位y0，将码位b10分配给符号位y2，将码位b12分配给符号位y1，将码位b14分配给符号位y3，将码位b16分配给符号位y9，将码位b18分配给符号位y7，将码位b1分配给符号位y16，将码位b3分配给符号位y14，将码位b5分配给符号位y18，将码位b7分配给符号位y15，将码位b9分配给符号位y10，将码位b11分配给符号位y12，将码位b13分配给符号位y11，将码位b15分配给符号位y13，将码位b17分配给符号位y19，以及将码位b19分配给符号位y17。
注意，在图143中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16和b18的替换模式和码位b1、b3、b5、b7、b9、b11、b13、b15、b17和b19的替换模式都与图85的A中的码位b0至b9的替换模式一致。
图144示出了码位替换的示例，其中，LDPC码是码长N为16200位、编码速率为8/9的LDPC码，以及调制方法是1024QAM且倍数b是2。
图144中的倍数b是2的码位替换按原样利用了图88中的A的码位替换，区别只是在于倍数b为1。因而，图144的码位的替换符合图87的分配规则。
在LDPC码是码长N为16200位、编码速率为8/9的LDPC码，以及调制方法是1024QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以10×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(16200/(10×2))×(10×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的10×2(＝mb)个码位b0至b19，使得将该10×2(＝mb)个码位b0至b19例如分配给两个连续(＝b)的符号的10×2(＝mb)个符号位y0至y19，如图144所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y1，将码位b6分配给符号位y2，将码位b8分配给符号位y3，将码位b10分配给符号位y4，将码位b12分配给符号位y6，将码位b14分配给符号位y5，将码位b16分配给符号位y9，将码位b18分配给符号位y7，将码位b1分配给符号位y18，将码位b3分配给符号位y10，将码位b5分配给符号位y11，将码位b7分配给符号位y12，将码位b9分配给符号位y13，将码位b11分配给符号位y14，将码位b13分配给符号位y16，将码位b15分配给符号位y15，将码位b17分配给符号位y19，以及将码位b19分配给符号位y17。
注意，在图144中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16和b18的替换模式和码位b1、b3、b5、b7、b9、b11、b13、b15、b17和b19的替换模式都与图88的A中的码位b0至b9的替换模式一致。
图145示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为8/9的LDPC码，以及调制方法是1024QAM且倍数b是2。
图145中的倍数b是2的码位替换按原样利用了图91中的A的码位替换，区别只是在于倍数b为1。因而，图145的码位替换符合图90的分配规则。
在LDPC码是码长N为64800位、编码速率为8/9的LDPC码，以及调制方法是1024QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以10×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(64800/(10×2))×(10×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的10×2(＝mb)个码位b0至b19，使得将该10×2(＝mb)个码位b0至b19例如分配给两个连续(＝b)的符号的10×2(＝mb)个符号位y0至y19，如图145所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y1，将码位b6分配给符号位y2，将码位b8分配给符号位y3，将码位b10分配给符号位y4，将码位b12分配给符号位y6，将码位b14分配给符号位y5，将码位b16分配给符号位y9，将码位b18分配给符号位y7，将码位b1分配给符号位y18，将码位b3分配给符号位y10，将码位b5分配给符号位y11，将码位b7分配给符号位y12，将码位b9分配给符号位y13，将码位b11分配给符号位y14，将码位b13分配给符号位y16，将码位b15分配给符号位y15，将码位b17分配给符号位y19，以及将码位b19分配给符号位y17。
注意，在图145中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16和b18的替换模式和码位b1、b3、b5、b7、b9、b11、b13、b15、b17和b19的替换模式都与图91的A中的码位b0至b9的替换模式一致。
图146示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为9/10的LDPC码，以及调制方法是1024QAM且倍数b是2。
图146中的倍数b是2的码位替换按原样利用了图94中的A的码位替换，区别只是在于倍数b为1。因而，图146的码位替换符合图93的分配规则。
在LDPC码是码长N为64800位、编码速率为9/10的LDPC码，以及调制方法是1024QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以10×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(64800/(10×2))×(10×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的10×2(＝mb)个码位b0至b19，使得将该10×2(＝mb)个码位b0至b19例如分配给两个连续(＝b)的符号的10×2(＝mb)个符号位y0至y19，如图146所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y1，将码位b6分配给符号位y2，将码位b8分配给符号位y3，将码位b10分配给符号位y4，将码位b12分配给符号位y6，将码位b14分配给符号位y5，将码位b16分配给符号位y9，将码位b18分配给符号位y7，将码位b1分配给符号位y18，将码位b3分配给符号位y10，将码位b5分配给符号位y11，将码位b7分配给符号位y12，将码位b9分配给符号位y13，将码位b11分配给符号位y14，将码位b13分配给符号位y16，将码位b15分配给符号位y15，将码位b17分配给符号位y19，以及将码位b19分配给符号位y17。
注意，在图146中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16和b18的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17和b19的替换模式都与图94的A中的码位b0至b9的替换模式一致。
图147示出了码位替换的示例，其中，LDPC码是码长N为16200位、编码速率为2/3的LDPC码，以及调制方法是4096QAM且倍数b是2。
图147中的倍数b是2的码位替换按原样利用了图97中的A的码位替换，区别只是在于倍数b为1。因而，图147的码位替换符合图96的分配规则。
在LDPC码是码长N为16200位、编码速率为2/3的LDPC码，以及调制方法是4096QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以12×2(＝mb)位的单位读出存储器31中写入的、列方向×行方向为(16200/(12×2))×(12×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的12×2(＝mb)个码位b0至b23，使得将该12×2(＝mb)个码位b0至b23例如分配给两个连续(＝b)的符号的12×2(＝mb)个符号位y0至y23，如图147所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y10，将码位b2分配给符号位y0，将码位b4分配给符号位y1，将码位b6分配给符号位y2，将码位b8分配给符号位y3，将码位b10分配给符号位y4，将码位b12分配给符号位y5，将码位b14分配给符号位y6，将码位b16分配给符号位y8，将码位b18分配给符号位y7，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y22，将码位b3分配给符号位y12，将码位b5分配给符号位y13，将码位b7分配给符号位y14，将码位b9分配给符号位y15，将码位b11分配给符号位y16，将码位b13分配给符号位y17，将码位b15分配给符号位y18，将码位b17分配给符号位y20，将码位b19分配给符号位y19，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
注意，在图147中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16、b18、b20和b22的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17、b19、b21和b23的替换模式都与图97的A中的码位b0至b11的替换模式一致。
图148示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为2/3的LDPC码，以及调制方法是4096QAM且倍数b是2。
图148中的倍数b是2的码位替换按原样利用了图100中的A的码位替换，区别只是在于倍数b为1。因而，图148的码位替换符合图99的分配规则。
在LDPC码是码长N为64800位、编码速率为2/3的LDPC码，以及调制方法是4096QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以12×2(＝mb)位的单位来读出存储器31中写入的、列方向×行方向为(64800/(12×2))×(12×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的12×2(＝mb)个码位b0至b23，使得将该12×2(＝mb)个码位b0至b23例如分配给两个连续(＝b)的符号的12×2(＝mb)个符号位y0至y23，如图148所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y10，将码位b2分配给符号位y0，将码位b4分配给符号位y1，将码位b6分配给符号位y2，将码位b8分配给符号位y3，将码位b10分配给符号位y4，将码位b12分配给符号位y5，将码位b14分配给符号位y6，将码位b16分配给符号位y8，将码位b18分配给符号位y7，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y22，将码位b3分配给符号位y12，将码位b5分配给符号位y13，将码位b7分配给符号位y14，将码位b9分配给符号位y15，将码位b11分配给符号位y16，将码位b13分配给符号位y17，将码位b15分配给符号位y18，将码位b17分配给符号位y20，将码位b19分配给符号位y19，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
注意，在图148中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16、b18、b20和b22的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17、b19、b21和b23的替换模式与图100中的A中的码位b0至b11的替换模式一致。
图149示出了码位替换的示例，其中，LDPC码是码长N为16200位、编码速率为3/4的LDPC码，以及调制方法是4096QAM且倍数b是2。
图149中的倍数b是2的码位替换按原样利用了图103中的A的码位的替换，区别只是在于倍数b为1。因而，图149的码位替换符合图102的分配规则。
在LDPC码是码长N为16200位、编码速率为3/4的LDPC码，以及调制方法是4096QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以12×2(＝mb)位的单位来读出存储器31中写入的、列方向×行方向为(16200/(12×2))×(12×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的12×2(＝mb)个码位b0至b23，使得将该12×2(＝mb)个码位b0至b23例如分配给两个连续(＝b)的符号的12×2(＝mb)个符号位y0至y23，如图149所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y6，将码位b6分配给符号位y1，将码位b8分配给符号位y4，将码位b10分配给符号位y5，将码位b12分配给符号位y2，将码位b14分配给符号位y3，将码位b16分配给符号位y7，将码位b18分配给符号位y10，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y20，将码位b3分配给符号位y12，将码位b5分配给符号位y18，将码位b7分配给符号位y13，将码位b9分配给符号位y16，将码位b11分配给符号位y17，将码位b13分配给符号位y14，将码位b15分配给符号位y15，将码位b17分配给符号位y19，将码位b19分配给符号位y22，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
注意，在图149中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16、b18、b20和b22的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17、b19、b21和b23的替换模式都与图103的A中的码位b0至b11的替换模式一致。
图150示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为3/4的LDPC码，以及调制方法是4096QAM且倍数b是2。
图150中的倍数b是2的码位替换按原样利用了图106中的A的码位替换，区别只是在于倍数b为1。因而，图150的码位替换符合图105的分配规则。
在LDPC码是码长N为64800位、编码速率为3/4的LDPC码，以及调制方法是1024QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以12×2(＝mb)位的单位来读出存储器31中写入的、列方向×行方向为(64800/(12×2))×(12×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的12×2(＝mb)个码位b0至b23，使得将该12×2(＝mb)个码位b0至b23例如分配给两个连续(＝b)的符号的12×2(＝mb)个符号位y0至y23，如图150所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y6，将码位b6分配给符号位y1，将码位b8分配给符号位y4，将码位b10分配给符号位y5，将码位b12分配给符号位y2，将码位b14分配给符号位y3，将码位b16分配给符号位y7，将码位b18分配给符号位y10，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y20，将码位b3分配给符号位y12，将码位b5分配给符号位y18，将码位b7分配给符号位y13，将码位b9分配给符号位y16，将码位b11分配给符号位y17，将码位b13分配给符号位y14，将码位b15分配给符号位y15，将码位b17分配给符号位y19，将码位b19分配给符号位y22，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
注意，在图150中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16、b18、b20和b22的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17、b19、b21和b23的替换模式都与图106的A中的码位b0至b11的替换模式一致。
图151示出了码位替换的示例，其中，LDPC码是码长N为16200位、编码速率为4/5的LDPC码，以及调制方法是4096QAM且倍数b是2。
图151中的倍数b是2的码位替换按原样利用了图109中的A的码位替换，区别只是在于倍数b为1。因而，图151的码位替换符合图108的分配规则。
在LDPC码是码长N为16200位、编码速率为4/5的LDPC码，以及调制方法是4096QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以12×2(＝mb)位的单位来读出存储器31中写入的列方向×行方向为(16200/(12×2))×(12×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的12×2(＝mb)个码位b0至b23，使得将该12×2(＝mb)个码位b0至b23例如分配给两个连续(＝b)的符号的12×2(＝mb)个符号位y0至y23，如图151所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y6，将码位b6分配给符号位y1，将码位b8分配给符号位y4，将码位b10分配给符号位y5，将码位b12分配给符号位y2，将码位b14分配给符号位y3，将码位b16分配给符号位y7，将码位b18分配给符号位y10，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y20，将码位b3分配给符号位y12，将码位b5分配给符号位y18，将码位b7分配给符号位y13，将码位b9分配给符号位y16，将码位b11分配给符号位y17，将码位b13分配给符号位y14，将码位b15分配给符号位y15，将码位b17分配给符号位y19，将码位b19分配给符号位y22，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
注意，在图151中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16、b18、b20和b22的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17、b19、b21和b23的替换模式都与图109的A中的码位b0至b11的替换模式一致。
图152示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为4/5的LDPC码，以及调制方法是4096QAM且倍数b是2。
图152中的倍数b是2的码位替换按原样利用了图112中的A的码位替换，区别只是在于倍数b为1。因而，图152的码位替换符合图111的分配规则。
在LDPC码是码长N为64800位、编码速率为4/5的LDPC码，以及调制方法是4096QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以12×2(＝mb)位的单位来读出存储器31中写入的、列方向×行方向为(64800/(12×2))×(12×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的12×2(＝mb)个码位b0至b23，使得将该12×2(＝mb)个码位b0至b23例如分配给两个连续(＝b)的符号的12×2(＝mb)个符号位y0至y23，如图152所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y6，将码位b6分配给符号位y1，将码位b8分配给符号位y4，将码位b10分配给符号位y5，将码位b12分配给符号位y2，将码位b14分配给符号位y3，将码位b16分配给符号位y7，将码位b18分配给符号位y10，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y20，将码位b3分配给符号位y12，将码位b5分配给符号位y18，将码位b7分配给符号位y13，将码位b9分配给符号位y16，将码位b11分配给符号位y17，将码位b13分配给符号位y14，将码位b15分配给符号位y15，将码位b17分配给符号位y19，将码位b19分配给符号位y22，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
注意，在图152中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16、b18、b20和b22的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17、b19、b21和b23的替换模式都与图112的A中的码位b0至b11的替换模式一致。
图153示出了码位替换的示例，其中，LDPC码是码长N为16200位、编码速率为5/6的LDPC码，以及调制方法是4096QAM且倍数b是2。
图153中的倍数b是2的码位替换按原样利用了图115中的A的码位替换，区别只是在于倍数b为1。因而，图153的码位替换符合图114的分配规则。
在LDPC码是码长N为16200位、编码速率为5/6的LDPC码，以及调制方法是4096QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以12×2(＝mb)位的单位来读出存储器31中写入的、列方向×行方向为(16200/(12×2))×(12×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的12×2(＝mb)个码位b0至b23，使得将该12×2(＝mb)个码位b0至b23例如分配给两个连续(＝b)的符号的12×2(＝mb)个符号位y0至y23，如图153所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y6，将码位b6分配给符号位y1，将码位b8分配给符号位y4，将码位b10分配给符号位y5，将码位b12分配给符号位y2，将码位b14分配给符号位y3，将码位b16分配给符号位y7，将码位b18分配给符号位y10，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y20，将码位b3分配给符号位y12，将码位b5分配给符号位y18，将码位b7分配给符号位y13，将码位b9分配给符号位y16，将码位b11分配给符号位y17，将码位b13分配给符号位y14，将码位b15分配给符号位y15，将码位b17分配给符号位y19，将码位b19分配给符号位y22，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
注意，在图153中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16、b18、b20和b22的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17、b19、b21和b23的替换模式都与图115的A中的码位b0至b11的替换模式一致。
图154示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为5/6的LDPC码，以及调制方法是4096QAM且倍数b是2。
图154中的倍数b是2的码位替换按原样利用了图118中的A的码位替换，区别只是在于倍数b为1。因而，图154的码位替换符合图117的分配规则。
在LDPC码是码长N为64800位、编码速率为5/6的LDPC码，以及调制方法是4096QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以12×2(＝mb)位的单位来读出存储器31中写入的、列方向×行方向为(64800/(12×2))×(12×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的12×2(＝mb)个码位b0至b23，使得将该12×2(＝mb)个码位b0至b23例如分配给两个连续(＝b)的符号的12×2(＝mb)个符号位y0至y23，如图154所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y6，将码位b6分配给符号位y1，将码位b8分配给符号位y4，将码位b10分配给符号位y5，将码位b12分配给符号位y2，将码位b14分配给符号位y3，将码位b16分配给符号位y7，将码位b18分配给符号位y10，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y20，将码位b3分配给符号位y12，将码位b5分配给符号位y18，将码位b7分配给符号位y13，将码位b9分配给符号位y16，将码位b11分配给符号位y17，将码位b13分配给符号位y14，将码位b15分配给符号位y15，将码位b17分配给符号位y19，将码位b19分配给符号位y22，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
注意，在图154中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16、b18、b20和b22的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17、b19、b21和b23的替换模式都与图118的A中的码位b0至b11的替换模式一致。
图155示出了码位替换的示例，其中，LDPC码是码长N为16200位、编码速率为8/9的LDPC码，以及调制方法是4096QAM且倍数b是2。
图155中的倍数b是2的码位替换按原样利用了图121中的A的码位的替换，区别只是在于倍数b为1。因而，图155的码位替换符合图120的分配规则。
在LDPC码是码长N为16200位、编码速率为8/9的LDPC码，以及调制方法是4096QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以12×2(＝mb)位的单位来读出存储器31中写入的、列方向×行方向为(16200/(12×2))×(12×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的12×2(＝mb)个码位b0至b23，使得将该12×2(＝mb)个码位b0至b23例如分配给两个连续(＝b)的符号的12×2(＝mb)个符号位y0至y23，如图155所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y10，将码位b2分配给符号位y0，将码位b4分配给符号位y1，将码位b6分配给符号位y2，将码位b8分配给符号位y3，将码位b10分配给符号位y4，将码位b12分配给符号位y5，将码位b14分配给符号位y6，将码位b16分配给符号位y8，将码位b18分配给符号位y7，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y22，将码位b3分配给符号位y12，将码位b5分配给符号位y13，将码位b7分配给符号位y14，将码位b9分配给符号位y15，将码位b11分配给符号位y16，将码位b13分配给符号位y17，将码位b15分配给符号位y18，将码位b17分配给符号位y20，将码位b19分配给符号位y19，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
注意，在图155中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16、b18、b20和b22的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17、b19、b21和b23的替换模式都与图121的A中的码位b0至b11的替换模式一致。
图156示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为8/9的LDPC码，以及调制方法是4096QAM且倍数b是2。
图156中的倍数b是2的码位替换按原样利用了图124中的A的码位替换，区别只是在于倍数b为1。因而，图156的码位替换符合图123的分配规则。
在LDPC码是码长N为64800位、编码速率为8/9的LDPC码，以及调制方法是4096QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以12×2(＝mb)位的单位来读出存储器31中写入的、列方向×行方向为(64800/(12×2))×(12×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的12×2(＝mb)个码位b0至b23，使得将该12×2(＝mb)个码位b0至b23例如分配给两个连续(＝b)的符号的12×2(＝mb)个符号位y0至y23，如图156所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y10，将码位b2分配给符号位y0，将码位b4分配给符号位y1，将码位b6分配给符号位y2，将码位b8分配给符号位y3，将码位b10分配给符号位y4，将码位b12分配给符号位y5，将码位b14分配给符号位y6，将码位b16分配给符号位y8，将码位b18分配给符号位y7，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y22，将码位b3分配给符号位y12，将码位b5分配给符号位y13，将码位b7分配给符号位y14，将码位b9分配给符号位y15，将码位b11分配给符号位y16，将码位b13分配给符号位y17，将码位b15分配给符号位y18，将码位b17分配给符号位y20，将码位b19分配给符号位y19，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
注意，在图156中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16、b18、b20和b22的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17、b19、b21和b23的替换模式都与图124的A中的码位b0至b11的替换模式一致。
图157示出了码位替换的示例，其中，LDPC码是码长N为64800位、编码速率为9/10的LDPC码，以及调制方法是4096QAM且倍数b是2。
图157中的倍数b是2的码位替换按原样利用了图127中的A的码位的替换，区别只是在于倍数b为1。因而，图157的码位替换符合图126的分配规则。
在LDPC码是码长N为64800位、编码速率为9/10的LDPC码，以及调制方法是4096QAM且倍数b为2的情况下，在多路分离器25中，在行方向上以12×2(＝mb)位的单位来读出存储器31中写入的、列方向×行方向为(64800/(12×2))×(12×2)位的码位，并将其提供到替换部件32(图16和17)。
替换部件32替换从存储器31读出的12×2(＝mb)个码位b0至b23，使得将该12×2(＝mb)个码位b0至b23例如分配给两个连续(＝b)的符号的12×2(＝mb)个符号位y0至y23，如图157所示。
具体而言，替换部件32执行替换，以便：将码位b0分配给符号位y10，将码位b2分配给符号位y0，将码位b4分配给符号位y1，将码位b6分配给符号位y2，将码位b8分配给符号位y3，将码位b10分配给符号位y4，将码位b12分配给符号位y5，将码位b14分配给符号位y6，将码位b16分配给符号位y8，将码位b18分配给符号位y7，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y22，将码位b3分配给符号位y12，将码位b5分配给符号位y13，将码位b7分配给符号位y14，将码位b9分配给符号位y15，将码位b11分配给符号位y16，将码位b13分配给符号位y17，将码位b15分配给符号位y18，将码位b17分配给符号位y20，将码位b19分配给符号位y19，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
注意，在图157中，码位b0、b2、b4、b6、b8、b10、b12、b14、b16、b18、b20和b22的替换模式以及码位b1、b3、b5、b7、b9、b11、b13、b15、b17、b19、b21和b23的替换模式都与图127的A中的码位b0至b11的替换模式一致。
图158至161示出了通过执行新替换方法的替换处理而获得的BER的仿真结果，在该替换处理中，利用以上参考图136至157描述的倍数b为1时的替换来执行倍数b为2时的替换。
具体来说，图158示出了在码长N为16200、且编码速率分别为2/3、3/4、3/5、5/6和8/9的LDPC码被确定为对象，并且采用1024QAM作为调制方法时的BER。
图159示出了在码长N为64800、且编码速率分别为2/3、3/4、3/5、5/6、8/9和9/10的LDPC码被确定为对象，并且采用1024QAM作为调制方法时的BER。
图160示出了在码长N为16200、且编码速率分别为2/3、3/4、3/5、5/6和8/9的LDPC码被确定为对象，并且采用4096QAM作为调制方法时的BER。
图161示出了在码长N为64800、且编码速率分别为2/3、3/4、3/5、5/6、8/9和9/10的LDPC码被确定为对象，并且采用4096QAM作为调制方法时的BER。
此外，在图158至161中，与图130至133类似，横坐标轴表示Es/N0，纵坐标轴表示BER。此外，实线表示执行了新的替换方法的替换处理时的BER而虚线表示没有执行替换处理时的BER。
通过图158至161，可以看出：相对于没有执行替换处理的其它情况，新替换方法的替换处理呈现出改善的BER和改善的容错性。
图162是示出图7的接收设备12的配置示例的框图。
参见图162，接收设备12是用于从发送设备11(图7)接收调制信号的数据处理设备，包括正交解调部件51、解映射部件52、解交织器53以及LDPC解码部件56。
正交解调部件51从发送设备11接收调制信号，并且执行正交解调，然后将作为正交解调结果而获得的符号(在I和Q轴上的值)提供到解映射部件52。
解映射部件52执行解映射：将来自正交解调部件51的信号点转换成要被符号化成符号的LDPC码的码位，并且将码位提供到解交织器53。
解交织器53包括多路复用器(MUX)54以及列扭曲解交织器55，并且执行来自解映射部件52的符号位的符号的解交织。
具体而言，多路复用器54对来自解映射部件52的符号位的符号，执行与由图8的多路分离器25执行的替换处理对应的逆替换处理(与替换处理相反的处理)，即如下逆替换处理：将被替换处理替换的LDPC码的码位(符号位)的位置返回到原始位置。然后，多路复用器54将作为逆替换处理的结果而获得的LDPC码提供到列扭曲解交织器55。
列扭曲解交织器55针对来自多路复用器54的LDPC码，执行与由图8的列扭曲交织器24执行的作为再排列处理的列扭曲交织对应的列扭曲解交织(与列扭曲交织相反的处理)，也就是说，例如，作为逆再排列处理的如下扭曲解交织：将其排列通过作为再排列处理的列扭曲交织而改变的LDPC码的码位排列返回到原始排列。
具体而言，列扭曲解交织器55通过将LDPC码的码位写入到用于解交织的存储器中和从该存储器中读出写入的码位，来执行列扭曲解交织，以类似于图22所示的存储器31的方式等来配置该存储器。
注意，在列扭曲解交织器55中，使用在从存储器31读出代码时的读取地址作为写入地址，在用于解交织的存储器的行方向上执行码位的写入。同时，使用在向存储器31写入代码时的写入地址作为读取地址，在用于解交织的存储器的列方向上执行码位的读出。
作为列扭曲解交织的结果而获得的LDPC码从列扭曲解交织器55被提供到LDPC解码部件56。
这里，尽管从解映射部件52提供到解交织器53的LDPC码是通过以所列顺序执行的奇偶交织、列扭曲交织以及替换处理来获得的，但是，解交织器53只执行与替换处理对应的逆替换处理以及与列扭曲交织对应的列扭曲解交织。因而，未执行与奇偶交织对应的奇偶解交织(与奇偶交织相反的处理)，即如下奇偶解交织：将通过奇偶交织改变排列的LDPC码的码位排列返回到原始排列。
因而，将已执行了逆替换处理和列扭曲解交织但是没有执行奇偶解交织的LDPC码从解交织器53(的列扭曲解交织器55)提供到LDPC解码部件56。
LDPC解码部件56使用转换奇偶校验矩阵来执行来自解交织器53的LDPC码的LDPC解码，并输出通过LDPC解码而获得的数据作为对象数据的解码结果，其中通过对用于图8的LDPC编码部件21进行的LDPC编码的奇偶校验矩阵H至少执行与奇偶交织对应的列替换而获得该转换奇偶校验矩阵。
图163是示出图162的接收设备12执行的接收处理的流程图。
在步骤S111，正交解调部件51从发送设备11接收调制信号。然后，处理前进到步骤S112，在步骤S112，正交解调部件51执行调制信号的正交解调。正交解调部件51将作为正交解调结果而获得的信号点提供到解映射部件52，此后，处理从步骤S112前进到步骤S113。
在步骤S113，解映射部件52执行将来自正交解调部件51的信号点转换成符号的解映射，并将码位提供到解交织器53，此后，处理前进到步骤S114。
在步骤S114，解交织器53执行来自解映射部件52的符号位的符号的解交织，此后，处理前进到步骤S115。
具体来说，在步骤S114，解交织器53中的多路复用器54对来自解映射部件52的符号位的符号执行逆替换处理，并将作为逆替换处理的结果而获得的LDPC码提供到列扭曲解交织器55。
列扭曲解交织器55对来自多路复用器54的LDPC码执行列扭曲解交织，并且将作为列扭曲解交织的结果而获得的LDPC码提供到LDPC解码部件56。
在步骤S115，LDPC解码部件56使用转换奇偶校验矩阵来对来自列扭曲解交织器55的LDPC码执行LDPC解码，并输出通过LDPC解码而获得的数据作为对象数据的解码结果，其中通过对用于图8的LDPC编码部件21进行的LDPC编码的奇偶校验矩阵H至少执行与奇偶交织对应的列替换而获得该转换奇偶校验矩阵。此后，处理结束。
注意，图163的接收处理被重复地执行。
另外，在图162中，类似于图8中的情况，为了便于描述，用于执行逆替换处理的多路复用器54和用于执行列扭曲解交织的列扭曲解交织器55被彼此分离地配置。然而，也可以相互集成地配置多路复用器54和列扭曲解交织器55。
此外，在图8的发送设备11不执行列扭曲交织的情况下，没有必要在图162的接收设备12中提供列扭曲解交织器55。
现在，进一步描述图162的LDPC解码部件56执行的LDPC解码。
图162的LDPC解码部件56使用转换奇偶校验矩阵对来自上述列扭曲解交织器55的LDPC码(执行了逆替换处理和列扭曲解交织，而没有执行奇偶解交织)执行LDPC解码，其中通过对用于图8的LDPC编码部件21进行的LDPC编码的奇偶校验矩阵H至少执行与奇偶交织对应的列替换而获得该转换奇偶校验矩阵。
另外，之前已经提出了如下LDPC解码，其通过使用转换奇偶校验矩阵执行LDPC解码，可以在减小电路规模的同时将操作频率抑制在可足够实施的范围内(例如，参见日本专利公开No.2004-343170)。
由此，首先参考图164至167来描述之前提出的使用转换奇偶校验矩阵的LDPC解码。
图164示出了码长N为90且编码速率为2/3的LDPC码的奇偶校验矩阵H的示例。
注意，在图164中，0由点(.)来表示(类似地，此后描述的图165和166也是如此)。
在图164的奇偶校验矩阵H中，奇偶矩阵具有阶梯结构。
图165示出了通过将表达式(11)的行替换和表达式(12)的列替换应用于图164的奇偶校验矩阵H而获得的奇偶校验矩阵H′。
行替换：第6s+t+1行→第5t+s+1行…(11)
列替换：第6x+y+61列→第5y+x+61列…(12)
然而，在表达式(11)和(12)中，s、t、x和y分别是在0≤s＜5、0≤t＜6、0≤x＜5和0≤y＜6的范围内的整数。
根据表达式(11)的行替换，按照以下方式进行替换：其序号被6除的余数为1的第1、第7、第13、第19和第25行被第1、第2、第3、第4和第5行替换，以及其序号被6除的余数为2的第2、第8、第14、第20和第26行被第6、第7、第8、第9和第10行替换。
另一方面，根据表达式(12)的列替换，对第61列以及随后的列(奇偶矩阵)执行以下替换：其序号被6除的余数为1的第61、第67、第73、第79和第85列被第61、第62、第63、第64和第65列替换，以及其序号被6除的余数为2的第62、第68、第74、第80和第86列被第66、第67、第68、第69和第70列替换。
通过对图164的奇偶校验矩阵H进行行和列的替换而获得的矩阵是图165的奇偶校验矩阵H′。
这里，即使执行了奇偶校验矩阵H的行替换，也不会影响LDPC码的码位的排列。
同时，表达式(12)的列替换对应于如下情况下的奇偶交织：信息长度K、循环结构的单位列数P以及将第K+qx+y+1个码位交织到第K+Py+x+1个码位的位置的奇偶交织中的奇偶长度M(这里为30)的约数q(＝M/P)分别被设置为60、5和6。
如果图165中的奇偶校验矩阵H′(此后适当地称为替换奇偶校验矩阵)乘以对图164的奇偶校验矩阵H(此后适当地称为原始奇偶校验矩阵)的LDPC码进行与表达式(12)相同的替换的结果，则输出0矢量。具体来说，在以c′来表示通过对作为原始奇偶校验矩阵H的LDPC码(一个码字)的行矢量c应用表达式(12)的列替换而获得的行矢量的情况下，由于根据奇偶校验矩阵的特性，HcT变为0矢量，因此H′c′T自然也变为0矢量。
从以上可以看出，图165的转换奇偶校验矩阵H′变为通过对原始奇偶校验矩阵H的LDPC码c执行表达式(12)的列替换而获得的LDPC码c′的奇偶校验矩阵。
因而，通过对原始奇偶校验矩阵H的LDPC码c执行表达式(12)的列替换，使用图165的奇偶校验矩阵H′对列替换之后的LDPC码c′进行解码(LDPC解码)，然后对解码结果执行表达式(12)的列替换的逆替换，可以获得与在使用奇偶校验矩阵H来解码原始奇偶校验矩阵H的LDPC码的情况下获得的解码结果类似的解码结果。
图166示出了图165的转换奇偶校验矩阵H′，其中在5×5的矩阵单位之间提供了间隔。
在图166中，通过以下矩阵的组合来表示转换奇偶校验矩阵H′：5×5元素的单位矩阵；对应于其一个或多个元素1变成一个或多个元素0的单位矩阵的另一矩阵(此后适当地称为准单位矩阵)；又一矩阵(此后适当地称为移位矩阵)，其对应于循环移位(循环移位)后的单位矩阵或准单位矩阵；单位矩阵、准单位矩阵和移位矩阵中的两个或更多个的再一矩阵(此后适当地称为求和矩阵)；以及5×5元素的0矩阵。
可以认为，图166的转换奇偶校验矩阵H′由单位矩阵、准单位矩阵、移位矩阵、求和矩阵和5×5元素的0矩阵组成。因此，组成转换奇偶校验矩阵H′的5×5元素的矩阵此后称为分量矩阵。
为了对通过由P×P分量的矩阵所表示的奇偶校验矩阵表示的LDPC码进行解码，可以使用对P个校验节点和P个变量节点同时进行校验节点数学运算和变量节点数学运算的架构。
图167是示出执行刚才描述的这种解码的解码设备的配置的示例的框图。
具体而言，图167示出了解码设备的配置的示例，其使用通过至少执行表达式(12)的列替换而获得的图166的转换奇偶校验矩阵H′来执行图164的原始奇偶校验矩阵H的LDPC码的解码。
图167的解码设备包括：边数据存储存储器300，其包括六个FIFO3001至3006；用于选择FIFO 3001至3006的选择器301；校验节点计算部件302；两个循环移位电路303和308；边数据存储存储器304，包括18个FIFO 3041至30418；用于选择FIFO 3041至30418的选择器305；用于存储接收信息的接收数据存储器306；变量节点计算部件307；解码字计算部件309；接收数据再排列部件310；以及解码数据再排列部件311。
首先，描述将数据存储到边数据存储存储器300和304中的存储方法。
边数据存储存储器300包括六个FIFO 3001至3006，其数目等于图166的转换奇偶校验矩阵H′的行数30除以分量矩阵的行数5的商。FIFO300y(y＝1，2，…，6)中的每个具有多级存储区域，使得对应于五个(该数目等于分量矩阵的行数和列数)边的消息可以同时从每级存储区域中读出或写入到每级存储区域中。此外，每个FIFO 300y的存储区域的级数是九，其是图166的转换奇偶校验矩阵的行方向上1的最大数量(汉明权重)。
在FIFO 3001中，在图166的转换奇偶校验矩阵H′的第一至第五行中的值为1的位置所对应的数据(来自变量节点的消息vi)以闭合的形式在水平方向上存储在各个行中(以忽略0的形式)。具体来说，如果第i列的第j行中的元素被表示为(j，i)，则在FIFO 3001中的第一级存储区域中，存储了转换奇偶校验矩阵H′的从(1，1)到(5，5)的5×5元素的单位矩阵的值为1的位置所对应的数据。在第二级存储区域中，存储了转换奇偶校验矩阵H′的从(1，21)到(5，25)的移位矩阵(通过在向右方向上对5×5元素的单位矩阵循环移位三位而获得的移位矩阵)的值为1的位置所对应的数据。另外，在第三至第八级存储区域中，存储了与转换奇偶校验矩阵H′具有关联关系的数据。然后，在第九级存储区域中，存储了转换奇偶校验矩阵H′的(1，86)到(5，90)的移位矩阵(通过用值0替换5×5元素的单位矩阵的第一行中的值1、然后在向左方向上对替换之后的单位矩阵循环移位一位而获得的移位矩阵)的值的位置所对应的数据。
在FIFO 3002中，存储了图166的转换奇偶校验矩阵H′的第六至第十行中的值为1的位置所对应的数据。具体来说，在FIFO 3002的第一级存储区域中，存储了转换奇偶校验矩阵H′的从(6，1)到(10，5)的形成求和矩阵(求和矩阵是第一移位矩阵与第二移位矩阵的和，其中通过在向右方向上对5×5元素的单位矩阵循环移位一位而获得第一移位矩阵，以及通过在向右方向上对5×5元素的单位矩阵循环移位两位而获得第二移位矩阵)的第一移位矩阵的值为1的位置所对应的数据。此外，在第二级存储区域中，存储了转换奇偶校验矩阵H′的从(6，1)到(10，5)的形成求和矩阵的第二移位矩阵的值为1的位置所对应的数据。
具体而言，对于权重为2或更大的分量矩阵，在分量矩阵被表示为具有权重1的P×P元素的单位矩阵、准单位矩阵(其对应于一个或多个具有值1的元素被替换成0的单位矩阵)和移位矩阵(通过循环移位单位矩阵或准单位矩阵而获得)当中的多个之和的形式的情况下，权重为1的单位矩阵、准单位矩阵或移位矩阵的值为1的位置所对应的数据(对应于属于单位矩阵、准单位矩阵或移位矩阵的边的消息)被存储在同一地址中(FIFO 3001至3006当中的同一FIFO)。
另外，在第三至第九级存储区域中，存储与转换奇偶校验矩阵H′具有关联关系的数据。
另外，FIFO 3003至3006存储与转换奇偶校验矩阵H′具有关联关系的数据。
边数据存储存储器304包括18个FIFO 3041至30418，其数目等于转换奇偶校验矩阵H′的列数90除以分量矩阵的列数5的商。每个边数据存储存储器304x(x＝1，2，…，18)包括多级存储区域，并且对应于五个(该数目等于转换奇偶校验矩阵H′的行数和列数)边的消息可以同时从每级存储区域中读出或写入到每级存储区域中。
在FIFO 3041中，在图166的转换奇偶校验矩阵H′的第一至第五行中的值为1的位置所对应的数据(来自校验节点的消息uj)以闭合的形式在垂直方向上存储在各个列中(以忽略0的形式)。具体来说，在FIFO 3041的第一级存储区域中，存储了转换奇偶校验矩阵H′的从(1，1)到(5，5)的5×5元素的单位矩阵的值为1的位置所对应的数据。在第二级存储区域中，存储了垂直奇偶校验矩阵H′的从(6，1)到(10，5)的形成求和矩阵(求和矩阵是第一移位矩阵与第二移位矩阵的和，其中通过对5×5元素的单位矩阵向右循环移位一位而获得第一移位矩阵，以及通过对5×5元素的单位矩阵向右循环移位两位而获得第二移位矩阵)的第一移位矩阵的值的位置所对应的数据。此外，在第三级存储区域中，存储了垂直奇偶校验矩阵H′的从(6，1)到(10，5)的形成求和矩阵的第二移位矩阵的值为1的位置所对应的数据。
具体地，对于权重为2或更大的分量矩阵，在分量矩阵被表示为以下矩阵当中的多个矩阵的和的形式：具有权重1的P×P元素的单位矩阵、对应于一个或更多个具有值1的元素被替换为0的单位矩阵的准单位矩阵、以及通过对单位矩阵或准单位矩阵循环移位而获得的移位矩阵的情况下，对应于权重为1的单位矩阵、准单位矩阵或移位矩阵的具有值1的位置的数据(对应于属于单位矩阵、准单位矩阵或移位矩阵的边的消息)被存储到同一地址(FIFO 3041至30418当中的同一FIFO)。
再者，对于第四和第五级存储区域，存储与转换奇偶校验矩阵H′具有关联关系的数据。FIFO 3041的存储区域的级数是5，其是转换奇偶校验矩阵H′的第一至第五列中的行方向上的1的数量的最大数量(汉明权重)。
再者，FIFO 3042和3043类似地存储与转换奇偶校验矩阵H′具有关联关系的数据，并且FIFO 3042和3043的长度(级数)均为5。再者，FIFO3044至30412类似地存储与转换奇偶校验矩阵H′具有关联关系的数据，并且FIFO 3044至30412的长度均为3。再者，FIFO 30413至30418类似地存储与转换奇偶校验矩阵H′具有关联关系的数据，并且FIFO 30413至30418的长度均为2。
现在描述图167的解码设备的操作。
边数据存储存储器300包括6个FIFO 3001至3006，并且根据信息(矩阵数据)D312从FIFO 3001至3006中选择其中将存储数据的FIFO，该信息D312表示从前级的循环移位电路308提供的5个消息D311属于转换奇偶校验矩阵H′的哪个行。然后，5个消息D311被共同地和依次地存储到所选择的FIFO中。此外，当数据要被读出时，边数据存储存储器300依次从FIFO 3001读出5个消息D3001并且将这5个消息D3001提供给后级的选择器301。在从FIFO 3001读出消息结束之后，边数据存储存储器300也依次从FIFO 3002至FIFO 3006读出消息并且将读出的消息提供给选择器301。
选择器301根据选择信号D301从FIFO 3001至FIFO 3006中的当前从其读出数据的FIFO选择5个消息，并且将这5个消息作为消息D302提供给校验节点计算部件302。
校验节点计算部件302包括5个校验节点计算器3021至3025并且使用通过选择器301提供给其的消息D302(D3021至D3025)(表达式(7)的消息vi)根据表达式(7)来执行校验节点数学运算。然后，校验节点计算部件302将作为校验节点数学运算的结果而获得的5个消息D303(D3031至D3035)(表达式(7)的消息uj)提供给循环移位电路303。
循环移位电路303基于与转换奇偶校验矩阵H′中的相应的边被循环移位的原始单位矩阵的数量相关的信息(矩阵数据)D305，来对校验节点计算部件302确定的5个消息D3031至3035循环移位，并且将循环移位的结果作为消息D304提供给边数据存储存储器304。
边数据存储存储器304包括18个FIFO 3041至30418。边数据存储存储器304根据信息D305从FIFO 3041至30418中选择将存储数据的FIFO，该信息D305与从前级的循环移位电路303提供的5个消息D304属于转换奇偶校验矩阵H′的哪个行相关，并且边数据存储存储器304共同地将5个消息D304依次存储到所选择的FIFO中。另一方面，当要读出数据时，边数据存储存储器304从FIFO 3041依次读出5个消息D3061并且将消息D3061提供给后级的选择器305。在从FIFO 3041读出数据结束之后，边数据存储存储器304也依次从FIFO 3042至FIFO 30418读出消息并且将这些消息提供给选择器305。
选择器305根据选择信号D307从FIFO 3001至FIFO 30018中的当前从其读出数据的FIFO选择5个消息，并且将所选择的消息作为消息D308提供给变量节点计算部件307和解码字计算部件309。
另一方面，接收数据再排列部件310执行表达式(12)的列替换，以对通过通信路径接收到的LDPC码D313进行再排列，并且将经再排列的LDPC码D313作为接收数据D314提供给接收数据存储器306。接收数据存储器306根据从接收数据再排列部件310提供给其的接收数据D314来计算并存储接收LLR(对数似然比)并且收集接收LLR并将每5个接收LLR作为接收值D309提供给变量节点计算部件307和解码字计算部件309。
变量节点计算部件307包括5个变量节点计算器3071至3075，并且使用通过选择器305提供给其的消息D308(3081至3085)(表达式(1)的消息uj)以及从接收数据存储器306提供给其的5个接收值D309(表达式(1)的接收值uOi)根据表达式(1)来执行变量节点数学运算。然后，变量节点计算部件307将作为数学运算的结果而获得的消息D310(D3101至D3105)(表达式(1)的消息vi)提供给循环移位电路308。
循环移位电路308基于与转换奇偶校验矩阵H′中的相应的边被循环移位的原始单位矩阵的数量相关的信息，来对由变量节点计算部件307算出的消息D3101至D3105循环移位，并且将循环移位的结果作为消息D311提供给边数据存储存储器300。
通过执行上文描述的操作序列，可以执行LDPC码的一个循环中的解码。在图167的解码设备中，在对LDPC码进行预定次数的解码之后，最终解码结果由解码字计算部件309和解码数据再排列部件311确定然后被输出。
具体地，解码字计算部件309包括5个解码字计算器3091至3095并且用作多个解码循环中的最终级，用以使用从选择器305输出的5个消息D308(D3081至D3085)(表达式(5)的消息uj)以及从接收数据存储器306输出的5个接收值D309(表达式(5)的接收值uOi)根据表达式(5)来计算解码结果(解码字)。然后，解码字计算部件309将作为计算结果而获得的解码数据D315提供给解码数据再排列部件311。
解码数据再排列部件311对从解码字计算部件309提供给其的解码数据D315执行与表达式(12)的列替换相反的替换，以再排列解码数据D315的顺序并且输出经再排列的解码数据D315作为解码结果D316。
如上文所述，通过将行替换和列替换中之一或两者应用于奇偶校验矩阵(原始奇偶校验矩阵)以将奇偶校验矩阵转换为如上文所述可由如下矩阵的组合表示的奇偶校验矩阵(转换奇偶校验矩阵)：P×P元素的单位矩阵，对应于一个或多个元素1变为一个或多个元素0的单位矩阵的准单位矩阵，对应于循环移位之后的单位矩阵或准单位矩阵的移位矩阵，单位矩阵、准单位矩阵和移位矩阵中的两个或更多个的求和矩阵，以及P×P元素的0矩阵，可以针对LDPC码的解码而采用同时执行关于P个校验节点和P个变量节点的校验节点数学运算和变量节点数学运算的架构。因此，通过同时执行关于P个节点的节点数学运算，可以将操作频率抑制在可实现的范围内来执行LDPC解码。
组成图162的接收设备12的LDPC解码部件56同时执行关于P个校验节点和P个变量节点的校验节点数学运算和变量节点数学运算，以执行与图167的解码设备相似的LDPC解码。
具体地，为了简化描述，现在假设从组成图8的发送设备11的LDPC编码部件21输出的LDPC码的奇偶校验矩阵是例如，其中奇偶矩阵具有图164中示出的阶梯结构的奇偶校验矩阵H。在这种情形下，发送设备11的奇偶交织器23执行奇偶交织，用于将第K+qx+y+1个码位交织到第K+Py+x+1个码位的位置，其中信息长度K被设定为60，循环结构的单位列数P被设为5，并且奇偶长度M的约数q(＝M/P)被设定为6。
由于该奇偶交织对应于表达式(12)的列替换，因此LDPC解码部件56不需要执行表达式(12)的列替换。
因此，在图162的接收设备12中，如上文所述从列扭曲解交织器55向LDPC解码部件56提供未执行奇偶解交织的LDPC码，即处于执行了表达式(12)的列替换的状态中的LDPC码。除了未执行表达式(12)的列替换之外，LDPC解码部件56执行与图167的解码设备的LDPC解码部件相似的处理。
具体地，图168示出了图162的LDPC解码部件56的配置的示例。
参照图168，除了未提供图167的接收数据再排列部件310之外，LDPC解码部件56的配置与图167的解码设备的LDPC解码部件的配置相似，并且除了不执行表达式(12)的列替换之外，LDPC解码部件56执行与图167的解码设备的LDPC解码部件相似的处理。因此，此处将省略LDPC解码部件56的描述。
由于LDPC解码部件56如上文所述可被配置为不包括接收数据再排列部件310，因此较之图167的解码设备，可以减小尺寸。
应当注意，尽管为了简化描述，在图164至168中假设LDPC码的码长N是90；信息长度K是60；循环结构的单位列数P(分量矩阵的行数量和列数量)是5；并且奇偶长度M的约数q(＝M/P)是6，但是码长N、信息长度K、循环结构的单位列数P和约数q(＝M/P)并非单独地限于以上给出的特定值。
具体地，尽管图8的发送设备11中的LDPC编码部件21输出如下LDPC码，其中例如，码长N是64800或16200，信息长度K是N-Pq(＝N-M)，循环结构的单位列数P是360并且约数q是M/P，但是也可以应用图168的LDPC解码部件56，其中，通过针对如刚才描述的LDPC码同时执行关于P个校验节点和P个变量节点的校验节点数学运算和变量节点数学运算，来执行LDPC解码。
尽管上文描述的系列处理可以通过硬件执行，但是其可以另外由软件执行。在由软件执行系列处理的情况下，构造软件的程序被安装到通用的计算机等中。
图169示出了其中安装有用于执行上文描述的系列处理的程序的计算机的实施例的配置的示例。
该程序可以预先记录在作为内置于计算机内的记录介质的硬盘705上或ROM 703中。
或者，程序可以临时地或永久地存储(记录)在可移除记录介质711上或中，诸如软盘、CD-ROM(致密盘只读存储器)、MO(磁光)盘、DVD(数字多用途盘)、磁盘或半导体存储器。如刚才描述的可移除记录介质711可被提供为所谓的软件包。
应当注意，不仅可以从如上文所述的可移除记录介质711将程序安装到计算机中，也可以将程序安装到内置于计算机内的硬盘705中，其中向计算机传输程序并且由通信部件708接收程序。在这种情形下，可以通过用于数字卫星广播的人造卫星利用无线通信将程序从下载站点传输到计算机，或者通过诸如LAN(局域网)或互联网的网络利用有线通信将程序传输到计算机。
计算机具有其内置的CPU(中央处理单元)702。输入/输出接口7410通过总线701连接到CPU 702，并且如果当使用者操作通过键盘、鼠标、麦克风等配置的输入部件707时，通过输入/输出接口710将指示输入到CPU 702，或者在相似的情况下，则CPU 702执行ROM(只读存储器)703中存储的程序。或者，CPU 702将硬盘705上存储的程序，从卫星或网络传输的、由通信部件708接收并且被安装在硬盘705中的程序，或者从加载在驱动器709中的可移除记录介质711读出并且被安装在硬盘705中的程序加载到RAM(随机存取存储器)704中并且执行该程序。因此，CPU 702根据上文描述的流程图或者由上文描述的框图的配置执行的处理来执行处理。然后，CPU 702从通过LCD(液晶显示器)、扬声器等配置的输出部件706输出处理结果，以及遇必要时通过输入/输出接口710从通信部件708发送处理结果或者将处理结果记录在硬盘705中。
这里，在本说明书中，描述用于使计算机执行各种处理的程序的处理步骤不一定需要根据被描述为流程图的顺序按时间序列进行处理，而是包括将并行或单独执行的处理(例如，并行处理或者根据对象的处理)。
此外，程序可以由单个计算机处理或者可以由多个计算机通过分布式处理而处理。此外，程序可被传输到远方的计算机并且由该计算机执行。
现在描述多路分离器25的替换部件32进行的替换处理中的LDPC码的码位替换方法的变化方案，即，LDPC码的码位和表示符号的符号位的分配模式(在下文中被称为位分配模式)的变化方案。
在多路分离器25中，在存储器31的列方向上写入LDPC码的码位，该存储器31在列方向×行方向上存储(N/(mb))×(mb)位。然后，在行方向上以mb位为单位读出码位。此外，在多路分离器25中，替换部件32替换在存储器31的行方向上读出的mb个码位，并且将替换之后的码位确定为(连续的)b个符号的mb个符号位。
具体地，替换部件32将从在存储器31的行方向上读出的mb个码位的最高有效位开始的第i+1位确定为码位bi，并且将从b个(连续的)符号的mb个符号位的最高有效位开始的第i+1位确定为符号位yi，然后根据预定的位分配模式替换mb个码位b0到bmb-1。
图170示出了在如下情况中可以采用的位分配模式的示例，其中LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且此外，调制方法是4096QAM并且倍数b是1。
在LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且此外，调制方法是4096QAM并且倍数b是1的情况中，在多路分离器25中，在行方向上以12×1(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(12×1))×(12×1)位的存储器31中的码位，并且将码位提供给替换部件32(图16和17)。
如图170中所见，替换部件32替换12×1(＝mb)个码位b0至b11，从而使从存储器31读出的12×1(＝mb)个码位b0至b11可以被分配给1个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，根据图170，替换部件32针对来自具有64800位的码长N的LDPC码中的具有5/6的编码速率的LDPC码和具有9/10的编码速率的LDPC码，都执行替换，用于将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y6，将码位b3分配给符号位y1，将码位b4分配给符号位y4，将码位b5分配给符号位y5，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y7，将码位b9分配给符号位y10，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图171示出了在如下情况中可以采用的位分配模式的示例，其中LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且此外，调制方法是4096QAM并且倍数b是2。
这里，图171的位分配模式无任何修改地利用了其中倍数b是1的图170的位分配模式。
在LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且此外，调制方法是4096QAM并且倍数b是2的情况中，在多路分离器25中，在行方向上以12×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(12×2))×(12×2)位的存储器31中的码位，并且将码位提供给替换部件32(图16和17)。
如图171中所见，替换部件32替换12×2(＝mb)个码位b0至b23，从而使从存储器31读出的12×2(＝mb)个码位b0至b23可以被分配给2个(＝b)连续符号的12×2(＝mb)个符号位y0至y23。
具体地，根据图171，替换部件32针对来自具有64800位的码长N的LDPC码中的具有5/6的编码速率的LDPC码和具有9/10的编码速率的LDPC码，都执行替换，用于将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y6，将码位b6分配给符号位y1，将码位b8分配给符号位y4，将码位b10分配给符号位y5，将码位b12分配给符号位y2，将码位b14分配给符号位y3，将码位b16分配给符号位y7，将码位b18分配给符号位y10，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y20，将码位b3分配给符号位y12，将码位b5分配给符号位y18，将码位b7分配给符号位y13，将码位b9分配给符号位y16，将码位b11分配给符号位y17，将码位b13分配给符号位y14，将码位b15分配给符号位y15，将码位b17分配给符号位y19，将码位b19分配给符号位y22，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
图172示出了在如下情况中可以采用的位分配模式的示例，其中调制方法是1024QAM并且LDPC码是码长N为16200位并且编码速率为3/4、5/6或8/9的LDPC码，并且此外，倍数b是2，以及再者，其中调制方法是1024QAM并且LDPC码是码长N为64800位并且编码速率为3/4、5/6或9/10的LDPC码，并且此外，倍数b是2。
在LDPC码是码长N为16200位并且编码速率为3/4、5/6或8/9的LDPC码，并且调制方法是1024QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以10×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(16200/(10×2))×(10×2)位的存储器31中的码位，并且将码位提供给替换部件32(图16和17)。
另一方面，在LDPC码是码长N为64800位并且编码速率为3/4、5/6或9/10的LDPC码，并且调制方法是1024QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以10×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(10×2))×(10×2)位的存储器31中的码位，并且将码位提供给替换部件32(图16和17)。
如图172中所见，替换部件32替换10×2(＝mb)个码位b0至b19，从而使从存储器31读出的10×2(＝mb)个码位b0至b19可以被分配给2个(＝b)连续符号的10×2(＝mb)个符号位y0至y19。
具体地，根据图172，替换部件32针对所有来自具有16200位的码长的LDPC码中的具有3/4的编码速率的LDPC码、具有5/6的编码速率的LDPC码和具有另外的8/9的编码速率的LDPC码以及来自具有64800位的另一码长N的LDPC码中的具有3/4的编码速率的LDPC码、具有5/6的编码速率的LDPC码和具有另外的9/10的编码速率的LDPC码，都执行替换，用于将码位b0分配给符号位y8，将码位b1分配给符号位y3，将码位b2分配给符号位y7，将码位b3分配给符号位y10，将码位b4分配给符号位y19，将码位b5分配给符号位y4，将码位b6分配给符号位y9，将码位b7分配给符号位y5，将码位b8分配给符号位y17，将码位b9分配给符号位y6，将码位b10分配给符号位y14，将码位b11分配给符号位y11，将码位b12分配给符号位y2，将码位b13分配给符号位y18，将码位b14分配给符号位y16，将码位b15分配给符号位y15，将码位b16分配给符号位y0，将码位b17分配给符号位y1，将码位b18分配给符号位y13，以及将码位b19分配给符号位y12。
图173示出了在如下情况中可以采用的位分配模式的示例，其中调制方法是4096QAM并且LDPC码是码长N为16200位并且编码速率为5/6或8/9的LDPC码，并且此外，倍数b是2，以及再者，其中调制方法是4096QAM并且LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且此外，倍数b是2。
在LDPC码是码长N为16200位并且编码速率为5/6或8/9的LDPC码，并且调制方法是4096QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以12×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(16200/(12×2))×(12×2)位的存储器31中的码位，并且将码位提供给替换部件32(图16和17)。
另一方面，在LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且调制方法是4096QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以12×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(12×2))×(12×2)位的存储器31中的码位，并且将码位提供给替换部件32(图16和17)。
如图173中所见，替换部件32替换12×2(＝mb)个码位b0至b23，从而使从存储器31读出的12×2(＝mb)个码位b0至b23可以被分配给2个(＝b)连续符号的12×2(＝mb)个符号位y0至y23。
具体地，根据图173，替换部件32针对所有来自具有16200位的码长的LDPC码中的具有5/6的编码速率的LDPC码和具有8/9的编码速率的LDPC码以及来自具有64800位的另一码长N的LDPC码中的具有5/6的编码速率的LDPC码和具有9/10的编码速率的LDPC码，都执行替换，用于将码位b0分配给符号位y10，将码位b1分配给符号位y15，将码位b2分配给符号位y4，将码位b3分配给符号位y19，将码位b4分配给符号位y21，将码位b5分配给符号位y16，将码位b6分配给符号位y23，将码位b7分配给符号位y18，将码位b8分配给符号位y11，将码位b9分配给符号位y14，将码位b10分配给符号位y22，将码位b11分配给符号位y5，将码位b12分配给符号位y6，将码位b13分配给符号位y17，将码位b14分配给符号位y13，将码位b15分配给符号位y20，将码位b16分配给符号位y1，将码位b17分配给符号位y3，将码位b18分配给符号位y9，将码位b19分配给符号位y2，将码位b20分配给符号位y7，将码位b21分配给符号位y8，将码位b22分配给符号位y12，以及将码位b23分配给符号位y0。
根据图170至173中示出的位分配模式，可以针对多种LDPC码采用同一位分配模式，并且此外，可以针对所有多种LDPC码将对错误的容限设定为所期望的性能。
具体地，图174至177示出了在根据图170至173的位分配模式执行替换处理的情况下的BER(误码率)的仿真结果。
应当注意，在图174至177中，横坐标轴表示Es/NO(每一个符号的信号功率-噪声功率比)并且纵坐标轴表示BER。
此外，实线曲线表示执行了替换处理的BER并且交替的长和短虚线表示未执行替换处理的BER。
图174示出了在采用4096QAM作为调制方法并且将倍数b设定为1，对码长N为64800并且编码速率为5/6和9/10的LDPC码执行根据图170的位分配模式的替换处理的情况下的BER。
图175示出了在采用4096QAM作为调制方法并且将倍数b设定为2，对码长N为64800并且编码速率为5/6和9/10的LDPC码执行根据图171的位分配模式的替换处理的情况下的BER。
应当注意，在图174和175中，施加有三角形标记的曲线表示关于具有5/6的编码速率的LDPC码的BER，并且施加有星号的曲线表示关于具有9/10的编码速率的LDPC码的BER。
图176示出了在采用1024QAM作为调制方法并且将倍数b设定为2，对码长N为16200并且编码速率为3/4、5/6和8/9的LDPC码以及对码长N为64800并且编码速率为3/4、5/6和9/10的LDPC码执行根据图172的位分配模式的替换处理的情况下的BER。
应当注意，在图176中，施加有星号的曲线表示关于具有64800的码长N以及9/10的编码速率的LDPC码的BER，并且施加有指向上方的三角形标记的曲线表示关于具有64800的码长N以及5/6的编码速率的LDPC码的BER。此外，施加有正方形标记的曲线表示关于具有64800的码长N以及3/4的编码速率的LDPC码的BER。
此外，在图176中，施加有圆形标记的曲线表示关于具有16200的码长N以及8/9的编码速率的LDPC码的BER，并且施加有指向下方的三角形标记的曲线表示关于具有16200的码长N以及5/6的编码速率的LDPC码的BER。此外，施加有加号标记的曲线表示关于具有16200的码长N以及3/4的编码速率的LDPC码的BER。
图177示出了在采用4096QAM作为调制方法并且将倍数b设定为2，对码长N为16200并且编码速率为5/6和8/9的LDPC码以及对码长N为64800并且编码速率为5/6和9/10的LDPC码执行根据图173的位分配模式的替换处理的情况下的BER。
应当注意，在图177中，施加有星号的曲线表示关于具有64800的码长N以及9/10的编码速率的LDPC码的BER，并且施加有指向上方的三角形标记的曲线表示关于具有64800的码长N以及5/6的编码速率的LDPC码的BER。
此外，在图177中，施加有圆形标记的曲线表示关于具有16200的码长N以及8/9的编码速率的LDPC码的BER，并且施加有指向下方的三角形标记的曲线表示关于具有16200的码长N以及5/6的编码速率的LDPC码的BER。
根据图174至177，可以针对多种LDPC码采用同一位分配模式。此外，可以针对所有多种LDPC码将对错误的容限设定为所期望的性能。
具体地，在针对具有不同的码长和不同的编码速率的多种LDPC码中的每种LDPC码采用专用的位分配模式的情况中，对错误的容限可能上升至非常高的性能。然而，必须针对多种LDPC码中的每种LDPC码改变位分配模式。
另一方面，根据图170至173的位分配模式，可以针对具有不同的码长和不同的编码速率的多种LDPC码采用同一位分配模式，并且消除了如在针对多种LDPC码中的每种LDPC码采用专用的位分配模式的情况中的针对多种LDPC码中的每种LDPC码而改变位分配模式的需要。
此外，根据图170至173的位分配模式，尽管略低于针对多种LDPC码中的每种LDPC码采用专用的位分配模式的情况中的性能，但是对错误的容限仍可以上升到高的性能。
具体地，例如，在调制方法是4096QAM的情况中，可以针对所有具有64800的码长N以及5/6和9/10的编码速率的LDPC码，都使用图170或171中的同一位分配模式。即使在以该方式采用同一位分配模式的情况中，对错误的容限仍可以上升到高的性能。
此外，例如，在调制方法是1024QAM的情况中，可以针对所有具有16200的码长N以及3/4、5/6和8/9的编码速率的LDPC码以及具有64800的码长N以及3/4、5/6和9/10的编码速率的LDPC码都采用图172中的同一位分配模式。这样，即使以该方式采用同一位分配模式，对错误的容限仍可以上升到高的性能。
同时，例如，在调制方法是4096QAM的情况中，可以针对所有具有16200的码长N以及5/6和8/9的编码速率的LDPC码以及具有64800的码长N以及5/6和9/10的编码速率的LDPC码都采用图173中的同一位分配模式。这样，即使以该方式采用同一位分配模式，对错误的容限仍可以上升到高的性能。
现在进一步描述关于发送设备11的LDPC编码部件21进行的LDPC编码的处理。
例如，在DVB-S.2标准中，规定了64800位和16200位的两个不同的码长N的LDPC编码。
并且，对于码长N为64800位的LDPC码，规定了11个编码速率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9和9/10，并且对于码长N为16200位的LDPC码，规定了10个编码速率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6和8/9。
LDPC编码部件21根据针对每个码长N和每个编码速率准备的奇偶校验矩阵H执行编码成码长N为64800位或16200位的具有不同编码速率的LDPC码的编码(纠错编码)。
具体地，LDPC编码部件21存储下文描述的奇偶校验矩阵初始值表，用于产生针对每个码长N和每个编码速率的奇偶校验矩阵H。
这里，在DVB-S.2标准中，如上文所述规定了64800位和16200位的两个不同的码长N的LDPC码，并且针对码长N为64800位的LDPC码规定了11个不同的编码速率，而针对码长N为16200位的LDPC码规定了10个不同的编码速率。
因此，在发送设备11是执行符合DVB-S.2标准的处理的设备的情况中，各自对应于码长N为64800的LDPC码的11个不同的编码速率的奇偶校验矩阵初始值表以及各自对应于码长N为16200的LDPC码的10个不同的编码速率的奇偶校验矩阵初始值表被存储在LDPC编码部件21中。
LDPC编码部件21例如，响应于操作员的操作，设定LDPC码的码长N和编码速率r。LDPC编码部件21设定的码长N和编码速率r在下文中被适当地分别称为设定码长N和设定编码速率r。
LDPC编码部件21基于对应于设定码长N和设定编码速率r的奇偶校验矩阵初始值表，按360个列(循环结构的单位列数P)的周期，在列方向上放置对应于信息长度K(＝Nr＝码长N-奇偶长度M)(对应于设定码长N和设定编码速率r)的信息矩阵HA的具有值1的元素，以产生奇偶校验矩阵H。
然后，LDPC编码部件21从作为发送对象的对象数据(诸如从发送设备11提供的图像数据或声音数据)提取信息长度K的信息位。此外，LDPC编码部件21基于奇偶校验矩阵H计算对应于信息位的奇偶位，以产生一个码长的码字(LDPC码)。
换言之，LDPC编码部件21连续地执行满足如下表达式的码字c的奇偶位的数学运算。
HcT＝0
这里，在上面的表达式中，c表示作为码字(LDPC码)的行矢量，并且cT表示行矢量c的转置。
在作为LDPC码(一个码字)的行矢量c中，对应于信息位的部分由行矢量A表示并且对应于奇偶位的部分由行矢量T表示，在该情况中，行矢量c可以根据作为信息位的行矢量A和作为奇偶位的行矢量T以表达式c＝[A|T]表示。
同时，通过LDPC码中对应于信息位的那些码位的信息矩阵HA和LDPC码中对应于奇偶位的那些码位的奇偶矩阵HT，奇偶校验矩阵H可以由表达式H＝[HA|HT]表示(其是如下矩阵，其中信息矩阵HA的元素是左侧的元素并且奇偶矩阵HT的元素是右侧的元素)。
此外，例如，在DVB-S.2标准中，奇偶校验矩阵H＝[HA|HT]的奇偶校验矩阵HT具有阶梯结构。
对于奇偶校验矩阵H和作为LDPC码的行矢量c＝[A|T]，必需满足表达式HcT＝0，并且在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT具有阶梯结构的情况下，可以通过从表达式HcT＝0中的列矢量HcT的第一行中的元素开始，依次将每个行的元素设定为0，来顺序地确定配置满足表达式HcT＝0的行矢量c＝[A|T]的、作为奇偶位的行矢量T。
如果LDPC编码部件21确定信息位A的奇偶位T，则其输出由信息位A和奇偶位T表示的码字c＝[A|T]作为信息位A的LDPC编码结果。
如上文所述，LDPC编码部件21在其中预先存储对应于码长N和编码速率r的奇偶校验矩阵初始值表，并且使用根据对应于设定码长N和设定编码速率r的奇偶校验矩阵初始值表产生的奇偶校验矩阵H来执行设定码长N和设定编码速率r的LDPC编码。
每个奇偶校验矩阵初始值表是按每360个列(周期结构的单位列数P)表示对应于信息长度K(对应于奇偶校验矩阵H的LDPC码(由奇偶校验矩阵H定义的LDPC码)的码长N和编码速率r)的信息矩阵HA的具有值1的元素的位置的表，并且针对关于每个码长N和每个编码速率r的奇偶校验矩阵H预先产生。
图178至223示出了用于产生包括DVB-S.2标准中规定的奇偶校验矩阵初始值表的各种奇偶校验矩阵H的奇偶校验矩阵初始值表。
具体地，图178示出了关于DVB-S.2标准中规定的并且具有16200位的码长N和2/3的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图179至181示出了关于DVB-S.2标准中规定的并且具有64800位的码长N和2/3的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
应当注意，图180是接续图179的视图并且图181是接续图180的视图。
图182示出了关于DVB-S.2标准中规定的并且具有16200位的码长N和3/4的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图183至186示出了关于DVB-S.2标准中规定的并且具有64800位的码长N和3/4的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
应当注意，图184是接续图183的视图，并且图185是接续图184的视图。此外，图186是接续图185的视图。
图187示出了关于DVB-S.2标准中规定的并且具有16200位的码长N和4/5的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图188至191示出了关于DVB-S.2标准中规定的并且具有64800位的码长N和4/5的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
应当注意，图189是接续图188的视图，并且图190是接续图189的视图。此外，图191是接续图190的视图。
图192示出了关于DVB-S.2标准中规定的并且具有16200位的码长N和5/6的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图193至196示出了关于DVB-S.2标准中规定的并且具有64800位的码长N和5/6的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
应当注意，图194是接续图193的视图，并且图195是接续图194的视图。此外，图196是接续图195的视图。
图197示出了关于DVB-S.2标准中规定的并且具有16200位的码长N和8/9的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图198至201示出了关于DVB-S.2标准中规定的并且具有64800位的码长N和8/9的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
应当注意，图199是接续图198的视图，并且图200是接续图199的视图。此外，图201是接续图200的视图。
图202至205示出了关于DVB-S.2标准中规定的并且具有64800位的码长N和9/10的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
应当注意，图203是接续图202的视图，并且图204是接续图203的视图。此外，图205是接续图204的视图。
图206和207示出了关于DVB-S.2标准中规定的并且具有64800位的码长N和1/4的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
应当注意，图207是接续图206的视图。
图208和209示出了关于DVB-S.2标准中规定的并且具有64800位的码长N和1/3的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
应当注意，图209是接续图208的视图。
图210和211示出了关于DVB-S.2标准中规定的并且具有64800位的码长N和2/5的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
应当注意，图211是接续图210的视图。
图212至214示出了关于DVB-S.2标准中规定的并且具有64800位的码长N和1/2的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
应当注意，图213是接续图212的视图，并且图214是接续图213的视图。
图215至217示出了关于DVB-S.2标准中规定的并且具有64800位的码长N和3/5的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
应当注意，图216是接续图215的视图，并且图217是接续图216的视图。
图218示出了关于DVB-S.2标准中规定的并且具有16200位的码长N和1/4的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图219示出了关于DVB-S.2标准中规定的并且具有16200位的码长N和1/3的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图220示出了关于DVB-S.2标准中规定的并且具有16200位的码长N和2/5的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图221示出了关于DVB-S.2标准中规定的并且具有16200位的码长N和1/2的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图222示出了关于DVB-S.2标准中规定的并且具有16200位的码长N和3/5的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图223示出了可用于代替图222的奇偶校验矩阵初始值表的、关于具有16200位的码长N和3/5的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
发送设备11的LDPC编码部件21使用奇偶校验矩阵初始值表以如下方式确定奇偶校验矩阵H。
具体地，图224示出了用于根据奇偶校验矩阵初始值表确定奇偶校验矩阵H的方法。
应当注意，图224的奇偶校验矩阵初始值表表示图178中示出的关于DVB-S.2标准中规定的并且具有16200位的码长N和2/3的编码速率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
如上文所述，奇偶校验矩阵初始值表是按每360个列(按循环结构的每单位列数P)表示对应于信息长度K(对应于LDPC码的码长N和编码速率r)的信息矩阵HA的具有值1的元素的位置的表，并且在奇偶校验矩阵初始值表的第一行中，奇偶校验矩阵H的第1+360×(i-1)列中的具有值1的元素的行编号(奇偶校验矩阵H的第一行的行编号是0的情况下的行编号)的数量等于第1+360×(i-1)列具有的列权重的数量。
这里，假设对应于奇偶长度M的奇偶校验矩阵H的奇偶矩阵HT具有阶梯结构并且被预先确定。根据奇偶校验矩阵初始值表，确定奇偶校验矩阵H当中对应于信息长度K的信息矩阵HA。
奇偶校验矩阵初始值表的行编号k+1根据信息长度K而不同。
信息长度K和奇偶校验矩阵初始值表的行编号k+1满足如下表达式给出的关系。
K＝(k+1)×360
这里，上面的表达式中的360是循环结构的单位列数P。
在图224的奇偶校验矩阵初始值表中，在第一至第三行中列出了13个数值，并且在第四至第k+1行(在图224中是第30行)中列出了3个数值。
因此，从图224的奇偶校验矩阵初始值表确定的奇偶校验矩阵H中的列权重的数量在第一至第1+360×(3-1)-1行中是13，但是在第1+360×(3-1)行至第K行中是3。
图224的奇偶校验矩阵初始值表的第一行包括0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620和2622，并且这表示，在奇偶校验矩阵H的第一列中，行编号为0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620和2622的行中的元素具有值1(并且此外，其他元素具有值0)。
同时，图224的奇偶校验矩阵初始值表的第二行包括1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358和3108，并且这表示，在奇偶校验矩阵H的第361(1+360×(2-1))列中，行编号为1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358和3108的行中的元素具有值1。
如上文给出的，奇偶校验矩阵初始值表按每360个列表示奇偶校验矩阵H的信息矩阵HA的具有值1的元素的位置。
除了第1+360×(i-1)列以外的奇偶校验矩阵H的每个列，即从第2+360×(i-1)列至第360×i列的每个列，包括通过如下方式获得的具有值1的元素：根据奇偶长度M周期性地在向下的方向(在列的向下的方向上)上对第1+360×(i-1)列的具有值1的元素(取决于奇偶校验矩阵初始值表)循环移位。
具体地，例如，第2+360×(i-1)列是通过对第1+360×(i-1)列在向下的方向上循环移位M/360(＝q)而获得的列，并且接下来的第3+360×(i-1)列是通过对第1+360×(i-1)列在向下的方向上循环移位2×M/360(＝2×q)然后对经循环移位的列(第2+360×(i-1)列)在向下的方向上循环移位M/360(＝q)而获得的列。
现在，如果假设奇偶校验矩阵初始值表的第i行(上起第i行)中的第j列(左起第j列)中的数值由bi，j表示，并且奇偶校验矩阵H的第w列中的具有值1的第j个元素的行编号由Hw-j表示，则可以根据如下表达式确定不同于奇偶校验矩阵H的第1+360×(i-1)列的第w列中的具有值1的元素的行编号Hw-j。
Hw-j＝mod{hi，j+mod((w-1)，P)×q，M}
这里，mod(x，y)表示x除以y时的余数。
同时，P是上文描述的循环结构的单位列数，并且例如，在DVB-S.2标准中是360。此外，q是通过将奇偶长度M除以循环结构的单位列数P(＝360)而获得的值M/360。
LDPC编码部件21根据奇偶校验矩阵初始值表指定奇偶校验矩阵H的第1+360×(i-1)列中的具有值1的元素的行编号。
此外，LDPC编码部件21确定不同于奇偶校验矩阵H的第1+360×(i-1)列的第w列中的具有值1的元素的行编号Hw-j，并且产生奇偶校验矩阵H，其中具有通过前述方式获得的行编号的元素具有值1。
现在描述发送设备11中的多路分离器25的替换部件32进行的替换处理中的LDPC码的码位替换方法的变化方案，即，LDPC码的码位和表示符号的符号位的分配模式(在下文中被称为位分配模式)的变化方案。
在多路分离器25中，在存储器31的列方向上写入LDPC码的码位，该存储器31在列方向×行方向上存储(N/(mb))×(mb)位。此后，在行方向上以mb位为单位读出码位。此外，在多路分离器25中，替换部件32替换在存储器31的行方向上读出的mb个码位，并且将替换之后的码位确定为(连续的)b个符号的mb个符号位。
具体地，替换部件32将从在存储器31的行方向上读出的mb个码位的最高有效位开始的第i+1位确定为码位bi，并且将从b个(连续的)符号的mb个符号位的最高有效位开始的第i+1位确定为符号位yi，然后根据预定的位分配模式替换mb个码位b0到bmb-1。
图225示出了在如下情况中可以采用的位分配模式的示例，其中LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且此外，调制方法是4096QAM并且倍数b是1。
在LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且此外，调制方法是4096QAM并且倍数b是1的情况中，在多路分离器25中，在行方向上以12×1(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(12×1))×(12×1)位的存储器31中的码位，并且将码位提供给替换部件32。
如图225中所见，替换部件32替换12×1(＝mb)个码位b0至b11，从而使从存储器31读出的12×1(＝mb)个码位b0至b11可以被分配给1个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体地，根据图225，替换部件32针对来自具有64800位的码长N的LDPC码中的具有5/6的编码速率的LDPC码和具有9/10的编码速率的LDPC码，都执行替换，用于将码位b0分配给符号位y8，将码位b1分配给符号位y0，将码位b2分配给符号位y6，将码位b3分配给符号位y1，将码位b4分配给符号位y4，将码位b5分配给符号位y5，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y7，将码位b9分配给符号位y10，将码位b10分配给符号位y11，以及将码位b11分配给符号位y9。
图226示出了在如下情况中可以采用的位分配模式的示例，其中LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且此外，调制方法是4096QAM并且倍数b是2。
在LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且此外，调制方法是4096QAM并且倍数b是2的情况中，在多路分离器25中，在行方向上以12×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(12×2))×(12×2)位的存储器31中的码位，并且将码位提供给替换部件32。
如图226中所见，替换部件32替换12×2(＝mb)个码位b0至b23，从而使从存储器31读出的12×2(＝mb)个码位b0至b23可以被分配给2个(＝b)连续符号的12×2(＝mb)个符号位y0至y23。
具体地，根据图226，替换部件32针对来自具有64800位的码长N的LDPC码中的具有5/6的编码速率的LDPC码和具有9/10的编码速率的LDPC码，都执行替换，用于将码位b0分配给符号位y8，将码位b2分配给符号位y0，将码位b4分配给符号位y6，将码位b6分配给符号位y1，将码位b8分配给符号位y4，将码位b10分配给符号位y5，将码位b12分配给符号位y2，将码位b14分配给符号位y3，将码位b16分配给符号位y7，将码位b18分配给符号位y10，将码位b20分配给符号位y11，将码位b22分配给符号位y9，将码位b1分配给符号位y20，将码位b3分配给符号位y12，将码位b5分配给符号位y18，将码位b7分配给符号位y13，将码位b9分配给符号位y16，将码位b11分配给符号位y17，将码位b13分配给符号位y14，将码位b15分配给符号位y15，将码位b17分配给符号位y19，将码位b19分配给符号位y22，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
这里，图226的位分配模式无任何修改地利用了其中倍数b是1的图225的位分配模式。具体地，在图226中，将码位b0，b2，…，b22分配给符号位yi和将b1，b3，…，b23分配给符号位yi与图225的将码位b0至b11分配给符号位y1相似。
图227示出了在如下情况中可以采用的位分配模式的示例，其中调制方法是1024QAM并且LDPC码是码长N为16200位并且编码速率为3/4、5/6或8/9的LDPC码，并且此外，倍数b是2，以及再者，其中调制方法是1024QAM并且LDPC码是码长N为64800位并且编码速率为3/4、5/6或9/10的LDPC码，并且此外，倍数b是2。
在LDPC码是码长N为16200位并且编码速率为3/4、5/6或8/9的LDPC码，并且调制方法是1024QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以10×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(16200/(10×2))×(10×2)位的存储器31中的码位，并且将码位提供给替换部件32。
另一方面，在LDPC码是码长N为64800位并且编码速率为3/4、5/6或9/10的LDPC码，并且调制方法是1024QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以10×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(10×2))×(10×2)位的存储器31中的码位，并且将码位提供给替换部件32。
如图227中所见，替换部件32替换10×2(＝mb)个码位b0至b19，从而使从存储器31读出的10×2(＝mb)个码位b0至b19可以被分配给2个(＝b)连续符号的10×2(＝mb)个符号位y0至y19。
具体地，根据图227，替换部件32针对所有来自具有16200位的码长的LDPC码中的具有3/4的编码速率的LDPC码、具有5/6的编码速率的LDPC码和具有另外的8/9的编码速率的LDPC码以及来自具有64800位的另一码长N的LDPC码中的具有3/4的编码速率的LDPC码、具有5/6的编码速率的LDPC码和具有另外的9/10的编码速率的LDPC码，都执行替换，用于将码位b0分配给符号位y8，将码位b1分配给符号位y3，将码位b2分配给符号位y7，将码位b3分配给符号位y10，将码位b4分配给符号位y19，将码位b5分配给符号位y4，将码位b6分配给符号位y9，将码位b7分配给符号位y5，将码位b8分配给符号位y17，将码位b9分配给符号位y6，将码位b10分配给符号位y14，将码位b11分配给符号位y11，将码位b12分配给符号位y2，将码位b13分配给符号位y18，将码位b14分配给符号位y16，将码位b15分配给符号位y15，将码位b16分配给符号位y0，将码位b17分配给符号位y1，将码位b18分配给符号位y13，以及将码位b19分配给符号位y12。
图228示出了在如下情况中可以采用的位分配模式的示例，其中调制方法是4096QAM并且LDPC码是码长N为16200位并且编码速率为5/6或8/9的LDPC码，并且此外，倍数b是2，以及再者，其中调制方法是4096QAM并且LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且此外，倍数b是2。
在LDPC码是码长N为16200位并且编码速率为5/6或8/9的LDPC码，并且调制方法是4096QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以12×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(16200/(12×2))×(12×2)位的存储器31中的码位，并且将码位提供给替换部件32。
另一方面，在LDPC码是码长N为64800位并且编码速率为5/6或9/10的LDPC码，并且调制方法是4096QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以12×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(12×2))×(12×2)位的存储器31中的码位，并且将码位提供给替换部件32。
如图228中所见，替换部件32替换12×2(＝mb)个码位b0至b23，从而使从存储器31读出的12×2(＝mb)个码位b0至b23可以被分配给2个(＝b)连续符号的12×2(＝mb)个符号位y0至y23。
具体地，根据图228，替换部件32针对所有来自具有16200位的码长的LDPC码中的具有5/6的编码速率的LDPC码和具有8/9的编码速率的LDPC码以及来自具有64800位的另一码长N的LDPC码中的具有5/6的编码速率的LDPC码和具有9/10的编码速率的LDPC码，都执行替换，用于将码位b0分配给符号位y10，将码位b1分配给符号位y15，将码位b2分配给符号位y4，将码位b3分配给符号位y19，将码位b4分配给符号位y21，将码位b5分配给符号位y16，将码位b6分配给符号位y23，将码位b7分配给符号位y18，将码位b8分配给符号位y11，将码位b9分配给符号位y14，将码位b10分配给符号位y22，将码位b11分配给符号位y5，将码位b12分配给符号位y6，将码位b13分配给符号位y17，将码位b14分配给符号位y13，将码位b15分配给符号位y20，将码位b16分配给符号位y1，将码位b17分配给符号位y3，将码位b18分配给符号位y9，将码位b19分配给符号位y2，将码位b20分配给符号位y7，将码位b21分配给符号位y8，将码位b22分配给符号位y12，以及将码位b23分配给符号位y0。
根据图225至228中示出的位分配模式，可以针对多种LDPC码采用同一位分配模式，并且此外，可以针对所有多种LDPC码将对错误的容限设定为所期望的性能。
具体地，图229至232示出了在根据图225至228的位分配模式执行替换处理的情况下的BER(误码率)的仿真结果。
应当注意，在图229至232中，横坐标轴表示Es/NO(每一个符号的信号功率-噪声功率比)并且纵坐标轴表示BER。
此外，实线曲线表示执行了替换处理的BER，并且交替的长和短虚线表示未执行替换处理的BER。
图229示出了在采用4096QAM作为调制方法并且将倍数b设定为1，针对码长N为64800并且编码速率为5/6和9/10的LDPC码执行根据图225的位分配模式的替换处理的情况下的BER。
图230示出了在采用4096QAM作为调制方法并且将倍数b设定为2，针对码长N为64800并且编码速率为5/6和9/10的LDPC码执行根据图226的位分配模式的替换处理的情况下的BER。
应当注意，在图229和230中，施加有三角形标记的曲线表示关于具有5/6的编码速率的LDPC码的BER，并且施加有星号的曲线表示关于具有9/10的编码速率的LDPC码的BER。
图231示出了在采用1024QAM作为调制方法并且将倍数b设定为2，针对码长N为16200并且编码速率为3/4、5/6和8/9的LDPC码以及码长N为64800并且编码速率为3/4、5/6和9/10的LDPC码执行根据图227的位分配模式的替换处理的情况下的BER。
应当注意，在图231中，施加有星号的曲线表示关于具有64800的码长N以及9/10的编码速率的LDPC码的BER，并且施加有指向上方的三角形标记的曲线表示关于具有64800的码长N以及5/6的编码速率的LDPC码的BER。此外，施加有正方形标记的曲线表示关于具有64800的码长N以及3/4的编码速率的LDPC码的BER。
此外，在图231中，施加有圆形标记的曲线表示关于具有16200的码长N以及8/9的编码速率的LDPC码的BER，并且施加有指向下方的三角形标记的曲线表示关于具有16200的码长N以及5/6的编码速率的LDPC码的BER。此外，施加有加号标记的曲线表示关于具有16200的码长N以及3/4的编码速率的LDPC码的BER。
图232示出了在采用4026QAM作为调制方法并且将倍数b设定为2，针对码长N为16200并且编码速率为5/6和8/9的LDPC码以及码长N为64800并且编码速率为5/6和9/10的LDPC码执行根据图228的位分配模式的替换处理的情况下的BER。
应当注意，在图232中，施加有星号的曲线表示关于具有64800的码长N以及9/10的编码速率的LDPC码的BER，并且施加有指向上方的三角形标记的曲线表示关于具有64800的码长N以及5/6的编码速率的LDPC码的BER。
此外，在图232中，施加有圆形标记的曲线表示关于具有16200的码长N以及8/9的编码速率的LDPC码的BER，并且施加有指向下方的三角形标记的曲线表示关于具有16200的码长N以及5/6的编码速率的LDPC码的BER。
根据图229至232，可以针对多种LDPC码采用同一位分配模式。此外，可以针对所有多种LDPC码将对错误的容限设定为所期望的性能。
具体地，在针对具有不同的码长和不同的编码速率的多种LDPC码中的每种LDPC码采用专用的位分配模式的情况中，对错误的容限可能上升至非常高的性能。然而，必须针对多种LDPC码中的每种LDPC码改变位分配模式。
另一方面，根据图225至228的位分配模式，可以针对具有不同的码长和不同的编码速率的多种LDPC码采用同一位分配模式，并且消除了如在针对多种LDPC码中的每种LDPC码采用专用的位分配模式的情况中的针对多种LDPC码中的每种LDPC码而改变位分配模式的需要。
此外，根据图225至228的位分配模式，尽管略低于针对多种LDPC码中的每种LDPC码采用专用的位分配模式的情况中的性能，但是对错误的容限仍可以上升到高的性能。
具体地，例如，在调制方法是4096QAM的情况中，可以针对所有具有64800的码长N以及5/6和9/10的编码速率的LDPC码使用图225或226中的同一位分配模式。即使在以该方式采用同一位分配模式的情况中，对错误的容限仍可以上升到高的性能。
此外，例如，在调制方法是1024QAM的情况中，可以针对所有具有16200的码长N以及3/4、5/6和8/9的编码速率的LDPC码以及具有64800的码长N以及3/4、5/6和9/10的编码速率的LDPC码采用图227中的同一位分配模式。这样，即使以该方式采用同一位分配模式，对错误的容限仍可以上升到高的性能。
同时，例如，在调制方法是4096QAM的情况中，可以针对所有具有16200的码长N以及5/6和8/9的编码速率的LDPC码以及具有64800的码长N以及5/6和9/10的编码速率的LDPC码采用图228中的同一位分配模式。这样，即使以该方式采用同一位分配模式，对错误的容限仍可以上升到高的性能。
进一步描述位分配模式的变化方案。
图233示出了在如下情况中可以采用的位分配模式的示例，其中LDPC码是如下任何LDPC码，其具有16200或64800位的码长N，以及除了3/5的编码速率之外的根据例如图178至223中示出的任何奇偶校验矩阵初始值表产生的奇偶校验矩阵所定义的LDPC码的编码速率之一，并且此外，调制方法是QPSK并且倍数b是1。
在LDPC码是具有16200或64800位的码长N并且具有除了3/5之外的编码速率的LDPC码，并且此外，调制方法是QPSK并且倍数b是1的情况中，多路分离器25在行方向上以2×1(＝mb)位为单位读出写入用于在列方向×行方向上存储(N/(2×1))×(2×1)位的存储器31中的码位，并且将所读出的码位提供给替换部件32。
如图233中所见，替换部件32以如下方式替换从存储器31读出的2×1(＝mb)个码位b0和b1：2×1(＝mb)个码位b0和b1被分配给1个(＝b)符号的2×1(＝mb)个符号位y0和y1。
具体地，根据图233，替换部件32执行替换，用于将码位b0分配给符号位y0，以及将码位b1分配给符号位y1。
应当注意，在这种情形下，还可以考虑不执行替换，并且将码位b0和b1按原样分别确定为符号位y0和y1。
图234示出了在如下情况中可以采用的位分配模式的示例，其中LDPC码是具有16200或64800位的码长N并且具有除了3/5之外的编码速率的LDPC码，并且此外，调制方法是16QAM并且倍数b是2。
在LDPC码是具有16200或64800位的码长N并且具有除了3/5之外的编码速率的LDPC码，并且此外，调制方法是16QAM并且倍数b是2的情况中，多路分离器25在行方向上以4×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(N/(4×2))×(4×2)位的存储器31中的码位，并且将所读出的码位提供给替换部件32。
如图234中所见，替换部件32以如下方式替换从存储器31读出的4×2(＝mb)个码位b0至b7：4×2(＝mb)个码位被分配给2个(＝b)连续符号的4×2(＝mb)个符号位y0至y7。
具体地，根据图234，替换部件32执行替换，用于将码位b0分配给符号位y7，将码位b1分配给符号位y1，将码位b2分配给符号位y4，将码位b3分配给符号位y2，将码位b4分配给符号位y5，将码位b5分配给符号位y3，将码位b6分配给符号位y6，以及将码位b7分配给符号位y0。
图235示出了在如下情况中可以采用的位分配模式的示例，其中调制方法是64QAM，并且LDPC码是码长N为16200或64800位并且编码速率为除了3/5之外的任何编码速率的LDPC码，并且此外，倍数b是2。
在LDPC码是码长N为16200或64800位并且编码速率为除了3/5之外的任何编码速率的LDPC码，并且调制方法是64QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以6×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(N/(6×2))×(6×2)位的存储器31中的码位，并且将码位提供给替换部件32。
如图235中所见，替换部件32替换从存储器31读出的6×2(＝mb)个码位b0至b11，从而使6×2(＝mb)个码位b0至b11可以被分配给2个(＝b)连续符号的6×2(＝mb)个符号位y0至y11。
具体地，根据图235，替换部件32执行替换，用于将码位b0分配给符号位y11，将码位b1分配给符号位y7，将码位b2分配给符号位y3，将码位b3分配给符号位y10，将码位b4分配给符号位y6，将码位b5分配给符号位y2，将码位b6分配给符号位y9，将码位b7分配给符号位y5，将码位b8分配给符号位y1，将码位b9分配给符号位y8，将码位b10分配给符号位y4，以及将码位b11分配给符号位y0。
图236示出了在如下情况中可以采用的位分配模式的示例，其中调制方法是256QAM，并且LDPC码是码长N为64800位并且编码速率为除了3/5之外的任何编码速率的LDPC码，并且此外，倍数b是2。
在LDPC码是码长N为64800位并且编码速率为除了3/5之外的任何编码速率的LDPC码，并且调制方法是256QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以8×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(8×2))×(8×2)位的存储器31中的码位，并且将码位提供给替换部件32。
如图236中所见，替换部件32替换从存储器31读出的8×2(＝mb)个码位b0至b15，从而使8×2(＝mb)个码位b0至b15可以被分配给2个(＝b)连续符号的8×2(＝mb)个符号位y0至y15。
具体地，根据图236，替换部件32执行替换，用于将码位b0分配给符号位y15，将码位b1分配给符号位y1，将码位b2分配给符号位y13，将码位b3分配给符号位y3，将码位b4分配给符号位y8，将码位b5分配给符号位y11，将码位b6分配给符号位y9，将码位b7分配给符号位y5，将码位b8分配给符号位y10，将码位b9分配给符号位y6，将码位b10分配给符号位y4，将码位b11分配给符号位y7，将码位b12分配给符号位y12，将码位b13分配给符号位y2，将码位b14分配给符号位y14，以及将码位b15分配给符号位y0。
图237示出了在如下情况中可以采用的位分配模式的示例，其中调制方法是256QAM，并且LDPC码是码长N为16200位并且编码速率为除了3/5之外的任何编码速率的LDPC码，并且此外，倍数b是1。
在LDPC码是码长N为16200位并且编码速率为除了3/5之外的任何编码速率的LDPC码，并且调制方法是256QAM，并且此外，倍数b是1的情况中，在多路分离器25中，在行方向上以8×1(＝mb)位为单位读出写入用于在列方向×行方向上存储(16200/(8×1))×(8×1)位的存储器31中的码位，并且将码位提供给替换部件32。
如图237中所见，替换部件32替换从存储器31读出的8×1(＝mb)个码位b0至b7，从而使8×1(＝mb)个码位b0至b7可以被分配给1个(＝b)符号的8×1(＝mb)个符号位y0至y7。
具体地，根据图237，替换部件32执行替换，用于将码位b0分配给符号位y7，将码位b1分配给符号位y3，将码位b2分配给符号位y1，将码位b3分配给符号位y5，将码位b4分配给符号位y2，将码位b5分配给符号位y6，将码位b6分配给符号位y4，以及将码位b7分配给符号位y0。
图238示出了在如下情况中可以采用的位分配模式的示例，其中LDPC码是码长N为16200或64800位并且编码速率为除了3/5之外的任何编码速率的LDPC码，并且此外，调制方法是QPSK并且倍数b是1。
在LDPC码是码长N为16200或64800位并且编码速率为除了3/5之外的任何编码速率的LDPC码，并且此外，调制方法是QPSK并且倍数b是1的情况中，在多路分离器25中，在行方向上以2×1(＝mb)位为单位读出写入用于在列方向×行方向上存储(N/(2×1))×(2×1)位的存储器31中的码位，并且将码位提供给替换部件32。
如图238中所见，替换部件32替换从存储器31读出的2×1(＝mb)个码位b0和b1，从而使2×1(＝mb)个码位b0和b1可以被分配给1个(＝b)符号的2×1(＝mb)个符号位y0和y1。
具体地，根据图238，替换部件32执行替换，用于将码位b0分配给符号位y0，以及将码位b1分配给符号位y1。
应当注意，在这种情形下，还可以考虑不执行替换，并且将码位b0和b1按原样分别确定为符号位y0和y1。
图239示出了在如下情况中可以采用的位分配模式的示例，其中LDPC码是码长N为64800位并且编码速率为3/5的LDPC码，并且此外，调制方法是16QAM并且倍数b是2。
在LDPC码是码长N为64800位并且编码速率为3/5的LDPC码，并且此外，调制方法是16QAM并且倍数b是2的情况中，在多路分离器25中，在行方向上以4×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(4×2))×(4×2)位的存储器31中的码位，并且将码位提供给替换部件32。
如图239中所见，替换部件32替换从存储器31读出的4×2(＝mb)个码位b0至b7，从而使4×2(＝mb)个码位b0至b7可以被分配给2个(＝b)连续符号的4×2(＝mb)个符号位y0至y7。
具体地，根据图239，替换部件32执行替换，用于将码位b0分配给符号位y0，将码位b1分配给符号位y5，将码位b2分配给符号位y1，将码位b3分配给符号位y2，将码位b4分配给符号位y4，将码位b5分配给符号位y7，将码位b6分配给符号位y3，以及将码位b7分配给符号位y6。
图240示出了在如下情况中可以采用的位分配模式的示例，其中LDPC码是码长N为16200位并且编码速率为3/5的LDPC码，并且此外，调制方法是16QAM并且倍数b是2。
在LDPC码是码长N为16200位并且编码速率为3/5的LDPC码，并且此外，调制方法是16QAM并且倍数b是2的情况中，在多路分离器25中，在行方向上以4×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(16200/(4×2))×(4×2)位的存储器31中的码位，并且将码位提供给替换部件32。
如图240中所见，替换部件32替换从存储器31读出的4×2(＝mb)个码位b0至b7，从而使4×2(＝mb)个码位b0至b7可以被分配给2个(＝b)连续符号的4×2(＝mb)个符号位y0至y7。
具体地，根据图240，替换部件32执行替换，用于将码位b0分配给符号位y7，将码位b1分配给符号位y1，将码位b2分配给符号位y4，将码位b3分配给符号位y2，将码位b4分配给符号位y5，将码位b5分配给符号位y3，将码位b6分配给符号位y6，以及将码位b7分配给符号位y0。
图241示出了在如下情况中可以采用的位分配模式的示例，其中调制方法是64QAM，并且LDPC码是码长N为64800位并且编码速率为3/5的LDPC码，并且此外，倍数b是2。
在LDPC码是码长N为64800位并且编码速率为3/5的LDPC码，并且调制方法是64QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以6×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(6×2))×(6×2)位的存储器31中的码位，并且将码位提供给替换部件32。
如图241中所见，替换部件32替换从存储器31读出的6×2(＝mb)个码位b0至b11，从而使6×2(＝mb)个码位b0至b11可以被分配给2个(＝b)连续符号的6×2(＝mb)个符号位y0至y11。
具体地，根据图241，替换部件32执行替换，用于将码位b0分配给符号位y2，将码位b1分配给符号位y7，将码位b2分配给符号位y6，将码位b3分配给符号位y9，将码位b4分配给符号位y0，将码位b5分配给符号位y3，将码位b6分配给符号位y1，将码位b7分配给符号位y8，将码位b8分配给符号位y4，将码位b9分配给符号位y11，将码位b10分配给符号位y5，以及将码位b11分配给符号位y10。
图242示出了在如下情况中可以采用的位分配模式的示例，其中调制方法是64QAM，并且LDPC码是码长N为16200位并且编码速率为3/5的LDPC码，并且此外，倍数b是2。
在LDPC码是码长N为16200位并且编码速率为3/5的LDPC码，并且调制方法是64QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以6×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(16200/(6×2))×(6×2)位的存储器31中的码位，并且将码位提供给替换部件32。
如图242中所见，替换部件32替换从存储器31读出的6×2(＝mb)个码位b0至b11，从而使6×2(＝mb)个码位b0至b11可以被分配给2个(＝b)连续符号的6×2(＝mb)个符号位y0至y11。
具体地，根据图242，替换部件32执行替换，用于将码位b0分配给符号位y11，将码位b1分配给符号位y7，将码位b2分配给符号位y3，将码位b3分配给符号位y10，将码位b4分配给符号位y6，将码位b5分配给符号位y2，将码位b6分配给符号位y9，将码位b7分配给符号位y5，将码位b8分配给符号位y1，将码位b9分配给符号位y8，将码位b10分配给符号位y4，以及将码位b11分配给符号位y0。
图243示出了在如下情况中可以采用的位分配模式的示例，其中调制方法是256QAM，并且LDPC码是码长N为64800位并且编码速率为3/5的LDPC码，并且此外，倍数b是2。
在LDPC码是码长N为64800位并且编码速率为3/5的LDPC码，并且调制方法是256QAM，并且此外，倍数b是2的情况中，在多路分离器25中，在行方向上以8×2(＝mb)位为单位读出写入用于在列方向×行方向上存储(64800/(8×2))×(8×2)位的存储器31中的码位，并且将码位提供给替换部件32。
如图243中所见，替换部件32替换从存储器31读出的8×2(＝mb)个码位b0至b15，从而使8×2(＝mb)个码位b0至b15可以被分配给2个(＝b)连续符号的8×2(＝mb)个符号位y0至y15。
具体地，根据图243，替换部件32执行替换，用于将码位b0分配给符号位y2，将码位b1分配给符号位y11，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y0，将码位b5分配给符号位y9，将码位b6分配给符号位y1，将码位b7分配给符号位y8，将码位b8分配给符号位y10，将码位b9分配给符号位y13，将码位b10分配给符号位y7，将码位b11分配给符号位y14，将码位b12分配给符号位y6，将码位b13分配给符号位y15，将码位b14分配给符号位y5，以及将码位b15分配给符号位y12。
图244示出了在如下情况中可以采用的位分配模式的示例，其中调制方法是256QAM，并且LDPC码是码长N为16200位并且编码速率为3/5的LDPC码，并且此外，倍数b是1。
在LDPC码是码长N为16200位并且编码速率为3/5的LDPC码，并且调制方法是256QAM，并且此外，倍数b是1的情况中，在多路分离器25中，在行方向上以8×1(＝mb)位为单位读出写入用于在列方向×行方向上存储(16200/(8×1))×(8×1)位的存储器31中的码位，并且将码位提供给替换部件32。
如图244中所见，替换部件32替换从存储器31读出的8×1(＝mb)个码位b0至b7，从而使8×1(＝mb)个码位b0至b7可以被分配给1个(＝b)符号的8×1(＝mb)个符号位y0至y7。
具体地，根据图244，替换部件32执行替换，用于将码位b0分配给符号位y7，将码位b1分配给符号位y3，将码位b2分配给符号位y1，将码位b3分配给符号位y5，将码位b4分配给符号位y2，将码位b5分配给符号位y6，将码位b6分配给符号位y4，以及将码位b7分配给符号位y0。
现在描述组成接收设备12的解交织器53。
图245是示出组成解交织器53的多路复用器54的处理的视图。
具体地，图245的A示出了多路复用器54的功能配置的示例。
多路复用器54包括逆替换部件1001和存储器1002。
多路复用器54将从前级的解映射部件52提供的符号的符号位确定为其处理对象，并且执行对应于发送设备11的多路分离器25执行的替换处理的逆替换处理(与替换处理相反的处理)，即，使通过替换处理而替换的LDPC码的码位(符号位)的位置返回的逆替换处理。然后，多路复用器54将作为逆替换处理的结果而获得的LDPC码提供给后级的列扭曲解交织器55。
具体地，在多路复用器54中，以b个(连续的)符号为单位将b个符号的mb个符号位y0，y1，…，ymb-1提供给逆替换部件1001。
逆替换部件1001执行使mb个符号位y0至ymb-1的排列返回到mb个码位b0，b1，…，bmb-1的原始排列(执行发送设备11侧的组成多路分离器25的替换部件32的替换之前的码位b0至bmb-1的排列)的逆替换。逆替换部件1001输出作为逆替换的结果而获得的码位b0至bmb-1。
类似于组成发送设备11侧的多路分离器25的存储器31，存储器1002具有在行(水平)方向上存储mb位以及在列(垂直)方向上存储N/(mb)位的存储能力。换言之，通过mb个列来配置逆替换部件1001，每个列存储N/(mb)位。
然而，在存储器1002中，在执行从发送设备11的多路分离器25的存储器31读出码位的方向上，执行从逆替换部件1011输出的LDPC码的码位的写入，并且在执行将码位写入存储器31的方向上，执行写入在存储器1002中的码位的读出。
具体地，如图245的A中所见，接收设备12的多路复用器54从存储器1002的第一行开始朝向下面的行，在行方向上以mb位为单位连续地执行从逆替换部件1001输出的LDPC码的码位的写入。
然后，当一个码长的码位的写入结束时，多路复用器54在列方向上从存储器1002读出码位并且将码位提供给后级的列扭曲解交织器55。
这里，图245的B是示出从存储器1002读出码位的视图。
多路复用器54从最左侧的列开始朝向右侧的列，在向下的方向(列方向)上执行从组成存储器1002的列上读出LDPC码的码位。
现在参照图246描述组成接收设备12的解交织器53的列扭曲解交织器55的处理。
图246示出了多路复用器54的存储器1002的配置的示例。
存储器1002具有用于在列(垂直)方向上存储mb位并且在行(水平)方向上存储N/(mb)位的存储能力，并且由mb个列组成。
列扭曲解交织器55在行方向上将LDPC码的码位写入存储器1002并且控制当在列方向上读出码位时开始读出的位置以执行列扭曲解交织。
具体地，列扭曲解交织器55执行逆再排列处理：适当地改变关于多个列中的每个列的码位的读出将开始的读出开始位置，以使通过列扭曲交织再排列的码位的排列返回到原始排列。
这里，图246示出了存储器1002的配置的示例，其中调制方法是16QAM并且倍数b是1。因此，一个符号的位数m是4位，并且存储器1002包括4(＝mb)个列。
列扭曲解交织器55(代替多路复用器54)，从第一行开始朝向最下面的行，在行方向上连续地执行将从替换部件1001输出的LDPC码的码位写入存储器1002。
然后，如果一个码长的码位的写入结束，则列扭曲解交织器55从最左侧的列开始朝向右侧的列，在向下的方向(列方向)上从存储器1002的顶端执行码位的读出。
然而，列扭曲解交织器55执行从存储器1002读出码位，将发送设备11侧的列扭曲交织器24写入码位时的写入开始位置确定为码位的读出开始位置。
具体地，如果每个列的顶端的位置的地址被确定为0，并且列方向上的每个位置的地址由以升序给出的整数表示，则在调制方法是16QAM并且倍数b是1的情况中，列扭曲解交织器55将最左侧的列的读出开始位置设定为地址为0的位置，将(左起)第二列的读出开始位置设定为地址为2的位置，将第三列的读出开始位置设定为地址为4的位置，并且将第四列的读出开始位置设定为地址为7的位置。
应当注意，对于读出开始位置具有非0地址的那些列中的每个列，执行码位的读出，从而在向下执行该读出直到最下面的位置之后，读出位置返回到列的顶端(地址为0的位置)并且向下执行读出直到读出开始位置的紧挨前一位置。这样，在此之后，从下一(右侧的)列执行读出。
通过执行如上文所述的列扭曲交织，使通过列扭曲交织再排列的码位的排列返回到原始排列。
图247是示出接收设备12的配置的另一示例的框图。
参照图247，接收设备12是从发送设备11接收调制信号的数据处理装置并且包括正交解调部件51、解映射部件52、解交织器53和LDPC解码部件1021。
正交解调部件51从发送设备11接收调制信号，执行正交解调并且将作为正交解调的结果而获得的符号(I和Q轴方向上的值)提供给解映射部件52。
解映射部件52执行解映射，将来自正交解调部件51的符号转换为LDPC码的码位，并且将码位提供给解交织器53。
解交织器53包括多路复用器(MUX)54、列扭曲解交织器55和奇偶解交织器1011并且执行来自解映射部件52的LDPC码的码位的解交织。
具体地，多路复用器54将来自解映射部件52的LDPC码确定为其处理对象，并且执行对应于发送设备11的多路分离器25执行的替换处理的逆替换处理(与替换处理相反的处理)，即，使通过替换处理而替换的码位的位置返回到原始位置的逆替换处理。然后，多路复用器54将作为逆替换处理的结果而获得的LDPC码提供给列扭曲解交织器55。
列扭曲解交织器55将来自多路复用器54的LDPC码确定为处理对象并，且执行与发送设备11的列扭曲交织器24执行的作为再排列处理的列扭曲交织对应的列扭曲解交织。
将作为列扭曲解交织的结果而获得的LDPC码从列扭曲解交织器44提供给奇偶解交织器1011。
奇偶解交织器1011将列扭曲解交织器55的列扭曲解交织之后的码位确定为其处理对象，并且执行对应于发送设备11的奇偶交织器23执行的奇偶交织的奇偶解交织(与奇偶交织相反的处理)，即，使通过奇偶交织而改变排列的LDPC码的码位的排列返回到原始排列的奇偶解交织。
将作为奇偶解交织的结果而获得的LDPC码从奇偶解交织器1011提供给LDPC解码部件1021。
因此，在图247的接收设备12中，已执行了逆替换处理、列扭曲解交织和奇偶解交织的LDPC码，即，通过根据奇偶校验矩阵H的LDPC编码而获得的LDPC码，被提供给LDPC解码部件1021。
LDPC解码部件1021使用用于发送设备11的LDPC编码部件21的LDPC编码的奇偶校验矩阵H自身，或者通过对奇偶校验矩阵H至少执行对应于奇偶交织的列转换而获得的转换奇偶校验矩阵，来执行来自解交织器53的LDPC码的LDPC解码。然后，LDPC解码部件1021输出通过LDPC解码而获得的数据作为对象数据的解码结果。
这里，在图247的接收设备12中，由于将通过根据奇偶校验矩阵H的LDPC编码而获得的LDPC码从解交织器53(的奇偶解交织器1011)提供给LDPC解码部件1021，其中使用用于发送设备11的LDPC编码部件21的LDPC编码的奇偶校验矩阵H自身来执行LDPC码的LDPC解码，因此可以通过例如，根据其中逐个节点地执行消息(校验节点消息和变量节点消息)的数学运算的全串行解码方法执行LDPC解码的解码装置，或者根据其中针对所有节点同时地(并行)执行消息的数学运算的全并行解码方法执行LDPC解码的另一解码装置，来配置LDPC解码部件1021。
此外，在使用转换奇偶校验矩阵执行LDPC码的LDPC解码的情况中，其中该转换奇偶校验矩阵是通过对发送设备11的LDPC编码部件21的LDPC编码中使用的奇偶校验矩阵H至少执行对应于奇偶交织的列替换而获得的，可以通过具有如下架构的解码装置来配置LDPC解码部件1021，该解码装置同时执行关于P(或者大于1的P的约数)个校验节点和P个变量节点的校验节点数学运算和变量节点数学运算，并且具有接收数据再排列部件310，用于执行与用于获得关于LDPC码的转换奇偶校验矩阵的列替换相似的列替换，以再排列LDPC码的码位。
应当注意，尽管在图247中，用于执行逆替换处理的多路复用器54、用于执行列扭曲解交织的列扭曲解交织器55和用于执行奇偶解交织的奇偶解交织器1011为便于描述是彼此分立地配置的，但是与发送设备11的奇偶交织器23、列扭曲交织器24和多路分离器25相似，多路复用器54、列扭曲解交织器44和奇偶解交织器1011中的两个或更多个可以集成地配置。
图248是示出可以应用于接收设备12的接收系统的配置的第一示例的框图。
参照图248，接收系统包括获取部件1101、传输线路解码处理部件1102和信息源解码处理部件1103。
获取部件1101通过诸如例如，地面数字广播、卫星数字广播、CATV网络、互联网或某种其它网络的传输线路，来获取包括至少通过对诸如节目的图像数据和音乐数据的对象数据进行LDPC编码而获得的LDPC码的信号。然后，获取部件1101将所获取的信号提供给传输线路解码处理部件1102。
这里，在例如，从广播站通过地面波、卫星波、CATV(有线电视)等来广播由获取部件1101获取的信号的情况中，通过调谐器、STB(机顶盒)等来配置获取部件1101。另一方面，在例如，从web服务器在如同IPTV(互联网协议电视)中的多播状态下发送由获取部件1101获取的信号的情况中，通过诸如例如，NIC(网络接口卡)的网络I/F(接口)来配置获取部件1101。
传输线路解码处理部件1102执行传输线路解码处理，其至少包括用于针对获取部件1101通过传输线路获取的信号而纠正在传输线路中产生的错误的处理，并且将作为传输线路解码处理的结果而获得的信号提供给信息源解码处理部件1103。
具体地，获取部件1101通过传输线路获取的信号是通过至少执行用于纠正在传输线路中产生的错误的纠错编码而获得的信号，并且对于刚才描述的信号，传输线路解码处理部件1102执行传输线路解码处理，诸如例如，纠错处理。
这里，对于纠错编码，可以使用例如，LDPC编码、Reed-Solomon编码等。这里，作为纠错编码，至少执行LDPC编码。
此外，传输线路解码处理有时包括调制信号的解调等。
信息源解码处理部件1103执行信息源解码处理，其至少包括用于针对已被执行传输线路解码处理的信号而将经压缩的信息解压缩为原始信息的处理。
具体地，获取部件1101通过传输线路获取的信号有时通过压缩编码进行处理，用于压缩信息，以便于减少作为信息的诸如图像、声音等的数据量。在这种情形下，信息源解码处理部件1103针对已被执行传输线路解码处理的信号执行诸如用于将经压缩的信息解压缩为原始信息的处理(解压缩处理)的信息源解码处理。
应当注意，在获取部件1101通过传输线路获取的信号未被执行压缩编码的情况中，信息源解码处理部件1103不执行将经压缩的信息解压为原始信息的处理。
这里，对于解压缩处理，可以使用例如，MPEG解码等。此外，除了解压缩处理之外，传输线路解码处理有时还包括解扰。
在以如上述的方式配置的接收系统中，获取部件1101通过传输线路接收通过如下方式获得的信号：对例如，图像、声音等数据执行诸如MPEG编码的压缩编码，以及另外对压缩编码数据执行诸如LDPC编码的纠错编码。该信号被提供给传输线路解码处理部件1102。
在传输线路解码处理部件1102中，对来自获取部件1101的信号执行与例如，正交解调部件51、解映射部件52、解交织器53和LDPC解码部件56(或者LDPC解码部件1021)执行的处理相似的处理，作为传输线路解码处理。然后，将作为传输线路解码处理的结果而获得的信号提供给信息源解码处理部件1103。
在信息源解码处理部件1103中，对来自传输线路解码处理部件1102的信号执行诸如MPEG解码的信息源解码处理，并且输出作为信息解码处理的结果而获得的图像或声音。
如上文所述的图248的接收系统可以应用于例如，用于接收作为数字广播的电视广播的电视调谐器等。
应当注意，可以将获取部件1101、传输线路解码处理部件1102和信息源解码处理部件1103各自配置为独立的装置(硬件(IC(集成电路)等)或者软件模块)。
此外，对于获取部件1101、传输线路解码处理部件1102和信息源解码处理部件1103，获取部件1101和传输线路解码处理部件1102的集合，传输线路解码处理部件1102和信息源解码处理部件1103的另一集合或者获取部件1101、传输线路解码处理部件1102和信息源解码处理部件1103的又一集合可以被配置为单个独立装置。
图249是示出可以应用于接收设备12的接收系统的配置的第二示例的框图。
应当注意，在图249中，对应于图248中的元件的元件标有相同的附图标记，并且在下面的描述中适当地省略它们的描述。
图249的接收系统与图248的接收系统的共同之处在于，其包括获取部件1101、传输线路解码处理部件1102和信息源解码处理部件1103，但是与图248的接收系统的不同之处在于，其新包括输出部件1111。
输出部件1111是例如，用于显示图像的显示装置或者用于输出声音的扬声器，并且输出图像、声音等，作为从信息源解码处理部件1103输出的信号。换言之，输出部件1111显示图像或输出声音。
如上文所述的图249的接收系统可以应用于例如，用于接收作为数字广播的电视广播的TV(电视接收器)、用于接收无线电广播的无线电接收器等。
应当注意，在获取部件1101获取的信号具有其中应用压缩编码的形式的情况中，从传输线路解码处理部件1102输出的信号被提供给输出部件1111。
图250是示出可以应用于接收设备12的接收系统的配置的第三示例的框图。
应当注意，在图250中，对应于图248中的元件的元件标有相同的附图标记，并且在下面的描述中适当地省略它们的描述。
图250的接收系统与图248的接收系统的共同之处在于，其包括获取部件1101和传输线路解码处理部件1102。
然而，图250的接收系统与图248的接收系统的不同之处在于，其不包括信息源解码处理部件1103但是新包括记录部件1121。
记录部件1121将从传输线路解码处理部件1102输出的信号(例如，MPEG的TS的TS分组)记录(存储)在记录(存储)介质上或者记录(存储)到记录(存储)介质中，该记录(存储)介质诸如光盘、硬盘(磁盘)或闪速存储器。
如上文所述的图250的接收系统可被应用于用于记录电视广播的记录器等。
应当注意，在图250中，接收系统可以包括信息源解码处理部件1103，从而使记录部件1121记录由信息源解码处理部件1103执行信息源解码处理之后的信号，即通过解码而获得的图像或声音。
本领域的技术人员应当理解，根据设计需要和其他因素，在所附权利要求或其等同方案的范围内，可以进行各种修改、组合、子组合和变更。

Claims (8)

1.一种数据处理设备，其中：
其中，具有N位的码长的低密度奇偶校验LDPC码的码位在存储装置的列方向上被写入，所述存储装置用于在行方向和列方向上存储码位，以及，在行方向上读出的LDPC码的码位的m位被设定为一个符号，以及此外
预定的正整数由b表示，
所述存储装置在行方向上存储mb位，以及在列方向上存储N/(mb)位；
LDPC码的码位在所述存储装置的列方向上被写入，以及在行方向上被读出；
所述数据处理设备包括替换装置，
其中，在所述存储装置的行方向上读出的mb个码位被设定为b个符号的情况下，
所述替换装置用于替换mb个码位，使得替换之后的码位形成表示符号的符号位；
LDPC码是DVB-S.2或DVB-T.2标准中规定的LDPC码，以及，具有64800位的码长N和5/6或9/10的编码速率；
m位是12位，而整数b是1；
码位的12位作为一个符号被映射到4096QAM中规定的4096个信号点中的信号点；
所述存储装置具有12个列，用于在行方向上存储12×1位，以及在列方向上存储64800/(12×1)位；
所述替换装置执行替换，
其中，从在所述存储装置的行方向上读出的12×1个码位的最高有效位开始的第i+1位被表示为位bi，以及，从一个符号的12×1个符号位的最高有效位开始的第i+1位被表示为位yi，
用于针对编码速率是5/6的LDPC码以及编码速率是9/10的LDPC码，
将位b0分配给位y8，
将位b1分配给位y0，
将位b2分配给位y6，
将位b3分配给位y1，
将位b4分配给位y4，
将位b5分配给位y5，
将位b6分配给位y2，
将位b7分配给位y3，
将位b8分配给位y7，
将位b9分配给位y10，
将位b10分配给位y11，以及
将位b11分配给位y9。
2.一种数据处理设备，其中：
其中，具有N位的码长的低密度奇偶校验LDPC码的码位在存储装置的列方向上被写入，所述存储装置用于在行方向和列方向上存储码位，以及，在行方向上读出的LDPC码的码位的m位被设定为一个符号，以及此外
预定的正整数由b表示，
所述存储装置在行方向上存储mb位，以及在列方向上存储N/(mb)位；
LDPC码的码位在所述存储装置的列方向上被写入，以及，在行方向上被读出；
所述数据处理设备包括替换装置，
其中，在所述存储装置的行方向上读出的mb个码位被设定为b个符号的情况下，
所述替换装置用于替换mb个码位，使得替换之后的码位形成表示符号的符号位；
LDPC码是DVB-S.2或DVB-T.2标准中规定的LDPC码，以及，具有64800位的码长N和5/6或9/10的编码速率；
m位是12位，而整数b是2；
码位的12位作为一个符号被映射到4096QAM中规定的4096个信号点中的信号点；
所述存储装置具有24个列，用于在行方向上存储12×2位，以及在列方向上存储64800/(12×2)位；
所述替换装置执行替换，
其中，从在所述存储装置的行方向上读出的12×2个码位的最高有效位开始的第i+1位被表示为位bi，以及，从两个连续符号的12×2个符号位的最高有效位开始的第i+1位被表示为位yi，
用于针对编码速率是5/6的LDPC码以及编码速率是9/10的LDPC码，
将位b0分配给位y8，
将位b2分配给位y0，
将位b4分配给位y6，
将位b6分配给位y1，
将位b8分配给位y4，
将位b10分配给位y5，
将位b12分配给位y2，
将位b14分配给位y3，
将位b16分配给位y7，
将位b18分配给位y10，
将位b20分配给位y11，
将位b22分配给位y9，
将位b1分配给位y20，
将位b3分配给位y12，
将位b5分配给位y18，
将位b7分配给位y13，
将位b9分配给位y16，
将位b11分配给位y17，
将位b13分配给位y14，
将位b15分配给位y15，
将位b17分配给位y19，
将位b19分配给位y22，
将位b21分配给位y23，以及
将位b23分配给位y21。
3.一种数据处理设备，其中：
其中，具有N位的码长的低密度奇偶校验LDPC码的码位在存储装置的列方向上被写入，所述存储装置用于在行方向和列方向上存储码位，以及，在行方向上读出的LDPC码的码位的m位被设定为一个符号，以及此外
预定的正整数由b表示，
所述存储装置在行方向上存储mb位，以及在列方向上存储N/(mb)位；
LDPC码的码位在所述存储装置的列方向上被写入，以及在行方向上被读出；
所述数据处理设备包括替换装置，
其中，在所述存储装置的行方向上读出的mb个码位被设定为连续的b个符号的情况下，
所述替换装置用于替换mb个码位，使得替换之后的码位形成表示符号的符号位；
LDPC码是DVB-S.2或DVB-T.2标准中规定的LDPC码，以及，具有16200位的码长N和3/4、5/6或8/9的编码速率，或者具有64800位的码长N和3/4、5/6或9/10的编码速率；
m位是10位，而整数b是2；
码位的10位作为一个符号被映射到1024QAM中规定的1024个信号点中的信号点；
所述存储装置具有20个列，用于在行方向上存储10×2位，以及在列方向上存储N/(10×2)位；
所述替换装置执行替换，
其中，从在所述存储装置的行方向上读出的10×2个码位的最高有效位开始的第i+1位被表示为位bi，以及，从两个连续符号的10×2个符号位的最高有效位开始的第i+1位被表示为位yi，
用于针对码长N是16200位且编码速率是3/4、5/6或8/9的LDPC码以及码长N是64800位且编码速率是3/4、5/6或9/10的LDPC码，
将位b0分配给位y8，
将位b1分配给位y3，
将位b2分配给位y7，
将位b3分配给位y10，
将位b4分配给位y19，
将位b5分配给位y4，
将位b6分配给位y9，
将位b7分配给位y5，
将位b8分配给位y17，
将位b9分配给位y6，
将位b10分配给位y14，
将位b11分配给位y11，
将位b12分配给位y2，
将位b13分配给位y18，
将位b14分配给位y16，
将位b15分配给位y15，
将位b16分配给位y0，
将位b17分配给位y1，
将位b18分配给位y13，以及
将位b19分配给位y12。
4.一种数据处理设备，其中：
其中，具有N位的码长的低密度奇偶校验LDPC码的码位在存储装置的列方向上被写入，所述存储装置用于在行方向和列方向上存储码位，以及，在行方向上读出的LDPC码的码位的m位被设定为一个符号，以及此外
预定的正整数由b表示，
所述存储装置在行方向上存储mb位，以及在列方向上存储N/(mb)位；
LDPC码的码位在所述存储装置的列方向上被写入，以及在行方向上被读出；
所述数据处理设备包括替换装置，
其中，在所述存储装置的行方向上读出的mb个码位被设定为b个符号的情况下，
所述替换装置用于替换mb个码位，使得替换之后的码位形成表示符号的符号位；
LDPC码是DVB-S.2或DVB-T.2标准中规定的LDPC码，以及，具有16200位的码长N和5/6或8/9的编码速率，或者具有64800位的码长N和5/6或9/10的编码速率；
m位是12位，而整数b是2；
码位的12位作为一个符号被映射到4096QAM中规定的4096个信号点中的信号点；
所述存储装置具有24个列，用于在行方向上存储12×2位，以及在列方向上存储N/(12×2)位；
所述替换装置执行替换，
其中，从在所述存储装置的行方向上读出的12×2个码位的最高有效位开始的第i+1位被表示为位bi，以及，从两个连续符号的12×2个符号位的最高有效位开始的第i+1位被表示为位yi，
用于针对码长N是16200位且编码速率是5/6或8/9的LDPC码以及码长N是64800位且编码速率是5/6或9/10的LDPC码，
将位b0分配给位y10，
将位b1分配给位y15，
将位b2分配给位y4，
将位b3分配给位y19，
将位b4分配给位y21，
将位b5分配给位y16，
将位b6分配给位y23，
将位b7分配给位y18，
将位b8分配给位y11，
将位b9分配给位y14，
将位b10分配给位y22，
将位b11分配给位y5，
将位b12分配给位y6，
将位b13分配给位y17，
将位b14分配给位y13，
将位b15分配给位y20，
将位b16分配给位y1，
将位b17分配给位y3，
将位b18分配给位y9，
将位b19分配给位y2，
将位b20分配给位y7，
将位b21分配给位y8，
将位b22分配给位y12，以及
将位b23分配给位y0。
5.一种数据处理方法，其中：
其中，在存储装置的列方向上写入具有N位的码长的低密度奇偶校验LDPC码的码位，所述存储装置用于在行方向和列方向上存储码位，以及，将在行方向上读出的LDPC码的码位的m位设定为一个符号，以及此外
预定的正整数由b表示，
所述存储装置在行方向上存储mb位，以及在列方向上存储N/(mb)位；
LDPC码的码位在所述存储装置的列方向上被写入，以及在行方向上被读出；
所述数据处理方法包括替换步骤，
其中，在所述存储装置的行方向上读出的mb个码位被设定为b个符号的情况下，
所述替换步骤用于替换mb个码位，使得替换之后的码位形成表示符号的符号位；
LDPC码是DVB-S.2或DVB-T.2标准中规定的LDPC码，以及，具有64800位的码长N和5/6或9/10的编码速率；
m位是12位，而整数b是1；
码位的12位作为一个符号被映射到4096QAM中规定的4096个信号点中的信号点；
所述存储装置具有12个列，用于在行方向上存储12×1位，以及在列方向上存储64800/(12×1)位；
所述替换步骤执行替换，
其中，从在所述存储装置的行方向上读出的12×1个码位的最高有效位开始的第i+1位被表示为位bi，以及，从一个符号的12×1个符号位的最高有效位开始的第i+1位被表示为位yi，
用于针对编码速率是5/6的LDPC码以及编码速率是9/10的LDPC码，
将位b0分配给位y8，
将位b1分配给位y0，
将位b2分配给位y6，
将位b3分配给位y1，
将位b4分配给位y4，
将位b5分配给位y5，
将位b6分配给位y2，
将位b7分配给位y3，
将位b8分配给位y7，
将位b9分配给位y10，
将位b10分配给位y11，以及
将位b11分配给位y9。
6.一种数据处理方法，其中：
其中，在存储装置的列方向上写入具有N位的码长的低密度奇偶校验LDPC码的码位，所述存储装置用于在行方向和列方向上存储码位，以及，将在行方向上读出的LDPC码的码位的m位设定为一个符号，以及此外
预定的正整数由b表示，
所述存储装置在行方向上存储mb位，以及在列方向上存储N/(mb)位；
LDPC码的码位在所述存储装置的列方向上被写入，以及在行方向上被读出；
所述数据处理方法包括替换步骤，
其中，在所述存储装置的行方向上读出的mb个码位被设定为b个符号的情况下，
所述替换步骤用于替换mb个码位，使得替换之后的码位形成表示符号的符号位；
LDPC码是DVB-S.2或DVB-T.2标准中规定的LDPC码，以及，具有64800位的码长N和5/6或9/10的编码速率；
m位是12位，而整数b是2；
码位的12位作为一个符号被映射到4096QAM中规定的4096个信号点中的信号点；
所述存储装置具有24个列，用于在行方向上存储12×2位，以及在列方向上存储64800/(12×2)位；
所述替换步骤执行替换，
其中，从在所述存储装置的行方向上读出的12×2个码位的最高有效位开始的第i+1位被表示为位bi，以及，从两个连续符号的12×2个符号位的最高有效位开始的第i+1位被表示为位yi，
用于针对编码速率是5/6的LDPC码以及编码速率是9/10的LDPC码，
将位b0分配给位y8，
将位b2分配给位y0，
将位b4分配给位y6，
将位b6分配给位y1，
将位b8分配给位y4，
将位b10分配给位y5，
将位b12分配给位y2，
将位b14分配给位y3，
将位b16分配给位y7，
将位b18分配给位y10，
将位b20分配给位y11，
将位b22分配给位y9，
将位b1分配给位y20，
将位b3分配给位y12，
将位b5分配给位y18，
将位b7分配给位y13，
将位b9分配给位y16，
将位b11分配给位y17，
将位b13分配给位y14，
将位b15分配给位y15，
将位b17分配给位y19，
将位b19分配给位y22，
将位b21分配给位y23，以及
将位b23分配给位y21。
7.一种数据处理方法，其中：
其中，在存储装置的列方向上写入具有N位的码长的低密度奇偶校验LDPC码的码位，所述存储装置用于在行方向和列方向上存储码位，以及，将在行方向上读出的LDPC码的码位的m位设定为一个符号，以及此外
预定的正整数由b表示，
所述存储装置在行方向上存储mb位，以及在列方向上存储N/(mb)位；
LDPC码的码位在所述存储装置的列方向上被写入，以及在行方向上被读出；
所述数据处理方法包括替换步骤，
其中，在所述存储装置的行方向上读出的mb个码位被设定为连续的b个符号的情况下，
所述替换步骤用于替换mb个码位，使得替换之后的码位形成表示符号的符号位；
LDPC码是DVB-S.2或DVB-T.2标准中规定的LDPC码，以及，具有16200位的码长N和3/4、5/6或8/9的编码速率，或者具有64800位的码长N和3/4、5/6或9/10的编码速率；
m位是10位，而整数b是2；
码位的10位作为一个符号被映射到1024QAM中规定的1024个信号点中的信号点；
所述存储装置具有20个列，用于在行方向上存储10×2位以及在列方向上存储N/(10×2)位；
所述替换步骤执行替换，
其中，从在所述存储装置的行方向上读出的10×2个码位的最高有效位开始的第i+1位被表示为位bi，以及，从两个连续符号的10×2个符号位的最高有效位开始的第i+1位被表示为位yi，
用于针对码长N是16200位且编码速率是3/4、5/6或8/9的LDPC码以及码长N是64800位且编码速率是3/4、5/6或9/10的LDPC码，
将位b0分配给位y8，
将位b1分配给位y3，
将位b2分配给位y7，
将位b3分配给位y10，
将位b4分配给位y19，
将位b5分配给位y4，
将位b6分配给位y9，
将位b7分配给位y5，
将位b8分配给位y17，
将位b9分配给位y6，
将位b10分配给位y14，
将位b11分配给位y11，
将位b12分配给位y2，
将位b13分配给位y18，
将位b14分配给位y16，
将位b15分配给位y15，
将位b16分配给位y0，
将位b17分配给位y1，
将位b18分配给位y13，以及
将位b19分配给位y12。
8.一种数据处理方法，其中：
其中，在存储装置的列方向上写入具有N位的码长的低密度奇偶校验LDPC码的码位，所述存储装置用于在行方向和列方向上存储码位，以及，将在行方向上读出的LDPC码的码位的m位设定为一个符号，以及此外
预定的正整数由b表示，
所述存储装置在行方向上存储mb位，以及在列方向上存储N/(mb)位；
LDPC码的码位在所述存储装置的列方向上被写入，以及在行方向上被读出；
所述数据处理方法包括替换步骤，
其中，在所述存储装置的行方向上读出的mb个码位被设定为b个符号的情况下，
所述替换步骤用于替换mb个码位，使得替换之后的码位形成表示符号的符号位；
LDPC码是DVB-S.2或DVB-T.2标准中规定的LDPC码，以及，具有16200位的码长N和5/6或8/9的编码速率，或者具有64800位的码长N和5/6或9/10的编码速率；
m位是12位，而整数b是2；
码位的12位作为一个符号被映射到4096QAM中规定的4096个信号点中的信号点；
所述存储装置具有24个列，用于在行方向上存储12×2位，以及在列方向上存储N/(12×2)位；
所述替换步骤执行替换，
其中，从在所述存储装置的行方向上读出的12×2个码位的最高有效位开始的第i+1位被表示为位bi，以及，从两个连续符号的12×2个符号位的最高有效位开始的第i+1位被表示为位yi，
用于针对码长N是16200位且编码速率是5/6或8/9的LDPC码以及码长N是64800位且编码速率是5/6或9/10的LDPC码，
将位b0分配给位y10，
将位b1分配给位y15，
将位b2分配给位y4，
将位b3分配给位y19，
将位b4分配给位y21，
将位b5分配给位y16，
将位b6分配给位y23，
将位b7分配给位y18，
将位b8分配给位y11，
将位b9分配给位y14，
将位b10分配给位y22，
将位b11分配给位y5，
将位b12分配给位y6，
将位b13分配给位y17，
将位b14分配给位y13，
将位b15分配给位y20，
将位b16分配给位y1，
将位b17分配给位y3，
将位b18分配给位y9，
将位b19分配给位y2，
将位b20分配给位y7，
将位b21分配给位y8，
将位b22分配给位y12，以及
将位b23分配给位y0。
CN200880118141.6A 2007-11-26 2008-11-26 数据处理设备和数据处理方法 Expired - Fee Related CN101874351B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2007-304689 2007-11-26
JP2007-304690 2007-11-26
JP2007304689 2007-11-26
JP2007304690 2007-11-26
JP2008-070467 2008-03-18
JP2008070467 2008-03-18
JP2008-185605 2008-07-17
JP2008185605 2008-07-17
JP2008284352 2008-11-05
JP2008-284352 2008-11-05
PCT/JP2008/071400 WO2009069629A1 (ja) 2007-11-26 2008-11-26 データ処理装置、及びデータ処理方法

Publications (2)

Publication Number Publication Date
CN101874351A true CN101874351A (zh) 2010-10-27
CN101874351B CN101874351B (zh) 2014-12-17

Family

ID=40678524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880118141.6A Expired - Fee Related CN101874351B (zh) 2007-11-26 2008-11-26 数据处理设备和数据处理方法

Country Status (12)

Country Link
US (1) US8499214B2 (zh)
EP (3) EP2237430A3 (zh)
JP (1) JP5288213B2 (zh)
KR (1) KR101519687B1 (zh)
CN (1) CN101874351B (zh)
BR (1) BRPI0820168A2 (zh)
EA (1) EA022652B1 (zh)
MY (1) MY159732A (zh)
NZ (1) NZ585419A (zh)
TW (1) TWI390856B (zh)
WO (1) WO2009069629A1 (zh)
ZA (1) ZA201003441B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103329446A (zh) * 2011-01-19 2013-09-25 索尼公司 数据处理装置和数据处理方法
CN103477563A (zh) * 2011-01-19 2013-12-25 索尼公司 数据处理装置和数据处理方法
CN105103455A (zh) * 2014-02-19 2015-11-25 索尼公司 数据处理设备及数据处理方法
CN106101050A (zh) * 2015-04-28 2016-11-09 英特尔Ip公司 高效无线局域网中较高qam的装置、计算机可读介质和方法
CN103477563B (zh) * 2011-01-19 2016-11-30 索尼公司 数据处理装置和数据处理方法
WO2019052504A1 (zh) * 2017-09-13 2019-03-21 上海诺基亚贝尔股份有限公司 用于在无线通信系统中交织数据的方法、设备和计算机可读存储介质
CN112994705A (zh) * 2013-06-14 2021-06-18 三星电子株式会社 发送方法和接收方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2056549T3 (da) 2007-10-30 2013-02-04 Sony Corp Databehandlingsanordning og -fremgangsmåde
JP5601182B2 (ja) 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5672489B2 (ja) 2011-02-08 2015-02-18 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
KR102091888B1 (ko) * 2013-02-08 2020-04-14 소니 주식회사 데이터 처리 장치, 및 데이터 처리 방법
US20150349802A1 (en) * 2013-02-08 2015-12-03 Sony Corporation Data processing device and data processing method
CN104969477B (zh) * 2013-02-08 2019-06-04 索尼公司 数据处理装置和数据处理方法
CN105453553B (zh) 2013-08-01 2018-08-28 Lg 电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
JPWO2015041072A1 (ja) * 2013-09-20 2017-03-02 ソニー株式会社 データ処理装置、及びデータ処理方法
WO2015178214A1 (ja) * 2014-05-21 2015-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
CN110061745B (zh) * 2017-06-16 2020-04-28 华为技术有限公司 速率匹配和解速率匹配的方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1463256A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
JP2004343170A (ja) * 2003-05-13 2004-12-02 Sony Corp 復号方法および復号装置、並びにプログラム
CN1838543A (zh) * 2005-03-11 2006-09-27 三星电子株式会社 通信系统中的信道交织/解交织装置及其控制方法
CN1934789A (zh) * 2004-05-14 2007-03-21 摩托罗拉公司 具有良好性能的不规则缩短的ldpc码的码构造
JP2007214783A (ja) * 2006-02-08 2007-08-23 Kddi Corp 送信装置、受信装置及び伝送方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353900B1 (en) * 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
JP4505953B2 (ja) 2000-06-08 2010-07-21 ソニー株式会社 符号化装置及び符号化方法、並びに、復号装置及び復号方法
US20020042899A1 (en) * 2000-06-16 2002-04-11 Tzannes Marcos C. Systems and methods for LDPC coded modulation
GB2374777B (en) * 2001-04-20 2005-11-02 Discreet Logic Inc Processing image data
US6938196B2 (en) * 2001-06-15 2005-08-30 Flarion Technologies, Inc. Node processors for use in parity check decoders
US7170519B2 (en) * 2002-03-29 2007-01-30 Sas Institute Inc. Computer-implemented system and method for generating data graphical displays
GB0229625D0 (en) * 2002-12-19 2003-01-22 British Telecomm Searching images
KR100505694B1 (ko) * 2003-07-09 2005-08-02 삼성전자주식회사 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법
JP2005051469A (ja) 2003-07-28 2005-02-24 Sony Corp 符号化装置および符号化方法、並びにプログラム
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR100975061B1 (ko) * 2003-11-28 2010-08-11 삼성전자주식회사 저밀도 패리티 검사를 이용한 패리티 정보 생성 방법
JP3875693B2 (ja) * 2004-03-24 2007-01-31 株式会社東芝 Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置
EP1934824A4 (en) * 2004-06-25 2010-01-06 Runcom Technologies Ltd MEHRRATEN-LDPC-CODESYSTEM UND -VERFAHREN
WO2006055086A1 (en) * 2004-10-01 2006-05-26 Thomson Licensing A low density parity check (ldpc) decoder
US7996746B2 (en) * 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US7555696B2 (en) * 2004-12-09 2009-06-30 General Instrument Corporation Method and apparatus for forward error correction in a content distribution system
JP4646725B2 (ja) 2005-07-27 2011-03-09 キヤノン株式会社 撮像装置及び撮像装置の制御方法
JP2007096658A (ja) 2005-09-28 2007-04-12 Matsushita Electric Ind Co Ltd 無線送信装置および無線受信装置
JP4558638B2 (ja) * 2005-12-15 2010-10-06 富士通株式会社 符号器および復号器
US7971130B2 (en) 2006-03-31 2011-06-28 Marvell International Ltd. Multi-level signal memory with LDPC and interleaving
JP2008165424A (ja) * 2006-12-27 2008-07-17 Sony Corp 画像検索装置および方法、撮像装置、並びにプログラム
KR101455978B1 (ko) * 2007-03-27 2014-11-04 엘지전자 주식회사 Ｌｄｐｃ 부호를 이용한 부호화 방법
US8151171B2 (en) * 2007-05-07 2012-04-03 Broadcom Corporation Operational parameter adaptable LDPC (low density parity check) decoder
DK2056549T3 (da) 2007-10-30 2013-02-04 Sony Corp Databehandlingsanordning og -fremgangsmåde
TWI459724B (zh) * 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
MY155083A (en) * 2007-11-26 2015-08-28 Sony Corp Data processing apparatus and data processing method as well as encoding apparatus and encoding method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1463256A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
JP2004343170A (ja) * 2003-05-13 2004-12-02 Sony Corp 復号方法および復号装置、並びにプログラム
CN1934789A (zh) * 2004-05-14 2007-03-21 摩托罗拉公司 具有良好性能的不规则缩短的ldpc码的码构造
CN1838543A (zh) * 2005-03-11 2006-09-27 三星电子株式会社 通信系统中的信道交织/解交织装置及其控制方法
JP2007214783A (ja) * 2006-02-08 2007-08-23 Kddi Corp 送信装置、受信装置及び伝送方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ROBERT D.MADDOCK等: "《Reliability-Based Coded Modulation With Low-Density Parity-Check Codes》", 《IEEE TRANSACTIONS ON COMMUNICATIONS》 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103329446A (zh) * 2011-01-19 2013-09-25 索尼公司 数据处理装置和数据处理方法
CN103477563A (zh) * 2011-01-19 2013-12-25 索尼公司 数据处理装置和数据处理方法
CN103329446B (zh) * 2011-01-19 2016-05-04 索尼公司 数据处理装置和数据处理方法
CN103477563B (zh) * 2011-01-19 2016-11-30 索尼公司 数据处理装置和数据处理方法
CN112994705A (zh) * 2013-06-14 2021-06-18 三星电子株式会社 发送方法和接收方法
CN112994705B (zh) * 2013-06-14 2023-08-18 三星电子株式会社 发送方法和接收方法
US11824558B2 (en) 2013-06-14 2023-11-21 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding of low density parity check codes
CN105103455A (zh) * 2014-02-19 2015-11-25 索尼公司 数据处理设备及数据处理方法
CN105103455B (zh) * 2014-02-19 2019-10-01 索尼公司 数据处理设备及数据处理方法
USRE49243E1 (en) 2014-02-19 2022-10-11 Saturn Licensing Llc Data processing device and data processing method
CN106101050A (zh) * 2015-04-28 2016-11-09 英特尔Ip公司 高效无线局域网中较高qam的装置、计算机可读介质和方法
WO2019052504A1 (zh) * 2017-09-13 2019-03-21 上海诺基亚贝尔股份有限公司 用于在无线通信系统中交织数据的方法、设备和计算机可读存储介质

Also Published As

Publication number Publication date
EP2950452A2 (en) 2015-12-02
MY159732A (en) 2017-01-31
ZA201003441B (en) 2011-05-25
NZ585419A (en) 2013-04-26
BRPI0820168A2 (pt) 2015-06-16
EA201070628A1 (ru) 2011-02-28
CN101874351B (zh) 2014-12-17
EP2216907A1 (en) 2010-08-11
EP2216907A4 (en) 2015-11-18
KR101519687B1 (ko) 2015-05-12
AU2008330672A2 (en) 2010-07-08
EP2950452A3 (en) 2016-03-16
US20100269019A1 (en) 2010-10-21
AU2008330672A1 (en) 2009-06-04
TWI390856B (zh) 2013-03-21
JP5288213B2 (ja) 2013-09-11
EP2237430A3 (en) 2015-09-30
EP2237430A2 (en) 2010-10-06
US8499214B2 (en) 2013-07-30
TW200937871A (en) 2009-09-01
JPWO2009069629A1 (ja) 2011-04-14
KR20100096096A (ko) 2010-09-01
EA022652B1 (ru) 2016-02-29
WO2009069629A1 (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
CN101874351B (zh) 数据处理设备和数据处理方法
CN103181082B (zh) 数据处理装置和数据处理方法
CN101911507B (zh) 数据处理设备和数据处理方法
CN101874352B (zh) 数据处理设备和数据处理方法以及编码设备和编码方法
CN101911504B (zh) 数据处理设备和数据处理方法
CN101874350B (zh) 数据处理设备和数据处理方法
AU2012248555B2 (en) Data processing device and data processing method
CN103329446B (zh) 数据处理装置和数据处理方法
CN101911506B (zh) 数据处理设备、数据处理方法和程序
CN103339863B (zh) 数据处理装置和数据处理方法
AU2012270714B2 (en) Data processor and data-processing method
CN103548272B (zh) 数据处理装置和数据处理方法
CN104221292B (zh) 数据处理装置和数据处理方法
CN103210591A (zh) 数据处理设备以及数据处理方法
CN104205648B (zh) 数据处理装置和数据处理方法
CN103339862A (zh) 数据处理装置和数据处理方法
CN105379127A (zh) 数据处理装置以及数据处理方法
CN104969477B (zh) 数据处理装置和数据处理方法
CN103477563B (zh) 数据处理装置和数据处理方法
CN103477563A (zh) 数据处理装置和数据处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141217

Termination date: 20201126

CF01 Termination of patent right due to non-payment of annual fee