CN100592641C - Ldpc码用检查矩阵生成方法及检查矩阵生成装置 - Google Patents
Ldpc码用检查矩阵生成方法及检查矩阵生成装置 Download PDFInfo
- Publication number
- CN100592641C CN100592641C CN03804524A CN03804524A CN100592641C CN 100592641 C CN100592641 C CN 100592641C CN 03804524 A CN03804524 A CN 03804524A CN 03804524 A CN03804524 A CN 03804524A CN 100592641 C CN100592641 C CN 100592641C
- Authority
- CN
- China
- Prior art keywords
- row
- sign indicating
- weighting
- mentioned
- indicating number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1151—Algebraically constructed LDPC codes, e.g. LDPC codes derived from Euclidean geometries [EG-LDPC codes]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/134—Non-binary linear block codes not provided for otherwise
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Complex Calculations (AREA)
Abstract
LDPC码用检查矩阵生成时,确定列的加权的最大值、成为基本的欧几里得几何码、编码率;用一次线性计划法搜索行的加权和列的加权的最佳集合,使得在固定上述编码率的状态下高斯噪声达到最大;根据规定的模块长及上述编码率算出信息长;采用上述欧几里得几何码进行基于上述信息长的规定的行的删除处理;以规定的顺序随机分割上述行删除后的矩阵的行或列的加权。
Description
技术领域
本发明涉及采用LDPC(Low-Density Parity-Check:低密度奇偶校验)码作为纠错码时的LDPC码用检查矩阵生成方法。
背景技术
图27是LDPC编码/解码系统图。图27中,101是编码器,102是调制器,103是通信路径,104是解调器,105是解码器。其中,说明传统的LDPC码用检查矩阵生成方法前,说明LDPC码使用时的编码、解码的流程。
首先,发送侧的编码器101中,用后述规定的方法生成检查矩阵H。然后,根据以下的条件求出生成矩阵G。
G:k×n矩阵(k:信息长,n:码字长)
GHT=0(T是转置矩阵)
然后,编码器101中,接受信息长k的消息(m1m2…mk),用上述生成矩阵G生成码字C。
C=(m1m2…mk)G
=(c1c2…cn)(其中,H(c1c2…cn)T=0)
调制器102中,对生成的码字C执行BPSK、QPSK、多值QAM等的数字调制并发送。
另一方面,接收侧中,解调器104对经由通信路径103接受的调制信号进行BPSK、QPSK、多值QAM等的数字解调,而且,解码器105对LDPC编码后的解调结果执行「sum-product算法」的重复解码,输出推定结果(与原来的m1m2…mk对应)。
以下,说明传统的LDPC码用检查矩阵生成方法。作为LDPC码用的检查矩阵,例如,LDPC的提案者Gallager提出以下的矩阵(参照图28)。
图28所示矩阵是「1」和「0」的2值的矩阵,「1」的部分涂黑。其他部分全为「0」。该矩阵中,1行的「1」的数(其表现行的加权)为4,1列的「1」的数(其表现列的加权)为3,所有的列和行的加权均一,因而其一般称为「Regular-LDPC码」。另外,Gallager的码中,例如,图28所示,矩阵分成3个模块,对第2模块和第3模块进行随机置换。
但是,该随机置换中,由于没有规定的规则,为了发现特性更好码,必须通过计算机执行花费时间的搜索。
因而,例如,Y.KOU等通过(Y.Kou,S.Lin,and M.P.C.Fossorier,“LowDensity Parity Check Codes Based on Finite Geometries:ARediscovery,”ISIT 2000,pp.200,Sorrento,Itary,June 25-30,2000.)提出了采用欧几里得几何码作为LDPC码的方法,该码即使不进行计算机搜索也可确定地生成矩阵,表现出比较稳定的良好特性。该方法中,说明用规则的集合(ensemble)构成的「Regular-LDPC码」。
这里,提出用作为有限几何码的一种的欧几里得几何码EG(2,26)生成LDPC码的检查矩阵的方法,在错误率10-4点中,获得从香农界限接近1.45dB的特性。例如,图29是表示欧几里得几何码EG(2,22)的构成图,采用矩阵的加权分别为4、4的「Regular-LDPC码」构造。
从而,采用欧几里得几何码EG(m,2s)时,其特性规定如下。
码长:n=22s-1
冗余比特长:n-k=3s-1
信息长:k=22s-3s
最小距离:dmin=2s+1
密度:r=2s/(22s-1)
从图29也可以明白,欧几里得几何码形成各行的「1」的配置逐行循环移位的构造,具有可容易且确定地构成码的特长。
Y.KOU等的检查矩阵的生成方法中,还根据上述欧几里得几何码变更行和列的加权,根据需要扩展矩阵。例如,EG(2,22)的列的加权分离成1/2时,Y.KOU等的论文中,将1列内的4个加权每隔一个分离成2个。图30是将列的加权从4规则地分离成2的例示意图。
另一方面,Ludy等通过(M.G.Luby,M.Mitzenmacher,M.A.Shokrollahi,and D.A.spielman,“Improved Low-Density Parity-Check Codes Using Irregular Graphs and Belief Propagation,”Proceedings of 1998 IEEE International Symposium on InformationTheory,pp.171,Cambridge,Mass.,August 16-21,1998.)报告了「Irregular-LDPC码」的特性比上述「Regular-LDPC码」的特性良好的情况。
另外,上述「Irregular-LDPC码」表示列和行的加权都不均一或其中之一不均一的LDPC码。
Richardson等通过(T.J.Richardson and R.Urbanke,“The capacity oflow-density parity-check codes under message.passing decoding,”IEEETrans.Inform.Theory,vol-47,No.2,pp.599-618,Feb.2001),或Chung等通过(S.-Y.Chung,T.J.Richardson,and R.Urbanke,“Analysis of Sum-Product Decoding of Low-Density Parity-Check Codes Using a GaussianApproximation,”IEEE Trans.Inform.Theory,vol.47,No.2,pp.657-670,Feb.2001.)对其进行了理论上的解析。
特别地,Chung等假定解码器中的输入和输出的对数尤度比(LLR)可反复近似成高斯分布,解析LDPC码的「sum-Product算法」,求出良好行和列的加权的集合。
但是,例如,上述Chung等的传统的LDPC码用检查矩阵生成方法,以行内的「1」的点的数(与后述可变节点的次数分配相当)和列内的「1」的点的数(与后述检查节点的次数分配相当)的两方作为变数,求出使下记的(1)式(rate:编码率)达到最大的可变节点的次数分配及检查节点的次数分配。即,通过线性计划法搜索使SNR(Signal toNoise Ratio:信噪比)最小的集合。
因而,通过上述「rate 」的最大值获得的检查矩阵成为流动的,有特性不稳定的问题。另外,传统的LDPC码用检查矩阵生成方法由于以规定次数反复执行可变节点的次数分配的导出和检查节点的次数分配的导出,有搜索处理花费相当时间的问题。
从而,本发明的目的是提供可靠的特性稳定且可容易搜索与任意的集合对应的LDPC码用的检查矩阵且性能良好的LDPC码用检查矩阵生成方法。
发明的公开
本发明的LDPC码用检查矩阵生成方法,用于生成Irregular-LDPC码的检查矩阵,其特征在于包括:加权确定步骤,确定列的加权的最大值;欧几里得几何码确定步骤,根据上述列的加权的最大值确定基本的欧几里得几何码;编码率确定步骤,确定编码率;加权搜索步骤,用线性计划法搜索行的加权和列的加权的最佳集合,使得在固定上述编码率的状态下高斯噪声达到最大;信息长算出步骤,根据规定的模块长及上述编码率算出信息长;行删除步骤,采用上述欧几里得几何码进行基于上述信息长的规定的行的删除处理;分割步骤,以规定的顺序随机分割上述行删除后的矩阵的行或列的加权。
根据又一发明的LDPC码用检查矩阵生成方法,其特征在于,上述行删除步骤中,根据上述集合随机分割上述欧几里得几何码中的各行的加权,从分割后的行数减去上述信息长,然后,调节上述集合中的各加权的比率,同时删除与上述减法结果相当的行数。
根据又一发明的LDPC码用检查矩阵生成方法,其特征在于,上述行删除步骤中,从上述基本的欧几里得几何码删除规定的行数,然后,根据上述集合随机分割该删除后的欧几里得几何码中的各行的加权。
根据又一发明的LDPC码用检查矩阵生成方法,其特征在于,调节上述集合的加权分配,使得加权单位的加权总数是整数且加权单位的加权总数的总和与欧几里得几何码的「1」的总数相等,根据调节后的集合进行上述分割处理。
根据又一发明的LDPC码用检查矩阵生成方法,其特征在于,作成基本的随机系列的拉丁方阵,根据该拉丁方阵,通过从上述欧几里得几何码中的各行及各列抽出加权「1」,随机分割各列及各行。
根据又一发明的LDPC码用检查矩阵生成方法,用于生成Irregular-LDPC码的检查矩阵,其特征在于包括:采用规定的多项式,分割上述欧几里得几何码中的行或列的加权,删减成为特性劣化的要因的上述欧几里得几何码中存在的「循环数6」。
根据又一发明的检查矩阵生成装置,用欧几里得几何码生成Irregular-LDPC码的检查矩阵,其特征在于包括:加权确定部件,确定列的加权的最大值;欧几里得几何码确定部件,根据上述列的加权的最大值确定欧几里得几何码;编码率确定部件,确定编码率;加权搜索部件,用线性计划法搜索行的加权和列的加权的最佳集合,使得在固定上述编码率的状态下高斯噪声达到最大;信息长算出部件,根据规定的模块长及上述编码率算出信息长;行删除部件,采用上述欧几里得几何码进行基于上述信息长的规定的行的删除处理;分割部件,以规定的顺序随机分割上述行删除后的矩阵的行或列的加权。
图面的简单说明
图1是实施例1的LDPC码用检查矩阵生成方法的流程图。
图2是rate=0.5时的λ(x)和ρ(x)的集合的一例的示意图。
图3是欧几里得几何码EG(2,22)的示意图。
图4是图3所示欧几里得几何码EG(2,22)中的各行的「1」的列编号的示意图。
图5是重排后的各行的「1」的列编号的示意图。
图6是从图5的下面开始删除5行后的各行的「1」的列编号的示意图。
图7是行删除后的列内的加权分布的示意图。
图8是欧几里得几何码EG(2,25)中删除5行后的加权分布的示意图。
图9是欧几里得几何码EG(2,25)中删除189行时的加权分布的示意图。
图10是分割表的一例的示意图。
图11是加权分配调节用表的示意图。
图12是加权分配后的生成函数λ(x)和生成函数ρ(x)的集合的示意图。
图13是传统的分割顺序的示意图。
图14是分割前的EG(2,25)的图的示意图。
图15表示随机选择EG(2,25)的边缘并分割后的图。
图16是Eb/No和BER的关系的示意图。
图17是「Regular-LDPC码」的集合的示意图。
图18是「Irregular-LDPC码」的集合的示意图。
图19是基本的随机系列C(i)和基本的随机系列的置换图案LBj(i)的示意图。
图20是拉丁方阵矩阵Ljq(i)的示意图。
图21是图29所示LDPC码用二分图表现时的示意图。
图22是循环4及循环6的一例的示意图。
图23是图3所示欧几里得几何码EG(2,22)的各列中「1」的行编号的示意图。
图24是将图23所示矩阵通过(19)式分离、令列的加权为2时的矩阵的示意图。
图25是将矩阵col(i,j)单纯分离成前2列和后2列时的矩阵col_s2_4(i,j)的示意图。
图26是用实施例2的方法分离时的矩阵col_s2_4’(i,j)的示意图。
图27是LDPC编码/解码系统的示意图。
图28是传统的LDPC码用的检查矩阵的示意图。
图29是欧几里得几何码EG(2,22)的构成的示意图。
图30是将列的加权从4规则地分离为2的例的示意图。
发明的最佳实施例
以下,详细根据图面说明本发明的LDPC码用检查矩阵生成方法及检查矩阵生成装置的实施例。另外,该实施例不限定本发明。
实施例1.
图1是本发明实施例1的LDPC码用检查矩阵生成方法的流程图。另外,本实施例中的LDPC码用检查矩阵生成方法,例如,可采用根据设定参数在通信装置内执行的构成,也可用通信装置外部的其他控制装置(计算机等)执行。本实施例中的LDPC码用检查矩阵生成方法在通信装置外部执行时,已生成的LDPC码用检查矩阵存储到通信装置。以下的实施例中,为了便于说明,说明在通信装置内执行上述方法的情况。
首先,说明本实施例的LDPC码用检查矩阵生成方法前,说明可实现本实施例的LDPC码用检查矩阵生成方法的编码器及解码器的定位及「Irregular-LDPC码」用的传统的检查矩阵生成方法。另外,LDPC编码/解码系统的构成与先说明的图27同样。
发送侧的编码器101中,用后述的本实施例的LDPC码用检查矩阵生成方法生成检查矩阵H。然后,根据以下的条件求出生成矩阵G。
G:k×n矩阵(k:信息长,n:码字长)
GHT=0(T是转置矩阵)
然后,编码器101中,接受信息长k的消息(m1m2…mk),用上述生成矩阵G生成码字C。
C=G(m1m2…mk)
=(c1c2…cn)
(其中,H(c1c2…cn)T=0)
然后,调制器102中,对生成的码字C进行BPSK、QPSK、多值QAM等的数字调制并发送。
另一方面,接收侧中,解调器104对经由通信路径103接受的调制信号,执行BPSK、QPSK、多值QAM等的数字解调,而且,解码器105对LDPC编码后的解调结果执行「sum-product算法」的反复解码,输出推定结果(与原来的m1m2…mk对应)。
接着,详细说明Chung等通过(S.-Y.chung,T.J.Richardson,andR.Urbanke,“Anal ysis of Sum-Product Decoding of Low-Density Parity-Check Codes Using a Gaussian Approximation,”IEEETrans.Inform.Theory,vol.47,No.2,pp.657-670,Feb.2001.)理论地解析的「Irregular-LDPC码」用的传统的检查矩阵生成方法。这里,假定解码器中的输入和输出的对数尤度比(LLR)可反复近似成高斯分布,解析LDPC码的「sum-Product算法」,求出良好的行和列的加权的集合。
另外,上述论文记述的LDPC码用检查矩阵生成方法即高斯近似法(Gaussian Approximation)中,作为前提,定义检查矩阵中的行内的「1」的点为可变节点,定义列内的「1」的点为检查节点。
首先,解析从检查节点到可变节点的LLR消息传送。
在0<s<∞和0≤t<∞的条件中,定义以下的函数(2)式。另外,s=mu0是u0的平均值,u0是经由包含分散值σn 2的高斯噪声的传送路径接收的信号的对数尤度比(LLR),t是规定的反复时刻中的检查节点的LLR输出值的集合平均。
另外,上述λ(x)及ρ(x)分别表示可变节点及检查节点的次数分配(可变节点和检查节点的各1行、各1列内的「1」的数表现为次数)的生成函数,可以表示成(3)式及(4)式。另外,λi及ρi分别表示次数i的可变节点和检查节点所属边缘的比率。另外,dl是最大可变节点的次数,dr是最大检查节点的次数。
其中,φ(x)定义为下述(5)式。
(2)式可等价地表示成下述(6)式。
t1=f(s,t1-1)…(6)
另外,t1是第1反复时刻中的检查节点的LLR输出值的集合平均。
这里,用于求出错误可能成为0的SNR的界限(threshold)的条件,在1→∞时为t1(s)→∞(表现为R+),为了满足该条件,必须满足以下的条件(7)式。
t<f(s,t),所有的t∈R+(7)
接着,解析从可变节点到检查节点的LLR消息传送。在0<s<∞和0<r≤1的条件中,定义以下的函数(8)式。另外,r的初始值r0是φ(s)。
(8)式可等价地表示成下述(9)式。
r1=h(s,r1-1)…(9)
这里,用于求出错误可能成为0的SNR的界限(threshold)的条件是r1(s)→0,为了满足该条件,必须满足以下的条件(10)式。
t>(s,r),所有的t∈(0,φ(x))(10)
而且,上述Chung等的论文中,用上述式以以下的顺序搜索可变节点和检查节点的最佳次数(高斯近似法)。
(1)假定提供生成函数λ(x)和高斯噪声σn,以生成函数ρ(x)作为变数,搜索使前述(1)式达到最大的点。另外,该搜索中的约束条件是正规化成ρ(1)=1和满足上述(7)式。
(2)假定提供生成函数ρ(x)和高斯噪声σn(例如,(1)的结果获得的值),以生成函数λ(x)作为变数,搜索使(1)式达到最大的点。另外,该搜索中的约束条件是正规化成λ(1)=1和满足上述(10)式。
(3)为了求出最大「rate」,反复执行上述(1)和上述(2),通过线性计划法搜索生成函数λ(x)和比生成函数ρ(x)更良好的集合。
(4)最后,通过高斯噪声σn将信号功率正规化成1,求出SNR的界限(threshold)。
但是,上述Chung等的论文中,由「rate(编码率)」的最大值获得的检查矩阵成为流动,有作为设计时的规格固定的rate变动的问题。另外,上述Chung等的论文中,为了以规定次数反复执行可变节点的次数分配的导出和检查节点的次数分配的导出,有搜索处理花费相当时间的问题,以及,有不能容易地与任意的集合、任意的码长、任意的编码率对应的问题。
因而,本实施例中,说明可短时间容易地搜索可靠且特性稳定且与任意的集合、任意的码长、任意的编码率对应的「Irregular-LDPC码」用的检查矩阵的方法(参照图1)。具体地,这里,通过分割及删除欧几里得几何码中的1行或1列的「1」的配置,生成「Irregular-LDPC码」用的检查矩阵。图1是实施例1的LDPC码用检查矩阵生成方法的示意图。
本实施例的LDPC码用检查矩阵生成方法中,首先,确定列的加权的最大值d1(步骤S1)。这里,例如令d1=32。
接着,根据列的加权d1选择成为基础的欧几里得几何码EG(2,2s)(步骤S2)。例如,d1=32时,由于欧几里得几何码EG(2,2s)的列的加权2s中s=5,因而选择欧几里得几何码EG(2,25)。一般,选择满足2s-1<d1<2s+1条件的s。
接着,确定编码率(rate)(步骤S3)。这里,例如,说明rate=0.5的情况。
接着,采用后述的高斯近似法,导出可变节点的次数分配的生成函数λ(x)和检查节点的次数分配的生成函数ρ(x)的集合(步骤S4)。图2是表示rate=0.5时λ(x)和ρ(x)的集合的一例的图。其中,x表示加权,λx和ρx分别表示可变节点和检查节点的加权分配。
这里,说明用于搜索可变节点的次数分配的生成函数λ(x)和检查节点的次数分配的生成函数ρ(x)的集合的上述高斯近似法的执行顺序。
(1)假定提供「rate」。即,固定要求「rate」。这是因为实际的设计中往往预先指定目标「rate」。
(2)将生成函数λ(x)和生成函数ρ(x)同时作为变数处理,以线性计划法搜索最佳生成函数λ(x)和生成函数ρ(x),使得高斯噪声σn达到最大。该搜索的约束条件为正规化成λ(1)=1、ρ(1)=1且满足上述(10)式。
这样,本实施例中,为了用一次线性计划法求出满足上述(9)式和上述(10)式的生成函数λ(x)和生成函数ρ(x),如上述论文(chung等),通过反复执行生成函数λ(x)和生成函数ρ(x)的导出、求出双方的最佳值的方法,也可以容易且短时间生成可靠且特性稳定的集合。
步骤S4中,集合导出后,接着,求出模块长N,从该模块长N确定信息长K(步骤S5)。例如,N=5000时,
K=N×rate=5000×0.5=2500。
接着,执行与信息长K对应的行的删除(步骤S6)。这里,详细说明本实施例中的行的删除方法(第1删除方法、第2删除方法)。另外,成为基础的欧几里得几何码EG(2,2s)的行数和列数可分别用2s×2s-1表示。
第1删除方法中,首先,根据图2所示集合将加权32的1行分割成加权10的1行和加权11的2行。该情况中,加权10的比率成为ρ10=10/32=0.3125,加权6的比率成为ρ10=22/32=0.6875。另外,欧几里得几何码EG(2,25)的行数REG=25×25-1=1023,因而加权10的行数成为1023,加权11的行数成为2046,结果,总行数RT=1023+2046=3069。从而,行的删除数Dr利用检查矩阵的行数与信息长K一致的情况,成为
Dr=RT-K
另外,如上述,将加权32的各行分割成加权10的1行和加权11的2行时,例如,执行后述的随机分割,即「用随机数系列的拉丁方阵的分割方法」。
这样,上述第1删除方法中,例如,将加权32的1行分割成加权10的1行和加权11的2行时,从分割后的矩阵删除Dr=RT-K=3069-2500=569行。
此时,执行569行的删除,尽可能不改变比率ρ10、ρ11。
另一方面,第2删除方法中,在基本的欧几里得几何码EG(2,2s)的阶段执行行的删除。这里,从基本的欧几里得几何码EG(2,2s)的删除数Dr_EG通过Dr_EG=REG×(RT-K)/RT求出。例如,Dr_EG=1023×569/3069=189.6667时,从欧几里得几何码EG(2,25)删除189行
此时,即使在删除后执行行的随机分割时,行数也成为(1023-569)×3=2502,成为接近目标的码长2500的值。实际上,从欧几里得几何码EG(2,25)删除189行后,执行1023-189=834行的随机分割,成为834×3=2502行(将各行分割成加权10的1行和加权11的2行),然后,删除剩余的2行。
用图面具体地说明上述第2删除方法。这里,为了便于说明,采用欧几里得几何码EG(2,22)。图3是欧几里得几何码EG的示意图(空白表示0)。另外,图4是图3所示欧几里得几何码EG(2,22)中的各行的「1」的列编号的示意图。这里,各行的「1」的列编号表现为Row(i,j)(i表示行编号,j表示列编号)。例如,欧几里得几何码EG(2,22)的第1行表现为Row(1,j)={1,5,13,14}。
根据图4,Row(i,j)的第1列重排行的顺序使其为升序。图5是重排后的各行的「1」的列编号的示意图。这里,重排后的各行的「1」的列编号表现为Row′(i,j)。
例如,删除行数为5行时,这里,从RoW′(i,j)的下面开始删除5行。图6是从图5的下面删除5行后各行的「1」的列编号的示意图。这里,删除后的各行的「1」的列编号表现为Row 5’(i,j)。另外,图7是行删除后的列内的加权分布图,表示图6中的列编号和该列所包含的「1」的数目的关系。另外,图8是欧几里得几何码EG(2,25)中的5行删除后的加权分布图。
用与上述第2删除方法同样的顺序将欧几里得几何码EG(2,25)中的行删除189行后的加权分布如图9所示。
步骤S6中的删除处理执行后,最后执矩阵的分割处理(图1,步骤S7)。这里,为了便于说明本实施例中的分割方法,用图2进行详细说明。另外,加权分配λx的x值和加权分配ρx的x值,即,列和行的加权在各个x的组合中,例如,采用可构成32的值。图10是分割表的一例的图。例如,7×4和2×2的组合表示可将加权32的1列分割成加权7的4列和加权2的2列。如图10,成为基本的各行和各列的加权若适切分割32的欧几里得几何码EG(2,25),则可构成「Irregular-LDPC码」用的检查矩阵。
另外,虽然未图示,列的加权31,30,29,28,27,26,25,24,23,22,21也可以(参照图9)同样分割。
首先,执行分割处理前,以以下的顺序调节图2所示生成函数λ(x)和生成函数ρ(x)的集合的加权分配。图11是表示加权分配调整用表的图。
(1)将高斯近似法求出的生成函数λ(x)和生成函数ρ(x)的集合(参照图2)设定为表的第2列和第3列。
(2)将加权分配λx及ρx(第3列)和欧几里得几何码EG(2,25)中的所有矩阵的「1」的总数TP=26688相乘,求出加权单位的加权总数,而且,将该加权单位的加权总数及其总和设定为第4列。
(3)加权单位的加权总数(第4列)除以对应的加权x,求出加权单位的总列数,将其设定为第5列。
(4)加权单位的总列数包含小数点以下时,执行舍入处理(四舍五入、入与舍等),结果设定为第6列。
(5)舍入处理后的加权单位的总列数(第6列)和对应的加权x相乘,求出舍入处理后的加权单位的加权总数,将其设定为第7列。然后,确认各加权总数的总和(第7列的合计的行)与矩阵内的「1」的总数(TP=26688)是否相等。
(6)与矩阵内的「1」的总数不等时,以整数单位调节舍入处理后的加权单位的加权总数(第7列),结果设定为第8列。该场合,第8列的总和调节成与矩阵内的「1」的总数(TP=26688)相等。
(7)调节后的加权单位的加权总数(第8列)除以对应的加权x,求出调节后的加权单位的总列数,将其设定为第9列。调节后的各加权的分配(第11列)尽可能取靠近用高斯近似法求出的值(第3列)。
图12是加权分配后的生成函数λ(x)和生成函数ρ(x)的集合示意图。另外,表中σGA表示通过高斯近似法导出的「threshold」时的噪声分散值,SNRnorm(GA)表示通过高斯近似法导出的「threshold」时的SNR和香农界限的SNR的差分。
接着,说明欧几里得几何码中的1行或1列的分割顺序。例如,对于分割顺序,Y.Kou等的论文中提示了规则地分割的方法。图13是上述论文中的分割顺序是示意图。首先,执行图13所示矩阵的编号。这里,列编号从左端开始顺序为1,2,3,…,行编号从上开始顺序为1,2,3,…。然后,例如,将32点×1列分割成8点×4列时,按照下述(12)式规则地分割。
Sm(n)=B1(m+4*n)…(12)
另外,令m=1,2,3,4;n=0,1,2,3,4,5,6,7;1表示EG(2,25)的列编号。另外,B1(x)表示EG(2,25)的第1列的「1」的位置,Sm(n)表示分割后的矩阵的第m列的「1」的位置。
具体地,表示EG(2,25)中的1列中的「1」的位置的行编号成为B1(x)={1 32 114 136 149 223 260 382 402 438 467 507 574 579 588 622634 637 638 676 717 728 790 851 861 879 947 954 971 977 979 998}
结果,表示分割后的矩阵中的第1~第4列的「1」的位置的行编号中,从B1(x)规则地抽出「1」的编号,成为
S1(n)={1 149 402 574 634 717 861 971}
S2(n)={32 223 438 579 637 728 879 977}
S3(n)={114 260 467 588 638 790 947 979}
S4(n)={136 382 507 622 676 851 954 998}
即,32点×1列分割成8点×4列。
另一方面,本实施例中的欧几里得几何码的分割处理不象上述一样规则地分割,而是从B1(x)随机抽出「1」的编号。另外,该抽出处理也可以采用任何方法,只要能够保持随机性。
从而,分割后的矩阵的第m列的「1」的位置的一例为Rm(n)时,Rm(n)成为
R1(n)={1 114 574 637 851 879 977 979}
R2(n)={32 136 402 467 588 728 861 971}
R3(n)={149 260 382 438 579 638 717 998}
R4(n)={223 507 622 634 676 790 947 954}
上述的本实施例的分割顺序若用图表现,则可表现如下。图14是分割前的EG(2,25)的图。另外,连接两节点的线表现为边缘。图14中表现了分割前的1023行×1023列(各矩阵的加权分别为32)的欧几里得几何码。另外,图15表示随机选择(2,25)的边缘并分割后的图。
这里,比较上述说明的LDPC码的特性。图16是表示Eb/No(每1比特信息的信号功率对噪声功率比)和错误率特性(BER)的关系的图。另外,反复次数是50次,解码法为「Sum-Product算法」。
另外,图中″Simple regular extended(简单规则扩展)EG(2,25)″是执行Y.Kou等的提案的EG(2,25)的规则的列分割(参照传统技术)时rate=0.5的「Regular-LDPC码」。″Random regular extended(随机规则扩展)EG(2,25)″是执行本实施例的EG(2,25)的随机列分割时rate=0.5的「Regular-LDPC码」。图17是表示上述「Regular-LDPC码」的集合的图。
另外,图中“Simple irregular extended(简单不规则扩展)EG(2,25)”是对由图18特定的集合执行Y.Kou等提案的EG(2,25)的规则的列分割时rate=0.5的「Irregular-LDPC码」。“Random irregular extended(随机不规则扩展)EG(2,25)”是对图18特定的集合执行本实施例的EG(2,25)的随机列分割时rate=0.5的「Irregular-LDPC码」。图18是表示上述「Irregular-LDPC码」的集合的图。
从图16可明白,同一编码率下,「Irregular-LDPC码」比「Regular-LDPC码」的性能好。另外,Y.Kou等的论文的规则的分割中,即使是「Irregular-LDPC码」也不见得有显著改善,而执行本实施例的随机分割可以显著地改善性能。
这样,本实施例中,首先,确定列的加权的最大值d1,接着,根据列的加权d1选择成为基本的欧几里得几何码EG(2,2s),接着,确定编码率(rate),接着,用上述高斯近似法导出可变节点的次数分配的生成函数λ(x)和检查节点的次数分配的生成函数ρ(x)的集合,接着,从规定的模块长N确定信息长K,接着,以上述规定的顺序执行与信息长K对应的行的删除处理,最后,以上述规定的顺序执矩阵的分割处理。从而,可短时间容易地生成可靠、特性稳定且与任意的集合、任意的码长、任意的编码率对应的「Irregular-LDPC码」用的检查矩阵。
接着,详细说明上述随机分割的一例,即,上述「采用随机数系列的拉丁方阵的分割方法」。这里,可容易且可靠地生成执行随机分割时的随机系列。该方法的优点是发送侧和接收侧可生成相同随机系列。这在现实的系统中非常重要。另外,还具有可正确规定码特性的条件的优点。
(1)作成基本的随机系列。
以下,记述随机系列作成的一例。这里,为了便于说明,采用欧几里得几何码EG(2,25)。为欧几里得几何码EG(2,25)时,1行存在的「1」的数目为25=32个。
P取满足P≥2s的最小的素数时,例如,在25时P=37。这里,根据(13)式作成系列长P-5=32的基本的随机系列C(i)。
C(1)=1
C(i+1)=G0×C(i)mod P …(13)
其中,i=0,1,...,P-2;Go是伽罗瓦体GF(P)的原始元。结果,C(i)成为
C(i)={1 2 4 8 16 32 27 17 34 31 25 13 26 15 30 239 18 36 35 33 29 21 5 10 20 36 12 24 11 227 14 28 19}
(2)删除比32大的数,使得系列长成为25=32。
C(i)={1 2 4 8 16 32 27 17 31 25 13 26 15 30 23 918 29 21 5 10 20 36 12 24 11 22 7 14 28 19}
(3)为了以一定间隔读出基本的随机系列,将跳转间隔S(j)定义成以下的(14)式。
S(j)=j j=1,2,…,2s (14)
(4)用以下的(15)式作成置换图案LBj(i)。
LBj(i)=((S(j)×i)mod P)+1
j=1,2,…,2s
i=1,2,…,P-1(15)
另外,LBj(i)也删除比2s大的数字。图19是表示基本的随机系列C(i)和基本的随机系列的置换图案LBj(i)的图。
(5)通过以下的(16)式以q列i行算出第j拉丁方阵矩阵Ljq(i)。
Ljq(i)=LBj(((q+i-2)mod 2s)+1)
j=1,2,…,2s
i=1,2,…,2s
q=1,2,…,2s (16)
图20是表示拉丁方阵矩阵Ljq(i)的图。该拉丁方阵矩阵Ljq(i)确定扩展的对象的矩阵(例如,图12所示矩阵)的第j×32+q列的分割图案。例如,令通过删除而缩短的EG(2,25)的第670列g670(1)为
g670(1)={28 48 84 113 153 220 225 234 268 280 283 284 322 363 374436 497 507 525 593 600 617 623 625 644 670 701 783 805 818 892 929}
将其分割成加权6的5列和加权2的1列。由于20×32+30=670,因而对应的拉丁方阵Liq(i)成为
L21,30(i)={13 19 9 10 16 24 25 28 23 5 8 12 31 l4 30 21 4 6 17 715 29 2 3 27 22 26 18 1 20 32 11}
结果,分割图案如以下。
g670,1(1)=g670(L21,30(1))
={322 525 268 280 436 625}i=1,2,…,6
g670,2(1)=g670(L21,30(1))
={644 783 623 153 234 284}i=7,8,…,12
g670,3(1)=g670(L21,30(1))
={892 363 818 600 113 220}i=13,14,…,16
g670,4(1)=g670(L21,30(1))
={497 225 374 805 48 84}i=17,18,…,24
g670,5(1)=g670(L21,30(1))
={701 617 670 507 28 593}i=25,26,…,30
g670,6(1)=g670(L21,30(1))
={929 283}i=31,32
实施例2
本发明的实施例2中,作为一般的表现方法,例如可用二分图(bipartite graph:2种要素(软AND和软EXOR)构成的“tanner graph”)表现LDPC码(LDPC码用检查矩阵)。作为一例,图21是图29所示LDPC码用二分图表现时的示意图。这样,上述二分图中,可变节点用软AND表现,检查节点用软EXOR表现。
采用LDPC码的编码/解码中,一般在二分图上,循环4、循环6及以上的循环越少,越可获得良好特性。图22是循环4及循环6的一例的示意图。
特别地,作为特性劣化的要因,循环4的影响度最大,循环数越大则其的影响越小。从而,作为LDPC码,希望具有抑制循环4和循环6等少循环的发生的构造。
因而,实施例2的LDPC码用检查矩阵生成方法中,通过删减欧几里得几何码中存在的循环数6,可以提高解码特性。另外,成为基本的欧几里得几何码中,已经不存在循环4,该特性即使通过行及列的分离及删除(包含实施例1中的分离及删除)也不会改变。
图23是表示前述的图3所示欧几里得几何码EG(2,22)的各列中的「1」的行编号的图,该矩阵表现为col(i,j)。col(i,j)中,对于最上面的行,表示「1」的位置的多项式W(X)可表现成以下的(17)式。
W(X)=X1-1+X3-1+X4-1+X12-1 (17)
由于可以循环移位形式表现该一个多项式,因而欧几里得几何码可表现为以下的(18)式。
然后,删减欧几里得几何码中存在的循环数6时,例如,将列的加权从4分离为2。即,将上述(18)式分成前半部和后半部,表现成以下的(19)式。
图24是表示将图23所示矩阵通过上述(19)式分离,令列的加权为2时的矩阵的图,该矩阵表现为col_s2(i,j)。
通过上述处理分离的图24的矩阵对应的LDPC码形成完全不具有循环6的构成。另外,基于多项式的分离也可以是任意次数对。即,也可以采用以下的(20)式分离。
这样,若加权为4的欧几里得几何码,则通过栗用上述的(19)式或(20)式将列的加权分离成2,可完全除去循环6。但是,只有列的加权全部分离为2的场合,可完全除去循环6。从而,还存在加权为3以上的列时,即,「Irregular-LDPC码」时,可删减循环6但是不能完全去除。
图25是表示采用将加权4的列分离成加权2的20列和加权4的5列的顺序,将上述col(i,j)单纯地分离成前2列和后2列时的矩阵col_s2_4(i,j)的图。图25的矩阵col_s2_4(i,j)中,循环6的数成为35。另一方面,图26表示用上述式分离时的矩阵col_s2_4′(i,j)的图。图26的矩阵col_s2_4′(i,j)中,可明白循环6的数成为33,与图25的情况相比变少。
这样,本实施例中,由于可以分离列的加权,以删除成为特性劣化的要因的欧几里得几何码中存在的循环数6,因而可以提高解码特性。
另外,上述实施例1及2中,在成为基本的码(基本矩阵)中采用欧几里得几何码,但是不限于此,只要满足「行和列的加权一定」且「循环数为6以上」的条件的矩阵,例如,也可以采用射影几何码等的欧几里得几何码以外的矩阵。
以上,如上所述,根据本发明,首先,确定列的加权的最大值d1,接着,根据列的加权d1选择成为基本的欧几里得几何码EG(2,2s),接着,确定编码率(rate),接着,用上述高斯近似法导出可变节点的次数分配的生成函数λ(x)和检查节点的次数分配的生成函数ρ(x)的集合,接着,从规定的模块长N确定信息长K,接着,以上述规定的顺序执行与信息长K对应的行的删除处理,最后,以上述规定的顺序执矩阵的分割处理。从而,在短时间可容易地生成可靠、特性稳定且与任意的集合、任意的码长、任意的编码率对应的「Irregular-LDPC码」用的检查矩阵。
根据又一发明,根据规定的集合随机分割欧几里得几何码中各行的加权,从分割后的行数减去信息长,然后,在上述集合中的各加权的比率尽可能不变的情况下删除与上述减法结果相当的行数。从而,可容易生成与任意的集合、任意的码长、任意的编码率对应的「Irregular-LDPC码」用的检查矩阵。
根据又一发明,从基本的欧几里得几何码删除规定的行数,然后,根据上述集合,随机分割该删除后的欧几里得几何码中各行的加权。从而,可容易地生成与任意的集合、任意的码长、任意的编码率对应的「Irregular-LDPC码」用的检查矩阵。
根据又一发明,通过调节加权分配,使得加权单位的加权总数是整数且加权单位的加权总数的总和欧几里得几何码的「1」的总数相等,从而可实现更高精度的分割处理。
根据又一发明,通过作成随机系列的拉丁方阵,可正确规定码特性的条件。
根据又一发明,由于分离列的加权以删减成为特性劣化的要因的欧几里得几何码中存在的循环数6,因而可显著提高解码特性。
根据又一发明,首先,确定列的加权的最大值d1,接着,根据列的加权d1选择成为基本的欧几里得几何码EG(2,2s),接着,确定编码率(rate),接着,用上述高斯近似法导出可变节点的次数分配的生成函数λ(x)和检查节点的次数分配的生成函数ρ(x)的集合,接着,从规定的模块长N确定信息长K,接着,以上述规定的顺序执行与信息长K对应的行的删除处理,最后,以上述规定的顺序执矩阵的分割处理。从而,可获得在短时间可容易地生成可靠、特性稳定且与任意的集合、任意的码长、任意的编码率对应的「Irregular-LDPC码」用的检查矩阵的检查矩阵生成装置。
产业上的利用可能性
如上所述,本发明的LDPC码用检查矩阵生成方法及检查矩阵生成装置,适用于采用LDPC码作为纠错码的通信系统,特别地,适用于生成可靠且特性稳定的「Irregular-LDPC码」的装置。
Claims (14)
1.一种LDPC码用检查矩阵生成方法,用于生成Irregular-LDPC码的检查矩阵,其特征在于包括:
加权确定步骤,确定列的加权的最大值;
基本矩阵确定步骤,根据上述列的加权的最大值,确定满足「行和列的加权一定」且「循环数6以上」的条件的基本矩阵;
编码率确定步骤,确定编码率;
加权搜索步骤,用线性计划法搜索行的加权和列的加权的最佳集合,使得在固定上述编码率的状态下高斯噪声达到最大;
信息长算出步骤,根据规定的模块长及上述编码率算出信息长;
行删除步骤,采用上述基本矩阵进行基于上述信息长的规定的行的删除处理;
分割步骤,以规定的顺序随机分割上述行删除后的矩阵的行或列的加权。
2.权利要求第1项所述的LDPC码用检查矩阵生成方法,其特征在于,
上述行删除步骤中,根据上述集合随机分割上述基本矩阵中的各行的加权,从分割后的行数减去上述信息长,然后,调节上述集合中的各加权的比率,同时删除与上述减法结果相当的行数。
3.权利要求第1项所述的LDPC码用检查矩阵生成方法,其特征在于,
上述行删除步骤中,从上述基本矩阵删除规定的行数,然后,根据上述集合随机分割该删除后的基本矩阵中的各行的加权。
4.权利要求第1项所述的LDPC码用检查矩阵生成方法,其特征在于,
调节上述集合的加权分配,使得加权单位的加权总数是整数且加权单位的加权总数的总和与基本矩阵的「1」的总数相等,根据调节后的集合进行上述分割处理。
5.权利要求第1项所述的LDPC码用检查矩阵生成方法,其特征在于,
作成基本的随机系列的拉丁方阵,根据该拉丁方阵,通过从上述基本矩阵中的各行及各列抽出加权「1」,随机分割各列及各行。
6.一种LDPC码用检查矩阵生成方法,用于用欧几里得几何码生成Irregular-LDPC码的检查矩阵,其特征在于包括:
加权确定步骤,确定列的加权的最大值;
欧几里得几何码确定步骤,根据上述列的加权的最大值确定欧几里得几何码;
编码率确定步骤,确定编码率;
加权搜索步骤,用线性计划法搜索行的加权和列的加权的最佳集合,使得在固定上述编码率的状态下高斯噪声达到最大;
信息长算出步骤,根据规定的模块长及上述编码率算出信息长;
行删除步骤,采用上述欧几里得几何码进行基于上述信息长的规定的行的删除处理;
分割步骤,以规定的顺序随机分割上述行删除后的矩阵的行或列的加权。
7.权利要求第6项所述的LDPC码用检查矩阵生成方法,其特征在于,
上述行删除步骤中,根据上述集合随机分割上述欧几里得几何码中的各行的加权,从分割后的行数减去上述信息长,然后,调节上述集合中的各加权的比率,同时删除与上述减法结果相当的行数。
8.权利要求第6项所述的LDPC码用检查矩阵生成方法,其特征在于,
上述行删除步骤中,从上述欧几里得几何码删除规定的行数,然后,根据上述集合随机分割该删除后的欧几里得几何码中的各行的加权。
9.权利要求第6项所述的LDPC码用检查矩阵生成方法,其特征在于,
调节上述集合的加权分配,使得加权单位的加权总数是整数且加权单位的加权总数的总和与欧几里得几何码的「1」的总数相等,根据调节后的集合进行上述分割处理。
10.权利要求第6项所述的LDPC码用检查矩阵生成方法,其特征在于,
作成基本的随机系列的拉丁方阵,根据该拉丁方阵,通过从上述欧几里得几何码中的各行及各列抽出加权「1」,随机分割各列及各行。
11.一种LDPC码用检查矩阵生成方法,用于生成Irregular-LDPC码的检查矩阵,其特征在于包括:
采用规定的多项式,分割满足「行和列的加权一定」且「循环数6以上」的条件的基本矩阵中的行或列的加权,删减成为特性劣化的要因的「循环数6」。
12.一种LDPC码用检查矩阵生成方法,用于用欧几里得几何码生成Irregular-LDPC码的检查矩阵,其特征在于包括:
采用规定的多项式,分割上述欧几里得几何码中的行或列的加权,删减成为特性劣化的要因的上述欧几里得几何码中存在的「循环数6」。
13.一种检查矩阵生成装置,生成Irregular-LDPC码的检查矩阵,其特征在于包括:
加权确定部件,确定列的加权的最大值;
基本矩阵确定部件,根据上述列的加权的最大值,确定满足「行和列的加权一定」且「循环数6以上」的条件的基本矩阵;
编码率确定部件,确定编码率;
加权搜索部件,用线性计划法搜索行的加权和列的加权的最佳集合,使得在固定上述编码率的状态下高斯噪声达到最大;
信息长算出部件,根据规定的模块长及上述编码率算出信息长;
行删除部件,采用上述基本矩阵进行基于上述信息长的规定的行的删除处理;
分割部件,以规定的顺序随机分割上述行删除后的矩阵的行或列的加权。
14.一种检查矩阵生成装置,用欧几里得几何码生成Irregular-LDPC码的检查矩阵,其特征在于包括:
加权确定部件,确定列的加权的最大值;
欧几里得几何码确定部件,根据上述列的加权的最大值确定欧几里得几何码;
编码率确定部件,确定编码率;
加权搜索部件,用线性计划法搜索行的加权和列的加权的最佳集合,使得在固定上述编码率的状态下高斯噪声达到最大;
信息长算出部件,根据规定的模块长及上述编码率算出信息长;
行删除部件,采用上述欧几里得几何码进行基于上述信息长的规定的行的删除处理;
分割部件,以规定的顺序随机分割上述行删除后的矩阵的行或列的加权。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53888/2002 | 2002-02-28 | ||
JP2002053888 | 2002-02-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1639985A CN1639985A (zh) | 2005-07-13 |
CN100592641C true CN100592641C (zh) | 2010-02-24 |
Family
ID=27764375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN03804524A Expired - Fee Related CN100592641C (zh) | 2002-02-28 | 2003-02-28 | Ldpc码用检查矩阵生成方法及检查矩阵生成装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7089479B2 (zh) |
EP (1) | EP1480346A4 (zh) |
JP (1) | JP3893383B2 (zh) |
CN (1) | CN100592641C (zh) |
WO (1) | WO2003073621A1 (zh) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3808769B2 (ja) * | 2001-12-27 | 2006-08-16 | 三菱電機株式会社 | Ldpc符号用検査行列生成方法 |
JP4163023B2 (ja) * | 2003-02-28 | 2008-10-08 | 三菱電機株式会社 | 検査行列生成方法および検査行列生成装置 |
KR100996029B1 (ko) * | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
KR101143732B1 (ko) * | 2003-05-30 | 2012-05-09 | 소니 주식회사 | 복호 방법 및 복호 장치, 기록 재생 장치 및 방법과, 재생 장치 및 방법 |
US7814392B2 (en) * | 2003-06-20 | 2010-10-12 | Intel Corporation | System, apparatus and methods of dynamically determined error correction codes in communication systems |
CN100440737C (zh) * | 2003-12-04 | 2008-12-03 | 北京泰美世纪科技有限公司 | 一种高度结构化的ldpc编码和解码方法及其编码器和解码器 |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
US7165205B2 (en) * | 2004-05-14 | 2007-01-16 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
JP4138700B2 (ja) * | 2004-05-31 | 2008-08-27 | 株式会社東芝 | 復号装置および復号回路 |
WO2006016751A2 (en) * | 2004-08-09 | 2006-02-16 | Lg Electronics Inc. | Method of encoding and decoding using low density parity check matrix |
US7752520B2 (en) * | 2004-11-24 | 2010-07-06 | Intel Corporation | Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes |
CN100385796C (zh) * | 2004-11-25 | 2008-04-30 | 上海交通大学 | 低密度校验码的信道编码方法 |
KR100641052B1 (ko) | 2004-12-08 | 2006-11-02 | 한국전자통신연구원 | Ldpc 부호기 및 복호기, 및 ldpc 부호화 방법 및복호화 방법 |
WO2006062351A1 (en) * | 2004-12-08 | 2006-06-15 | Electronics And Telecommunications Research Institute | Ldpc encoder and decoder and ldpc encoding and decoding methods |
US7461328B2 (en) * | 2005-03-25 | 2008-12-02 | Teranetics, Inc. | Efficient decoding |
US7634710B2 (en) * | 2005-03-25 | 2009-12-15 | Teranetics, Inc. | Efficient decoding |
JP4917023B2 (ja) * | 2005-03-31 | 2012-04-18 | 三菱電機株式会社 | 誤り訂正符号化装置 |
EP1900105A1 (en) * | 2005-04-15 | 2008-03-19 | Trellisware Technologies, Inc. | Clash-free irregular-repeat-accumulate code |
US7793190B1 (en) * | 2005-08-10 | 2010-09-07 | Trellisware Technologies, Inc. | Reduced clash GRA interleavers |
US7624334B2 (en) * | 2005-09-07 | 2009-11-24 | Intel Corporation | Construction and use of shortened EG-LDPC codes |
GB2439986B (en) * | 2006-07-07 | 2008-05-21 | Siemens Ag | Method for generating LDPC codes and apparatus using the LDPC codes |
US8316287B1 (en) | 2006-08-24 | 2012-11-20 | Marvell International Ltd. | Low-density parity check codes for holographic storage |
US8504890B2 (en) * | 2006-12-17 | 2013-08-06 | Ramot At Tel Aviv University Ltd. | Scheduling for LDPC decoding |
JP4674226B2 (ja) * | 2007-08-22 | 2011-04-20 | 日本電信電話株式会社 | 通信路符号化方法及び通信路符号化システム及び階層的通信路符号化プログラム及び階層的通信路復号プログラム |
US8261152B2 (en) * | 2007-09-10 | 2012-09-04 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication system using variable-length LDPC codes |
JP5203717B2 (ja) * | 2007-12-19 | 2013-06-05 | パナソニック株式会社 | 符号器、復号器、符号化方法、及び、復号方法 |
JP4563476B2 (ja) * | 2008-07-09 | 2010-10-13 | パナソニック株式会社 | 符号化器、復号化器及び符号化方法 |
US8166364B2 (en) | 2008-08-04 | 2012-04-24 | Seagate Technology Llc | Low density parity check decoder using multiple variable node degree distribution codes |
JP2010114862A (ja) | 2008-10-10 | 2010-05-20 | Panasonic Corp | 符号化器、送信装置及び符号化方法 |
US8413010B1 (en) | 2009-03-12 | 2013-04-02 | Western Digital Technologies, Inc. | Data storage device employing high quality metrics when decoding logical block address appended to a data sector |
CN111628783A (zh) * | 2019-02-27 | 2020-09-04 | 西南科技大学 | 一种eg-ldpc译码器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6307487B1 (en) * | 1998-09-23 | 2001-10-23 | Digital Fountain, Inc. | Information additive code generator and decoder for communication systems |
US6567465B2 (en) * | 2001-05-21 | 2003-05-20 | Pc Tel Inc. | DSL modem utilizing low density parity check codes |
US6789227B2 (en) * | 2001-07-05 | 2004-09-07 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
JP3808769B2 (ja) | 2001-12-27 | 2006-08-16 | 三菱電機株式会社 | Ldpc符号用検査行列生成方法 |
US6757122B1 (en) * | 2002-01-29 | 2004-06-29 | Seagate Technology Llc | Method and decoding apparatus using linear code with parity check matrices composed from circulants |
-
2003
- 2003-02-28 CN CN03804524A patent/CN100592641C/zh not_active Expired - Fee Related
- 2003-02-28 JP JP2003572182A patent/JP3893383B2/ja not_active Expired - Fee Related
- 2003-02-28 US US10/482,815 patent/US7089479B2/en not_active Expired - Fee Related
- 2003-02-28 EP EP03743066A patent/EP1480346A4/en not_active Ceased
- 2003-02-28 WO PCT/JP2003/002331 patent/WO2003073621A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP1480346A4 (en) | 2006-05-10 |
US7089479B2 (en) | 2006-08-08 |
CN1639985A (zh) | 2005-07-13 |
US20040199859A1 (en) | 2004-10-07 |
WO2003073621A1 (fr) | 2003-09-04 |
JPWO2003073621A1 (ja) | 2005-06-23 |
JP3893383B2 (ja) | 2007-03-14 |
EP1480346A1 (en) | 2004-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100592641C (zh) | Ldpc码用检查矩阵生成方法及检查矩阵生成装置 | |
JP3808769B2 (ja) | Ldpc符号用検査行列生成方法 | |
CN100492920C (zh) | 校验矩阵生成方法和校验矩阵生成装置 | |
US8924812B2 (en) | Non-binary LDPC code decoder | |
US8516347B1 (en) | Non-binary LDPC extrinsic calculation unit (LECU) for iterative decoding | |
Rathi et al. | Density evolution, thresholds and the stability condition for non-binary LDPC codes | |
CN100448170C (zh) | 检查矩阵生成方法及检查矩阵生成装置 | |
Kang et al. | Quasi-cyclic LDPC codes: An algebraic construction | |
CN1855731B (zh) | 解码装置及解码方法 | |
US8473806B1 (en) | Layered quasi-cyclic LDPC decoder with reduced-complexity circular shifter | |
CN1866751B (zh) | 一种低密度奇偶校验码的构造方法及装置 | |
US7203897B2 (en) | Method and apparatus for encoding and decoding data | |
EP2387157A1 (en) | Efficient encoding of LDPC codes using structured parity-check matrices | |
EP3242405A1 (en) | Non-binary check node processing with pre-sorted input | |
Kasai et al. | Weight distributions of non-binary LDPC codes | |
Veresova et al. | Comparison of the probability of Reed–Solomon and LDPC codes decoding error in the Gilbert–Elliott channel | |
Zolotarev et al. | Usage of divergence within concatenated multithreshold decoding convolutional codes | |
Pal et al. | Error-Control Coding Algorithms and Architecture for Modern Applications Powered by LDPC Codes and Belief Propagation | |
KR101208505B1 (ko) | Ldpc 코드에 의한 복호화 방법 및 그 장치 | |
Rajagopal et al. | FPGA IMPLEMENTATION OF SSPA DECODER | |
Cai et al. | A New Non-Iterative Decoding Algorithm for the Erasure Channel: Comparisons with Enhanced Iterative Methods | |
Sun | Non-Binary Protograph-Based LDPC Codes: Analysis, Enumerators and Designs | |
Soleymani et al. | Low Density Parity Check Codes | |
Kozlík | Kódování a efektivita LDPC kódů | |
Pandya et al. | Variable-rate low-density parity check codes for DVB-S2 applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100224 Termination date: 20140228 |