CN101147326B - 纠错编码装置 - Google Patents
纠错编码装置 Download PDFInfo
- Publication number
- CN101147326B CN101147326B CN2006800094746A CN200680009474A CN101147326B CN 101147326 B CN101147326 B CN 101147326B CN 2006800094746 A CN2006800094746 A CN 2006800094746A CN 200680009474 A CN200680009474 A CN 200680009474A CN 101147326 B CN101147326 B CN 101147326B
- Authority
- CN
- China
- Prior art keywords
- row
- weight
- parity check
- matrix
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/373—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with erasure correction and erasure determination, e.g. for packet loss recovery or setting of erasures for the decoding of Reed-Solomon codes
Abstract
本发明是一种纠错编码装置,使用满足规定的权重分布的低密度奇偶校验矩阵根据输入信息序列(15)生成低密度奇偶校验代码(16),具备:输出上述低密度奇偶校验矩阵的低密度奇偶校验矩阵输出单元(13),其中该低密度奇偶校验矩阵构成为使配置了与行的权重相同数目的循环置换矩阵的行连续出现满足上述规定的权重分布的行数,并且使行的权重逐渐地增加乃至减少。
Description
技术领域
本发明涉及纠错编码装置,特别涉及使用伪循环矩阵而构成确定的系统性低密度奇偶校验代码的技术。
背景技术
现有的消失纠正代码的代表有LT(Luby Transfer)代码。该代码的特征在于:将通信路径假设为消失通信路径,发送器侧能够对信息长度k分组在代码长度n分组为n>k的范围内任意进行编码;在接收机侧只要至多对n+ε(ε≒1.05~1.2×n)个分组接收成功,就能够对信息分组k解码成功(例如非专利文献1)。
非专利文献1:Michael Luby,“LT codes”,in Proceedings ofACM Symposium on FOCS,2002.
但是,由于在生成LT代码时使用随机序列,所以有在特别短的代码长度中无法得到良好的性能的问题。
发明内容
本发明就是为了解决该问题而提出的,不只是随机序列,还使用伪循环矩阵构成确定的系统性LDPC代码。
本发明的纠错编码装置是在使用满足规定的权重分布的低密度奇偶校验矩阵根据输入信息序列生成低密度奇偶校验代码的纠错编码装置中,其特征在于包括:输出低密度奇偶校验矩阵的低密度奇偶校验矩阵输出单元,其中该低密度奇偶校验矩阵构成为使配置了与行的权重相同数目的循环置换矩阵的行连续出现满足上述规定的权重分布的行数,并且使行的权重逐渐地增加或减少。
根据本发明的纠错编码装置,使用伪循环矩阵而构成确定的系统性低密度奇偶校验代码,因此即使在短符号长度的情况下,也能够高效地进行消失纠正。
附图说明
图1是表示本发明的实施例的编码装置和解码装置的结构的框图。
图2是本发明的实施例的低密度奇偶校验矩阵的结构例子。
图3是本发明的实施例的低密度奇偶校验代码生成处理的流程图。
图4是本发明的实施例的解码处理的流程图。
图5是表示在规定的列权重的矩阵中产生列权重为0的列的概率分布的图。
图6是使列权重固定了的情况下的概率分布和泊松分布的图。
具体实施方式
以下,为了更详细地说明本发明,依照附图说明用于实施本发明的最优形式。
实施例1
以下,说明本发明的纠错编码装置和解码装置。在此,为了具体地说明本发明的纠错编码方法和与该编码方法对应的解码方法,而使用经由网络传送信息的系统中的结构例子。
[装置结构]
图1是表示该编码装置和解码装置的结构的框图。在图中,编码装置1是配置在发送信息一侧的本发明的纠错编码装置,即接受信息比特2的输入,实施纠错编码,将作为编码结果而得到的信号传送到网络3的装置。另外,解码装置4是与本发明的纠错编码方法对应的解码装置,即经由网络3接收由编码装置1发送的信息,并对信息比特5进行解码的装置。另外,只要网络3是传送信息的介质,则无论有线还是无线都可以。
编码装置1具备分组生成部件11、编码部件12、校验矩阵存储部件13、发送部件14。分组生成部件11是从外部接受信息比特2的输入,以分组大小长度L(比特)为单位生成伴随着分组的位置编号的输入分组序列15的部件。在以下的说明中,将包含在分组序列15中的分组总数表示为k(k是自然数),将分组序列15的各要素表示为IP(1)、IP(2)、……IP(k)。另外,各序列的参数为位置编号。
编码部件12是对输入分组序列14实施低密度奇偶校验编码(LowDensity Parity Check:LPDC编码),生成编码分组序列16的部件。编码分组序列16为了消失纠正用而被编码,包含个数N(N是自然数)的分组。以下,将包含在编码分组序列16中的各分组表示为C(1)、C(2)、……、C(N)。
由于后面在解码装置2的解码处理中被参照,所以编码分组序列16必须被构成为能够被解码为原来的分组序列15。因此,编码部件12生成编码分组序列15,使得将“输入分组序列15的各要素IP(1)~IP(K)”作为“变量节点”,将“编码分组序列16的各要素C(1)~C(N)”作为“校验节点”,通过变量节点、校验节点、以及将变量节点和校验节点连接起来的枝而构成2个图(graph)。在该情况下,将与校验节点连接的枝的个数称为“权重”。
校验矩阵存储部件13作为权利要求1的低密度奇偶校验矩阵输出单元的例子,存储满足规定的权重分布D那样的2元的低密度奇偶校验矩阵H(以下简称为校验矩阵H),向编码部件12输出校验矩阵H。将在后面说明校验矩阵存储部件13所存储的校验矩阵H的结构和权重分布D的求出方法。
发送部件14是在对编码部件12生成的分组序列实施了调制等处理后,以光、电信号、或无线信号等适合于网络3的信号形式,输出该分组序列的部件,其结构依存于所采用的网络3。
解码装置2具备接收部件21、解码部件22、索引计算表存储部件23、信息比特重放部件24。接收部件21是接收由接收部件13发送并由网络3传送的信号的部件,作为接收分组序列25输出接收部件21所接收到的信号。
解码部件22是对接收分组序列25的消失纠正代码进行解码的部件。作为已解码分组序列25输出解码部件22的解码结果。另外,解码部件22由于只接受由接收部件21接收成功了的接收分组序列24,所以包含在接收分组序列24中的分组丢失了发送侧的分组序列16的一部分,例如成为C(1)、C(3)、C(7)、……C(N)。作为已解码分组序列25,从接收分组序列24解码IP(1)、IP(2)、……IP(K)。
索引计算表存储部件23是存储索引计算表的存储装置。索引计算表保存了校验矩阵的行成分之间的关系,即使在由于经由网络3的发送而丢失了校验矩阵的一部分行的情况下,也能够通过将接收成功的行成分组合起来进行简单的计算,而复原丢失了的行成分。
最后,信息比特重放部件24是接受解码部件22输出的已解码分组序列25的输入,变换为信息比特5并输出的部件。
[编码侧的动作说明]
接着,说明本发明的实施例的编码装置1的动作。分组生成部件11从外部取得信息向量x=(x1x2……xk)∈F2 k、{0,1}∈F2作为信息比特2。以后,为了简化说明,假设1个分组的大小L的值为1。其结果是在由分组生成部件11生成的分组序列15的IP(1)、IP(2)、……IP(K)与信息向量x之间,x1=IP(1)、x2=IP(2)、x3=IP(3)、……xK=IP(K)的关系成立。以下,将分组序列15表示为x1x2……xK。
编码部件12使用由校验矩阵存储部件13存储的校验矩阵H对分组序列15进行编码,生成编码分组序列16。校验矩阵H是N×K的2元校验矩阵,是只由1和0的成分构成的校验矩阵。另外,N是代码长度,K是信息长度。
校验矩阵H是满足规定的权重分布D的校验矩阵(构成条件1),构成为使在校验矩阵H的列方向上值为1的成分尽量均匀地分散在矩阵内(构成条件2)。将在后面详细说明该校验矩阵H的构成方法,在此首先根据满足这样的条件的校验矩阵H的实例说明编码处理。
图2是表示校验矩阵H的结构例子的图。在图中,A是循环置换矩阵(部分矩阵)。另外,A以外的成分全部是0。矩阵A是列权重为1、行权重为1的p×p的循环置换矩阵。例如在p=3的情况下,如果以完全形式表示A的成分,则如下的(1)~(3)。
[公式1]
图2所示的校验矩阵的特征之一是作为某行的权重的行只连续出现满足权重分布D的行数,进而与这些行相邻而逐渐地增加行的权重的行连续出现。即,根据构成条件1,如果假设满足权重分布D的权重w的行数为R(w),则该结构的特点在于:从第1行到第p行为行权重1(w=1)的行,从第p+1行到第(p+R(2))行为行权重2(w=2)的行,从第(p+R(2)+1)行到第(p+R(2)+R(3))行为行权重3(w=3)的行,在如此这样相同行权重的行连续出现后,接着大的行权重的行连续出现。
另外,在此只表示了行权重逐渐增加的结构,但逐渐减少的结构当然也具有同样的效果。
进而,由于A是循环置换矩阵,所以图2所示的校验矩阵H在行权重相同的行的范围(例如在行权重为2的情况下,从第p+1行到第(p+R(2))行)中,也具有通过循环移位前面行的成分能够得到下一行的成分的特征。
通过这样的结构,校验矩阵存储部件13可以预先只存储各行权重的最初的行,可以在根据权重分布D进行编码时对其他行的成分进行展开。即,能够削减存储容量。
另外,与这样削减存储容量无关地,也具有以下的效果:只通过循环移位计算这样的计算负荷极轻的计算,就能够复原校验矩阵中的下一行的成分。
另外,构成条件2是为了避免以下的问题的条件:值为1的成分偏于一部分列中的结果是在校验矩阵中存在没有1的列,因此矩阵的级数(rank)变得比信息向量的要素数小,产生无法进行信息向量的解码的状况。将在后面详细说明依照该条件构成校验矩阵H的方法。
在以后的说明中,为了具体地说明编码处理,导入校验矩阵的多项式表示。如果假设表示循环置换矩阵A的第i行的循环多项式为Ii(x),则可以表示为Ii(x)=a0g0+a1g1+……ap-1gp-1,aj∈{0,1}。例如在用公式1表示循环置换矩阵A的矩阵(1)的情况下,对于行编号i,1≤i≤p,为Ii(1)=g(i-1)mod p。另外,在用公式(1)表示循环置换矩阵A的矩阵(2)的情况下,Ii(2)=gi mod p。在用公式(1)表示循环置换矩阵A的矩阵(3)的情况下,Ii(3)=g(i+1)mod p。这样,循环置换矩阵的第j(1≤j≤p)列的要素被表示为gj-1和系数aj∈{0,1}的积。
与p×p循环置换矩阵A一样,也可以用多项式表示作为N行K列的矩阵的校验矩阵H的各行。假设校验矩阵H的第n行的多项式表示为yn=b0g0+b1g1+……bK-1gK-1,bj∈{0,1}。校验矩阵存储部件13根据校验矩阵H的特征,只存储权重w的最初行的多项式的系数。
接着,编码部件12根据由校验矩阵存储部件13存储的校验矩阵,进行信息向量的编码。图3是编码部件12的编码处理的流程图。在进行该处理之前,预先将行权重的最大值确定为wmax。首先,编码部件12将权重w初始化为1(步骤S101)。接着,将计数变量i初始化为0(步骤S102)。
在这样的初始化后,编码部件12从校验矩阵存储部件13取得与w对应的多项式ys(w)=b0 s(w)g0+b1 s(w)g1+……bK-1 s(w)gK-1,bj s(w)∈{0,1}的系数向量bs(w)=(b0 s(w)b1 s(w)……bK-1 s(w))(步骤S103)。
然后,作为Cs(w)+i=bs(w)+i×xT而计算出与信息向量x对应的权重w的代码字c(步骤S104)。另外,xT表示x的反转。在此,系数向量bs(w)+i如下这样构成为循环移位。
bs(w)=(b0 s(w)b1 s(w)…bK-1 s(w))
bs(w)+1=(bK-1 s(w)b0 s(w)…bK-2 s(w))
bs(w)+2=(bK-2 s(w)bK-1 s(w)…bK-3 s(w))
: :
将i加1(步骤S105),判断加1后的i是否超过s(w)-s(w+1)-1(步骤S106)。在其结果是i为s(w)-s(w+1)-1以下的情况下(步骤S105:No),返回到步骤S103。
另一方面,在i超过s(w)-s(w+1)-1的情况下(步骤S105:Yes),将w加1(步骤S107)。在w加1后,判断w是否超过wmax(步骤S108),在w为wmax以下的情况下(步骤S108:No),返回到步骤S102。另外,在w超过了wmax的情况下(步骤S108:Yes),结束处理。
发送部件14通过网络3发送由编码部件12编码了的代码字向量。由此,完成编码侧的动作。
[解码侧的动作说明]
如果解码装置4的接收部件21从网络3接收到代码字向量,则解码部件22通过对接收分组序列24的消失纠正代码进行解码,生成已解码分组序列25。假设接收部件21接收成功了的代码字向量的要素(校验节点)的个数为(1+ε)K个,代码字向量为c’∈F2 (1+τ) K。
解码部件22一边参考由索引计算表存储部件23存储的索引计算表,一边进行信息序列的要素的复原。在此,说明索引计算表的结构。
例如,在使用公式1的矩阵(1)构成校验矩阵H的情况下,如果假设行权重为1的开始行为s1=1,行权重为2的开始行为s2,行权重为3的开始行为s3……,则对于非负的整数i、a、b、c,
行权重为1的部分矩阵的多项式表示为ys1+i=y1+i=gi,
行权重为2的部分矩阵的多项式表示为ys2+i=gi+g(a+i),
行权重为3的部分矩阵的多项式表示为ys3+i=gi+g(b+i)+g(c+i)。
在此,gi与信息序列的第i个要素对应。
在此,如果假设b=2a,则权重为3的部分矩阵ys3+i=gi+g(2a+i)+g(c+i)。因此,如果求出ys2+i+ys3+a+i+ys3+i,则
ys2+i+ys3+a+i+ys3+i=gi+g(a+i)+g(a+i)+g(2a+i)+gi+g(2a+i)+g(c+i)=g(c+i),
能够导出g(c+i)。这表示如果满足{s2+i,s3+a+i,s3+i},0≤i的行编号的分组的接收成功,则能够求出g(c+i)。索引计算表是保存了以下这样的行编号关系的表,即只通过对与行编号对应的多项式进行相加,即使存在部分丢失了的其他行编号的多项式,也能够复原特定的信息序列的要素。
通过设置这样的表,即使存在丢失了的行编号,也能够简单地复原特定的信息序列的要素。另外,如果根据循环构造而设循环构造的周期为q,则能够通过同样的算法大致计算出周期q个各多项式。
接着,说明解码部件22的解码处理。图4是解码部件22的解码处理的流程图。在解码部件22中,根据解2元联立方程式的要领,通过以下的步骤,进行解码,其中i≠j≠k≠l。首先,针对与c’的各要素对应的行编号,检索1个或多个与计算索引表一致的组合(步骤S201)。
接着,利用与计算索引表一致的行编号(与校验节点的编号一致)所对应的多项式的组合,将该各多项式相加而计算权重为1的校验节点ci,根据xj=ci而确定与该ci连接的变量节点xi的值(步骤S202)。如公式(4)那样与连接到已知的变量节点(假设其个数为b)的权重b+1的校验节点ck相加,求出未知的变量节点xl(步骤S203)。
[公式2]
xi=∑xj+ck mod2…(4)
另外,∑xj是与校验节点ck连接的已知的b个变量节点全部的相加值。
接着,如果与已知的b个变量节点连接的权重b+1的校验节点存在(步骤S204:Yes),则返回步骤S203。在除此以外的情况下结束。
这样,通过设置索引计算表,能够极其简单地复原特定的信息序列的要素。
以上,说明了本发明的实施例的编码处理和解码处理,接着说明本发明的实施例所使用的校验矩阵的构成方法。首先,说明最初校验矩阵满足构成条件1的权重分布的导出方法,接着说明用于使在构成条件2的校验矩阵H的列方向上值为1的成分尽量均匀分散到矩阵内的构成方法。
[权重分布D的导出方法]
权重分布D依存于解码方法。在本发明的实施例中,如后述那样,是以高斯消去法为基础的解码法。在此,由于在再构成了的校验矩阵中存在没有1的列,所以在再构成了的校验矩阵的级数小于K的情况下,无法通过高斯消去法进行解码。另外,在高斯消去法中,校验矩阵所具有的1的个数越多,则计算时间越大。
为了避免这样的问题,必须在全部的列中以规定的概率以上存在1。因此,为了以少的总权重达到该目的,理想的是列权重的平均值低并且降低列中存在的“1”的个数为“0”的概率。
为了减小在再构成的校验矩阵中存在没有1的列的概率,替换如现有技术那样随机构成的方法,而规定为校验矩阵的全部列权重充分大。代码字向量的长度为N,信息向量的长度为K,通过公式(5)计算出从列权重为λ的校验矩阵中随机地抽出N’(N’为N以下的自然数)行的矩阵的存在权重x的列的概率g(x)。
[公式3]
对于各列权重λ,根据公式(5)计算出在再构成了的校验矩阵中存在没有1的列的概率,如果图示计算出的概率与λ的关系,则如图5那样。另外,在此,假设N=150,N’=100。根据该图可知,如果列权重为4以上,则将存在没有1的列的概率抑制为1%左右以下。
图6表示从列权重为4的校验矩阵(N×N’)中抽出N’行并再构成了的校验矩阵的列权重的分布。在此,假设N=150,N’=100。另外,在该图中,为了比较,还表示了在具有相同的列权重λ=4,如LT代码那样随机地再构成了校验矩阵的情况下,抽出N’行而再构成的校验矩阵的列权重分布。随机地构成了代码的情况下的列权重分布为平均λ×N’/N的泊松分布,根据公式(6)计算存在权重x的列的概率f(x)。
[公式4]
根据图6,在即使是相同的列权重也随机地进行构成的情况和使列权重确定的情况下,后者存在没有1的列的概率小,对通过高斯消去法进行解码有利。
如果假设权重的存在概率最高的权重为xmax,则使列权重固定的情况下的特征在于:从权重0到权重xmax,存在概率的上升率高,但在xmax以后,存在概率的下降率低。因此,与随机地构成相比,能够将xmax抑制得低,并降低权重0的存在概率。根据能够减小0的存在概率的性质,能够避免情况1的问题。根据能够将xmax抑制得低的性质,具有能够降低计算量的效果。这是因为:如果能够减小列权重,则在进行高斯消去法时,能够减少行之间的相加数。
在高速消去法的计算中,越在后面计算的列,则列权重可以越大。这是因为:通过在相同行中具有1的列之间进行相加,即使是存在1的列,1也不成为对角成分而高斯消去法失败。因此,成为从进行高斯消去法的方向相反的方向列权重取值大那样的列权重不均匀的结构。
如果这样依照将列权重固定为不均匀的概率分布,而导出权重分布,则是有利的。因此,在本发明的实施例的校验矩阵中,依照上述分布导出权重分布D,根据该权重分布D而构成校验矩阵。接着,具体说明权重分布的导出方法。
首先,设置列权重为0的存在概率的上限概率P0。接着,决定校验矩阵的列权重的总和的上限。将随机构成的情况下的总和设为上限,为了使权重为0的概率成为P0,而根据f(0)=e-λ=P0,计算出列权重的总和的上限N’×λ=-N’×logP0。构成为选择列权重的最小值使得列权重0的存在概率为P0以下,使列权重产生偏离使得总和为-N’×logP0以下。增大线性使得列权重从与进行高斯消去法的方向相反的方向增大。
另外,如果只输入列权重的存在概率的上限P0,则上述步骤可以通过计算机计算出各权重的行数。另外,在设计系统时,也可以预先根据该方法计算出权重分布,而构成校验矩阵使得与计算出的权重分布一致。
另外,在在此说明了的步骤中,线性地计算出不均匀的列权重,但也可以以2次曲线等非线性的公式进行计算而构成校验矩阵。
[校验矩阵的构成方法]
接着,说明校验矩阵H的构成方法。对于校验矩阵H的构成条件1,依照权重分布D最初配置权重为1的行,接着依照权重分布配置权重为2的行,如此这样,使配置了与行的权重相同数的循环置换矩阵的行连续出现满足权重分布D的行数,并且逐渐增加或减少行的权重,由此能够满足构成条件1。
通过构成校验矩阵使得逐渐增加或减少权重,可以只存储多项式或校验矩阵的一部分成分,另外即使在编码时对没有存储的成分进行展开的情况下,如以上说明那样,计算量也几乎不增大。
接着,如下这样设置满足构成条件2的多项式yn(表示校验矩阵H的第n行的多项式)。如果设信息长度(校验矩阵H的总次数)为K,校验矩阵H中满足权重分布D的行权重为w的行数为R(w),在校验矩阵H中行权重为w的部分矩阵的开始行为s(w),则行权重为w的部分矩阵的行位置为s(w)+i,i=0、1、……R(w)-1。这样,多项式为ys(w)+i。
首先,在多项式yi中设置次数i的项和次数K-R(w)+1+i的项。即,多项式ys(w)+ii为
ys(w)+i=g1+…+g(K-R(w)+1+i),i=0,1,…,R(w)-1。
在此,将次数i称为最小次数,次数K-R(w)+1+i称为最大次数。
进而,在w超过2的情况下,从最小次数和最大次数之间的次数,选择w-2个次数的项(将该项的次数称为中间次数)使得均等地间隔,进而设置选择出的次数的项。例如,在行权重w=3,信息长度K=100,R(3)=5(存在5行的行权重为3的行)的情况下,最小次数为i,最大次数为K-R(w)+1+i=100-5+1+i=96+i。因此,成为w-2=3-2=1,作为中间次数的项,从i与96+i的中间选择一个项48+i。因此,w=3的情况下的多项式ys(3)+i为
ys(3)+i=gi+…+g47+i=gi+g48+i+g96+i,i=0,1,…,4。
这样,能够使校验矩阵H的1的分布成为尽量不偏离的分布。
如上所述,根据本发明的实施例的编码装置,在生成低密度奇偶校验代码时,作为满足规定的权重分布的低密度奇偶校验矩阵,使用构成为使配置了与权重相同数目的循环置换矩阵的行连续出现满足上述规定的权重分布的行数,并且逐渐增加或减少行的权重的上述低密度奇偶校验矩阵,因此与使用随机序列的现有方法相比,具有提高性能的效果。
本发明能够广泛适用于使用消失纠错代码的通信系统或进行信号传送的设备等中。
Claims (4)
1.一种纠错编码装置,使用满足规定的权重分布的低密度奇偶校验矩阵,根据输入信息序列生成低密度奇偶校验代码,其特征在于包括:
输出上述低密度奇偶校验矩阵的低密度奇偶校验矩阵输出单元,其中,该低密度奇偶校验矩阵构成为:使配置了与行的权重相同数目的循环置换矩阵的行连续出现满足上述规定的权重分布的行数,并且使行的权重逐渐地增加或减少。
2.根据权利要求1所述的纠错编码装置,其特征在于:
上述低密度奇偶校验矩阵输出单元在将在上述低密度奇偶校验矩阵中权重为w的行开始的开始位置设为s(w)的情况下,预先存储从s(w)行到s(w+1)行中的任意一行的成分并输出,其中w为自然数,
并且具备:低密度奇偶校验编码单元,对于从s(w)行到s(w+1)行中除上述低密度奇偶校验矩阵输出单元输出的行的成分以外的行,通过循环移位上述行的成分来进行复原而得到从s(w)行到s(w+1)行中除上述低密度奇偶校验矩阵输出单元输出的行的成分以外的行,使用复原得到的行和上述低密度奇偶校验矩阵输出单元输出的行,根据输入信息序列,生成低密度奇偶校验代码。
3.根据权利要求1所述的纠错编码装置,其特征在于:
上述低密度奇偶校验矩阵输出单元将上述规定的权重分布设置为服从泊松分布的权重分布。
4.根据权利要求1所述的纠错编码装置,其特征在于:
在将由权重为w的行所构成的循环置换矩阵的行数设为R(w),将权重为w的行开始的开始位置设为s(w),将作为包含在上述输入信息序列中的分组总数的信息长度设为K,将上述循环置换矩阵内的行位置设为i时,上述低密度奇偶校验矩阵输出单元输出以行位置i的行的第i列和第(K-R(w)+1+i)列为1并且在第i列和第(K-R(w)+1+i)列之间(w-2)个1大致等间隔地分布的方式配置的循环置换矩阵,
其中,w为3以上的自然数,K为自然数,i满足0≤i≤R(w)-1。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP101134/2005 | 2005-03-31 | ||
JP2005101134 | 2005-03-31 | ||
PCT/JP2006/306696 WO2006106841A1 (ja) | 2005-03-31 | 2006-03-30 | 誤り訂正符号化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101147326A CN101147326A (zh) | 2008-03-19 |
CN101147326B true CN101147326B (zh) | 2010-08-18 |
Family
ID=37073397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800094746A Expired - Fee Related CN101147326B (zh) | 2005-03-31 | 2006-03-30 | 纠错编码装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8122324B2 (zh) |
EP (1) | EP1871010A4 (zh) |
JP (1) | JP4917023B2 (zh) |
KR (1) | KR20070116904A (zh) |
CN (1) | CN101147326B (zh) |
CA (1) | CA2602067A1 (zh) |
WO (1) | WO2006106841A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8117514B2 (en) * | 2006-11-13 | 2012-02-14 | Qualcomm Incorporated | Methods and apparatus for encoding data in a communication network |
US8196014B2 (en) | 2007-06-29 | 2012-06-05 | Mitsubishi Electric Corporation | Check matrix generating device, check matrix generating method, encoder, transmitter, decoder, and receiver |
US8139655B2 (en) | 2008-06-09 | 2012-03-20 | Sony Corporation | System and method for effectively transferring electronic information |
JPWO2010073922A1 (ja) | 2008-12-25 | 2012-06-14 | 日本電気株式会社 | 誤り訂正符号化装置、復号装置、符号化方法、復号方法、及びそのプログラム |
US8732545B2 (en) * | 2008-12-26 | 2014-05-20 | Panasonic Corporation | Encoding method and encoder for generating a low-density parity check convolutional code and decoder for decoding a low-density parity check convolutional code using belief propagation |
RU2013146898A (ru) * | 2011-03-22 | 2015-04-27 | Нек Корпорейшн | Устройство кодирования с коррекцией ошибок, способ кодирования с коррекцией ошибок и программа кодирования с коррекцией ошибок |
US8862967B2 (en) | 2012-03-15 | 2014-10-14 | Sandisk Technologies Inc. | Statistical distribution based variable-bit error correction coding |
US9020958B2 (en) | 2012-12-11 | 2015-04-28 | International Business Machines Corporation | Efficient sorting of large dimensional data |
JP2016213701A (ja) * | 2015-05-11 | 2016-12-15 | 富士通株式会社 | 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置 |
JP7124276B2 (ja) | 2017-08-14 | 2022-08-24 | 富士通株式会社 | 伝送装置、及び誤り訂正方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1547806A (zh) * | 2002-07-03 | 2004-11-17 | 使用结构化奇偶校验矩阵的低密度奇偶校验码的编码 | |
CN1558556A (zh) * | 2004-02-09 | 2004-12-29 | 清华大学 | 非规则低密度奇偶校验码的系统码设计方法及其通信系统 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6307487B1 (en) * | 1998-09-23 | 2001-10-23 | Digital Fountain, Inc. | Information additive code generator and decoder for communication systems |
US6633856B2 (en) * | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6789227B2 (en) * | 2001-07-05 | 2004-09-07 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
US6895547B2 (en) * | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US7089479B2 (en) * | 2002-02-28 | 2006-08-08 | Mitsubishi Denki Kabushiki Kaisha | LDPC code inspection matrix generation method and inspection matrix generation device |
JP2004015551A (ja) * | 2002-06-07 | 2004-01-15 | Sumitomo Electric Ind Ltd | 中継装置、中継用プログラム及び自律型誤り訂正ネットワーク |
WO2004006444A1 (ja) * | 2002-07-02 | 2004-01-15 | Mitsubishi Denki Kabushiki Kaisha | 検査行列生成方法および検査行列生成装置 |
US7178080B2 (en) * | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
US7120856B2 (en) * | 2002-09-25 | 2006-10-10 | Leanics Corporation | LDPC code and encoder/decoder regarding same |
KR100996029B1 (ko) * | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
JP2005045735A (ja) * | 2003-07-25 | 2005-02-17 | Sony Corp | 符号検出装置及び方法、復号装置及び方法、並びに情報処理装置及び方法 |
US20050160351A1 (en) * | 2003-12-26 | 2005-07-21 | Ko Young J. | Method of forming parity check matrix for parallel concatenated LDPC code |
-
2006
- 2006-03-30 CN CN2006800094746A patent/CN101147326B/zh not_active Expired - Fee Related
- 2006-03-30 JP JP2007512868A patent/JP4917023B2/ja not_active Expired - Fee Related
- 2006-03-30 KR KR1020077024321A patent/KR20070116904A/ko not_active Application Discontinuation
- 2006-03-30 CA CA002602067A patent/CA2602067A1/en not_active Abandoned
- 2006-03-30 EP EP06730644A patent/EP1871010A4/en not_active Withdrawn
- 2006-03-30 US US11/886,995 patent/US8122324B2/en not_active Expired - Fee Related
- 2006-03-30 WO PCT/JP2006/306696 patent/WO2006106841A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1547806A (zh) * | 2002-07-03 | 2004-11-17 | 使用结构化奇偶校验矩阵的低密度奇偶校验码的编码 | |
CN1558556A (zh) * | 2004-02-09 | 2004-12-29 | 清华大学 | 非规则低密度奇偶校验码的系统码设计方法及其通信系统 |
Also Published As
Publication number | Publication date |
---|---|
US20090031186A1 (en) | 2009-01-29 |
EP1871010A4 (en) | 2008-06-18 |
EP1871010A8 (en) | 2008-03-05 |
WO2006106841A1 (ja) | 2006-10-12 |
KR20070116904A (ko) | 2007-12-11 |
JP4917023B2 (ja) | 2012-04-18 |
CA2602067A1 (en) | 2006-10-12 |
JPWO2006106841A1 (ja) | 2008-09-11 |
EP1871010A1 (en) | 2007-12-26 |
CN101147326A (zh) | 2008-03-19 |
US8122324B2 (en) | 2012-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101147326B (zh) | 纠错编码装置 | |
US11063693B2 (en) | Transmitting device with erasure correction coding and transmitting method with erasure correction coding | |
US10693502B2 (en) | Transmission apparatus and method, and reception apparatus and method | |
US9876607B2 (en) | Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes | |
US6948109B2 (en) | Low-density parity check forward error correction | |
US8386880B2 (en) | Method for transmitting non-binary codes and decoding the same | |
US20040093549A1 (en) | Encoding method using a low density parity check code with a column weight of two | |
WO2017194013A1 (zh) | 纠错编码方法及装置 | |
US7934142B2 (en) | Encoding method to QC code | |
Rahnavard et al. | Finite-length unequal error protection rateless codes: design and analysis | |
TW201803281A (zh) | 用於進行重組解碼的低密度奇偶校驗解碼裝置及相關方法 | |
Xiao et al. | Systematic binary deterministic rateless codes | |
Luby et al. | Verification codes | |
Schotsch et al. | Finite length LT codes over F q for unequal error protection with biased sampling of input nodes | |
LU502737B1 (en) | Methods and systems for data transfer via a communication channel | |
Ovchinnikov et al. | Evaluation of Error Probability of Iterative Schemes for Channels with Memory | |
Sagingalieva et al. | Adaptive algorithms of error correction and error estimation in quantum cryptography | |
Al-Shaikhi et al. | Packet loss recovery codes based on Vandermonde matrices and shift operators | |
MacKay et al. | Gallager codes for high rate applications | |
Sukmadji et al. | Performance-Complexity-Latency Trade-offs of Concatenated RS-BCH Codes | |
Mahdavifar | A new approach for constructing and decoding maximum rank distance codes | |
Luby et al. | Verification codes: simple low-density parity-check codes for large alphabets | |
Yang et al. | Performance of Q-ary PCGC based on PEG algorithm | |
Changuel et al. | Iterative decoding of product codes over binary erasure channel | |
Al-Shaikhi et al. | Vandermonde matrix packet-level FEC for joint recovery from errors and packet loss |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100818 Termination date: 20190330 |