CN1947368A - 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法 - Google Patents

Abstract

公开了一种用于对具有可变长度的块低密度奇偶校验(LDPC)码进行编码的装置和程序。该装置和程序包括：接收信息字；以及根据将信息字生成为块LDPC码时要采用的长度，基于第一奇偶校验矩阵和第二奇偶校验矩阵中的一个，将该信息字编码为块LDPC码。

Description

对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法

技术领域

本发明通常涉及移动通信系统，并且更具体地，涉及用于对块低密度奇偶校验(LDPC)码进行编码/解码的设备和方法。

背景技术

随着移动通信系统的快速发展，即使在无线网络中，也有必要发展能够近似于有线网络的容量来传送成批数据的技术。为满足日益增长的对能够处理并传送超出面向语音业务的、诸如图像和无线电数据的各种数据的高速、高容量通信系统的需求，实质上通过使用适当信道编码方案增加系统的传输效率，以从而提高整体系统性能。然而，移动通信系统由于其特性，在数据传输期间，由于根据信道条件的噪声、干扰和衰减，不可避免地生成误差。误差的生成导致大量信息数据的丢失。

为防止由于生成误差而导致的信息数据丢失，现在正使用各种误差控制方案，并且其部分地基于信道特性，从而改进移动通信系统的可靠性。最典型的误差控制方案使用误差校正码。

参考图1，现在将说明在一般移动通信系统中发射机/接收机的结构。

图1是示出一般移动通信系统中发射机/接收机的结构的图。参考图1，发射机100包括编码器111、调制器113以及射频(RF)处理器115，并且，接收机150包括RF处理器151、解调器153以及解码器155。

在发射机100中，若已生成的话，将传输信息数据‘u’传送到编码器111。编码器111通过以预定编码方案对信息数据‘u’进行编码而生成编码码元‘c’，并将该编码码元‘c’输出到调制器113。调制器113通过以预定调制方案调制编码码元‘c’而生成调制码元‘s’，并将该调制码元‘s’输出到RF处理器115。RF处理器115对从调制器113输出的调制码元‘s’进行RF处理，并在空中经由天线ANT发射经RF处理的信号。

在接收机150处经由其天线ANT接收由发射机100按此方式在空中发射的信号，并将经由天线接收的信号传送到RF处理器151。RF处理器151对接收的信号进行RF处理，并将经RF处理的信号‘r’输出到解调器153。解调器153使用与在调制器113中采用的调制方案相对应的解调方案，对从RF处理器151输出的经RF处理的信号‘r’进行解调制，并将解调信号‘x’输出到解码器155。解码器155使用与在编码器111中采用的编码方案相对应的解码方案，对从解调器153输出的解调信号‘x’进行解码，并将解码信号 输出为最终解码的信息数据。

为使接收机150对由发射机100发射的信息数据‘u’无误差地解码，有对高性能编码器和解码器的需要。尤其是，因为由于移动通信系统的特性而应该考虑无线电信道环境，所以应该更认真地考虑由于无线电信道环境而可能生成的误差。

最典型的误差校正码包括turbo(透平)码和低密度奇偶校验(LDPC)码。

公知的是，在高速数据传输期间，与传统用于误差校正的卷积码相比，turbo码在性能增益方面更优异。turbo码在以下方面是有利的：其能有效校正由传输信道中生成的噪声导致的误差，从而增加数据传输的可靠性。可在因子图(factor graph)中使用基于和积算法的迭代解码算法来对LDPC码进行解码。因为用于LDPC码的解码器使用基于和积算法的迭代解码算法，所以其没有用于turbo码的解码器复杂。此外，与用于turbo码的解码器相比，用于LDPC码的解码器易于以并行处理解码器实现。

香农(Shannon)信道编码理论说明仅在数据速率不超过信道容量时，可靠通信才有可能。然而，香农的信道编码理论没有提出用于支持向上到最大信道容量极限的数据速率的详细信道编码/解码方法。通常，尽管具有很大块尺寸的随机码呈现近似于香农信道编码理论的信道容量极限的性能，然而当使用MAP(最大后验-Maximum A Posteriori)或ML(最大似然)解码方法时，实际上由于其沉重的计算负担，不可能实现该解码方法。

由Berrou、Glavieux和Thitimajshima在1993年提出turbo码，并呈现近似于香农信道编码理论的信道容量极限的优异性能。turbo码的提出引发了对代码的迭代解码和图形表达的活跃研究，并且在该研究中，已经以新的方式关注了Gallager在1962年提出的LDPC码。在turbo码和LDPC码的因子图中存在循环，并且公知在存在循环的LDPC码的因子图中的迭代解码不是最优的。同时，已试验证明，通过迭代解码，LDPC码具有优异的性能。公知具有最高性能的LDPC码在香农信道编码理论的信道容量极限处，以使用块尺寸10⁷的位误差率(BER)10^-5，呈现具有仅仅大约0.04[dB]的差值的性能。此外，尽管在具有q＞2的伽罗瓦场(GF)，即GF(q)，中定义的LDPC码在其解码处理的复杂度上有增加，但在性能上其仍然比二进制码优异得多。然而，没有由用于在GF(q)中定义的LDPC码的迭代解码算法成功解码的令人满意的理论说明。

由奇偶校验矩阵定义由Gallager提出的LDPC码，在该矩阵中，多数元素的值为0，除了值为0的元素外，较少的元素具有非零值，例如值1。在下面的说明中，假定非零值为值1。

例如，(N，j，k)LDPC码是具有块长N的线性块码，并且由稀疏奇偶校验矩阵定义，在该矩阵中，每列具有j个值为1的元素，每行具有k个值为1的元素，并且除了值为1的元素外，所有的元素的值为0。

如上所述的LDPC码(在其中，奇偶校验矩阵中的每列的权(weight)被固定为‘j’，并且奇偶校验矩阵中的每行的权被固定为‘k’)被称为“规则LDPC码”。此处，“权”是指在构成奇偶校验矩阵的元素中具有非零值的元素的数量。与规则LDPC码不同，在其中不固定奇偶校验矩阵中每列的权和奇偶校验矩阵中每行的权的LDPC码被称为“不规则LDPC码”。通常公知不规则LDPC码在性能上优于规则LDPC码。然而，在不规则LDPC码的情况下，因为奇偶校验矩阵中每列的权和每行的权不固定，即不规则，所以必须适当地调整奇偶校验矩阵中每列的权和奇偶校验矩阵中每行的权，以保证优异的性能。

参考图2，现在将说明作为(N，j，k)LDPC码示例的(8，2，4)LDPC码的奇偶校验矩阵。

图2是示出一般(8，2，4)LDPC码的奇偶校验矩阵的图。参考图2，(8，2，4)LDPC码的奇偶校验矩阵H由8列和4行组成，其中，每列的权固定为2，且每行的权固定为4。因为奇偶校验矩阵中的每列的权和每行的权是如上所述的规则的，所以图2中所示的(8，2，4)LDPC码变为规则LDPC码。

现在已参考图2说明了(8，2，4)LDPC码的奇偶校验矩阵。接着，参考图3，下面在此说明联系图2描述的(8，2，4)LDPC码的因子图。

图3是示出图2的(8，2，4)LDPC码的因子图的图。参考图3，(8，2，4)LDPC码的因子图由8个可变节点x₁ 300、x₂ 302、x₃ 304、x₄ 306、x₅ 308、x₆ 310、x₇ 312和x₈ 314、以及4个校验节点316、318、320和322组成。当在(8，2，4)LDPC码的奇偶校验矩阵的i^th(第i)行和j^th(第j)列相交的点处存在具有值1，即非零值的元素时，在可变节点x_i和j^th校验节点之间建立分支。

因为如上所述(8，2，4)LDPC码的奇偶校验矩阵具有非常小的权，所以当持续增加块码的块长时，即使在具有相对长的长度的块码中，也有可能通过迭代解码来执行解码，这呈现出与香农信道编码理论的信道容量极限近似的性能，就如turbo码一样。MacKay和Neal已经证明，使用流传送方案的LDPC码的迭代解码处理，在性能上近似于turbo码的迭代解码处理。

为生成高性能LDPC码，应该满足下面的条件。

(1)应该考虑LDPC码的因子图上的循环

术语“循环”是指在LDPC码的因子图中，由连接可变节点与校验节点的边形成的环路，并且循环的长度被定义为构成环路的边的数量。长循环意味着连接可变节点与校验节点的、构成LDPC码的因子图中的环路的边的数量大。相反，短循环意味着连接可变节点与校验节点的、构成LDPC码的因子图中的环路的边的数量小。

当LDPC码的因子图中的循环变长时，由于下面的原因，LDPC码的性能效率提高。即，当在LDPC码的因子图中生成长循环时，有可能防止在LDPC码的因子图上存在过多具有短长度的循环时出现诸如误差基底(error floor)的性能下降。

(2)应该考虑LDPC码的有效编码

对于LDPC码，相比于卷积码或turbo码，由于其高编码复杂度，所以难以经历实时编码。为降低LDPC码的编码复杂度，已提出一种重复积累(RA)码。然而，RA码在降低LDPC码的编码复杂度方面仍有局限。因此，应该考虑LDPC码的有效编码。

(3)应该考虑LDPC码的因子图上的度(degree)分布

通常，因为不规则LDPC码的因子图具有各种度，所以不规则LDPC码在性能上优于规则LDPC码。术语“度”是指在LDPC码的因子图中连接到可变节点和校验节点的边的数量。另外，短语-LDPC码的因子图上的“度分布”是指具有特定度的节点的数量占全部节点数量的比。已由Richardson证明，具有特定度分布的LDPC码在性能上较优异。

参考图4，现在说明块LDPC码的奇偶校验矩阵。

图4是示出一般块LDPC码的奇偶校验矩阵的图。在给出图4的说明之前，应该注意到，块LDPC码是一种新的LDPC码，对于其不仅考虑有效编码，还考虑奇偶校验矩阵的有效存储和性能改进，并且，块LDPC码是通过归纳规则LDPC码的结构而扩展的LDPC码。参考图4，将块LDPC码的奇偶校验矩阵分为多个局部块，并且将置换矩阵映射到每个局部块。在图4中，‘P’表示具有尺寸N_s×N_s的置换矩阵，并且置换矩阵P的上标(或指数)a_pq是0≤a_pq≤Ns-1，或者a_pq＝∞。

此外，‘p’表示相应置换矩阵位于奇偶校验矩阵的局部块的p^th(第p)行，并且‘q’表示相应置换矩阵位于奇偶校验矩阵的局部块的q^th(第q)列。即，P^apq表示位于由多个局部块组成的奇偶校验矩阵的p^th行和q^th列相交处的局部块的置换矩阵。即，‘p’和‘q’分别表示与奇偶校验矩阵中的信息部分相对应的局部块的行数和列数。

现在参考图5说明置换矩阵。

图5是示出图4的置换矩阵P的图。如图5所示，置换矩阵P是具有尺寸N_s×N_s的方矩阵，并且构成置换矩阵P的每个N_s列具有权1，而且构成置换矩阵P的每个N_s行也具有权1。在此，尽管将置换矩阵P的尺寸表达为N_s×N_s，但也可表达为N_s，因为置换矩阵是方矩阵。

在图4中，具有上标a_pq＝0的置换矩阵，即置换矩阵P⁰，表示单位矩阵I_Ns×Ns，并且，具有上标a_pq＝∞的置换矩阵，即置换矩阵P^∞，表示零矩阵。在此，I_Ns×Ns表示尺寸为Ns×Ns的单位矩阵。

在图4所示的块LDPC码的完全奇偶校验矩阵中，因为行的总数量为N_s×p，而列的总数量为N_s×q(对于p≤q)，所以当LDPC码的完全奇偶校验矩阵满秩时，可将编码率表达为方程(1)，而不管局部块的尺寸如何。

$R=\frac{N_s\×q-N_s\×p}{N_s\×q}=\frac{q-p}{q}=1-\frac{p}{q}---\left(1\right)$

如果对所有的q和q有a_pq≠∞，则与局部块相对应的置换矩阵不是零矩阵，并且这些局部块构成规则LDPC码，其中，在每个对应于这些局部块的置换矩阵中的每列的权值和每行的权值分别为p和q。在此，每个与这些局部块相对应的置换矩阵将被称为“局部矩阵”。

因为在完全奇偶校验矩阵中存在(p-1)个相关行(dependent rows)，所以编码率大于由方程(1)计算的编码率。在块LDPC码的情况下，如果确定了每个构成完全奇偶校验矩阵的局部矩阵的第一行的权位置，则可以确定剩余(N_s-1)行的权位置。因此，与不规则地选择权以在完全奇偶校验矩阵上存储信息的情况相比，存储器的所需大小减少到1/N_s。

如上所述，术语“循环”是指在LDPC码的因子图中由连接可变节点与校验节点的边形成的环路，并且循环的长度被定义为构成环路的边的数量。长循环意味着连接可变节点与校验节点的、构成LDPC码的因子图中的环路的边的数量较大。当LDPC码的因子图中的循环变长时，LDPC码的性能效率提高。

相反，当LDPC码的因子图中的循环变短时，由于出现诸如误差基底的性能下降，所以LDPC码的误差校正能力下降。即，当在LDPC码的因子图中存在许多具有短长度的循环时，属于短长度循环的特定节点上的信息在少量迭代后就返回其开始处。当迭代的次数增加时，信息更频繁地返回相应节点，使得不能正确地更新该信息，从而导致LDPC码的误差校正能力的退化。

参考图6，现在说明块LDPC码的循环结构。

图6是示出块LDPC码的循环结构的图，其奇偶校验矩阵由4个局部矩阵组成。在给出图6的说明之前，应该注意到，块LDPC码是一种新的LDPC码，对于其不仅考虑有效编码，还考虑奇偶校验矩阵的有效存储和性能改进。块LDPC码还是通过归纳规则LDPC码的结构而扩展的LDPC码。图6中所示的块LDPC码的奇偶校验矩阵由4个局部块组成，对角线表示值为1的元素所在的位置，并且除对角线部分以外的部分表示值为0的元素所在的位置。此外，‘P’表示与结合图5说明的置换矩阵相同的置换矩阵。

为分析图6所示的块LDPC码的循环结构，位于局部矩阵P^a的i^th行的、具有值1的元素被定义为参考元素，并且位于i^th行的、具有值1的元素将被称为“0点”。在此，“局部矩阵”是指对应于局部块的矩阵。0点位于局部矩阵P^a的(i+a)^th列。

位于0点的同一行的、在局部矩阵P^b中值为1的元素将被称为“1点”。由于与0点相同的原因，1点位于局部矩阵P^b的(i+b)^th列。

接着，位于1点的同一行的、在局部矩阵P^c中值为1的元素将被称为“2点”。因为局部矩阵P^c是通过将单位矩阵I的各列关于模N_s向右平移c而获取的矩阵，所以2点位于局部矩阵P^c的(i+b-c)^th行。

此外，位于2点的同一行的、在局部矩阵P^d中值为1的元素将被称为“3点”。3点位于局部矩阵P^d的(i+b-c+d)^th行。

最后，位于3点的同一行的、在局部矩阵P^a中值为1的元素将被称为“4点”。4点位于局部矩阵P^a的(i+b-c+d-a)^th行。

在图6所示的LDPC码的循环结构中，如果存在长度为4的循环，则0点和4点位于相同位置。即，由方程(2)定义0点和4点之间的关系

$i\≅i+b-c+d-a\left(\mathrm{mod}{N}_s\right)$ 或

$i+a\≅i+b-c+d\left(\mathrm{mod}{N}_s\right)$ (2)

方程(2)可被改写为方程(3)

$a+c\≅b+d\left(\mathrm{mod}{N}_s\right)---\left(3\right)$

结果，当满足方程(3)的关系式时，生成具有长度4的循环。通常，当0点和4p点首先相互相同时，给出关系 $i\≅i+p(b-c+d-e)\left(\mathrm{mod}{N}_s\right),$ 并且满足方程(4)所示的下面的关系。

$p(a-b+c-d)\≅0\left(\mathrm{mod}{N}_s\right)---\left(4\right)$

换言之，如果对于给定的a、b、c和d，将满足方程(4)的正整数中具有最小值的正整数定义为‘p’，则长度为4p的循环变为图6所示的块LDPC码的循环结构中具有最小长度的循环。

总之，如上所述，对于(a-b+c-d)≠0，如果满足gcd(N_s，a-b+c-d)＝1，则p＝Ns。在此，gcd(N_s，a-b+c-d)是用于计算整数N_s和a-b+c-d的“最大公约数”的函数。因此，长度为4N_s的循环变为具有最小长度的循环。

将使用Richardson-Urbanke技术作为对块LDPC码的编码技术。因为使用Richardson-Urbanke技术作为编码技术，所以编码复杂度最小，同时奇偶校验矩阵的形式变为类似于完全下三角矩阵的形式。

参考图7，现在说明具有与完全下三角矩阵的形式相似的形式的奇偶校验矩阵。

图7是示出具有与完全下三角矩阵的形式相似的形式的奇偶校验矩阵的图。图7所示的奇偶校验矩阵，在奇偶部分的形式上与形式为完全下三角矩阵的奇偶校验矩阵不同。在图7中，如上所述，信息部分的置换矩阵P的上标(或指数)a_pq是0≤a_pq≤N_s-1，或者是a_pq＝∞。信息部分的具有上标a_pq＝0的置换矩阵P，即置换矩阵P⁰，表示单位矩阵I_Ns×Ns，并且，具有上标a_pq＝∞的置换矩阵P，即置换矩阵P^∞，表示零矩阵。在图7中，‘p’表示映射到信息部分的局部块的行数，而‘q’表示映射到奇偶部分的局部块的列数。同时，映射到奇偶部分的置换矩阵P的上标a_p、x和y表示置换矩阵P的指数。然而，为说明方便，使用不同的上标a_p、x和y来区分奇偶部分和信息部分。即，在图7中，P^a1和P^ap也是置换矩阵，并且将上标a₁到a_p顺序索引到位于奇偶部分的对角线部分的局部矩阵。此外，P^x和P^y也是置换矩阵，并且为说明方便，它们被以不同的方式索引，以将奇偶部分从信息部分区别开。如果将具有图7所示的奇偶校验矩阵的块LDPC码的块长度假设为N，则块LDPC码的编码复杂度关于块长度N线性增长(O(N))。

具有图7的奇偶校验矩阵的LDPC码的最大问题在于，如果局部块的长度被定义为N_s，则生成N_s个校验节点，在块LDPC码的因子图中该N_s个校验节点的度始终为1。度为1的校验节点不能基于迭代解码影响性能改进。因此，基于Richardson-Urbanke技术的标准不规则LDPC码不包括度为1的校验节点。因此，将假设图7的奇偶校验矩阵为基本奇偶校验矩阵，以设计奇偶校验矩阵，从而其使得在不包括度为1的校验节点时能够有效编码。在由局部矩阵组成的图7的奇偶校验矩阵中，对于块LDPC码的性能改进，局部矩阵的选择是非常重要的因素，从而，寻找用于局部矩阵的适当选择法则也成为非常重要的因素。

现在说明基于前述块LDPC码而设计块LDPC码的奇偶校验矩阵的方法。

为利于设计块LDPC码的奇偶校验矩阵的方法和对块LDPC码进行编码的方法，将图7所示的奇偶校验矩阵假设为由6个局部矩阵形成，如图8所示。

图8是示出图7的奇偶校验矩阵的图，其中该矩阵被分为6个局部块。参考图8，将图7所示的块LDPC码的奇偶校验矩阵分为信息部分‘s’、第一奇偶部分p₁、以及第二奇偶部分p₂。信息部分‘s’表示在对块LDPC码编码处理期间映射到实际信息字的奇偶校验矩阵的一部分，与结合图7所述的信息部分类似，但为说明方便，由不同的附图标记来表示信息部分‘s’。第一奇偶部分p₁和第二奇偶部分p₂表示在对块LDPC码编码处理期间映射到实际奇偶的奇偶校验矩阵的一部分，与结合图7所述的奇偶部分类似，并且该奇偶部分被分为两部分。

局部矩阵A和C对应于信息部分‘s’的局部块A(802)和C(804)，局部矩阵B和D对应于第一奇偶部分p₁的局部块B(806)和D(808)，并且局部矩阵T和E对应于第二奇偶部分p₂的局部块T(810)和E(812)。尽管在图8中将奇偶校验矩阵分为7个局部块，但应该注意到，‘0’不是分离的局部块，并且，因为与局部块T(810)相对应的局部矩阵T具有完全下三角形式，所以由‘0’表示基于对角线(diagonal)布置零矩阵的区域。后面将参考图10，说明使用信息部分‘s’、第一奇偶部分p₁和第二奇偶部分p₂的局部矩阵来简化编码方法的处理。

在此，下面参考图9说明图8的局部矩阵。

图9是示出图8所示的局部矩阵B的转置矩阵、图7的奇偶校验矩阵中的局部矩阵E、局部矩阵T、以及局部矩阵T的逆矩阵的图。

参考图9，局部矩阵B^T表示局部矩阵B的转置矩阵，并且局部矩阵T^-1表示局部矩阵T的逆矩阵。P^(k1～k2)表示 $\underset{i=k_i}{\overset{k_2}{\mathrm{\Π}}}{P}^{a_i}=P^{\underset{i=k_i}{\overset{k_2}{\mathrm{\Σ}}}{a}_i}.$ 例如，图9所示的置换矩阵P^a1可以是单位矩阵。如上所述，如果置换矩阵的上标，即a₁为0，则P^a1将是单位矩阵。同时，如果置换矩阵的上标，即a₁增加了预定值，则置换矩阵被循环平移预定值，所以置换矩阵P^a1将是单位矩阵。

参考图10，现在说明设计块LDPC码的奇偶校验矩阵的处理。

图10是示出生成一般块LDPC码的奇偶校验矩阵的程序的流程图。在给出图10的说明之前，应该注意到，为生成块LDPC码，必须确定待生成的块LDPC码的码字尺寸和编码率，并且必须根据所确定的码字尺寸和编码率来确定奇偶校验矩阵的尺寸。如果由N表示块LDPC码的码字尺寸，并且由R表示编码率，则奇偶校验矩阵的尺寸变为N(1-R)×N。实际仅执行一次图10所示的用于生成块LDPC码的奇偶校验矩阵的程序，这是因为初始生成奇偶校验矩阵，以适合于通信系统的环境，并且此后，使用所生成的奇偶校验矩阵。

参考图10，在步骤1011，控制器将尺寸N(1-R)×N的奇偶校验矩阵分为总共p×q块，其包括水平轴上的p块和垂直轴上的q块，然后前进到步骤1013。因为每块都具有尺寸N_s×N_s，所以奇偶校验矩阵由N_s×p列和N_s×q行组成。在步骤1013，控制器将从奇偶校验矩阵分成的p×q块分类为信息部分‘s’、第一奇偶部分p₁以及第二奇偶部分p₂，然后前进到步骤1015和1021。

在步骤1015，根据用于保证块LDPC码的良好性能的分布度，控制器将信息部分‘s’分离为非零块或非零矩阵和零块或零矩阵，然后前进到步骤1017。因为上面已经说明了用于保证块LDPC码的良好性能的分布度，所以在此将省略其详细说明。在步骤1017，控制器确定置换矩阵P^apq，使得如上所述，在从根据用于保证块LDPC码的良好性能的分布度而确定的块中，具有低的度的块的非零矩阵部分中，块循环的最小循环长度应该被最大化，然后前进到步骤1019。应该不仅考虑信息部分‘s’的块循环，还考虑第一奇偶部分p₁和第二奇偶部分p₂的块循环，来确定置换矩阵P^apq。

在步骤1019，在根据用于保证块LDPC码的良好性能的分布度而确定的块中，具有高的度的块的非零矩阵部分中，控制器随机确定置换矩阵P^apq，然后结束程序。即使当确定了待应用到具有高的度的块中非零矩阵部分的置换矩阵P^apq，也必须通过使得块循环的最小循环长度最大化而确定置换矩阵P^apq，并且不仅考虑信息部分‘s’的块循环，还考虑第一奇偶部分p₁和第二奇偶部分p₂的块循环，而确定置换矩阵P^apq。图7中示出奇偶校验矩阵的信息部分‘s’中布置的置换矩阵P^apq的例子。

在步骤1021，控制器将第一奇偶部分p₁和第二奇偶部分p₂分为4个局部矩阵B、T、D和E，然后前进到步骤1023。在步骤1023，控制器将非零置换矩阵P^y和P^a1输入到构成局部矩阵B的局部块中的2个局部块，然后前进到步骤1025。已参考图9说明了将非零置换矩阵P^y和P^a1输入到构成局部矩阵B的局部块中的2个局部块的结构。

在步骤1025中，控制器将单位矩阵I输入到局部矩阵T的对角局部块，将特定置换矩阵P^a2，P^a3，…，P^am-1输入到局部矩阵T的对角线成分下面的(i，i+1)^th局部块，然后前进到步骤1027。已参考图9说明了将单位矩阵I输入到局部矩阵T的对角局部块、以及将特定置换矩阵P^a2，P^a3，…，P^am-1输入到局部矩阵T的对角线成分下面的(i，i+1)^th局部块的结构。

在步骤1027中，控制器将局部矩阵P^x输入到局部矩阵D，然后前进到步骤1029。在步骤1029中，控制器将置换矩阵P^am仅输入到局部矩阵E中的最后一个局部块，然后结束程序。已参考图9说明了将两个置换矩阵P^am仅输入到构成局部矩阵E的局部块中的最后一个局部块的结构。

发明内容

如上所述，公知的是，LDPC码和turbo码在高速数据传输中具有高性能增益，并且有效地校正由传输信道中生成的噪声导致的误差，有利于提高数据传输的可靠性。然而，因为LDPC码具有相对高的编码率，并且其在编码率方面有局限，所以LDPC码在编码率上没有优势。在当前可用的LDPC码中，大多数LDPC码具有1/2的编码率，而仅有较少的LDPC码具有1/3的编码率。编码率的局限对高速、高容量数据传输施加了致命的影响。当然，尽管可使用密度演化方案来计算代表最佳性能的分布度，以实现LDPC码的相对低的编码率，但是由于各种限制，如因子图中的循环结构和硬件实现，仍难于实现具有代表最佳性能的度分布的LDPC码。

由此，本发明的一个目的是提供一种在移动通信系统中对具有可变块长的LDPC码进行编码/解码的设备和方法。

本发明的另一个目的是提供一种在移动通信系统中、对具有可变块长的LDPC码进行编码/解码的设备和方法，其编码复杂度被最小化。

根据本发明的一个方面，提供一种用于对具有可变长度的块低密度奇偶校验(LDPC)码进行编码的方法。该方法包括步骤：接收信息字；以及根据将信息字生成为块LDPC码时要采用的长度，基于第一奇偶校验矩阵和第二奇偶校验矩阵中的一个，将该信息字编码为块LDPC码。

根据本发明的另一方面，提供一种用于对具有可变长度的块低密度奇偶校验(LDPC)码进行编码的设备。该设备包括：编码器，用于根据将信息字生成为块LDPC码时要采用的长度，基于第一奇偶校验矩阵和第二奇偶校验矩阵，将信息字编码为块LDPC码；以及调制器，用于使用调制方案将块LDPC码调制为调制码元。

根据本发明的另一方面，提供一种用于对具有可变长度的块低密度奇偶校验(LDPC)码进行解码的方法。该方法包括步骤：接收信号；以及根据要被解码的块LDPC码的长度，选择第一奇偶校验矩阵和第二奇偶校验矩阵中的一个，并且根据所选择的奇偶校验矩阵对接收的信号进行解码，从而检测块LDPC码。

根据本发明的另一方面，提供一种用于对具有可变长度的块低密度奇偶校验(LDPC)码进行编码的设备。该设备包括：接收机，用于接收信号；以及解码器，用于根据要被解码的块LDPC码的长度，选择第一奇偶校验矩阵和第二奇偶校验矩阵中的一个，并且根据所选择的奇偶校验矩阵对接收的信号进行解码，从而检测块LDPC码。

附图说明

当结合附图时，从下面的详细说明中，本发明的上述和其他目的、特征和优点将变得更加清楚，附图中：

图1是示出一般移动通信系统中发射机/接收机的结构的图；

图2是示出一般(8，2，4)LDPC码的奇偶校验矩阵的图；

图3是示出图2的(8，2，4)LDPC码的因子图的图；

图4是示出一般块LDPC码的奇偶校验矩阵的图；

图5是示出图4的置换矩阵P的图；

图6是示出块LDPC码的循环结构的图，其奇偶校验矩阵由4个局部矩阵组成；

图7是示出具有与完全下三角矩阵的形式相似形式的奇偶校验矩阵的图；

图8是示出图7的奇偶校验矩阵的图，其中该矩阵被分为6个局部块；

图9是示出图8所示的局部矩阵B的转置矩阵、局部矩阵E、局部矩阵T、以及局部矩阵T的逆矩阵的图；

图10是示出生成一般块LDPC码的奇偶校验矩阵的程序的流程图；

图11是示出根据本发明第一实施例的可变长度块LDPC码的奇偶校验矩阵的图；

图12是示出根据本发明第二实施例的可变长度块LDPC码的奇偶校验矩阵的图；

图13是示出根据本发明第三实施例的可变长度块LDPC码的奇偶校验矩阵的图；

图14是示出根据本发明第四实施例的可变长度块LDPC码的奇偶校验矩阵的图；

图15是示出根据本发明第一到第四实施例、对可变长度块LDPC码进行编码的处理的流程图；

图16是示出根据本发明的实施例、用于对可变长度块LDPC码进行编码的设备的内部结构的方框图；以及

图17是示出根据本发明的实施例、用于对块LDPC码进行解码的设备的内部结构的方框图。

具体实施方式

现在将参考附图详细说明本发明的数个优选实施例。在下面的说明中，为简洁起见，省略了在此并入的公知功能和配置的详细说明。

本发明提出用于对具有可变长度的块低密度奇偶校验(LDPC)码(下文称作“可变长度块LDPC码”)进行编码和解码的设备和方法。即，本发明提出用于对可变长度块LDPC码进行编码和解码的设备和方法，其中块LDPC码的因子图中的最小循环的长度被最大化，块LDPC码的编码复杂度被最小化，块LDPC码的因子图中的度分布具有最优值1，并且支持可变块长度。尽管在说明书中未独立说明，但根据本发明的用于可变长度块LDPC码的编码和解码设备也可用于参考图1描述的发射机/接收机。

下一代移动通信系统已发展为分组业务通信系统，并且分组业务通信系统(其是用于将脉冲分组数据发射到多个移动台的系统)已被设计为适于高容量数据传输。为增加数据吞吐量，已提出混合自动重传请求(HARQ)和自适应调制和编码(AMC)方案。因为HARQ方案和AMC方案支持可变编码率，所以存在对具有各种块长的块LDPC码的需要。

类似于一般LDPC码的设计的可变长度块LDPC码的设计，通过奇偶校验矩阵的设计而实现。然而，在移动通信系统中，为了提供具有一个CODEC的可变长度块LDPC码，即，为了提供具有各种块长的块LDPC码，奇偶校验矩阵应该包括能够表示具有不同块长的块LDPC码的奇偶校验矩阵。现在将说明提供可变块长的块LDPC码的奇偶校验矩阵。

首先，为期望的编码率而设计在系统中所需的、具有最小长度的块LDPC码。在奇偶校验矩阵中，如果增加表示其局部矩阵的尺寸的N_s，则生成具有长块长的块LDPC码。如上所述的“局部矩阵”是指与通过将奇偶校验矩阵分为多个局部块而获得的每个局部块相对应的置换矩阵。假设因为局部矩阵的尺寸N_s的增加导致循环结构的改变而以这样的方式来扩展块LDPC码，即先设计具有短长度的块LDPC码，然后设计具有长的长度的块LDPC码，则选择奇偶校验矩阵的置换矩阵的指数，使得循环长度应该被最大化。在此，局部矩阵的尺寸为N_s意味着，局部矩阵是具有尺寸N_s×N_s的方矩阵，并且为说明方便，由N_s表示局部矩阵的尺寸。

例如，假设基本块LDPC码的局部块尺寸为N_s＝2，当期望将具有N_s＝2的基本块LDPC码扩展为其长度是基本块LDPC码的2倍的、具有N_s＝4的块LDPC码时，如果在置换矩阵中指数为0的局部矩阵的长度从N_s＝2增加到N_s＝4，则其可选择值0或2。在这两个值中，应该选择能够最大化循环的值。同样，在具有N_s＝2的块LDPC码中，如果具有指数1的局部矩阵的长度从N_s＝2增加到N_s＝4，则其可选择值1或3。

如上所述，有可能通过在增加值N_s时使用基本块LDPC码设计块LDPC码，来设计对每个块长具有最大性能的块LDPC码。此外，可将具有各种长度的块LDPC码中的一个随机块LDPC码定义为基本块LDPC码，这有助于增加存储器效率。现在说明用于生成可变长度块LDPC码的奇偶校验矩阵的方法。本发明提出4类根据编码率、用于可变长度块LDPC码的奇偶校验矩阵，并且本发明考虑的编码率包括1/2、2/3、3/4以及5/6。

在给出对编码率1/2、2/3、3/4以及5/6的可变长度块LDPC码的奇偶校验矩阵的说明之前，现在参考图15说明使用在本发明中设计的奇偶校验矩阵而对可变长度块LDPC码进行编码的处理。

图15是示出根据本发明第一到第四实施例、对可变长度块LDPC码进行编码的处理的流程图。在给出图15的说明之前，假设用于可变长度块LDPC码的奇偶校验矩阵由6个局部矩阵组成，如参考图8所述。

参考图15，在步骤1511中，控制器(未示出)接收要被编码进可变长度块LDPC码的信息字矢量‘ s’，然后前进到步骤1513和1515。在此假设被接收以被编码进块LDPC码的信息字矢量‘ s’的长度为k。在步骤1513中，将接收的信息字矢量‘ s’按矩阵乘以奇偶校验矩阵的局部矩阵A(A s)，然后前进到步骤1517。在此，因为位于局部矩阵A中的具有值1的元素的数量远远小于具有值0的元素的数量，所以可通过相对少的次数的和积运算来完成信息字矢量 s和奇偶校验矩阵的局部矩阵A的矩阵乘法(A s)。此外，在局部矩阵A中，因为具有值1的元素所处的位置可被表达为非零块位置与该块的置换矩阵的指数乘法，所以可通过非常简单的操作，如与随机奇偶校验矩阵相比较，来执行矩阵乘法。在步骤1515中，控制器执行对奇偶校验矩阵的局部矩阵C与信息字矢量‘ s’的矩阵乘法(C s)，然后前进到步骤1519。

在步骤1517中，控制器执行对信息字矢量 s和奇偶校验矩阵的局部矩阵A的矩阵乘法的结果(A s)、与矩阵ET^-1的矩阵乘法(ET^-1A s)，然后前进到步骤1519。在此，因为如上所述，在矩阵ET^-1中具有值1的元素的数量非常小，所以如果给定块的置换矩阵的指数，则可简单地执行矩阵乘法。在步骤1519中，控制器通过将ET^-1A s和C s相加而计算出第一奇偶矢量 P ₁( P ₁＝ET^-1A s+C s)，然后前进到步骤1521。在此，附加操作是异或(XOR)运算，并且对于具有相同值的位之间的操作，其结果变为0，对于具有不同值的位之间的操作，结果变为1。即，一直到步骤1519的处理，是用于计算第一奇偶矢量 P ₁的处理。

在步骤1521中，控制器将奇偶校验矩阵的局部矩阵B乘以第一奇偶矢量 P ₁(B P ₁)，将乘法结果(B P ₁)加到A s(A s+B P ₁)，然后前进到步骤1523。如果给定信息字矢量‘ s’和第一奇偶校验矢量 P ₁，则应该将它们乘以奇偶校验矩阵的局部矩阵T的逆矩阵T^-1，以计算出第二奇偶矢量 P ₂。因此，在步骤1523中，控制器将步骤1521的计算结果(A s+B P ₁)乘以局部矩阵T的逆矩阵T^-1，以计算第二奇偶矢量 P ₂( P ₂＝T^-1(A s+B P ₁))，然后前进到步骤1525。如上所述，如果给定要被编码的块LDPC码的信息字矢量‘ s’，则可以计算出第一奇偶矢量 P ₁和第二奇偶矢量 P ₂，并且结果，可获得所有码字矢量。在步骤1525中，控制器使用信息字矢量‘ s’、第一奇偶矢量 P ₁和第二奇偶矢量 P ₂，生成码字矢量‘ c’，并传送所生成的码字矢量‘ c’。

接着，参考图16，说明根据本发明实施例、用于对可变长度块LDPC码进行编码的设备的内部结构。

图16是示出根据本发明实施例、用于对可变长度块LDPC码进行编码的设备的内部结构的框图。参考图16，用于对可变长度块LDPC码进行编码的设备包括矩阵A乘法器1611、矩阵C乘法器1613、矩阵ET^-1乘法器1615、加法器1617、矩阵B乘法器1619、加法器1621、矩阵T^-1乘法器1623、以及开关1625、1627和1629。

如果接收到输入信号，即要被编码进可变长度块LDPC码的长度k信息字矢量‘ s’，则将接收的长度k信息字矢量‘ s’输入到开关1625、矩阵A乘法器1611和矩阵C乘法器1613。矩阵A乘法器1611将信息字矢量‘ s’乘以完全奇偶校验矩阵的局部矩阵A，并将乘法结果输出到矩阵ET^-1乘法器1615和加法器1621。矩阵C乘法器1613将信息字矢量‘ s’乘以完全奇偶校验矩阵的局部矩阵C，并将乘法结果输出到加法器1617。矩阵ET^-1乘法器1615将从矩阵A乘法器1611输出的信号乘以完全奇偶校验矩阵的局部矩阵ET^-1，并将乘法结果输出到加法器1617。

加法器1617将从矩阵ET^-1计算器1615输出的信号加上从矩阵C乘法器1613输出的信号，并将加法结果输出到矩阵B乘法器1619和开关1627。在此，加法器1617在逐位的基础上执行XOR(异或)操作。例如，如果将长度3矢量x＝(x₁，x₂，x₃)和长度3矢量y＝(y₁，y₂，y₃)输入到加法器1617，则加法器1617通过对长度3矢量x＝(x₁，x₂，x₃)和长度3矢量y＝(y₁，y₂，y₃)进行异或而输出长度3矢量z＝(x₁y₁，x₂y₂，x₃y₃)。在此，操作表示XOR操作，对具有相同值的位之间的操作，其结果变为0，而对于具有不同值的位之间的操作，其结果变为1。从加法器1617输出的信号变为第一奇偶矢量 P ₁。

矩阵B乘法器1619将从加法器1617输出的信号(即，第一奇偶矢量P1)乘以完全奇偶校验矩阵的局部矩阵B，并将乘法结果输出到加法器1621。加法器1621将从矩阵B乘法器1619输出的信号加上从矩阵A乘法器1611输出的信号，并将加法结果输出到矩阵T^-1乘法器1623。类似于加法器1617，加法器1621执行对从矩阵B乘法器1619输出的信号和从矩阵A乘法器1611输出的信号的XOR操作，并将XOR操作结果输出到矩阵T^-1乘法器1623。

矩阵T^-1乘法器1623将从加法器1621输出的信号乘以完全奇偶校验矩阵的局部矩阵T的逆矩阵T^-1，并将乘法结果输出到开关1629。矩阵T^-1乘法器1623的输出变为第二奇偶矢量 P ₂。仅在其传输时间才导通每个开关1625、1627和1629，以传送其相关信号。在信息字矢量‘ s’的传输时间导通开关1625，在第一奇偶矢量 P ₁的传输时间导通开关1627，并且在第二奇偶矢量P ₂的传输时间导通开关1629。

因为本发明的实施例应该能够生成可变长度块LDPC码，所以每次改变可变长度块LDPC码的奇偶校验矩阵时，改变在用于可变长度块LDPC码的图16的编码设备中使用的每个矩阵，如将参考图17所说明的。因此，尽管在图16中未独立地说明，但是控制器根据可变长度块LDPC码的奇偶校验矩阵的改变，来修改在用于可变长度块LDPC码的编码设备中使用的矩阵。

已经说明了用于考虑有效编码而生成可变长度块LDPC码的方法。如上所述，由于其结构特性，可变长度块LDPC码在存储器存储奇偶校验矩阵相关信息的效率方面较优，并且通过从奇偶校验矩阵中适当地选择局部矩阵，使得能够有效编码。然而，因为在每块的基础上生成奇偶校验矩阵，所以随机性减少，并且该随机性的减少可导致块LDPC码的性能下降。即，因为如上所述，不规则块LDPC码在性能上优于规则块LDPC码，所以非常重要的是，在设计块LDPC码的处理中，从完全奇偶校验矩阵适当地选择局部矩阵。

参考图11，现在说明对1/2的编码率、用于生成可变长度块LDPC码的详细方法。

图11是示出根据本发明第一实施例的可变长度块LDPC码的奇偶校验矩阵的图。在给出图11的说明前，应该注意到，本发明的第一实施例提出对编码率1/2的可变长度块LDPC码的奇偶校验矩阵。参考图11，如果假设局部矩阵的可能尺寸N_s为4、8、12、16、20、24、28、32、36和40，则使用图11所示的奇偶校验矩阵，可生成具有长度96、192、288、384、480、576、672、768、864和960的块LDPC码。图11中所示的、在每个局部块，即局部矩阵中所写的值表示相应置换矩阵的指数值。在此，可变长度块LDPC码的奇偶校验矩阵由多个局部块组成，并且各自对应于局部块的局部矩阵组成置换矩阵。例如，如果可变长度块LDPC码的奇偶校验矩阵由p×q个局部块组成，即，如果在可变长度块LDPC码的奇偶校验矩阵中局部块的行数为‘p’且在可变长度块LDPC码的奇偶校验矩阵中局部块的列数为‘q’，则可以将组成可变长度块LDPC码的奇偶校验矩阵的置换矩阵表达为P^apq，并且置换矩阵P的上标a_pq是0≤a_pq≤N_s-1，或者是a_pq＝∞。即，置换矩阵P^apq表示位于由多个局部块组成的可变长度块LDPC码的奇偶校验矩阵的p^th行和q^th列相交处的局部块的置换矩阵。因此，将图11所示的置换矩阵的指数值给定为a_pq，并且通过对置换矩阵的指数值执行模N_s操作(其中N_s对应于局部矩阵的尺寸)，有可能计算出具有N_s值的可变长度块LDPC码的奇偶校验矩阵的置换矩阵指数值。如果通过对置换矩阵的指数执行模N_s操作而获得的结果值为0，则相应置换矩阵变为单位矩阵。

为详细说明本发明，给出下面参数的定义。

图11所示的可变长度块LDPC码的奇偶校验矩阵被称为“母矩阵”，将组成母矩阵的局部矩阵、即置换矩阵中的非零置换矩阵的数量定义为L，由a₁、a₂、...、a_L表示组成母矩阵的置换矩阵中L个非零置换矩阵的指数，并且假设组成母矩阵的置换矩阵的尺寸为N_s。因为在组成母矩阵的置换矩阵中非零置换矩阵的数量为L，所以第一置换矩阵的指数变为a₁、第二置换矩阵的指数变为a₂，并且以此方式，最后一个置换矩阵的指数变为a_L。

与母矩阵不同，新生成的奇偶校验矩阵被称为“子矩阵”，将组成子矩阵的局部矩阵、即置换矩阵中的非零置换矩阵的数量定义为L，将组成子矩阵的置换矩阵的尺寸定义为N_s’，并且由a₁’、a₂’、...、a_L’表示组成子矩阵的置换矩阵的指数。因为在组成子矩阵的置换矩阵中非零置换矩阵的数量为L，所以第一置换矩阵的指数变为a₁’、第二置换矩阵的指数变为a₂’，并且以此方式，最后一个置换矩阵的指数变为a_L’。

使用下面的方程(5)，有可能通过从一个母矩阵选择组成要生成的子矩阵的置换矩阵的尺寸N_s’，生成具有可变块长的子矩阵。

a_i′＝a_imod N_s′(其中1≤i≤L)                 (5)

接着，参考图12，说明对2/3的编码率、用于生成可变长度块LDPC码的详细方法。

图12是示出根据本发明第二实施例的可变长度块LDPC码的奇偶校验矩阵的图。在给出图12的说明前，应该注意到，本发明的第二实施例提出对编码率2/3的可变长度块LDPC码的奇偶校验矩阵。参考图12，如果假设局部矩阵的可能尺寸N_s为8和16，则使用图12所示的奇偶校验矩阵，可生成具有长度288和576的块LDPC码。图12中所示的、在每个局部块，即局部矩阵中所写的值表示相应置换矩阵的指数值。由此，通过对置换矩阵的指数值执行模N_s操作(其中N_s对应于局部矩阵的尺寸)，有可能计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵指数值。如果通过对置换矩阵的指数执行模N_s操作而获得的结果值为0，则相应置换矩阵变为单位矩阵。

接着，参考图13，说明对3/4的编码率、用于生成可变长度块LDPC码的详细方法。

图13是示出根据本发明第三实施例的可变长度块LDPC码的奇偶校验矩阵的图。在给出图13的说明前，应该注意到，本发明的第三实施例提出对编码率3/4的可变长度块LDPC码的奇偶校验矩阵。参考图13，如果假设局部矩阵的可能尺寸N_s为3、6、9、12、15和18，则使用图13所示的奇偶校验矩阵，可生成具有可变长度96、192、288、384、480和576的块LDPC码。图13中所示的、在每个局部块，即局部矩阵中所写的值表示相应置换矩阵的指数值。由此，通过对置换矩阵的指数值执行模N_s操作(其中N_s对应于局部矩阵的尺寸)，有可能计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵指数值。如果通过对置换矩阵的指数执行模(modulo)N_s操作而获得的结果值为0，则相应置换矩阵变为单位矩阵。

接着，参考图14，说明对5/6的编码率、用于生成可变长度块LDPC码的详细方法。

图14是示出根据本发明第四实施例的可变长度块LDPC码的奇偶校验矩阵的图。在给出图14的说明前，应该注意到，本发明的第四实施例提出对编码率5/6的可变长度块LDPC码的奇偶校验矩阵。参考图14，如果假设局部矩阵的可能尺寸N_s为8和16，则使用图14所示的奇偶校验矩阵，可生成具有长度288和576的块LDPC码。图14中所示的、在每个局部块，即局部矩阵中所写的值表示相应置换矩阵的指数值。由此，通过对置换矩阵的指数值执行模N_s操作(其中N_s对应于局部矩阵的尺寸)，有可能计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵指数值。如果通过对置换矩阵的指数执行模N_s操作而获得的结果值为0，则相应置换矩阵变为单位矩阵。

可使用子积(sub-product)算法在因子图中对所有LDPC族码(familycades)解码。可将LDPC码的解码方案大概地分为双向传送方案和流传送方案。当利用双向传送方案执行解码操作时，每个校验节点具有节点处理器，这与校验节点数量成比例的增加解码复杂度。然而，因为同时更新所有的校验节点，所以解码速度显著提高。

与此不同，流传送方案具有单节点处理器，并且节点处理器经过因子图中所有的节点而更新信息。因此，流传送方案在解码复杂度上较低，但奇偶校验矩阵的尺寸的增加，即，节点数量的增加导致解码速度的降低。然而，如果与本发明中提出的、具有按照编码率的各种块长的可变长度块LDPC码相类似而按每个块生成奇偶校验矩阵，则使用与组成奇偶校验矩阵的块的数量相等的节点处理器的数量。在此情况下，有可能实现一种解码器，其解码复杂度比双向传送方案低，且解码速度比流传送方案高。

接着，参考图17，说明根据本发明的实施例、用于使用奇偶校验矩阵解码可变长度块LDPC码的解码设备的内部结构。

图17是示出根据本发明的实施例、用于对块LDPC码解码的设备的内部结构的框图。参考图17，用于对可变长度块LDPC码进行解码的解码设备包括块控制器1710、可变节点部件1700、加法器1715、解交织器1717、交织器1719、控制器1721、存储器1723、加法器1725、校验节点部件1750、以及硬判定器1729。可变节点部件1700包括可变节点解码器1711以及开关1713和1714，并且，校验节点部件1750包括校验节点解码器1727。

将通过无线电信道接收的信号输入到块控制器1710。块控制器1710确定所接收信号的块尺寸。如果存在在与解码设备相对应的编码设备中穿孔(puncture)的信息字部分，则块控制器1710将‘0’插入到穿孔信息字部分中，以调整完全块尺寸，并将结果信号输出到可变节点解码器1711。

可变节点解码器1711计算从块控制器1710输出的信号的概率值，更新所计算的概率值，并将更新的概率值输出到开关1713和1714。可变节点解码器1711根据在用于不规则块LDPC码的解码设备中预先设置的奇偶校验矩阵，连接可变节点，并对与连接到可变节点的1的数量一样多的输入值和输出值执行更新操作。连接到可变节点的1的数量与组成奇偶校验矩阵的每列的权相等。可变节点解码器1711的内部操作根据组成奇偶校验矩阵的每列的权而不同。除了当导通开关1713时，还导通开关1714，以将可变节点解码器1711的输出信号输出到加法器1715。

加法器1715接收从可变节点解码器1711输出的信号、以及在先前的迭代解码处理中交织器1719的输出信号，从可变节点1711的输出信号减去在先前的迭代解码处理中交织器1719的输出信号，并将减法结果输出到解交织器1717。如果该解码处理是初始解码处理，则应该当作交织器1719的输出信号为0。

解交织器1717根据预定交织方案，对从加法器1715输出的信号解交织，并将解交织信号输出到加法器1725和校验节点解码器1727。解交织器1717具有与奇偶校验矩阵相对应的内部结构，这是因为用于与解交织器1717相对应的交织器1719的输入值的输出值，根据奇偶校验矩阵中具有值1的元素的位置而不同。

加法器1725接收在先前迭代解码处理中校验节点解码器1727的输出信号、以及解交织器1717的输出信号，从在先前迭代解码处理中校验节点解码器1727的输出信号中减去解交织器1717的输出信号，并将减法结果输出到交织器1719。校验节点解码器1727根据在用于块LDPC码的解码设备中预先设置的奇偶校验矩阵，连接校验节点，并对与连接到校验节点的1的数量相等的输入值和输出值的数量执行更新操作。连接到校验节点的1的数量与组成奇偶校验矩阵的每行的权相等。因此，校验节点解码器1727的内部操作根据组成奇偶校验矩阵的每行的权而不同。

在控制器1721的控制下，交织器1719根据预定交织方案，交织从加法器1725输出的信号，并将交织信号输出到加法器1715和可变节点解码器1711。控制器1721读取预先在存储器1723中存储的交织方案相关信息，并根据所读取的交织方案信息，控制交织器1719的交织方案和解交织器1717的解交织方案。因为存储器1723仅存储母矩阵，通过该母矩阵可生成可变长度块LDPC码，所以控制器1721读取存储在存储器1723中的母矩阵，并使用与预定块尺寸相对应的置换矩阵的尺寸N_s’，来生成组成相应子矩阵的置换矩阵的指数。此外，控制器1721使用所生成的子矩阵，控制交织器1719的交织方案和解交织器1717的解交织方案。同样，如果该解码处理是初始解码处理，则应该当作解交织器1717的输出信号为0。

通过反复执行前述处理，解码设备执行无误差的可靠解码。在执行了预定次数的迭代解码后，开关1714关断可变节点解码器1711和加法器1715之间的连接，并且，开关1713导通可变节点解码器1711和硬判定器1729之间的连接，以向硬判定器1729提供从可变节点解码器1711输出的信号。硬判定器1729执行对从可变节点解码器1711输出的信号的硬判定，并输出硬判定结果，并且硬判定器1729的输出值成为最终解码值。

正如可从前述说明所意识到的那样，本发明提出一种移动通信系统中的可变长度块LDPC码，其最小循环长度被最大化，由此最大化误差校正能力，并因此改进系统性能。此外，本发明生成有效奇偶校验矩阵，由此最小化可变长度块LDPC码的解码复杂度。另外，本发明设计可变长度块LDPC码，使得其解码复杂度应该与其块长成比例，由此使得能够有效编码。尤其是，本发明生成一种块LDPC码，其可用于各种编码率并具有各种块长，由此有利于硬件复杂度的最小化。

尽管已参考本发明的特定优选实施例而示出并说明了本发明，然而本领域技术人员将理解，在不脱离由所附权利要求所限定的本发明的精神和范围的前提下，可进行各种形式和细节的改变。

Claims (57)

1、一种用于对具有可变长度的块低密度奇偶校验(LDPC)码进行编码的方法，该方法包括步骤：

接收信息字；以及

根据将信息字生成为块LDPC码时要采用的长度，基于第一奇偶校验矩阵和第二奇偶校验矩阵中的一个，将该信息字编码为块LDPC码。

2、如权利要求1所述的方法，还包括步骤：

使用调制方案，将块LDPC码调制为调制码元；以及

发送该调制码元。

3、如权利要求1所述的方法，其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的尺寸而定义的奇偶校验矩阵。

4、如权利要求3所述的方法，其中，第一奇偶校验矩阵是被生成使得块LDPC码具有预定长度并满足预定编码率的奇偶校验矩阵。

5、如权利要求4所述的方法，其中，第一奇偶校验矩阵包括预定数量的局部块，并且每个局部块具有预定尺寸。

6、如权利要求5所述的方法，其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的局部块的尺寸而定义的奇偶校验矩阵。

7、如权利要求6所述的方法，其中，在一对一的基础上，将预定置换矩阵映射到每个局部块。

8、如权利要求7所述的方法，其中，第二奇偶校验矩阵是根据第一奇偶校验矩阵的置换矩阵中非零置换矩阵的指数、以及第二奇偶校验矩阵的局部块的尺寸，通过确定第二奇偶校验矩阵的置换矩阵中非零置换矩阵的指数而生成的奇偶校验矩阵。

9、如权利要求7所述的方法，其中第二奇偶校验矩阵具有由

a_i’＝a_i mod N_s’         (其中1≤i≤L)

定义的关系式，其中a₁、a₂、...、a_L表示第一奇偶校验矩阵的置换矩阵中L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的局部块的尺寸，a₁’、a₂’、...、a_L’表示第二奇偶校验矩阵的置换矩阵中L个非零置换矩阵的指数，N_s’×N_s’(N_s’)表示第二奇偶校验矩阵的局部块的尺寸，并且‘mod’表示取模操作。

10、如权利要求9所述的方法，其中，将信息字编码为块LDPC码的步骤包括步骤：

根据长度确定第一奇偶校验矩阵和第二奇偶校验矩阵中的一个；

通过将信息字乘以所确定奇偶校验矩阵的第一局部矩阵，生成第一信号；

通过将信息字乘以所确定奇偶校验矩阵的第二局部矩阵，生成第二信号；

通过将第一信号乘以所确定奇偶校验矩阵的第三局部矩阵与第四局部矩阵的逆矩阵的矩阵乘积，生成第三信号；

通过将第二信号加上第三信号，生成第四信号；

通过将第四信号乘以所确定奇偶校验矩阵的第五局部矩阵，生成第五信号；

通过将第二信号加上第五信号，生成第六信号；

通过将第六信号乘以所确定奇偶校验矩阵的第四矩阵的逆矩阵，生成第七信号；以及

多路复用信息字、被定义为第一奇偶的第四信号、以及被定义为第二奇偶的第七信号，使得将信息字、第一奇偶和第二奇偶映射到块LDPC码。

11、如权利要求10所述的方法，其中第一局部矩阵和第二局部矩阵是被映射到与所确定奇偶校验矩阵中的信息字相关联的信息部分的局部矩阵。

12、如权利要求11所述的方法，其中第三局部矩阵和第四局部矩阵是被映射到与一奇偶相关联的第一奇偶部分的局部矩阵，并且，第五局部矩阵和第六局部矩阵是被映射到与该奇偶相关联的第二奇偶部分的局部矩阵。

13、如权利要求5所述的方法，其中，当编码率为1/2时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

14、如权利要求5所述的方法，其中，当编码率为2/3时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

15、如权利要求5所述的方法，其中，当编码率为3/4时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

16、如权利要求5所述的方法，其中，当编码率为5/6时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

17、一种用于对具有可变长度的块低密度奇偶校验(LDPC)码进行编码的设备，该设备包括：

编码器，用于根据将信息字生成为块LDPC码时要采用的长度，基于第一奇偶校验矩阵和第二奇偶校验矩阵中的一个，将信息字编码为块LDPC码；以及

调制器，用于使用调制方案将块LDPC码调制为调制码元。

18、如权利要求17所述的设备，其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的尺寸而定义的奇偶校验矩阵。

19、如权利要求18所述的设备，其中，第一奇偶校验矩阵是被生成使得块LDPC码具有预定长度并满足预定编码率的奇偶校验矩阵。

20、如权利要求19所述的设备，其中，第一奇偶校验矩阵包括预定数量的局部块，并且每个局部块具有预定尺寸。

21、如权利要求20所述的设备，其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的局部块的尺寸而定义的奇偶校验矩阵。

22、如权利要求21所述的设备，其中，在一对一的基础上，将预定置换矩阵映射到每个局部块。

23、如权利要求22所述的设备，其中，第二奇偶校验矩阵是根据第一奇偶校验矩阵的置换矩阵中非零置换矩阵的指数、以及第二奇偶校验矩阵的局部块的尺寸，通过确定第二奇偶校验矩阵的置换矩阵中非零置换矩阵的指数而生成的奇偶校验矩阵。

24、如权利要求23所述的设备，其中，第二奇偶校验矩阵具有由

a_i’＝a_i mod N_s’            (其中1≤i≤L)

定义的关系式，其中a₁、a₂、...、a_L表示第一奇偶校验矩阵的置换矩阵中L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的局部块的尺寸，a₁’、a₂’、...、a_L’表示第二奇偶校验矩阵的置换矩阵中L个非零置换矩阵的指数，N_s’×N_s’(N_s’)表示第二奇偶校验矩阵的局部块的尺寸，并且‘mod’表示取模操作。

25、如权利要求24所述的设备，其中，编码器包括：

控制器，用于根据长度确定第一奇偶校验矩阵和第二奇偶校验矩阵中的一个；

第一矩阵乘法器，用于将信息字乘以所确定奇偶校验矩阵的第一局部矩阵；

第二矩阵乘法器，用于将信息字乘以所确定奇偶校验矩阵的第二局部矩阵；

第三矩阵乘法器，用于将从第一矩阵乘法器输出的信号乘以所确定奇偶校验矩阵的第三局部矩阵与第四局部矩阵的逆矩阵的矩阵乘积；

第一加法器，用于将从第二矩阵乘法器输出的信号加上从第三矩阵乘法器输出的信号；

第四矩阵乘法器，用于将从第一加法器输出的信号乘以所确定奇偶校验矩阵的第五局部矩阵；

第二加法器，用于将从第二矩阵乘法器输出的信号加上从第四矩阵乘法器输出的信号；

第五矩阵乘法器，用于将从第二矩阵乘法器输出的信号乘以所确定奇偶校验矩阵的第四矩阵的逆矩阵；以及

多个开关，用于多路复用信息字、被定义为第一奇偶的第四信号、以及被定义为第二奇偶的第七信号，使得将信息字、第一奇偶和第二奇偶映射到块LDPC码。

26、如权利要求25所述的设备，其中，第一局部矩阵和第二局部矩阵是被映射到与所确定奇偶校验矩阵中的信息字相关联的信息部分的局部矩阵。

27、如权利要求26所述的设备，其中，第三局部矩阵和第四局部矩阵是被映射到与一奇偶相关联的第一奇偶部分的局部矩阵，并且，第五局部矩阵和第六局部矩阵是被映射到与该奇偶相关联的第二奇偶部分的局部矩阵。

28、如权利要求20所述的设备，其中，当编码率为1/2时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

29、如权利要求20所述的设备，其中，当编码率为2/3时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

30、如权利要求20所述的设备，其中，当编码率为3/4时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

31、如权利要求20所述的设备，其中，当编码率为5/6时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

32、一种用于对具有可变长度的块低密度奇偶校验(LDPC)码进行解码的方法，该方法包括步骤：

接收信号；以及

根据要被解码的块LDPC码的长度，选择第一奇偶校验矩阵和第二奇偶校验矩阵中的一个，并且根据所选择的奇偶校验矩阵来对接收的信号进行解码，从而检测块LDPC码。

33、如权利要求32所述的方法，其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的尺寸而定义的奇偶校验矩阵。

34、如权利要求33所述的方法，其中，第一奇偶校验矩阵是被生成使得块LDPC码具有预定长度并满足预定编码率的奇偶校验矩阵。

35、如权利要求34所述的方法，其中，第一奇偶校验矩阵包括预定数量的局部块，并且每个局部块具有预定尺寸。

36、如权利要求35所述的方法，其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的局部块的尺寸而定义的奇偶校验矩阵。

37、如权利要求36所述的方法，其中，在一对一的基础上，将预定置换矩阵映射到每个局部块。

38、如权利要求37所述的方法，其中，第二奇偶校验矩阵是根据第一奇偶校验矩阵的置换矩阵中非零置换矩阵的指数、以及第二奇偶校验矩阵的局部块的尺寸，通过确定第二奇偶校验矩阵的置换矩阵中非零置换矩阵的指数而生成的奇偶校验矩阵。

39、如权利要求37所述的方法，其中第二奇偶校验矩阵具有由

a_i’＝a_i mod N_s’          (其中1≤i≤L)

定义的关系式，其中a₁、a₂、...、a_L表示第一奇偶校验矩阵的置换矩阵中L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的局部块的尺寸，a₁’、a₂’、...、a_L’表示第二奇偶校验矩阵的置换矩阵中L个非零置换矩阵的指数，N_s’×N_s’(N_s’)表示第二奇偶校验矩阵的局部块的尺寸，并且‘mod’表示取模操作。

40、如权利要求39所述的方法，其中，根据所确定的奇偶校验矩阵来对接收的信号进行解码从而检测块LDPC码的步骤包括步骤：

根据所确定的奇偶校验矩阵，确定解交织方案和交织方案；

检测接收信号的概率值；

通过从接收信号的概率值减去在先前解码处理中生成的信号，生成第一信号；

使用解交织方案对第一信号解交织；

从已解交织的信号检测概率值；

通过从已解交织信号的概率值减去已解交织的信号，生成第二信号；和

使用交织方案交织第二信号，并对交织信号进行迭代解码，从而检测块LDPC码。

41、如权利要求35所述的方法，其中，当编码率为1/2时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

42、如权利要求35所述的方法，其中，当编码率为2/3时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

43、如权利要求35所述的方法，其中，当编码率为3/4时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

44、如权利要求35所述的方法，其中，当编码率为5/6时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

45、一种用于对具有可变长度的块低密度奇偶校验(LDPC)码进行解码的设备，该设备包括：

接收机，用于接收信号；以及

解码器，用于根据要被解码的块LDPC码的长度，选择第一奇偶校验矩阵和第二奇偶校验矩阵中的一个，并且根据所选择的奇偶校验矩阵来对接收的信号进行解码，从而检测块LDPC码。

46、如权利要求45所述的设备，其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的尺寸而定义的奇偶校验矩阵。

47、如权利要求46所述的设备，其中，第一奇偶校验矩阵是被生成使得块LDPC码具有预定长度并满足预定编码率的奇偶校验矩阵。

48、如权利要求47所述的设备，其中，第一奇偶校验矩阵包括预定数量的局部块，并且每个局部块具有预定尺寸。

49、如权利要求48所述的设备，其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的局部块的尺寸而定义的奇偶校验矩阵。

50、如权利要求49所述的设备，其中，在一对一的基础上，将预定置换矩阵映射到每个局部块。

51、如权利要求50所述的设备，其中，第二奇偶校验矩阵是根据第一奇偶校验矩阵的置换矩阵中非零置换矩阵的指数、以及第二奇偶校验矩阵的局部块的尺寸，通过确定第二奇偶校验矩阵的置换矩阵中非零置换矩阵的指数而生成的奇偶校验矩阵。

52、如权利要求51所述的设备，其中第二奇偶校验矩阵具有在下式

a_i’＝a_i mod N_s’        (其中1≤i≤L)

中定义的关系式，其中a₁、a₂、...、a_L表示第一奇偶校验矩阵的置换矩阵中L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的局部块的尺寸，a₁’、a₂’、...、a_L’表示第二奇偶校验矩阵的置换矩阵中L个非零置换矩阵的指数，N_s’×N_s’(N_s’)表示第二奇偶校验矩阵的局部块的尺寸，并且‘mod’表示取模操作。

53、如权利要求52所述的设备，其中解码器包括：

第一控制器，用于根据要被解码的块LDPC码的长度，确定第一奇偶校验矩阵或第二奇偶校验矩阵；

可变节点解码器，用于根据组成所确定奇偶校验矩阵的每列的权，通过连接可变节点，检测接收信号的概率值；

第一加法器，用于从可变节点解码器输出的信号中减去在先前解码处理中生成的信号；

解交织器，用于使用根据所确定奇偶校验矩阵的解交织方案而对从第一加法器输出的信号解交织；

校验节点解码器，用于根据组成所确定奇偶校验矩阵的每行的权，通过连接校验节点，检测从解交织器输出的信号的概率值；

第二加法器，用于从校验节点解码器输出的信号中减去解交织器输出的信号；

交织器，用于使用根据所确定奇偶校验矩阵而确定的交织方案，交织从第二加法器输出的信号，并将交织信号输出到可变节点解码器和第一加法器；以及

第二控制器，用于根据所确定的奇偶校验矩阵，控制解交织方案和交织方案。

54、如权利要求48所述的设备，其中，当编码率为1/2时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

55、如权利要求48所述的设备，其中，当编码率为2/3时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

56、如权利要求48所述的设备，其中，当编码率为3/4时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

57、如权利要求48所述的设备，其中，当编码率为5/6时，第一奇偶校验矩阵被表达为

其中，块表示局部块，数字表示相应置换矩阵的指数，没有数字的块表示向其映射零矩阵的局部块，并且I表示单位矩阵，其相应置换矩阵的指数为0。

Images