CN110100402A - 用于通信或广播系统中的信道编码/解码的装置和方法 - Google Patents
用于通信或广播系统中的信道编码/解码的装置和方法 Download PDFInfo
- Publication number
- CN110100402A CN110100402A CN201780079231.8A CN201780079231A CN110100402A CN 110100402 A CN110100402 A CN 110100402A CN 201780079231 A CN201780079231 A CN 201780079231A CN 110100402 A CN110100402 A CN 110100402A
- Authority
- CN
- China
- Prior art keywords
- block size
- matrix
- ldpc
- parity matrix
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
本公开涉及提供用于支持超过诸如长期演进(LTE)的第四代(4G)通信系统的更高数据速率的前第五代(5G)或5G通信系统。提供了一种用于通信或广播系统中的信道编码和解码的装置和方法。根据本公开,用于通信或广播系统中的信道编码的方法包括:确定块大小Z,以及基于块大小和与块大小相对应的奇偶校验矩阵执行来编码,其中块大小被包括在多个块大小组中的任何一个中,并且奇偶校验矩阵针对每个块大小组不同。
Description
技术领域
本公开涉及用于通信或广播系统中的信道编码和解码的装置和方法。
背景技术
为了满足自4G通信系统部署以来增加的无线数据业务的需求,已经努力开发改进的5G或前5G通信系统。因此,5G或前5G通信系统也称为“超4G网络”或“后LTE系统”。
考虑在较高频率(毫米波,mmWave)波段(例如,60 GHz频带)中实施5G通信系统,以便实现更高的数据速率。为了减少无线电波的传播损耗并且增加传输距离,在5G通信系统中讨论了波束形成、大规模多输入多输出(MIMO)、全维度MIMO(FD-MIMO)、阵列天线、模拟波束形成、大规模天线技术。
另外,在5G通信系统中,针对系统网络改进的部署正在基于下述而进行:先进小小区、云无线电接入网络(RAN)、超密集网络、设备到设备(D2D)通信、无线回程、移动网络、协作通信、协调多点(CoMP)以及接收端干扰消除等。
在5G系统中,已经开发了:作为先进编码调制(ACM)的混合FSK和QAM调制(FQAM)以及滑动窗口叠加编码(SWSC);和作为先进接入技术的滤波器组多载波(FBMC)、非正交多址(NOMA)以及稀疏码多址(SCMA)。
在通信或广播系统中,由于信道的各种类型的噪声、衰落现象和符号间干扰(ISI),链路性能可能显著地恶化。因此,为了实施需要高数据吞吐量和可靠性的高速数字通信或广播系统(如下一代移动通信、数字广播和便携式互联网),需要开发克服噪声、衰落和符号间干扰的技术。作为克服噪声等的研究的一部分,最近已经积极地进行了对纠错码的研究,该纠错码是通过有效地恢复失真信息来提高通信可靠性的方法。
以上信息仅作为背景信息呈现,以帮助理解本公开。关于上述任何是否适用于关于本公开的现有技术,既没有作出确定也没有作出断言。
发明内容
技术问题
本公开的各方面旨在解决至少上述问题和/或缺点,并且提供至少下述优点。因此,本公开的一方面是提供一种用于低密度奇偶校验(LDPC)编码/解码的方法和装置,其能够支持各种输入长度和码率。
本公开的另一方面是提供一种用于LDPC编码/解码的方法和装置,其能够支持来自设计的奇偶校验矩阵支持的码字长度。
本公开的各方面不限于上述方面。即,根据以下描述,本公开所属领域的技术人员可以明显地理解未提及的其他方面。
技术方案
根据本公开的一方面,提供了一种用于通信或广播系统中的信道编码的方法。该方法包括确定奇偶校验矩阵的块大小,确定用于生成奇偶校验矩阵的序列,确定包括所确定的块大小的部分,确定与所确定的部分相对应的代表值,以及通过使用代表值对序列应用对于序列的预定义操作来变换序列。
根据本公开的另一方面,提供了一种用于通信或广播系统中的信道编码的方法。该方法包括确定奇偶校验矩阵的块大小,确定用于生成奇偶校验矩阵的序列,根据预定方法基于预定块大小确定整数值,以及通过整数值对序列应用对于序列的预定义操作来变换序列。
根据本公开,可以支持可变长度和可变速率的LDPC码。
可以通过本公开的实施例实现的效果不限于上述方面。即,根据以下描述,本公开所属领域的技术人员可以明显地理解未提及的其他效果。
根据本公开的另一方面,提供了一种用于通信或广播系统中的信道编码的方法。该方法包括确定块大小Z,并且基于块大小和与块大小相对应的奇偶校验矩阵执行编码,其中块大小被包括在多个块大小组(block size group)的任何一个中并且奇偶校验矩阵对于每个块大小组不同。
根据本公开的另一方面,提供了一种用于通信或广播系统中的信道解码的方法。该方法包括确定块大小Z,并且基于块大小和与块大小相对应的奇偶校验矩阵执行解码,其中块大小被包括在多个块大小组的任何一个中并且奇偶校验矩阵对于每个块大小组不同。
根据本公开的另一方面,提供了一种用于通信或广播系统中的信道编码的装置。该装置包括收发器和控制器,控制器被配置为确定块大小Z,并且基于块大小和与块大小相对应的奇偶校验矩阵执行编码,其中块大小被包括在多个块大小组的任何一个中并且奇偶校验矩阵对于每个块大小组不同。
根据本公开的另一方面,提供了一种用于通信或广播系统中的信道解码的装置。该装置包括收发器和控制器,控制器被配置为确定块大小Z,并且基于块大小和与块大小相对应的奇偶校验矩阵执行解码,其中块大小被包括在多个块大小组的任何一个中并且奇偶校验矩阵对于每个块大小组不同。
通过以下结合附图公开了本公开的各种实施例的详细描述,本公开的其他方面、优点和显著特征对于本领域技术人员将变得明显。
发明的有益效果
因此,本公开的一方面提供一种用于低密度奇偶校验(LDPC)编码/解码的方法和装置,其能够支持各种输入长度和码率。
附图说明
通过以下结合附图的描述,本公开的特定实施例的以上和其他方面、特征和优点将更加明显,在附图中:
图1是根据本公开的实施例的系统低密度奇偶校验(LDPC)码字的结构图;
图2是示出根据本公开的实施例的LDPC码的图表示方法的图;
图3A和图3B是用于说明根据本公开的实施例的准循坏(quasi-cycle)LDPC(QC-LDPC)码的循坏特性的图;
图4是根据本公开的实施例的发送装置的方框配置图;
图5是根据本公开的实施例的接收装置的方框配置图;
图6A和图6B是示出根据本公开的实施例的在用于LDPC解码的任何校验节点和变量节点处执行的消息传递操作的消息结构图;
图7是用于说明根据本公开的实施例的LDPC编码器的详细配置的框图;
图8是示出根据本公开的实施例的编码装置的配置的框图;
图9是根据本公开的实施例的LDPC解码器的结构图;
图10是根据本公开的实施例的传输块结构的图;
图11是根据本公开的实施例的LDPC编码处理的流程图;
图12是根据本公开的实施例的LDPC编码处理的流程图的示例图;
图13是根据本公开的实施例的LDPC编码处理的流程图的另一示例图;
图14是根据本公开的实施例的LDPC编码处理的流程图的另一示例图;
图15是根据本公开的实施例的LDPC编码处理的流程图的另一示例图;
图16是根据本公开的实施例的LDPC编码处理的流程图的另一示例图;
图17A、图17B、图17C、图17D、图17E、图17F和图17G是示出根据本公开的实施例的LDPC码的基本矩阵(base matrix)的图;
图18A、图18B、图18C、图18D、图18E、图18F和图18G是示出根据本公开的实施例的具有图17A的基本矩阵的一部分作为基本矩阵的LDPC码指数矩阵的示例的图;
图19A、图19B、图19C、图19D、图19E、图19F和图19G是示出根据本公开的实施例的LDPC码指数矩阵的图;
图20A、图20B、图20C、图20D、图20E、图20F和图20G是示出根据本公开的实施例的LDPC码指数矩阵的图;
图21A、图21B、图21C、图21D、图21E、图21F和图21G是示出根据本公开的实施例的LDPC码指数矩阵的图;
图22A、图22B、图22C、图22D、图22E、图22F和图22G是示出根据本公开的实施例的LDPC码指数矩阵的图;
图23A、图23B、图23C、图23D、图23E、图23F和图23G是示出根据本公开的实施例的LDPC码指数矩阵的图;
图24A、图24B、图24C、图24D、图24E、图24F和图24G是示出根据本公开的实施例的LDPC码指数矩阵的图;
图25A、图25B、图25C、图25D、图25E和图25F以及图25G是示出根据本公开的实施例的LDPC码指数矩阵的图;
图26A、图26B、图26C、图26D、图26E、图26F和图26G是示出根据本公开的实施例的LDPC码指数矩阵的图;
图27A、图27B、图27C、图27D、图27E、图27F、图27G、图27H、
图27I和图27J是示出根据本公开的实施例的LDPC码基本矩阵的图;
图28A、图28B、图28C、图28D、图28E、图28F、图28G、图28H、
图28I和图28J是示出根据本公开的实施例的LDPC码指数矩阵的图;
图29A、图29B、图29C和图29D是示出根据本公开的实施例的LDPC码指数矩阵的图;
图30A、图30B、图30C和图30D是示出根据本公开的实施例的LDPC码指数矩阵的图;
图31A、图31B、图31C和图31D是示出根据本公开的实施例的LDPC码指数矩阵的图;
图32A、图32B、图32C和图32D是示出根据本公开的实施例的LDPC码指数矩阵的图;
图33A、图33B、图33C和图33D是示出根据本公开的实施例的LDPC码指数矩阵的图;
图34A、图34B、图34C和图34D是示出根据本公开的实施例的LDPC码索引矩阵的图;
图35A、图35B、图35C和图35D是示出根据本公开的实施例的LDPC码指数矩阵的图;
图36A、图36B、图36C和图36D是示出根据本公开的实施例的LDPC码指数矩阵的图;以及
图37A、图37B、图37C和图37D是示出根据本公开的实施例的LDPC码指数矩阵的图;
贯穿附图,相同的附图标记将被理解为指代相同的部件、组件和结构。
具体实施方式
提供参考附图的以下描述以帮助全面理解由权利要求及其等同物定义的本公开的各种实施例。其包括各种具体细节以帮助理解,但这些仅被视为示例性的。因此,本领域普通技术人员将认识到,在不脱离本公开的范围和精神的情况下,可以对本文描述的各种实施例进行各种改变和修改。另外,为了清楚和简明,可以省略对公知功能和结构的描述。
在以下描述和权利要求中使用的术语和词语不限于书面含义,而是仅由发明人使用以使得能够清楚和一致地理解本公开。因此,对于本领域技术人员来说应当明显的是,提供本公开的各种实施例的以下描述仅用于说明目的,而不是为了限制由所附权利要求及其等同物定义的本公开的目的。
要理解,除非上下文另有明确规定,否则单数形式“一”、“一个”和“该”包括复数指示物。因此,例如,对“组件表面”的指代包括对一个或多个这样的表面的指代。
根据以下参考附图对实施例的详细描述,本公开的各种优点和特征以及实现该优点和特征的方法将变得明显。然而,本公开不限于本文中所公开的实施例,而是将以各种形式实施。实施例使本公开的公开内容完整并且被提供以使得本领域技术人员可以容易地理解本公开的范围。因此,本公开将由所附权利要求的范围定义。贯穿说明书中相同的附图标记表示相同的元件。
由于当时在技术层面可能很难实施的复杂度,Gallager在20世纪60年代首次引入的低密度奇偶校验(LDPC)码在很长一段时间内一直被遗忘。然而,由于Berrou、Glavieux和Thitimajshima在1993年提出的turbo码的性能接近香农的信道容量,已经通过对turbo码的性能和特性执行许多不同的解释,进行了许多关于基于迭代解码及其图(graph)的信道编码的研究。结果,如20世纪90年代后期的再次研究LDPC码那样,如果通过在与LDPC码相对应的坦纳图上对LDPC码应用基于和积算法的迭代解码来解码LDPC码,则发现LDPC码的性能也接近香农的信道容量。
LDPC码通常可以定义为奇偶校验矩阵,并且使用通常称为坦纳图的二分图来表示。
图1是根据本公开的实施例的系统LDPC码字的结构图。
在下文中,将参考图1描述系统LDPC码字。
LDPC码是通过接收由Kldpc个比特或符号组成的信息字102来编码以生成由Nldpc个比特或符号组成的码字100的LDPC。在下文中,为了便于说明,假设通过接收包括Kldpc个比特的信息字102来生成由Nldpc个比特组成的码字100。即,当由Kldpc个输入比特组成的信息字102被LDPC编码时,生成码字100。即,信息字和码字是由多个比特和信息字比特组成的比特串,并且码字比特意味着构成信息字和码字的每个比特。通常,当码字包括类似的信息字时,码字被称为系统码。这里,是奇偶校验比特104,并且奇偶校验比特的数量Nparity可以通过Nparity=Nldpc-Kldpc来表示。
LDPC码是一种线性块码并且包括确定满足以下等式1的条件的码字的处理。
[等式1]
在上面的等式1中,
在上面的等式1中,H表示奇偶校验矩阵,C表示码字,ci表示第i码字比特以及Nldpc表示LDPC码字长度。在上面的等式1中,hi表示奇偶校验矩阵H的第i列。
奇偶校验矩阵H由等于LDPC码字比特的数量的Nldpc列组成。上面的等式1表示由于奇偶校验矩阵的第i列hi与第i码字比特ci的乘积之和变为“0”,因此第i列hi与第i码字ci具有关系。
将参考图2描述LDPC码的图表示方法。
图2是示出根据本公开的实施例的由4行和8列组成的LDPC码的奇偶校验矩阵H1的示例的坦纳图。参考图2,由于奇偶校验矩阵H1具有8列,所以生成长度为8的码字,由H1生成的码表示LDPC码,以及每列对应于编码的8比特。
参考图2,基于奇偶校验矩阵H1编码和解码的LDPC码的坦纳图由8个变量节点(即,x1(202)、x2(204)、x3(206)、x4(208)、x5(210)、x6(212)、x7(214)和x8(216))以及8个校验节点218、220、222和224组成。这里,LDPC码的奇偶校验矩阵H1的第i列和第j列各自对应于变量节点xi和第j校验节点。此外,在LDPC码的奇偶校验矩阵H1的第j列和第j行彼此相交的点处的值1,除了0之外的值意味着在变量节点xi和第j校验节点之间连接的边(edge)存在于坦纳图上,如图2所示。
LDPC码的坦纳图上的变量节点和校验节点的度数(degree)表示连接到每个节点的边的数量,其等于LDPC码的奇偶校验矩阵中对应于相对应的节点的列或行中的除了0之外的条目的数量。例如,在图2中,变量节点x1(202)、x2(204)、x3(206)、x4(208)、x5(210)、x6(212)、x7(214)和x8(216)的度数按顺序各自为4、3、3、3、2、2、2和2,而校验节点218、220、222和224的度数按顺序各自为6、5、5和5。此外,在与图2的变量节点相对应的、图2的奇偶校验矩阵H1的每列中除了0之外的条目的数量按顺序对应于上述度数4、3、3、3、2、2、2和2,而在与图2的校验节点相对应的、图2的奇偶校验矩阵H1的每行中除了0之外的条目的数量按顺序对应于上述度数6、5、5和5。
可以使用基于在图2中所示的二分图上的和积算法的迭代编码算法来解码LDPC码。这里,和积算法是一种消息传递算法。消息传递算法表示以下算法:使用二分图上的边交换消息,使用输入到变量节点或校验节点的消息计算输出消息以及更新计算的输出消息。
这里,可以基于第i变量节点的消息来确定第i编码比特的值。第i编码比特的值可以应用于硬判决和软判决两者。因此,LDPC码字的第i比特ci的性能对应于坦纳图的第i变量节点的性能,其可以依赖于奇偶校验矩阵的第i列的1的位置和数量来确定。换句话说,码字的Nldpc码字比特的性能可以依赖于奇偶校验矩阵的1的位置和数量,这意味着LDPC码的性能极大地受到奇偶校验矩阵的影响。因此,为了设计具有优异性能的LDPC码,需要一种用于设计良好奇偶校验矩阵的方法。
为了容易地实施通信或广播系统中使用的奇偶校验矩阵,通常,主要使用使用准循环形式的奇偶校验矩阵的准循坏LDPC码(QC-LDPC码)。
QC-LDPC码具有由具有小的方块(small square)矩阵形式的0矩阵(零矩阵)或循环置换矩阵组成的奇偶校验矩阵。此时,置换矩阵意味着方块矩阵的所有元素是0或1并且每行或每列只包括一个1的矩阵。此外,循环置换矩阵意味着单位矩阵的每个元素被循环移位的矩阵。
在下文中,将详细描述QC-LDPC码。
首先,具有L×L大小的循环置换矩阵P=(Pi,j)由以下等式2定义。这里,Pi,j意味着矩阵P中的第i行和第j列的条目(这里,O≤i,j<L)。
[等式2]
对于如上所述定义的置换矩阵P,可以理解,Pi(O≤i<L)是具有L×L的大小的单位矩阵的每个条目在右方向上循环移位i次的形式的循环置换矩阵。
最简单的QC-LDPC码的奇偶校验矩阵H可以由以下等式3表示。
[等式3]
如果P-1定义为具有L×L的大小的0矩阵,则上述等式3中的0矩阵或循环置换矩阵的每个指数ai,j具有{-1,0,1,2,...,L-1}值中的一个。此外,可以理解,上述等式3的奇偶校验矩阵H具有n个列块和m个行块,因此具有mL×nL的大小。
如果上述等式3的奇偶校验矩阵具有满秩,则显然对应于奇偶校验矩阵的QC-LDPC码的信息字比特的大小是(n-m)L。为方便起见,将对应于信息比特的(n-m)列块称为信息列块,并且将对应于其余奇偶校验比特的ma列块称为奇偶校验列块。
通常,通过分别用1和0替换上述等式3的奇偶校验矩阵中的循环置换矩阵和0矩阵的每个而获得的具有m×n大小的二进制矩阵被称为奇偶校验矩阵H的母矩阵或基本矩阵M(H),并且通过仅选择m×n大小的或0矩阵中的每个的指数而如以下等式4获得的具有m x n大小的整数矩阵被称为奇偶校验矩阵H的指数矩阵E(H)。
[等式4]
结果,包括在指数矩阵中的一个整数对应于奇偶校验矩阵中的循环置换矩阵,因此,为了方便,指数矩阵可以由包括整数的序列表示。(该序列也称为LDPC序列或LDPC码序列,以与另外的序列相区别)。通常,奇偶校验矩阵可以由具有代数上相同特性的序列以及指数矩阵表示。在本公开中,为方便起见,奇偶校验矩阵由指示指数矩阵或奇偶校验矩阵内的1的位置的序列表示,但是可以标识奇偶校验矩阵中包括的1或0的位置的序列符号是各种各样的,因此不限于本说明书中的符号。因此,存在在代数上示出相同的效果的各种序列形式。
另外,即使设备上的发送/接收装置也可以直接地生成奇偶校验矩阵以执行LDPC编码和解码,但是根据实施方式的特征,也可以使用与奇偶校验矩阵具有代数上相同效果的序列或指数矩阵来执行LDPC编码和解码。因此,尽管为了方便起见,本公开使用奇偶校验矩阵描述了编码和解码,但是应当注意,编码和解码可以通过各种方法来实施,这些方法可以在实际设备上获得与奇偶校验矩阵相同的效果。
作为参考,代数上相同的效果意味着两个或更多个不同的表示可以解释为或转换为在逻辑上或数学上彼此完全相同。
为方便起见,本公开的实施例描述了对应于一个块的循环置换矩阵仅为一个,但是相同的公开内容甚至可以应用于在一个块中包括若干循环置换矩阵的情况。例如,当两个循环置换矩阵的和被包括在如下面的等式5中所示的一个第i行块和第j列块中时,指数矩阵可以由以下等式6表示。参考下面的等式6,可以看出,两个整数对应于与包括多个循环置换矩阵之和的行块和列块相对应的第i行和第j列。
[等式5]
[等式6]
根据上述实施例,通常,在QC-LDPC码中,多个循环置换矩阵可以对应于奇偶校验矩阵中的一个行块和列块,但是为了方便起见,本公开描述了一个循坏置换矩阵对应于一个块。然而,本公开的主旨不限于此。作为参考,多个循环置换矩阵在一个行块和列块中重叠的具有L×L大小的矩阵称为循环矩阵或循环。
同时,用于上述等式5和6的奇偶校验矩阵以及指数矩阵的母矩阵或基本矩阵意味着通过将每个循环置换矩阵和0矩阵分别替换为1和0而获得的二进制矩阵,类似于等式3中使用的定义。这里,包括在一个块中的多个循环置换矩阵(即,循环矩阵)的和也被替换为1。
由于根据奇偶校验矩阵确定LDPC码的性能,因此需要针对LDPC码设计具有优异性能的奇偶校验矩阵。此外,需要能够支持各种输入长度和码率的LDPC编码和解码方法。
提升意味着一种方法,其不仅用于有效地设计QC-LDPC码,而且还用于从给定指数矩阵生成具有各种长度的奇偶校验矩阵或生成LDPC码字。即,提升意味着一种方法,其应用于:通过根据特定规则,设置从给定的小的母矩阵确定循环置换矩阵或0矩阵的大小的L值来有效地设计非常大的奇偶校验矩阵,或者生成具有各种长度的奇偶校验矩阵,或者生成LDPC码字,或者通过将适当的L值应用于给定的指数矩阵或与其相对应的序列来生成LDPC码字。
现有的提升方法和通过提升设计的QC-LDPC码的特征参考以下文献简要地描述:S.Myung,K.Yang和Y.Kim,“Lifting Methods for Quasi-Cyclic LDPC Codes”,IEEECommunications Letters,vol.10,pp.489-491,2006年6月(以下称Myung2006)。
首先,当给出LDPC码C0时,通过提升方法设计的S个QC-LDPC码被设置为C1,…,CS,并且与每个QC-LDPC码的奇偶校验矩阵的行块和列块的大小相对应的值被设置为Lk。这里,C0对应于具有C1,...,CS码的母矩阵作为奇偶校验矩阵的最小LDPC码,并且对应于行块和列块的大小的L0值是1。此外,为了方便起见,每个码Ck的奇偶校验矩阵Hk具有大小为m×n的指数矩阵并且每个指数被选择为{-1,0,1,2,...,Lk-1}值之一。
现有的提升方法包括诸如C0->C1->...->CS的操作,并且具有满足诸如L(k+1)=q(k+1)Lk(这里,q(k+1)是正整数,k=0,1,...,S-1)的特征。此外,如果仅根据提升处理的特征来存储CS的奇偶校验矩阵HS,则根据提升方法,所有QC-LDPC码C0,C1,…,CS可以由以下等式7表示。
[等式7]
或者
[等式8]
E(Hk)≡E(Hs)mod Lk
以这种方式,不仅是设计大于C0的QC-LDPC码C1,...,CS等的方法,而且还有从大的码Ck通过诸如等式7或8所示的适当的方法生成小的码Ci(i=k-1,k-2,...,1,0)的方法都称为提升。
根据上述等式7或8的提升方法,对应于每个QC-LDPC码Ck的奇偶校验矩阵的行块或列块的大小的Lk值彼此具有倍数关系,因此指数矩阵也由特定方案选择。如上所述,现有的提升方法通过使得通过提升设计的每个奇偶校验矩阵的代数或图形特性优良,有助于促进具有改善的误差底(error floor)特性的QC-LDPC码的设计。
然而,存在的问题是Lk值的每个彼此具有倍数关系,因此每个码的长度受到很大限制。例如,假设诸如L(k+1)=2*Lk的最小提升方法应用于每个Lk值。在这种情况下,每个QC-LDPC码的奇偶校验矩阵的大小可以为2km×2kn。即,当在10次操作中应用提升时(S=10),奇偶校验矩阵的大小可以生成总共10种大小,这意味着可以支持具有10种长度的QC-LDPC码。
因此,现有的提升方法在设计支持各种长度的QC-LDPC码时具有稍微不利的特性。然而,考虑到各种类型的数据传输,通常使用的通信系统需要非常高水平的长度兼容性。因此,存在基于现有提升方法的LDPC编码技术难以应用于移动通信系统的问题。
为了克服这样的问题,将在下面详细描述本公开中考虑的提升方法。
首先,将通过提升方法设计的S个LDPC码设置为C1,…,CS,并且将与每个LDPC码CZ的奇偶校验矩阵中的一个行块和列块的大小相对应的值设置为Z(Z=1,…,S)。(在下文中,为方便起见,其被称为块大小)。另外,每个码CZ的奇偶校验矩阵Hz具有大小为m×n的指数矩阵指数的每个被选择为{-1,0,1,2,...,Z-1}值之一。为方便起见,在本公开中,表示0矩阵的指数被表示为-1,但是可以根据系统的便利性将其改变为其他值。
因此,具有最大奇偶校验矩阵的LDPC码CS的指数矩阵被定义为
一般提升方法可以由以下等式9表示以获得
[等式9]
或
在上面的等式9中,提升函数f(x,Z)是由整数x和Z定义的整数函数。即,提升函数f(x,Z)是由循环矩阵的大小值确定的函数,该循坏矩阵为给定QC-LDPC码的奇偶校验矩阵和QC-LDPC码的奇偶校验矩阵配置指数矩阵(或与其相对应的序列)。因此,简要总结操作本公开中使用的提升方法的处理,每个指数通过基于与来自被给定以定义LDPC码的指数矩阵和大小Z x Z的循环矩阵的每个指数相对应的整数而确定的Z值被变换,并且基于每个变换的指数执行LDPC编码或解码。
由于提升方法应用于大小为mx n的指数矩阵,因此对于码字长度为nx Z(Z=1,2,...)的所有情况,可以获得奇偶校验矩阵或相对应的指数矩阵。另外,如果奇偶校验矩阵具有满秩,则显然可以支持对应于奇偶校验矩阵的QC-LDPC码的信息字比特的大小是(n-m)Z(Z=1,2,…)的所有情况。因此,可以看出,提升方法是用于QC-LDPC编码/解码的合适方法,其支持非常多种信息字长度和码字长度。
然而,根据以下文献:S.Myung,K.Yang和J.Kim,“Quasi-Cyclic LDPC Codes forFast Encoding”,IEEE Transactions on Information Theory,vol.51,No.8,pp.2894-2901,2005年8月(以下称Myung2005)。QC-LDPC码的循环特性根据用于奇偶校验矩阵的母矩阵和指数矩阵确定。由于上述等式9的提升方法从一个指数矩阵改变用于非常多种的Z值的指数矩阵,因此难以控制奇偶校验矩阵的循环特性。
换句话说,当从给定指数矩阵变换用于所有Z值的指数矩阵时,很难满足上述参考文献[Myung2005]中描述的条件使得循环特性总是良好的。因此,根据本公开,建议了:通过根据要支持的Z值的范围来限制Z值,恶化了码字长度和信息字长度的灵活度但是替代地可以改善码性能的码设计和提升方法。
首先,假设多个Z值可以被分成A个集合(或组)Zi(i=1,2,...,A),如下面的等式10所示。
[等式10]
Zi={Z|Z=Xi+k·Di,k=0,1,...,Yi},i=1,2,...,A
作为上述等式10的详细示例,块大小Z=1,2,3,...,15,16,17,18,...,31,32,34,36,38,...,60,62,64,68,72,76,...,120,124,128,136,144,152,...,240,248和256被分成5(=A)个集合或组,如以下等式11中所示。
[等式11]
Z1={1,2,...,15},Z2={16,17,...,31},Z3={32,34,36,...,60,62},
Z4={64,68,72,...,120,124},Z5={128,136,144,...,240,248}
通过类似于上面的等式10的方法表示上面的等式11,如下面的等式12所示。
[等式12]
Zi={Z|Z=Xi+k·Di,k=0,1,...,Yi},i=1,2,...,A
A=5
X1=1,X2=16,X3=32,X4=64,X5=128,
Y1=15,Y2=Y3=Y4=Y5=16,
D1=D2=1,D3=2,D4=4,D5=8.
上述等式10至12仅是表示的一种方法,并且可以通过各种方法表示,因此不必限于此。
描述上述等式10至12,首先将要支持的块大小Z划分为多个集合或组。为方便起见,在本公开中,根据块大小的值的范围和块大小的增加的值来划分块大小的组,但是显然可以通过各种方法来划分块大小。例如,可以存在各种方法,诸如将具有特定倍数或约数关系的块大小分成组,或将某些固定数的余数分成相同的块大小。
意味着在每个组Zi中块大小值被增加的宽度的Di是确定块大小组的粒度的值。例如,根据上面的等式11至12,包括在Z1中的块大小的数量和包括在Z2中的块大小的数量彼此不同,如16对15,但是具有增加1的特征。以这种方式,如果Di值彼此相等,则粒度被表示为相等。参考Z2和Z3,块大小的数量相同为16,但是D2=1和D3=2而彼此不同。在这种情况下,粒度彼此不同,并且D2表示为具有比D3的粒度更大的粒度。即,Di值越小,粒度越大。通常,Di值越小,粒度越细。
将更详细地描述对QC-LDPC码的设计中的粒度的决定的重要性。
假设母矩阵或基本矩阵被定义为生成LDPC编码所需的奇偶校验矩阵,并且母矩阵或基本矩阵的大小是m×n。另外,为方便起见,如果奇偶校验矩阵具有满秩,则信息比特的数量和码字比特的数量分别为(n-m)Z和nZ,如上所述。因此,根据上面的等式10到12,如果Z∈Zi,则信息字的数量和码字比特的数量由(n-m)(Xi+k·Di)和n(Xi+k·Di)(k=0,1,...)表示。
结果,可以看出信息比特的数量和码字比特的数量各自以(n×m)Di和nDi的间隔增加,其中(n-m)Xi和nXi是最小值。即,当确定母矩阵或基本矩阵时,信息字长度或码字长度的增加由Di确定。
如果所有Di值都是1,则信息比特的数量和码字比特的数量各自以(n-m)和n的间隔增加,因此可以看出粒度相当大。如果粒度相当大,则可以在应用QC-LDPC编码时最大化并且支持长度灵活度。(在LDPC码的情况下,可以通过传统的缩短和打孔技术来支持长度灵活度。然而,由于其不在本公开的主旨之内,因此将省略其详细描述。)
但是,如果粒度大,则长度灵活度得到改善,但存在一些问题。
首先,通常,精心设计的LDPC码和其他线性块码随着长度的增加改善坦纳图上的最小距离特性或循坏特性。如果基于以dB为单位的信噪比(SNR)来表示编码增益,则当码长度通常以预定速率增加时,编码增益也大致以恒定速率改善。(然而,如果码字长度逐渐增加,则编码性能接近香农限制,因此编码性能的改善受到限制并且效果逐比特降低。)更具体地,例如,对于相同的码率,如果编码长度从500增加到1000时的编码增益与从4000增加到8000的情况下的码字的增加速率相同,则编码增益也具有类似的特性。另一方面,如果当码字长度从500增加到1000时的编码增益与从4000增加到4500的情况下的码字的增加长度相同,则编码增益的差异与速率相同的情况相比更大。(通常,在后一种情况下,改善编码增益的效果通常很小。)如上所述,可以看出编码增益的改善与码字长度的增加速率密切相关。
因此,如上面的等式10至等式12所示,如果所有D_i值都被设置为1,则由于信息比特的数量和码字比特的数量各自增加了(n-m)和n,所以长度灵活度具有很大的优势,但是当考虑硬件实施方式时更复杂。另外,随着码字长度增加,性能改善效果由于码字长度的增加而逐渐降低,因此通过适当考虑与系统中所需的硬件实施方式复杂度相比的性能改善效果来设置Di值可能在良好系统的设计中很重要。
因此,如果在系统中当码字或信息字长度增加时性能改善效果所需的性能改善效果等于或高于预定水平,则根据Z值的范围,可以将Di值设置为除1之外的值。例如,如上面的等式11至12所示,当在Z5处最小块大小值Z=128时,信息字长度和码字长度是128(n-m)和128n。如果将粒度设置为高并且因此Z5中包括Z=129,则当考虑信息字长度和码字长度为129(n-m)和129n时,长度的增加率变为最大值129/128,使得Z1的码字和信息字的增加率远小于最小值15/14(对应于Z=14,15的情况)。因此,可以容易地认为根据码字长度的增加的编码增益效果非常小。因此,如果Z值相对地大,则近似调整和使用Di值以获得系统所需的编码增益更有效。
在上面的等式10至12中,为了方便起见,仅描述了在块大小的一个集合中定义Di值具有预定粒度的情况,但是本公开不限于此。如果块大小的增加长度不是恒定的,则在一个集合中包括的块大小的差异中,具有针对两个相邻元素之间的差异的最小绝对值、或者平均值或中值等的值可以表示为集合的粒度。换句话说,如果给出块大小的一个集合为{64,68,76,84,100},为方便起见,粒度可以定义为4,这是两个元素之间的最小差异;或者定义为9,这是作为两个相邻元素的差异的4,8,8或16的平均值;或者定义为8,这是中值。
当粒度高时,如将所有Di值设置为1,长度灵活度得到改善,而设计良好的QC-LDPC码可能存在困难。
通常,使用LDPC编码的系统的缺点在于,如果存在许多彼此独立的奇偶校验矩阵,则增加了实施方式的复杂度。因此,与提升方法类似,设计多个奇偶校验矩阵以使用对应于一个指数矩阵或LDPC序列的方法执行LDPC编码。然而,参考以下文献,S.Myung,K.Yang和JKim,“Quasi-Cyclic LDPC Codes for Fast Encoding”,IEEE Transactions onInformation Theory,vol.51,No.8,pp.2894-2901,2005年8月(以下称Myung2005)。通常,QC-LDPC编码根据奇偶校验矩阵的指数矩阵和母矩阵(或基本矩阵)以及块大小在特殊坦纳图上具有循环特性。如果从一个指数矩阵或LDPC序列支持用于各种块大小的奇偶校验矩阵,则很难保持所有块大小的良好循环特性。这是因为块大小种类越多,就变得越难。
将参考上述参考文献[Myung2005]简要地描述QC-LDPC码的循环特性。首先,假设如下面的等式13所示,在母矩阵上形成4个循坏的循环置换矩阵的数量是四。这里,假设循环置换矩阵的大小是Z×Z。
[等式13]
根据参考文献[Myung2005],当存在满足以下表达式14的最小正整数r时,在对应于上面的等式13的奇偶校验矩阵的坦纳图上存在具有4r的长度的循环。
[等式14]
r·(a1-a2+a3-a4)≡0(mod Z)
图3A和图3B是用于说明根据本公开的实施例的QC-LDPC码的循环特性的图。
参考图3A,由于在Z=6,a1=a2=0,a3=a4=1的情况下a1-a2+a3-a4=0,因此可以容易地看出在坦纳图上得到了4个循坏。参考图3B,由于在Z=6,a1=a2=0,a3=3,a4=1的情况下,r·(a1-a2-d3-d4)≡3·2≡0(mod6),因此可以容易地看出得到了12个循坏(cycle)。
如上所述,QC-LDPC码根据奇偶校验矩阵的指数矩阵和母矩阵(或基本矩阵)以及块大小在特殊坦纳图上具有循环特性。当从一个指数矩阵或LDPC序列支持各种块大小的奇偶校验矩阵时,如上面的等式13和14所示,即使当指数矩阵固定时,在上面的等式14中,计算的值也可以通过模Z运算来改变,因此可以改变循环特性。因此,明显的是,块大小的种类越多,循环特性越约可能变差。
因此,如在等式(10)至(12)的示例中,通过适当地设置特定块大小的集合中的粒度来调整要支持的块大小的数量,可以容易地设计码。
如上所述,本公开提出的提升方法提出了一种划分为具有适当设置的粒度的多个块大小组的方法。在详细的实施例中,多个组中的至少两组具有不同的颗粒大小(particlesize)。在另一实施例中,可以存在至少两个块大小组,其满足以下特征:一个块大小组中所包括的相邻块大小的增加率的最大值大于或等于另一个块大小组中所包括的相邻块大小的增加率的最小值。在另一实施例中,可以同时地满足粒度和块大小的增加率的特征。
图4是根据本公开的实施例的发送装置的块配置图。
参考图4,发送装置400可以包括分段器(segmentator)410、零填充器420、LDPC编码器430、速率匹配器440、调制器450等以处理可变长度输入比特。速率匹配器440可以包括交织器441和打孔/重复/零移除器442等。
这里,图4中所示的组件是用于对可变长度输入比特执行编码和调制的组件,这仅是一个示例。在一些情况下,可以省略或改变图4中所示的一些组件,并且还可以添加其他组件。
另一方面,发送装置400可以发送必要的参数(例如,输入比特长度、调制和码率(ModCod)、用于零填充(或缩短)的参数、LDPC码的码率/码字长度、用于交织的参数、用于重复、打孔等的参数、调制方案等),基于所确定的参数执行对参数的编码,以及将编码的参数发送到接收装置500。
由于输入比特的数量是可变的,因此当输入比特的数量大于预设值时,输入比特可以被分段以具有等于或小于预设值的长度。此外,分段的块中的每个可以对应于一个LDPC编码块。然而,当输入比特的数量等于或小于预设值时,输入比特不被分段。输入比特可以对应于一个LDPC编码块。
同时,发送装置400可以预先地存储用于编码、交织和调制的各种参数。这里,用于编码的参数可以是关于LDPC码的码率、码字长度和奇偶校验矩阵的信息。此外,用于交织的参数可以是关于交织规则的信息,并且用于调制的参数可以是关于调制方案的信息。此外,关于打孔的信息可以是打孔长度。此外,关于重复的信息可以是重复长度。当使用本公开中提出的奇偶校验矩阵时,关于奇偶校验矩阵的信息可以存储循环矩阵的指数值。
在这种情况下,配置发送装置400的每个组件可以使用参数来执行操作。
同时,尽管未示出,但是在一些情况下,发送装置400还可以包括用于控制发送装置400的操作的控制器(未示出)。因此,如上所述的发送装置的操作和本公开中描述的发送装置的操作可以由控制器控制,并且本公开的控制器可以被定义为电路或专用集成电路或至少一个处理器。
图5是根据本公开的实施例的接收装置的块配置图。
参考图5,接收装置500可以包括解调器510、速率解匹配器520、LDPC解码器530、零移除器540、解分段器550等以处理可变长度信息。速率解匹配器520可以包括对数似然比(LLR)插入器522、LLR组合器523、解交织器524等。
这里,图5中所示的组件是执行与图5中所示的组件相对应的功能的组件,这仅是示例,并且在一些情况下,可以省略和改变一些组件,并且还可以添加其他组件。
本公开中的奇偶校验矩阵可以使用存储器来确定,或者可以在发送装置或接收装置中预先给出,或者可以在发送装置或接收装置中直接地生成。另外,发送装置可以存储或生成与奇偶校验矩阵相对应的序列、指数矩阵等,并且将所生成的序列或指数矩阵应用于编码。类似地,甚至接收装置也可以存储或生成与奇偶校验矩阵相对应的序列、指数矩阵等,并且将所生成的序列或指数矩阵应用于编码。
在下文中,将参考图5描述接收器的操作的详细描述。
解调器510解调从发送装置400接收的信号。
详细地,解调器510是与图4的发送装置400的调制器450相对应的组件,并且可以解调从发送装置400接收的信号,并且生成与从发送装置400发送的比特相对应的值。
为此目的,接收装置500可以根据发送装置400中的模式预先存储关于调制信号的调制方案的信息。因此,解调器510可以根据模式解调从发送装置400接收的信号,以生成与LDPC码字比特相对应的值。
同时,与从发送装置400发送的比特相对应的值可以是LLR值。
详细地,LLR值可以由通过将Log(对数)应用于从发送装置400发送的比特为0的概率与从发送装置400发送的比特为1的概率的比率而获得的值来表示。LLR值自身可以是比特值,并且LLR值可以是依赖于从发送装置400发送的比特为0的概率和从发送装置400发送的比特为1的概率所属的部分确定的代表值。
解调器510包括对LLR值执行复用(未示出)的处理。详细地,解调器510是与发送装置400的比特解复用器(未示出)相对应的组件,并且可以执行与比特解复用器(未示出)相对应的操作。
为此目的,接收装置500可以预先存储关于发送装置400用于执行解复用和块交织的参数的信息。因此,复用器(未示出)可以对与单元字相对应的LLR值反向地执行由比特解复用器(未示出)执行的解复用和块交织的操作,以将与单元字相对应的LLR值以比特为单位进行复用。
速率解匹配器520可以将LLR值插入到从解调器510输出的LLR值中。在这种情况下,速率解匹配器520可以将先前承诺的LLR值插入在从解调器510输出的LLR值之间。
详细地,速率解匹配器520是与发送装置400的速率匹配器440相对应的组件,并且可以执行与交织器441以及零移除和打孔/重复/零移除器442相对应的操作。
首先,速率解匹配器520执行解交织以对应于发送器的交织器441。解交织器524的输出值可以允许LLR插入器522将与零比特相对应的LLR值插入到LDPC码字中的零比特被填充的位置。在这种情况下,与填充的零比特相对应的LLR值,即,缩短的零比特可以是∞或-∞。然而,∞或-∞是理论值,但实际上可以是接收装置500中使用的LLR值的最大值或最小值。
为此目的,接收装置500可以预先存储关于发送装置400用于填充零比特的参数的信息。因此,速率解匹配器520可以确定LDPC码字中的零比特被填充的位置,并且将与缩短的零比特相对应的LLR值插入到相对应的位置。
此外,速率解匹配器520的LLR插入器522可以将与打孔的比特相对应的LLR值插入LDPC码字中的打孔的比特的位置。在这种情况下,与打孔的比特相对应的LLR值可以是0。
为此目的,接收装置500可以预先存储关于发送装置400用于执行打孔的参数的信息。因此,LLR插入器522可以将与其对应的LLR值插入到LDPC奇偶校验比特被打孔的位置。
LLR组合器523可以对从LLR插入器522和解复用器510输出的LLR值进行组合,即求和。详细地,LLR组合器523是与发送装置400的打孔/重复/零移除器442相对应的组件,并且可以执行与转发器(repeater)442相对应的操作。首先,LLR组合器523可以将对应于重复的比特的LLR值与其他LLR值组合。这里,其他LLR值可以是作为发送装置400生成重复的比特的基础的比特,即,被选择作为重复的对象的用于LDPC奇偶校验比特的LLR值。
即,如上所述,发送装置400从LDPC奇偶校验比特中选择比特并且在LDPC信息比特和LDPC奇偶校验比特之间重复所选择的比特,以及将重复的比特发送到接收装置500。
结果,用于LDPC奇偶校验比特的LLR值可以包括用于重复的LDPC奇偶校验比特的LLR值和用于非重复的LDPC奇偶校验比特(即,由编码生成的LDPC奇偶校验比特)的LLR值。因此,LLR组合器523可以将LLR值与相同的LDPC奇偶校验比特组合。
为此目的,接收装置500可以预先存储关于发送装置400用于执行重复的参数的信息。因此,LLR组合器523可以确定用于重复的LDPC奇偶校验比特的LLR值,并且将所确定的LLR值与用于作为重复的基础的LDPC奇偶校验比特的LLR值组合。
此外,LLR组合器523可以将对应于重传或增量冗余(IR)比特的LLR值与其他LLR值组合。这里,其他LLR值可以是针对被选择用于生成LDPC码字比特的比特的LLR值,该LDPC码字比特是在发送装置400中生成重发或IR比特的基础。
即,如上所述,当针对HARQ生成NACK时,发送装置400可以将一些或所有码字比特发送到接收装置500。
因此,LLR组合器523可以将用于通过重传或IR接收的比特的LLR值与用于通过前一帧接收的LDPC码字比特的LLR值组合。
为此目的,接收装置500可以预先存储关于发送装置400用于生成重传或IR比特的参数的信息。结果,LLR组合器523可以确定用于重传或IR比特的数量的LLR值,并且将所确定的LLR值与用于作为生成重传的比特的基础的LDPC奇偶校验比特的LLR值组合。
解交织器524可以对从LLR组合器523输出的LLR值进行解交织。
详细地,解交织器524是与发送装置400的交织器441相对应的组件,并且可以执行与交织器441相对应的操作。
为此目的,接收装置500可以预先存储关于发送装置400用于执行交织的参数的信息。结果,解交织器524可以对与LDPC码字比特相对应的LLR值反向地执行交织器441执行的交织操作,以对与LDPC码字比特相对应的LLR值进行解交织。
LDPC解码器530可以基于从速率解匹配器520输出的LLR值来执行LDPC解码。
详细地,LDPC解码器530是与发送装置400的LDPC编码器430相对应的组件,并且可以执行与LDPC编码器430相对应的操作。
为此目的,接收装置500可以预先存储关于发送装置400用于根据模式执行LDPC编码的参数的信息。结果,LDPC解码器530可以根据模式基于从速率解匹配器520输出的LLR值来执行LDPC解码。
例如,LDPC解码器530可以以基于和积算法的迭代解码方案为基础、基于从速率解匹配器520输出的LLR值来执行LDPC解码,并且输出依赖于LDPC解码被纠错的比特。
零移除器540可以从自LDPC解码器530输出的比特中移除零比特。
详细地,零移除器540是与发送装置400的零填充器420相对应的组件,并且可以执行与零填充器420相对应的操作。
为此目的,接收装置500可以预先存储关于发送装置400用于填充零比特的参数的信息。结果,零移除器540可以从输出自LDPC解码器530的比特中移除由零填充器420填充的零比特。
解分段器550是与发送装置400的分段器410对应的组件,并且可以执行与分段器410相对应的操作。
为此目的,接收装置500可以预先存储关于发送装置400用于执行分段的参数的信息。结果,解分段器550可以组合从零移除器540输出的比特(即,用于可变长度输入比特的分段),以恢复分段之前的比特。
同时,尽管未示出,但是在一些情况下,发送装置400还可以包括用于控制发送装置400的操作的控制器(未示出)。因此,本公开中描述的如上所述的发送装置的操作和接收装置的操作可以由控制器来控制,并且本公开的控制器可以被定义为电路或专用集成电路或至少一个处理器。
同时,可以在图2中所示的二分图上使用基于和积算法的迭代解码算法来解码LDPC码,并且和积算法是一种消息传递算法。
在下文中,将参考图6A和图6B描述在LDPC解码时通常使用的消息传递操作。
图6A和图6B示出了根据本公开的实施例的在用于LDPC解码的任何校验节点和变量节点处执行的消息传递操作。
图6A示出了校验节点m 600和连接到校验节点m600的多个变量节点610、620、630和640。此外,图示的Tn',m表示从变量节点n'610传递到校验节点m600的消息,并且En,m表示从校验节点m600传递到变量节点n630的消息。这里,连接到校验节点m600的所有变量节点的集合被定义为N(m)而来自N(m)的除了变量节点n630之外的集合被定义为N(m)/n。
在这种情况下,基于和积算法的消息更新规则可以由以下等式15表示。
[等式15]
在上面的等式15中,Sign(En,m)表示En,m的符号,并且|En,m|表示消息En,m的大小(magnitude)。同时,函数Φ(x)可以由以下等式16表示。
[等式16]
同时,图6B示出了变量节点x 650和连接到变量节点x 650的多个校验节点660、670、680和690。此外,所示的Ey',x表示从校验节点y'660传递到变量节点x 650的消息,而Ty,x表示从变量节点x 650传递到校验节点y 680的消息。这里,连接到变量节点x 650的所有校验节点的集合被定义为M(x),并且来自M(x)的除了校验节点y 680之外的集合被定义为M(x)/y。在这种情况下,基于和积算法的消息更新规则可以由以下等式17表示。
[等式17]
在上面的等式17中,Ex表示变量节点x的初始消息值。
此外,在确定节点x的比特值时,可以通过以下等式18表示。
[等式18]
在这种情况下,可以基于Px值来确定与节点x相对应的编码比特。
图6A和图6B中所示的方法是一般解码方法,因此将不再描述其详细描述。然而,除了图6A和图6B中描述的方法之外,还可以应用用于确定变量节点和校验节点处的传递消息值的其他方法,并且其详细描述参考“Frank R.Kschischang,Brendan J.Frey和Hans-Andrea Loeliger,"Factor Graphs and the Sum-Product Algorithm,"IEEETRANSACTIONS ON INFORMATION THEORY,VOL.47,NO.2,2001年2月,pp.498-519)”。
图7是用于说明根据本公开的实施例的LDPC编码器的详细配置的框图。
Klpdc个比特可以形成用于LDPC编码器700的Kldpc个LDPC信息字比特I=(i0,i1,...,)。LDPC编码器700可以系统地对Kldpc个LDPC信息字比特执行LDPC编码以生成由Nldpc个比特组成的LDPC码字Λ=(c0,c1,...,cNldpc-1)=(i0,i1,...,iKldpc-1,p0,p1,...,pNldpc-Kldpc-1)。
如以上等式1中所述,生成处理包括确定码字以使得LDPC码字与奇偶校验矩阵的乘积是零向量的处理。
参考图7,编码装置700包括LDPC编码器710。LDPC编码器710可以基于奇偶校验矩阵或指数矩阵或者与其相对应的序列,对输入比特执行LDPC编码以生成LDPC码字。在这种情况下,LDPC编码器710可以使用依赖于码率(即,LDPC码的码率)不同地定义的奇偶校验矩阵来执行LDPC编码。
同时,编码装置700还可以包括用于预存储关于LDPC码的码率、码字长度和奇偶校验矩阵的信息的存储器(未示出),并且LDPC编码器710可以使用该信息来执行LDPC编码。当使用本公开中提出的奇偶校验矩阵时,关于奇偶校验矩阵的信息可以存储关于循环矩阵的指数值的信息。
图8是示出根据本公开的实施例的编码装置的配置的框图。
参考图8,解码装置800可以包括LDPC解码器810。
LDPC解码器810基于奇偶校验矩阵或指数矩阵或者与其相对应的序列对LDPC码字执行LDPC解码。
例如,LDPC解码器810可以使用迭代解码算法传递与LDPC码字比特相对应的LLR值以执行LDPC解码,从而生成信息字比特。
这里,LLR值是与LDPC码字比特相对应的信道值,并且可以通过各种方法表示。
例如,LLR值可以由通过将Log应用于通过信道从发送侧发送的比特为0的概率与通过信道从发送侧发送的比特为1的概率的比率而获得的值表示。此外,LLR值可以是依赖于软判决确定的比特值自身,并且LLR值可以是依赖于从发送侧发送的比特是0或1的概率所属的部分确定的代表值。
在这种情况下,如图7所示,发送侧可以使用LDPC编码器710来生成LDPC码字。
在这种情况下,LDPC解码器810可以使用依赖于码率(即,LDPC码的码率)不同地定义的奇偶校验矩阵来执行LDPC解码。
图9示出了根据本公开的实施例的LDPC解码器的结构图。
同时,如上所述,LDPC解码器810可以使用迭代解码算法来执行LDPC解码。在这种情况下,LDPC解码器810可以被配置为具有如图9所示的结构。然而,迭代解码算法是已知的,因此图9中所示的详细配置仅是示例。
参考图9,解码装置900包括输入处理器901、存储器902、变量节点操作器904、控制器906、校验节点操作器908、输出处理器910等。
输入处理器901存储输入值。详细地,输入处理器901可以存储通过无线电信道接收的信号的LLR值。
控制器906基于与码率相对应的奇偶校验矩阵、输入到校验节点操作器908的值的数量和存储器902中的地址值等,确定通过无线电信道接收的信号的块大小(即,码字长度)、输入到变量节点操作器904的值的数量和存储器902中的地址值。
存储器902存储变量节点操作器904和校验节点操作器908的输入数据和输出数据。
变量节点操作器904依赖于从控制器906接收的关于输入数据的地址的信息和关于输入数据的数量的信息,从存储器902接收数据以执行变量节点操作。接下来,变量节点操作器904基于从控制器1106接收的关于输出数据的地址的信息和关于输出数据的数量的信息,将变量节点操作的结果存储在存储器902中。此外,变量节点操作器904基于从输入处理器901和存储器902接收的数据,将变量节点操作的结果输入到输出处理器910。这里,已经参考图6A和图6B描述了变量节点操作。
校验节点操作器908基于从控制器906接收的关于输入数据的地址的信息和关于输入数据的数量的信息,从存储器902接收数据,从而执行校验节点操作。接下来,校验节点操作器908基于从控制器906接收的关于输出数据的地址的信息和关于输出数据的数量的信息,将变量节点操作的结果存储在存储器902中。这里,已经参考图6A和图6B描述了校验节点操作。
输出处理器910基于从变量节点操作器904接收的数据执行关于发送侧的信息字比特是0还是1的软判决,然后输出软判决的结果,使得输出处理器910的输出值最终是解码值。在这种情况下,在图6A和图6B中,可以基于输入到一个变量节点的所有消息值(初始消息值和从校验节点输入的所有消息值)的总和值来执行软判决。
同时,解码装置900还可以包括用于预存储关于LDPC码的码率、码字长度和奇偶校验矩阵的信息的存储器(未示出),并且LDPC解码器910可以使用该信息来执行LDPC编码。然而,这仅是示例,并且还可以从发送装置提供相对应的信息。
图10是根据本公开的实施例的传输块结构的图。
参考图10,可以添加<Null>比特以使得分段长度相同。
另外,可以添加<Null>比特以匹配LDPC码的信息长度。
在上文中,已经在支持各种长度的LDPC码的通信和广播系统中描述了基于QC-LDPC码应用各种块大小的方法。
为了支持各种块大小,提出了一种考虑到性能改善、长度灵活度等将粒度被适当地设置的块大小划分为多个块大小组的方法。通过根据块大小组设置适当的粒度,有利的是设计LDPC码的奇偶校验矩阵或指数矩阵或者与其相对应的序列,也实现了适当的性能改善和长度灵活度。
接下来,提出了一种用于进一步改善所提出的方法中的编码性能的方法。
如果如在上述等式7至9所述的提升方法那样,序列被适当地变换并且用于来自一个LDPC指数矩阵或序列等的所有块大小,则由于对于系统实施方式仅需要一个序列来实施,因此可以获得许多优势。然而,如上面的等式13和14中所述,随着要支持的块大小的种类数量增加,很难设计出对所有块大小具有良好性能的LDPC码。
因此,可以容易地应用以解决该问题的方法是使用多个LDPC序列。例如,描述了上面的等式11和12的示例,对于块大小组Z1、Z2、Z3、Z4和Z5可以使用不同的LDPC奇偶校验矩阵(或指数矩阵或序列)执行LDPC编码和解码。另外,块大小组Z1和Z2可以使用一个LDPC奇偶校验矩阵(或指数矩阵或序列),Z3和Z4可以使用另一LDPC奇偶校验矩阵(或指数矩阵或序列),以及Z5可以使用另一LDPC奇偶校验矩阵(或指数矩阵或序列)使用LDPC编码和解码。
在如上所述从多个LDPC指数矩阵或序列执行LDPC编码和解码的情况下,由于与从一个LDPC指数矩阵或序列支持所有块大小的情况相比,要支持的块大小的数量大大减少,因此容易设计具有良好编码性能的LDPC码的指数矩阵或序列。
可以针对每个块大小组适当地设计LDPC码的序列或指数矩阵,以对来自一个序列的块大小组中包括的所有块大小执行LDPC编码和解码。以这种方式,当针对每个块大小组设计LDPC码的序列或指数矩阵时,由于对应于一个指数矩阵的块大小的数量限于该组中的元素,因此更容易设计码,从而设计具有更好的编码性能的LDPC码。
随着LDPC码的奇偶校验矩阵或指数矩阵或者序列的数量增加,可以改善编码性能,但是实施方式复杂度可能增加。因此,应当通过根据系统设计中所需的条件适当地确定LDPC码的块大小组的数量和奇偶校验矩阵的数量、或者与其相对应的LDPC序列或指数矩阵的数量来设计LDPC码。
在本公开中,如下提出了当LDPC码的序列或指数矩阵的数量是两个或更多时降低实施方式复杂度的方法。
本发明提出了一种用于在给定的一个基本矩阵上设计多个指数矩阵或序列的方法。即,基本矩阵的数量是1并且在基本矩阵上获得LDPC码的指数矩阵、序列等,以及根据包括在来自指数矩阵或序列的每个块大小组中的块大小来应用提升,从而执行可变长度的LDPC编码和解码。
换句话说,对应于多个不同LDPC码的序列或指数矩阵的奇偶校验矩阵的基本矩阵是相同的。
以这种方式,构成LDPC码的指数矩阵或LDPC序列的元素或数字(number)可以具有不同的值,但是相对应的元素或数字的位置彼此精确地一致。如上所述,指数矩阵或LDPC序列各自指代循环置换矩阵的指数,即,比特的循环置换值的种类。因此,通过将或LDPC序列或指数矩阵的元素或数字的位置设置为相同,容易掌握与循环置换矩阵相对应的比特的位置。
本公开的另一实施例是一种用于降低用于执行LDPC编码和解码的系统中的实施方式复杂度的方法,使得指数矩阵或序列逐一地对应于块大小组的每个。当块大小组的数量和LDPC码的指数矩阵或序列的数量相同时,所有多个指数矩阵或序列对应于相同的基本矩阵。即,基本矩阵的数量是1,并且在基本矩阵上获得LDPC码的指数矩阵、序列等,以及根据包括在来自指数矩阵或序列的每个块大小组中的块大小来应用提升,从而执行可变长度的LDPC编码和解码。
用于每个块大小组的提升方法可以相同或不同。例如,当给到第p组的指数矩阵是并且对应于包括在该组中的Z值的指数矩阵是Ep(Z)=(ei,j(Z))时,它可以由以下等式19表示。
[等式19]
Z∈Zp,
或
Fp(x,Z)可以对于每个块大小组不同地设置,如上面的等式19所示,并且可以对其中的一些或全部设置为相同。作为变换函数,可以使用通过根据Z应用模数(modulo)或基底(flooring)来变换x值的函数,如fp(x,Z)=x(mod Z)或并且可以仅使用fp(x,Z)=x,而无论Z值如何。后一种情况是在没有特殊转换处理的情况下按原样使用为每个组定义的序列的情况。另外,可以存在各种方法,其中Z'可以根据系统的要求被选择为适当的值,被确定为Z可以具有的值中的最大值,或者被确定为在第p块大小组内Z可以具有的值中的最大值等。
结果,在本公开的实施例中,当定义多个块大小组并且对每个块大小组确定LDPC指数矩阵或序列时,确定与所确定的块大小相对应的组,确定与该组相对应的LDPC指数矩阵或序列,以及执行LDPC编码和解码,对应于LDPC指数矩阵或序列的基本矩阵的结构相同。这里,LDPC指数矩阵或序列对于每个块大小组可以是不同的,并且其中一些可以相同或不同,但是其中的至少两个或更多个可以是不同的。
根据本公开的另一实施例,当定义多个块大小组并且为每个块大小组定义LDPC指数矩阵或序列时,在确定与所确定的块大小相对应的组时,确定LDPC指数矩阵或者对应于该组的序列,然后执行LDPC编码和解码,对应于LDPC指数矩阵或序列的基本矩阵的结构是相同的,并且根据在执行LDPC编码之前确定的Z值,变换对应于块大小组的LDPC指数矩阵或序列中的至少一个。这里,LDPC指数矩阵或序列对于每个块大小组可以是不同的,并且其中一些可以相同或不同,但是其中的至少两个或更多个可以是不同的。
在本公开的另一实施例中,将描述支持Z=1,2,3,...,14,15,16,18,20,...,28,30,32,36,40,...,52,56,60,64,72,80,...,112,120,128,144,160,...,240和256的情况。
首先,将其分为六组,如以下等式20所示。
[等式20]
Z1={1,2,3,...,7},Z2={8,9,10,...,15},Z3={16,18,20,...,30},Z4={32,36,40,...,60},Z5={64,72,80,...,120},Z6={128,144,160,...,240,256}
通过类似于上面的等式10的方法表示上面的等式20,如下面的等式21所示。
[等式21]
Zi={Z|Z=Xi+k·Di,k=0,1,...,Yi},_i=1,2,...,A
A=6,
X1=1,X2=8,X3=16,X4=32,X5=64,X6=128.
Y1=7,Y2=Y3=Y4=Y5=8.Y6=9
D1=D2=1,D3=2,D4=4,D5=8,D6=16.
参考上面的等式20和21中所示的块大小组,由于Z5中包括的块大小中的相邻块大小的增加率的最大值是72/64=1.125,并且Z4中包括的块大小中的相邻块大小的增加率的最小值是60/56=1.071,可以看出前者值大于后者值。同样,由于Z6中包括的块大小中的相邻块大小的增加率的最大值是144/128=1.125,并且Z5中包括的块大小中的相邻块大小的增加率的最小值是120/112=1.071,因此可以看出前者值大于后者值。
如上所述,如果粒度设置得很好,使得至少两个块大小组中的一个块大小组中包括的相邻块大小的增加率的最大值大于或等于另一个块大小组中包括的相邻块大小的增加率的最小值,则可以获得适当的编码增益。当设置块大小组使得包括在特定块大小组中的相邻块大小的增加率的最大值总是小于包括在另一块大小组中的相邻块大小的增加率的最小值时,可以增加信息字或码字长度的灵活度,但是由于编码增益小于码字长度的增加,因此系统的效率降低。
假设给到第p组Zp的指数矩阵如上面的等式19中定义为并且对应于包括在该组中的Z值的指数矩阵被定义为Ep(Z)=(ei,j(Z))。此时,可以使用通过应用如下面的等式22中的提升函数而变换的LDPC指数矩阵或序列。
[等式22]
i)Z∈Z1,
ii)p=2,3,4,5,6,Z∈Zp,
在一些情况下,可以根据块大小将适当的变换应用于LDPC指数矩阵和序列。
通过根据块大小分别存储每个变换的序列,也可以生成如上面的等式22的i)中所示的序列的变换作为新组。例如,在上面的示例中,当Z=1并且Z=2和3时,Z=4,5,6和7被定义为单独的块大小组,并且在Z=1的情况下变换的指数矩阵、在Z=2和3的情况下变换的指数矩阵以及在Z=4,5,6和7的情况下变换的指数矩阵可以分别地存储和使用。在这种情况下,存在的缺点在于要存储的块大小组的数量和指数矩阵的数量可能随着矩阵的增加而增加。在这种情况下,为了降低复杂度,通过根据如上面的等式22所示的块大小组应用适当的提升函数,可以更简单地实施基于LDPC指数矩阵和序列的LDPC编码和解码的方法和装置。
诸如缩短或打孔的技术可以应用于可以从指数矩阵获得的奇偶校验矩阵,以支持更多的各种码率。图11和图12中示出了基于指数矩阵的LDPC编码和解码处理的实施例的流程图。
图11是根据本公开的实施例的LDPC编码处理的流程图。
首先,如图11的操作1110中那样确定信息字长度。在本公开中,在一些情况下,信息字长度有时由码块大小(CBS)表示。
接下来,如在操作1120中那样确定与确定的CBS匹配的LDPC指数矩阵或序列。
基于指数矩阵或序列在操作1130中执行LDPC编码。作为详细示例,假设在操作1110中CBS被确定为1280。如果信息字对应于指数矩阵中的32列,则Z=1280/32=40,因此块大小Z=40被包含在Z4中。因此,在操作1120,确定与包括在以上等式20的Z4={32,36,40,...,60}中的块大小相对应的指数矩阵或序列,并且在操作1130中可以使用指数矩阵或序列来执行LDPC编码。
LDPC解码处理可以类似于图12中所示。
图12是根据本公开的实施例的LDPC编码处理的流程图的示例图。
参考图12,如果在操作1210中将CBS确定为1280,则在操作1220中确定与包括在上述等式20的Z4={32,36,40,...,60}中的块大小相对应的指数矩阵或序列,并且在操作1230中使用指数矩阵或序列来执行LDPC解码。
在图13和图14中示出了LDPC编码和解码处理的另一实施例的流程图。
图13是根据本公开的实施例的LDPC编码处理的流程图的另一示例图。
首先,如图13的操作1310中那样确定要发送的传输块大小TBS的大小。如果在系统中给出的信道码中一次可以应用的最大信息字长度被定义为最大CBS,则当TBS的大小大于最大CBS时,传输块需要被分段为多个信息字块(或码块)以执行编码。在图13中,在操作1320中确定TBS是否大于或等于最大CBS之后,如果TBS大于最大CBS,则在操作1330中对传输块进行分段以确定新的CBS,而如果TBS小于或等于最大CBS,则省略分段操作。在确定TBS作为CBS之后,在操作1340,根据TBS或CBS值适当地确定LDPC指数矩阵或序列。接下来,在操作1350中,基于所确定的指数矩阵或序列来执行LDPC编码。
作为详细示例,假设在操作1310中确定TBS为9216,并且系统中给定的最大CBS=8192。显然,由于在操作1320中确定TBS大于最大CBS,因此在操作1330中通过适当地应用分段来获得具有CBS=4608的两个信息字块(或码块)。如果信息字对应于指数矩阵中的32列,则Z=4608/32=144,使得块大小Z=144包括在Z6中。因此,在操作1340中,确定与包括在上面的等式20的Z6={128,144,160,...,240,256}中的块大小相对应的指数矩阵或序列,并且在操作1350中可以使用确定的指数矩阵或序列来执行LDPC编码。
图14是根据本公开的实施例的LDPC编码处理的流程图的另一示例图。
LDPC解码处理可以类似于图14中所示。如果在操作1410中确定TBS是9216,则在操作1420中确定TBS大于最大CBS,因此在操作1430中确定应用分段的CBS 4608的大小为4608。如果在操作1420中确定TBS小于或等于最大CBS,则确定TBS与CBS相同。由此,在操作1440中,确定LDPC码的指数矩阵或序列,并且在操作1450中,使用所确定的指数矩阵或序列来执行LDPC编码。
在图15和图16中示出了基于指数矩阵的LDPC编码和解码处理的实施例的流程图。
图15是根据本公开的实施例的LDPC编码处理的流程图的另一示例图。
首先,如图22A的操作1510中那样确定要发送的传输块大小TBS。在操作1520,在操作1510中确定TBS是否大于或等于最大CBS之后,如果TBS大于最大CBS,则在操作1530中对传输块进行分段以确定新的CBS,而如果TBS小于或等于最大CBS,则省略分段操作。在确定TBS作为CBS之后,在操作1540中,基于CBS确定要应用于LDPC编码的块大小Z值。在操作1550中,根据TBS或CBS或块大小Z值适当地确定LDPC指数矩阵或序列。接下来,在操作1560中,基于所确定的块大小、指数矩阵或序列来执行LDPC编码。作为参考,在一些情况下,操作1550可以包括基于所确定的块大小来变换所确定的LDPC指数矩阵或序列的处理。
图16是根据本公开的实施例的LDPC编码处理的流程图的另一示例图。
LDPC解码处理可以类似于图16中所示。如果在操作1610中确定TBS,则在操作1620确定TBS是否大于或等于最大CBS,然后如果TBS大于最大CBS,则在操作1630中,确定应用分段的CBS的大小。如果在操作1620中确定TBS小于或等于最大CBS,则确定TBS与CBS相同。在操作1640中,确定要应用于LDPC解码的块大小Z值,然后在操作1650中,针对TBS、CBS或块大小Z适当地确定LDPC指数矩阵或序列。接下来,在操作1660中,可以使用所确定的块大小和指数矩阵或序列来执行LDPC解码。
作为参考,在一些情况下,操作1650可以包括基于所确定的块大小来变换所确定的LDPC指数矩阵或序列的处理。
该实施例描述了基于TBS、CBS或块大小Z中的一个、在图11至图16的操作1120、1220、1340、1440、1550和1650中确定LDPC码的指数矩阵或序列的处理,但是可以存在各种其他方法。
作为本公开的另一实施例,块大小组被分成五组,如以下等式23所示。
[等式23]
Z1={1,2,3,...,15},Z2={16,18,20,...,30},Z3={32,36,40,...,60},Z4={64,72,80,...,120},Z5={128,144,160,...,240,256}
通过类似于上面的等式10的方法表示上面的等式23,如下面的等式24所示。
[等式24]
Zi={Z|Z=Xi+k·Di,k=0,1,...,Yi},i=1,2,...,A
A=5,
X1=1,X2=16,X3=32,X4=64,X5=128,
Y1=15,Y2=Y3=Y4=8,Y5=9
D1=1,D2=2,D3=4,D4=8,D5=16.
参考上面的等式23和24中所示的块大小组,由于Z4中包括的块大小中的相邻块大小的增加率的最大值是72/64=1.125,并且Z3中包含的块大小中的相邻块大小的增加率的最小值为60/56=1.071,可以看出前者值大于后者值。同样地,由于Z5中包括的块大小中的相邻块大小的增加率的最大值是144/128=1.125,并且Z4中包括的块大小中的相邻块大小的增加率的最小值是120/112=1.071,可以看出前者值大于后者值。
作为本公开的另一实施例,块大小组被分成七组,如以下等式25所示。
[等式25]
Z1={2,3},Z2={4,5,6,7},Z3={8,10,12,14},Z4={16,20,24,28},Z5={32,40,48,56},Z6={64,80,96,112},Z7={128,160,192,224,256}
图17A是示出根据本公开的实施例的LDPC码的基本矩阵的图。(图17A中的空块的所有元素对应于0,为方便起见省略)。图17A的矩阵是示出具有66×98大小的基本矩阵的图。另外,由上面的六行和从头起的38列组成的部分矩阵没有具有为1的度数的列。即,通过从部分矩阵应用提升而可以生成的奇偶校验矩阵意味着没有具有为1的度数的列或列块。
图17B至图17G是图17A中所示的划分的指数矩阵中的每个的放大图。图17A对应于与各个部分中所示的附图标记相对应的图的矩阵。因此,可以通过组合图17B至图17G来配置一个奇偶校验矩阵,并且图17A可以示出本公开中的基本矩阵。
作为本公开的另一实施例,在图18A中示出了用于通过以下等式25划分块大小组并且应用相同提升方法的LDPC码指数矩阵。图18A中所示的LDPC码的指数矩阵具有66×74的大小,并且图18A的基本矩阵中的除了从第9列到第24列的总共16列之外的部分矩阵被提供作为基本矩阵。另外,由上述指数矩阵中的上面的六行和从头起的14列组成的部分矩阵不具有为1的度数的列。即,可以通过从部分矩阵应用提升而生成的奇偶校验矩阵意味着没有具有为1的度数的列或列块。
从图17A中可以看出,与除了对应于具有为1的度数的列的列块和行块之外的部分矩阵的大小是6×38相比,对于相同的Z值,支持不同的码率和信息字长度。
通常,当应用为1的度数的单个校验码扩展之前的初始支持码率、信息字长度等不同时,基本矩阵应当彼此不同。在图17A和图18A的情况下,提出了用于根据来自图17的基本矩阵的初始支持码率或信息字长度、使用对应于给定基本矩阵或基本矩阵的一部分的指数矩阵的方法。
例如,当初始支持码率是(38-6)/(38-a)的形式时,使用具有图17A的基本矩阵的指数矩阵来应用LDPC编码和解码,并且当初始支持码率是(14-6)/(14-b)的形式时,使用具有图17A的基本矩阵的一部分作为基本矩阵的图18A的指数矩阵来应用LDPC编码和解码。在这种情况下,值a和b可以被设置为与信息字打孔相对应的列块的数量,并且其可以具有不同的值。然而,如果(38-6)/(38-a)和(14-6)/(14-b)具有不同的值或(38-6)Z的最大值和(14-6)Z的最大值有不同的值。
图18A是示出根据本公开的实施例的具有图17A的基本矩阵的一部分作为基本矩阵的LDPC码指数矩阵的示例的图。
作为参考,图18B到图18G是图18A中所示的每个划分的指数矩阵的放大图。图18A对应于与各个部分中所示的附图标记相对应的图的矩阵。因此,可以通过组合图18B至图18G来配置一个奇偶校验矩阵。
通常,当很好地设计LDPC序列或指数矩阵时,可以通过一个LDPC序列或指数矩阵和一个提升函数来应用具有各种长度的LDPC编码,而无需根据具有不同的粒度的块大小组不同地应用提升函数或LDPC序列或指数矩阵。
作为本公开的另一实施例,块大小组被分成两组,如以下等式26所示。
[等式26]
Z1={2,4,5,8,9,10,11,16,18,20,22,32,36,40,44,64,72,80,88,128,144,160,176,256,288,320,352}
Z2={3,6,7,12,13,14,15,24,26,28,30,48,52,56,60,96,104,112,120,192,208,224,240,384}
包括在上面的等式26中所示的块大小组Z1和Z2中的块大小的粒度不仅不同,并且其平均粒度各自具有不同的值,为13.46和16.67。在Z1中包括的块大小中,相对于相邻块大小的增加率的最大值是4/2=2,并且其最小值是11/10=22/20=44/40=88/80=176/160=352/320=1.1。类似地,可以看出,在Z2中包括的块大小中,相邻块大小的增加率的最大值是6/3=2,并且其最小值是15/14=30/28=60/56=120/112=240/224=1.07143。即,上述等式26中的两个块大小组中的一组的块大小增加率的最大值总是大于其他组的最小值。
此时,LDPC指数矩阵或序列基于提升函数被变换,如下面的等式27,使得可以确定与每个Z值相对应的LDPC指数矩阵或序列。
[等式27]
上述等式27中所示的提升可以通过以下等式28简要表达。
[等式28]
这可以通过除了上述等式27和28之外也可以获得相同的效果的各种方法表示。
下面将简要描述使用上述等式26至28中所示的块大小组和提升方法执行LDPC编码和解码的处理。
如果在发送器中确定块大小Z值,则根据块大小Z值(或相对应的TBS或CBS大小)确定要用于编码的LDPC指数矩阵或序列。在接下来的操作中,基于所确定的块大小、指数矩阵或序列来执行LDPC编码。作为参考,在LDPC编码处理之前,可以包括基于所确定的块大小来变换所确定的LDPC指数矩阵或序列的处理。另外,在变换LDPC指数矩阵或序列的处理中,可以根据包括块大小的块大小组应用不同的变换方法,如上面的等式27或28所示。当根据LDPC编码处理中的块大小组应用不同的变换方法时,可以包括在编码处理中确定包括预定块大小的块大小组的处理。
可以类似地说明LDPC解码处理。确定要应用于LDPC解码的块大小Z值,然后根据块大小Z值(或相对应的TBS或CBS大小)确定要用于解码的LDPC指数矩阵或序列。在接下来的操作中,基于所确定的块大小、指数矩阵或序列来执行LDPC解码。作为参考,在LDPC解码处理之前,可以包括基于所确定的块大小来变换所确定的LDPC指数矩阵或序列的处理。另外,在变换LDPC指数矩阵或序列的处理中,可以根据包括块大小的块大小组应用不同的变换方法,如上面的等式27或28所示。当在LDPC解码处理中根据块大小组应用不同的变换方法时,可以包括在编码处理中确定包括预定块大小的块大小组的处理。
作为本公开的另一实施例,块大小组被划分为八个组,如以下等式29所示。
[等式29]
Z1={2,4,8,16,32,64,128,256}
Z2={3,6,12,24,48,96,192,384}
Z3={5,10,20,40,80,160,320}
Z4={7,14,28,56,112,224}
Z5={9,18,36,72,144,288}
Z6={11,22,44,88,176,352}
Z7={13,26,52,104,208}
Z8={15,30,60,120,240}
上述等式29中的块大小组不仅具有不同的粒度,而且还具有相邻块大小的所有速率具有相同整数的特征。换句话说,每个块大小彼此是约数或倍数关系。
当对应于第p(p=1,2,...,8)组的指数矩阵(或LDPC序列)中的每个是并且对应于包含在第p组中的Z值的指数矩阵(或LDPC序列)是Ep(Z)=(ei,j(Z))时,使用fp(x,Z)=x(mod Z)应用如上面等式19所示的用于变换序列的方法。即,例如,当块大小Z被确定为Z=28时,对于对应于包括Z=28的第四块大小组的指数矩阵(或LDPC序列)针对Z=28的指数矩阵(或LDPC序列)E4(28)=(ei,j(28))的每个元素ei,j(28)可以通过以下等式30获得。
[等式30]
或
可以通过以下等式31简要地表达如以上等式30中的变换。
[等式31]
Z∈Zp,
Ep(Z)=Ep(mod Z)
图19A至图26G中示出了考虑到上述等式29至31而设计的LDPC码的指数矩阵(LDPC序列)。
作为参考,在上面的描述中,描述的是提升或用于转换在等式19的指数矩阵的方法应用于对应于奇偶校验矩阵的整个指数矩阵,而指数基质可以部分地应用。例如,对应于奇偶校验矩阵的奇偶校验比特的部分矩阵通常具有用于有效编码的特殊结构。在这种情况下,编码方法或复杂度可能由于提升而改变。因此,为了保持相同的编码方法或复杂度,提升方法不应用于对应于奇偶校验矩阵中的奇偶校验的指数矩阵的一部分,或者可以应用与应用于对应于信息字比特的部分矩阵的指数矩阵的提升方法不同的提升。换句话说,可以不同地设置应用于对应于指数矩阵中的信息字比特的序列的提升方法和应用于对应于奇偶校验比特的序列的提升方法。在一些情况下,提升不应用于对应于奇偶校验比特的部分或全部序列,使得可以在不改变序列的情况下使用固定值。
在图19A至图26G中依次示出了为与基于上述等式29至31的实施例中描述的块大小组设计的LDPC码的奇偶校验矩阵相对应的指数矩阵或LDPC序列的实施例。(要注意,在图19A至图26G中示出的指数矩阵中的空块表示对应于Z x Z大小的零矩阵的部分。在一些情况下,空块也可以通过诸如-1的指定的值表示。)图19A、图20A、图21A、图22A、图23A、图24A、图25A和图26A中所示的LDPC码的指数矩阵具有相同的基本矩阵。
图19A、图20A、图21A、图22A、图23A、图24A、图25A和图26A是示出具有46x68大小的指数矩阵或LDPC序列的图。另外,由上面的五行和从头起的27列组成的部分矩阵没有具有为1的度数的列。即,可以通过从部分矩阵应用提升而生成的奇偶校验矩阵意味着没有为1的度数的列或列块。
图19A是示出根据本公开的实施例的LDPC码指数矩阵的图。
作为参考,图19B到图19G是图19A中所示的划分的指数矩阵中的每个的放大图。图19A对应于与各个部分中所示的附图标记相对应的图的矩阵。因此,可以通过组合图19B至图19F来配置一个指数矩阵或LDPC序列。类似地,图20B至图26G是划分的指数矩阵中的每个的放大图。
图20A至图26G是示出根据本公开的实施例的LDPC码指数矩阵的图。
图19A、图20A、图21A、图22A、图23A、图24A、图25A和图26A所示的指数矩阵的另一特征是从第28列至第68列的所有列具有为1的度数。即,包括指数矩阵的第6行至第46行的具有41x68的大小的指数矩阵对应于单个奇偶校验码。
图19A、图20A、图21A、图22A、图23A、图24A、图25A和图26A中所示的每个指数矩阵对应于考虑到上面的等式29中所定义的块大小组而设计的LDPC码。然而,明显的是,支持根据系统的要求包括在块大小组中的所有块大小不是必要的。例如,如果系统要支持的信息字(或码块)的最小值是100或更大,则可以不使用Z=2,3或4。结果,图19A、图20A、图21A、图22A、图23A、图24A、图25A和图26A中所示的每个指数矩阵可以支持等式29中定义的块大小组(集合)或者对应于每个组的子集的块大小。
另外,图19A、图20A、图21A、图2图2A、图23A、图24A、图25A和图26A中所示的指数矩阵也可以原样使用,或者可以仅使用其一部分。例如,通过将由从各个指数矩阵的头起的27列和上面的5行组成的部分矩阵与对应于单个奇偶校验码的具有41x68大小的另一指数矩阵拼接,使用新的指数矩阵,使得可以应用LDPC编码和解码。
类似地,图19A、图20A、图21A、图22A、图23A、图24A、图25A和图26A中所示的指数矩阵具有与由从头起的27列和上面的5行组成的部分矩阵相同的基本矩阵,但是也可以通过将指数值(或序列值)不同的并且具有5x27大小的指数矩阵与对应于图19A、图20A、图21A、图22A、图23A、图24A、图25A和图26A的指数矩阵中的单个奇偶校验码的具有41x68大小的指数矩阵拼接,来应用另一LDPC编码和解码。
通常,LDPC码可以通过根据码率应用奇偶校验打孔来调整码率。当基于图19A至图26G中所示的指数矩阵的LDPC码对与具有为1的度数的列相对应的奇偶校验比特打孔时,LDPC解码器可以在不使用奇偶校验矩阵中的相对应的部分的情况下执行解码,从而降低了解码复杂度。然而,当考虑编码性能时,存在通过调整奇偶校验比特的打孔顺序(或所生成的LDPC码字的传输顺序)来改善LDPC码的性能的方法。
例如,如果与对应于图19A、图20A、图21A、图22A、图23A、图24A、图25A和图26A的指数矩阵中的前两列相对应的信息比特被打孔,并且具有1阶的奇偶校验比特被打孔,则当码率为22/25时,可以发送LDPC码字。然而,如果与对应于图19A、图20A、图21A、图22A、图23A、图24A、图25A和图26A的指数矩阵中的前两列相对应的信息比特被打孔,并且与具有为1的度数的指数矩阵的第28列相对应的奇偶校验比特不被打孔。即使当与具有为2的度数的第26列相对应的奇偶校验比特被打孔时,如果类似地执行打孔,则可以发送具有22/25的码率的LDPC码字。然而,由于后者在编码性能方面通常更好,所以通过在使用与图19A、图20A、图21A、图22A、图23A、图24A、图25A和图26A相对应的指数矩阵生成LDPC码字之后适当地应用速率匹配,可以进一步改善性能。当然,考虑到速率匹配,可以适当地重新排列指数矩阵中的列的顺序并且将其应用于LDPC编码。
作为详细示例,当基于与图19A、图20A、图21A、图22A、图23A、图24A、图25A和图26A相对应的指数矩阵应用LDPC编码和解码时,可以定义以下传输顺序。(为方便起见,通过将第一列视为第0并且并将最后一列视为第67列来导出以下模式(pattern))。
模式1:
2,3,4,2...,20,21,27,22,24,26,23,25,28,29,30,...,67,0,1
模式2:
2,3,4,2...,20,21,27,22,26,24,23,25,28,29,30,...,67,0,1
模式3:
2,3,4,2...,20,21,22,27,24,26,23,25,28,29,30,...,67,0,1
模式4:
2,3,4,...,20,21,22,27,26,24,23,25,28,29,30,...,67,0,1
模式1至4意味着按照与对应于模式顺序的列相对应的码字比特的顺序的传输。换句话说,以模式的相反顺序对码字比特应用打孔。
通过示例描的方式述模式5的情况,当将打孔应用于码字以用于速率匹配时,首先,从对应于第一列的具有Z的大小的码字比特开始、按顺序应用预定长度的打孔。(在模式1到4中,可以改变0和1的顺序)。
可以使用上述模式来应用这种速率匹配方法,或者可以在执行适当的交织方法之后应用依次打孔。
另外,可以根据调制阶数不同地应用模式或交织方案以改善性能。即,在更高阶调制方案的情况下,可以通过应用不同于QPSK方案的模式或交织方案的模式或交织方案来改善性能。
另外,可以根据调制阶数不同地应用模式或交织方案以改善性能。即,在更高阶调制方案的情况下,可以通过应用不同于QPSK方案的模式或交织方案的模式或交织方案来改善性能。
另外,可以根据码率(或实际传输码率)不同地应用模式或交织方案以改善性能。即,当码率低于特定码率R_th时,应用与模式1至模式4相对应的速率匹配方法,而当码率大于R_th时,可以使用与上述模式不同的模式(如果码率等于R_th,则可以根据预定义的方法选择模式)。例如,当码率大于一定程度并因此需要大量奇偶校验时,可以通过使用以下模式5或6来改变模式匹配方法。(可以在模式5的23之后和模式6的26之后应用任何序列。)
模式5:
2,3,4,...,20,21,27,22,23,......
模式6:
2,3,4,...,20,21,27,25,26......
作为参考,以对应于一个列块的Z码字比特为单位的传输意味着在依次发送一个列块的码字比特的同时,不发送对应于其他列块的码字比特。
可以使用上述模式来应用这种速率匹配方法,或者也可以在执行适当的交织方法之后应用用于从系统中的预定位置执行打孔的方法。例如,可以在LTE系统中使用冗余版本(RV)方案。RV技术的示例将简要描述如下。
首先,将模式5和6各自改变为以下模式7和8。
模式7:
0,1,2,3,4,...,20,21,27,22,23......
模式8:
0,1,2,3,4,...,20,21,27,25,26......
接下来,如果指示下一码字的传输开始位置的RV-0的值被设置为2,则可以设置为根据码率从第0和第1列块的码字比特执行打孔。这里,通过不仅根据RV-0值确定各种初始传输序列并且还适当地设置好RV-i值,其可以应用于诸如HARQ的LDPC编码和解码的应用技术。例如,当在第2至第67列块的所有码字比特之后发送附加奇偶校验比特时,还可以从第0和第1开始重复发送附加码字比特,并且通过依赖于RV-i值的各种方法发送附加码字比特。
另外,可以根据调制阶数不同地应用模式或交织方案以改善性能。即,在更高阶调制方案的情况下,可以通过应用不同于QPSK方案的模式或交织方案的模式或交织方案来改善性能。
另外,可以根据码率(或初始传输码率)不同地应用模式或交织方案以改善性能。即,当码率低于特定码率R_th时,应用与模式1对应的速率匹配方法,而当码率大于R_th时,可以使用与模式1不同的模式2(如果码率等于R_th,则可以根据预定义的方法选择模式)。
图27A至图37G示出了根据本公开的用于LDPC编码和解码的方法和装置的另一实施例,其中,对应于多个不同LDPC码的指数矩阵或序列的基本矩阵是相同的。更具体地,用于图28A、图29A、图30A、图31A、图3图2A、图33A、图34A、图35A、图36A和图37A的LDPC指数矩阵的基本矩阵与图27A中所示的矩阵均相同。因此,以下实施例涉及用于根据图27A、图28A、图29A、图30A、图31A、图3图2A、图33A、图34A、图35A、图36A和图37A的基本矩阵和指数矩阵执行LDPC编码和解码的方法和装置。在LDPC编码和解码处理中,与其相对应的指数矩阵或LDPC序列可以按原样使用,或者可以根据要用于LDPC编码和解码的块大小来适当地变换。此时,可以使用上面的等式19至31中描述的提升方法来执行上述变换,并且在一些情况下,可以应用各种方法。作为参考,由于本公开提出的指数矩阵或LDPC序列对应于与块大小Z相对应的比特的循环移位值,因此可以将其不同地命名为移位矩阵或移位值矩阵或移位序列或移位值序列等。
图28A、图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A中所示的指数矩阵依次示出了基于上述等式29至31为实施例中描述的块大小组设计的LDPC码的指数矩阵。(要注意,图28A、图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A中所示的指数矩阵中的空块表示对应于Z x Z大小的零矩阵的部分。在一些情况下,空块可以用诸如-1的指定的值表示)。
上面的等式29表示具有不同粒度的多个块大小组。以上等式29仅是示例,并且可以使用包括在以上等式29的块大小组中的所有块大小Z值,可以使用包括在如下面的等式32中所示的适当子集中的块大小值,以及可以使用可以向其中添加或从其中排除适当值的上述等式29或32的块大小组(集合)。
[等式32]
Z1'={8,16,32,64,128,256}
Z2'={12,24,48,96,192,384}
Z3'={10,20,40,80,160,320}
Z4'={14,18,56,112,224}
Z5'={9,18,36,72,144,288}
Z6'={11,22,44,88,176,352}
Z7'={13,26,52,104,208}
Z8'={15,30,60,120,240}
图27A、图28A、图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A中所示的基本矩阵和指数矩阵均具有46x 68的大小。
图27A是示出根据本公开的实施例的LDPC码基本矩阵的图。
图27B至图27J是图27A中所示的每个划分的基本矩阵的放大图。图27A对应于与各个部分中所示的附图标记相对应的图的矩阵。因此,可以通过组合图27B至图27J来配置一个基本矩阵。
图28A是示出根据本公开的实施例的LDPC码指数矩阵的图。
图28B到图28J是图28A中所示的每个划分的LDPC指数矩阵的放大图。28A。图28A对应于与各个部分中所示的附图标记相对应的图的矩阵。因此,可以通过组合图28B至图28来配置一个指数矩阵或LDPC序列。类似地,图29B-图29J、图30B-图30J、图31B-图31J、图32B-图32J、图33B-图33J、图34B-图34J、图35B-图35J、图36B-图36J和图37B-图37J是图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A中的每个划分的指数矩阵的放大图。
图27A、图28A、图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A中所示的基本矩阵和指数矩阵的另一特征是从第28列到第68列的所有列具有为1的度数。即,由基本矩阵和指数矩阵的第6至第46行组成的具有41x 68大小的指数矩阵组成对应于单个奇偶校验码。
图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A的部分B、C和D仅示出了图28A中的部分B、C和D。图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A中的部分E、F、G、H、I和J分别与图28(图28E、图28F、图28G、图28H、图28I、图28J)中的部分E、F、G、H、I和J相同。即,图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A的部分E、F、G、H、I和J分别与图28E、图28F、图28G、图28H、图28I和图28J中所示的相同。可以通过分别组合图28E、图28F、图28G、图28H、图28I和图28J以及图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A的部分B、C和D来配置新的指数矩阵。
图27A、图28A、图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A中所示的基本矩阵和指数矩阵可以通过重新排列每个矩阵中的列的顺序、重新排列行的顺序或重新排列列和行的顺序,应用于用于LDPC编码和解码的方法和装置。
图27A至图37J中所示的基本矩阵和指数矩阵可以以具有代数上相同含义的各种形式表示。例如,基本矩阵和指数矩阵可以使用如以下等式33至36中所示的序列来表达。
下面的等式33表示图27A的基本矩阵中的每行中的元素1的位置。例如,上述等式33中的第二序列的第二值2意味着在基本矩阵中的第二行的第二列中存在元素1。(在上面的示例中,序列和矩阵中元素的起始顺序被视为从0开始。)
[等式33]
0 1 2 3 5 6 9 10 11 12 13 15 16 18 19 20 21 22 23
0 2 3 4 5 7 8 9 11 12 14 15 16 17 19 21 22 23 24
0 1 2 4 5 6 7 8 9 10 13 14 15 17 18 19 20 24 25
0 1 3 4 6 7 8 10 11 12 13 14 16 17 18 20 21 22 25
0 1 26
0 1 3 12 16 21 22 27
0 6 10 11 13 17 18 20 28
0 1 4 7 8 14 29
0 1 3 12 16 19 21 22 24 30
0 1 10 11 13 17 18 20 31
1 2 4 7 8 14 32
0 1 12 16 21 22 23 33
0 1 10 11 13 18 34
0 3 7 20 23 35
0 12 15 16 17 21 36
0 1 10 13 18 25 37
1 3 11 20 22 38
0 14 16 17 21 39
1 12 13 18 19 40
0 1 7 8 10 41
0 3 9 11 22 42
1 5 16 20 21 43
0 12 13 17 44
1 2 10 18 45
0 3 4 11 22 46
1 6 7 14 47
0 2 4 15 48
1 6 8 49
0 4 19 21 50
1 14 18 25 51
0 10 13 24 52
1 7 22 25 53
0 12 14 24 54
1 2 11 21 55
0 7 15 17 56
1 6 12 22 57
0 14 15 18 58
1 13 23 59
0 9 10 12 60
1 3 7 19 61
0 8 17 62
1 3 9 18 63
0 4 24 64
1 16 18 25 65
0 7 9 22 66
1 6 10 67
以下等式34表示图28A的基本矩阵中的每行中的每个元素值。然而,可以在那时排除对应于指数矩阵中的Z x Z大小的零矩阵的特定元素值(例如,-1)。作为参考,以下等式34和图28A的序列意味着与对应于上述等式29的Z1或上述等式32的Z1'的块大小组相对应的指数矩阵。
[等式34]
250 69 226 159 100 10 59 229 110 191 9 195 23 190 35 239 31 1 0
2 239 117 124 71 222 104 173 220 102 109 132 142 155 255 28 0 0 0
106 111 185 63 117 93 229 177 95 39 142 225 225 245 205 251 117 0 0
121 89 84 20 150 131 243 136 86 246 219 211 240 76 244 144 12 1 0
157 102 0
205 236 194 231 28 123 115 0
183 22 28 67 244 11 157 211 0
220 44 159 31 167 104 0
112 4 7 211 102 164 109 241 90 0
103 182 109 21 142 14 61 216 0
98 149 167 160 49 58 0
77 41 83 182 78 252 22 0
160 42 21 32 234 7 0
177 248 151 185 62 0
206 55 206 127 16 229 0
40 96 65 63 75 179 0
64 49 49 51 154 0
7 164 59 1 144 0
42 233 8 155 147 0
60 73 72 127 224 0
151 186 217 47 160 0
249 121 109 131 171 0
64 142 188 158 0
156 147 170 152 0
112 86 236 116 222 0
23 136 116 182 0
195 243 215 61 0
25 104 194 0
128 165 181 63 0
86 236 84 6 0
216 73 120 9 0
95 177 172 61 0
221 112 199 121 0
2 187 41 211 0
127 167 164 159 0
161 197 207 103 0
37 105 51 120 0
198 220 122 0
169 204 221 239 0
136 251 79 138 0
189 61 19 0
81 185 28 97 0
124 42 247 0
70 134 160 31 0
192 27 199 207 0
156 50 226 0
图29A是示出根据本公开的实施例的LDPC码指数矩阵的图。
下面的等式35表示图29A的基本矩阵中的每行中的每个元素值。然而,可以在那时排除对应于指数矩阵中的Z x Z大小的零矩阵的特定元素值(例如,-1)。作为参考,以下等式35和图29A的序列意味着与对应于上述等式29的Z4或上述等式32的Z4'的块大小组相对应的指数矩阵。
[等式35]
205 72 103 204 141 157 170 26 166 48 181 10 166 64 177 205 36 1 0
94 40 217 158 41 139 87 119 60 50 172 170 173 160 89 222 0 0 0
182 114 77 181 46 204 180 109 73 158 208 1 110 59 185 157 13 0 0
47 219 199 148 66 212 183 1 59 110 199 142 20 184 83 147 23 1 0
16 206 0
43 183 50 84 113 152 184 0
39 210 214 197 185 183 192 26 0
8 3 80 215 111 146 0
153 172 222 92 46 96 36 25 152 0
204 153 143 30 119 205 24 105 0
39 147 44 145 71 29 0
40 133 40 200 0 63 81 0
131 29 57 44 162 181 0
133 7 101 184 121 0
155 40 193 63 6 4 0
10 103 163 105 186 53 0
35 146 191 171 212 0
185 86 208 126 215 0
104 201 41 124 178 0
206 41 156 97 82 0
151 64 61 158 164 0
223 198 42 182 16 0
119 97 193 42 0
209 24 70 67 0
176 29 169 112 142 0
45 185 84 3 0
52 160 170 133 0
194 33 118 0
142 13 64 143 0
122 147 164 66 0
60 133 55 89 0
122 131 174 167 0
22 129 183 78 0
188 206 206 54 0
129 188 184 46 0
111 150 20 24 0
181 179 27 128 0
57 130 218 0
80 12 104 96 0
185 159 206 93 0
205 118 200 0
27 193 119 150 0
96 192 65 0
138 1 108 58 0
184 119 213 21 0
187 37 94 0
图30A是示出根据本公开的实施例的LDPC码指数矩阵的图。
以下等式36表示图30A的基本矩阵中的每行中的每个元素值。然而,可以在那时排除对应于指数矩阵中的Z x Z大小的零矩阵的特定元素值(例如,-1)。作为参考,以下等式36和图30A的序列意味着与对应于上述等式29的Z7或上述等式32的Z7'的块大小组相对应的指数矩阵。
[等式36]
134 50 169 114 189 0 196 45 79 101 109 101 163 54 166 132 173 1 0
27 190 60 33 155 40 25 100 60 50 100 141 114 199 27 37 0 0 0
128 131 174 149 127 99 153 45 185 153 85 93 144 155 24 179 86 0 0
202 48 97 115 176 63 151 107 146 38 34 53 9 19 66 61 96 1 0
160 17 0
205 123 71 56 5 155 106 0
194 7 128 202 14 59 205 162 0
170 207 123 67 166 168 0
200 25 165 188 24 77 99 28 32 0
174 145 76 61 145 29 165 43 0
92 199 150 151 163 93 0
95 112 132 138 152 200 72 0
71 75 107 102 27 78 0
188 100 155 131 198 0
15 100 198 18 109 119 0
7 1 109 184 58 193 0
137 128 30 121 39 0
103 138 40 165 16 0
57 63 17 58 184 0
98 24 79 62 205 0
125 111 118 44 56 0
126 141 96 34 9 0
103 52 170 47 0
49 114 46 126 0
84 110 158 86 87 0
41 50 87 115 0
190 99 157 6 0
129 128 144 0
148 189 34 172 0
70 203 25 16 0
188 7 104 37 0
179 192 136 17 0
99 1 66 8 0
179 57 64 105 0
124 112 80 71 0
33 167 109 160 0
98 31 48 56 0
33 206 120 0
84 125 61 81 0
204 145 83 46 0
77 35 198 0
136 128 71 41 0
97 89 118 0
113 92 200 93 0
31 92 190 23 0
113 38 111 0
图31A是示出根据本公开的实施例的LDPC码指数矩阵的图。
下面的等式37表示图31A的基本矩阵中的每行中的每个元素值。然而,可以在那时排除对应于指数矩阵中的Z x Z大小的零矩阵的特定元素值(例如,-1)。作为参考,下面的等式37和图31A的序列意味着与对应于上述等式29的Z1或上述等式32的Z1'的块大小组相对应的指数矩阵。
[等式37]
106 43 185 109 230 209 30 185 143 130 154 241 80 121 246 235 124 1 0
77 142 7 1 153 163 44 212 170 141 183 170 86 227 68 56 0 0 0
208 95 240 174 15 142 7 179 217 161 36 241 227 53 72 130 140 0 0
79 244 90 171 244 209 183 221 86 252 34 108 206 250 106 131 87 1 0
66 118 0
163 14 10 130 239 118 152 0
179 150 50 5 158 196 83 234 0
119 240 81 197 105 108 0
19 29 139 51 114 219 226 181 216 0
163 34 157 162 90 211 197 141 0
70 173 129 113 100 65 0
233 159 232 59 165 192 138 0
39 72 237 113 104 210 0
170 161 233 64 119 0
142 28 167 5 234 33 0
64 181 61 195 123 117 0
28 85 102 202 71 0
242 91 28 248 87 0
73 123 237 193 149 0
18 137 185 166 95 0
140 36 236 17 43 0
15 69 136 161 88 0
63 196 78 216 0
69 34 142 133 0
129 53 133 170 50 0
71 139 73 188 0
203 77 189 209 0
127 138 42 0
220 130 11 229 0
63 134 114 84 0
233 148 6 253 0
137 50 37 119 0
230 111 109 72 0
118 2 226 184 0
156 15 81 249 0
43 125 184 70 0
19 129 181 140 0
196 247 240 0
103 196 195 74 0
72 237 116 224 0
107 72 85 0
196 168 189 214 0
121 106 247 0
227 32 8 235 0
212 208 118 143 0
49 105 169 0
图32A是示出根据本公开的实施例的LDPC码指数矩阵的图。
以下等式38表示图32A的基本矩阵中的每行中的每个元素值。然而,可以在那时排除对应于指数矩阵中的Z x Z大小的零矩阵的特定元素值(例如,-1)。作为参考,以下等式38和图32A的序列意味着与对应于上述等式29的Z2或上述等式32的Z2'的块大小组相对应的指数矩阵。
[等式38]
121 259 123 181 230 315 199 361 364 329 321 26 265 185 290 271 43 1 0
124 162 190 360 274 357 89 158 375 258 320 351 330 53 48 261 0 0 0
323 360 179 259 6 63 308 4 181 280 252 2 253 163 314 243 110 0 0
170 13 11 364 209 319 274 36 168 33 342 352 212 136 96 150 286 1 0
2 106 0
255 142 130 43 95 255 207 0
227 301 365 145 209 238 156 289 0
216 312 16 226 305 185 0
304 314 325 373 371 147 77 156 246 0
165 382 201 148 4 274 248 18 0
105 351 65 25 151 105 0
333 375 289 347 116 142 172 0
76 122 307 211 52 273 0
245 169 325 314 242 0
183 59 354 255 37 87 0
188 157 27 289 340 70 0
79 314 5 184 279 0
74 104 169 226 20 0
133 197 99 367 309 0
307 241 135 49 67 0
352 46 143 267 247 0
238 322 63 187 46 0
222 1 196 42 0
5 18 77 190 0
266 305 373 99 44 0
226 95 201 122 0
275 151 308 264 0
41 160 343 0
182 110 341 9 0
132 207 305 312 0
301 183 12 292 0
177 329 378 316 0
29 379 223 230 0
376 45 71 151 0
14 119 236 24 0
82 195 24 300 0
124 329 145 54 0
109 366 151 0
63 144 110 342 0
52 182 198 344 0
76 338 298 0
325 334 57 47 0
77 339 225 0
90 8 203 274 0
38 365 302 369 0
88 30 161 0
图33A是示出根据本公开的实施例的LDPC码指数矩阵的图。
以下等式39表示图33A的基本矩阵中的每行中的每个元素值。然而,可以在那时排除对应于指数矩阵中的Z x Z大小的零矩阵的特定元素值(例如,-1)。作为参考,以下等式39和图33A的序列意味着与对应于上述等式29的Z3或上述等式32的Z3'的块大小组相对应的指数矩阵。
[等式39]
90 222 46 240 158 264 202 13 295 20 164 158 12 95 73 292 176 1 0
298 164 289 305 150 189 211 266 6 313 236 99 234 189 298 239 0 0 0
145 200 253 238 242 195 148 19 221 143 33 181 280 43 198 181 242 0 0
301 84 31 131 187 133 226 314 264 30 239 158 304 102 134 305 233 1 0
257 27 0
12 316 151 3 5 88 5 0
181 105 28 235 216 97 50 171 0
143 189 203 303 247 301 0
233 302 15 129 70 231 268 62 7 0
51 202 315 144 276 111 152 287 0
286 96 236 264 39 275 0
259 70 103 203 49 31 124 0
21 58 62 262 1 223 0
154 222 133 46 151 0
188 65 298 285 294 94 0
6 121 211 96 123 222 0
168 173 105 30 318 0
108 192 176 15 136 0
65 135 20 314 219 0
117 289 215 114 15 0
64 7 171 258 269 0
208 156 236 89 282 0
175 160 246 88 0
229 195 243 247 0
86 220 78 96 256 0
131 211 270 270 0
248 239 206 255 0
126 185 23 0
120 154 221 225 0
177 162 185 52 0
258 167 91 11 0
25 109 106 52 0
10 135 245 298 0
31 139 29 256 0
289 74 142 24 0
296 274 92 249 0
305 166 301 7 0
137 37 240 0
248 182 80 122 0
42 135 124 22 0
261 180 13 0
155 36 232 194 0
126 317 195 0
313 278 85 205 0
93 2 216 232 0
247 124 68 0
图34A是示出根据本公开的实施例的LDPC码索引矩阵的图。
以下等式40表示图34A的基本矩阵中的每行中的每个元素值。然而,可以在那时排除对应于指数矩阵中的Z x Z大小的零矩阵的特定元素值(例如,-1)。作为参考,以下等式40和图34A的序列意味着与对应于上述等式29的Z4或上述等式32的Z4'的块大小组相对应的指数矩阵。
[等式40]
196 155 155 13 98 150 217 28 119 197 178 168 205 120 151 199 205 1 0
150 21 184 153 171 126 184 190 87 65 114 16 139 157 87 14 0 0 0
146 131 122 75 63 50 136 29 20 54 104 39 131 81 150 70 140 0 0
17 87 120 15 135 97 90 136 78 62 56 164 48 29 63 205 101 1 0
14 149 0
110 164 131 176 61 118 191 0
119 201 88 97 109 99 198 52 0
204 47 142 174 60 48 0
216 26 47 102 212 93 194 190 32 0
161 98 200 26 195 162 22 102 0
179 215 121 88 64 77 0
204 97 56 28 37 181 88 0
66 113 89 50 199 127 0
72 215 135 26 126 0
165 74 141 160 50 100 0
186 120 70 87 17 153 0
62 137 90 111 194 0
30 61 35 141 63 0
166 113 65 211 222 0
223 209 54 90 86 0
87 15 109 84 197 0
31 116 3 65 192 0
28 210 24 150 0
176 101 160 180 0
23 219 210 43 120 0
9 131 89 89 0
212 36 170 95 0
163 184 85 0
159 49 0 158 0
155 9 3 92 0
55 72 60 36 0
213 7 8 170 0
198 45 73 187 0
64 140 119 75 0
91 58 122 0 0
44 147 72 79 0
182 104 162 197 0
24 122 150 0
75 32 84 163 0
102 150 147 163 0
43 174 206 0
39 18 39 206 0
117 90 39 0
194 140 46 206 0
72 68 96 197 0
118 157 73 0
图35A是示出根据本公开的实施例的LDPC码指数矩阵的图。
以下等式41表示图35A的基本矩阵中的每行中的每个元素值。然而,可以在那时排除对应于指数矩阵中的Z x Z大小的零矩阵的特定元素值(例如,-1)。作为参考,以下等式41和图35A的序列意味着与对应于上述等式29的Z5或上述等式32的Z5'的块大小组相对应的指数矩阵。
[等式41]
107 112 215 11 73 73 193 124 183 161 123 283 200 179 83 286 39 1 0
4 237 176 270 9 162 102 153 231 174 281 110 265 213 233 286 0 0 0
39 193 269 203 287 256 70 87 240 191 202 31 153 66 24 221 14 0 0
53 70 40 138 14 21 264 143 242 3 179 236 113 64 205 224 110 1 0
97 58 0
204 155 103 104 276 271 141 0
245 14 151 140 36 215 17 210 0
168 51 156 266 88 183 0
215 119 59 87 285 113 247 219 188 0
155 150 186 36 164 177 182 148 0
56 145 202 75 171 196 0
94 255 95 190 150 260 153 0
147 1 55 135 136 202 0
146 202 143 185 54 0
34 287 89 264 244 181 0
63 242 31 229 190 115 0
188 49 100 277 272 0
185 165 16 96 150 0
166 49 159 65 35 0
15 112 161 228 214 0
9 82 276 263 236 0
43 140 185 108 260 0
70 282 54 178 0
254 187 193 276 0
36 206 208 188 169 0
254 273 21 195 0
278 149 161 236 0
69 262 127 0
31 74 138 159 0
26 62 167 284 0
247 210 2 254 0
55 122 119 85 0
144 97 119 164 0
218 211 2 192 0
207 135 286 249 0
32 49 165 233 0
40 124 73 83 0
154 260 9 0
185 255 31 247 0
77 285 181 199 0
240 247 99 0
221 163 220 190 0
210 186 20 0
64 212 246 190 0
111 245 283 250 0
197 100 14 0
图36A是示出根据本公开的实施例的LDPC码指数矩阵的图。
以下等式42表示图36A的基本矩阵中的每行中的每个元素值。。然而,可以在那时排除对应于指数矩阵中的Z x Z大小的零矩阵的特定元素值(例如,-1)。作为参考,以下等式42和图36A的序列意味着与对应于上述等式29的Z6或上述等式32的Z6'的块大小组相对应的指数矩阵。
[等式42]
167 346 148 5 300 188 81 243 53 11 94 309 92 16 31 237 67 1 0
131 138 89 270 320 39 273 109 234 116 259 27 313 92 18 224 0 0 0
289 53 150 161 336 250 97 258 328 241 133 115 300 32 114 130 328 0 0
197 201 202 237 1 221 237 19 26 106 10 277 340 149 329 305 174 1 0
212 2 0
74 288 332 216 128 290 165 0
93 87 326 300 236 328 35 329 0
184 61 248 157 101 140 0
169 341 65 296 140 339 164 124 59 0
247 233 212 319 138 231 177 335 0
170 194 233 316 246 107 0
220 79 276 325 264 298 212 0
89 328 37 114 295 348 0
18 268 110 178 94 0
309 133 203 77 14 204 0
133 125 99 334 314 26 0
119 266 267 152 115 0
80 282 157 197 249 0
81 351 91 98 342 0
267 323 333 317 142 0
54 75 42 342 324 0
244 160 258 216 206 0
100 163 185 345 0
203 163 293 253 0
220 348 159 334 161 0
132 169 99 28 0
104 225 30 241 0
162 291 232 0
261 206 264 310 0
48 20 187 296 0
69 136 146 59 0
28 309 269 273 0
254 344 255 182 0
77 173 293 132 0
217 294 246 107 0
77 148 238 311 0
132 305 206 60 0
245 351 313 0
188 221 212 235 0
235 100 334 256 0
250 33 97 0
221 32 128 320 0
174 140 346 0
237 318 148 109 0
334 14 313 20 0
315 230 319 0
图37A是示出根据本公开的实施例的LDPC码指数矩阵的图。
下面的等式43表示图37A的基本矩阵中的每行中的每个元素值。然而,可以在那时排除对应于指数矩阵中的Z x Z大小的零矩阵的特定元素值(例如,-1)。作为参考,以下等式43和图37A的序列意味着与对应于上述等式29的Z8或上述等式32的Z8'的块大小组相对应的指数矩阵。
[等式43]
135 227 126 134 84 83 53 225 205 128 75 135 217 220 90 105 137 1 0
96 236 136 221 128 92 172 56 11 189 95 85 153 87 163 216 0 0 0
189 4 225 151 236 117 179 92 24 68 6 101 33 96 125 67 230 0 0
128 23 162 220 43 186 96 1 216 22 24 167 200 32 235 172 219 1 0
64 211 0
2 171 47 143 210 180 180 0
199 22 23 100 92 207 52 13 0
77 146 209 32 166 18 0
181 105 141 223 177 145 199 153 38 0
169 12 206 221 17 212 92 205 0
116 151 70 230 115 84 0
45 115 134 1 152 165 107 0
186 215 124 180 98 80 0
220 185 154 178 150 0
124 144 182 95 72 76 0
39 138 220 173 142 49 0
78 152 84 5 205 0
183 112 106 219 129 0
183 215 180 143 14 0
179 108 159 138 196 0
77 187 203 167 130 0
197 122 215 65 216 0
25 47 126 178 0
185 127 117 199 0
32 178 2 156 58 0
27 141 11 181 0
163 131 169 98 0
165 232 9 0
32 43 200 205 0
232 32 118 103 0
170 199 26 105 0
73 149 175 108 0
103 110 151 211 0
199 132 172 65 0
161 237 142 180 0
231 174 145 100 0
11 207 42 100 0
59 204 161 0
121 90 26 140 0
115 188 168 52 0
4 103 30 0
53 189 215 24 0
222 170 71 0
22 127 49 125 0
191 211 187 148 0
177 114 93 0
图28A、图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A中所示的指数矩阵以及等式34至43的相对应的LDPC序列都具有图27A或上面的等式33中所示的基本矩阵。可以适当地选择具有相同基本矩阵的LDPC指数矩阵或序列,并且将其应用于用于LDPC编码和解码的方法和装置。
另外,明显的是,可以不使用图28A、图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A的所有指数矩阵以及上述等式34至43的相对应的LDPC序列。例如,可以从图28A、图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A中所示的指数矩阵以及上述等式34至43的相对应的LDPC序列中选择一个或多个LDPC指数矩阵或序列,并且可以与其他LDPC指数矩阵或LDPC序列一起应用于用于LDPC编码和解码的方法和装置。
如果可以找到基本矩阵或指数矩阵的一部分的某个规则,则可以更简单地表示基本矩阵。例如,如果假设收发器知道具有图27A、图28A、图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A中的基本矩阵和指数矩阵中的对角结构的部分矩阵的规则,则省略了元素的位置和元素值的一部分。
另外,在表示基本矩阵或指数矩阵的方法中,当示出元素的位置和值时,它们可以在每行中表示,但是可以以每个列顺序表示。
根据该系统,可以原样使用图27A、图28A、图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A所示的基本矩阵和指数矩阵,或者可以仅使用其一部分。例如,可以通过使用新的基本矩阵或指数矩阵来应用LDPC编码和解码,所述新的基本矩阵或指数矩阵将每个基本矩阵和指数矩阵的上面25行和与单个奇偶校验码对应的21x 68大小的另一基本矩阵或指数矩阵拼接而获得。作为参考,可以以如图27B、图27C、图27E、图27F、图27H和图27I所示的一个部分矩阵和由图28A、图29A、图30A、图31A、图32A、图33A、图34A、图35A、图36A和图37A中的B、C、E、F、H和I组成的部分矩阵分别形成部分矩阵。然而,显然的是,本公开不限于此。
虽然已经参考本公开的各种实施例示出和描述了本公开,但是本领域技术人员将理解,在不脱离由所附权利要求及其等同物所定义的本公开的精神和范围的情况下,可以在其中进行形式和细节上的各种改变。
Claims (15)
1.一种用于通信或广播系统中的信道编码的方法,该方法包括:
确定块大小Z;以及
基于块大小和与块大小相对应的奇偶校验矩阵来执行编码,
其中,块大小被包括在多个块大小组的任何一个中,并且
其中,奇偶校验矩阵针对每个块大小组不同。
2.根据权利要求1所述的方法,其中,至少一个以下适用:
奇偶校验矩阵具有相同的基本矩阵,并且块大小组具有不同的粒度,
编码还包括将基于块大小的提升应用于奇偶校验矩阵,
提升是模数提升,并且
其中,块大小从以下块大小组中选择:
Z1={2,4,8,16,32,64,128,256};
Z2={3,6,12,24,48,96,192,384};
Z3={5,10,20,40,80,160,320};
Z4={7,14,28,56,112,224};
Z5={9,18,36,72,144,288};
Z6={11,22,44,88,176,352};
Z7={13,26,52,104,208};以及
Z8={15,30,60,120,240}。
3.根据权利要求1所述的方法,其中,如果块大小被包括在第一块大小组中,则奇偶校验矩阵被确定为与包括块大小15的第一块大小组相对应的第一奇偶校验矩阵,
如果块大小被包括在第一块大小组中,则基于第一奇偶校验矩阵以及为15、30、60、120和240中的至少一个块大小值来执行编码;
其中,如果块大小被包括在第一块大小组中,则奇偶校验矩阵被确定为与包括块大小2的第二块大小组相对应的第二奇偶校验矩阵,
如果块大小被包括在第二块大小组中,则基于第二奇偶校验矩阵以及为2、4、8、16、32、64、128和256中的至少一个块大小值来执行编码;以及
其中,第二奇偶校验矩阵包括以下矩阵,
250 69 226 159 100 10 59 229 110 191 9 195 23 190 35 239 31 1 0
2 239 117 124 71 222 104 173 220 102 109 132 142 155 255 28 0 0 0
106 111 185 63 117 93 229 177 95 39 142 225 225 245 205 251 117 0 0
121 89 84 20 150 131 243 136 86 246 219 211 240 76 244 144 12 1 0
157 102 0
205 236 194 231 28 123 115 0
183 22 28 67 244 11 157 211 0
220 44 159 31 167 104 0
112 4 7 211 102 164 109 241 90 0
103 182 109 21 142 14 61 216 0
98 149 167 160 49 58 0
77 41 83 182 78 252 22 0
160 42 21 32 234 7 0
177 248 151 185 62 0
206 55 206 127 16 229 0
40 96 65 63 75 179 0
64 49 49 51 154 0
7 164 59 1 144 0
42 233 8 155 147 0
60 73 72 127 224 0
151 186 217 47 160 0
249 121 109 131 171 0
64 142 188 158 0
156 147 170 152 0
112 86 236 116 222 0
23 136 116 182 0
195 243 215 61 0
25 104 194 0
128 165 181 63 0
86 236 84 6 0
216 73 120 9 0
95 177 172 61 0
221 112 199 121 0
2 187 41 211 0
127 167 164 159 0
161 197 207 103 0
37 105 51 120 0
198 220 122 0。
4.根据权利要求1所述的方法,其中,基于编码率或信息字长度中的至少一个、使用部分或全部基本矩阵来执行编码。
5.一种用于通信或广播系统中的信道解码的方法,该方法包括:
确定块大小Z;以及
基于块大小和与块大小相对应的奇偶校验矩阵来执行解码,
其中,块大小被包括在多个块大小组的任何一个中,并且
其中,奇偶校验矩阵针对每个块大小组不同,
其中,基于编码率或信息字长度中的至少一个、使用部分或全部基本矩阵来执行解码。
6.根据权利要求5所述的方法,
其中,奇偶校验矩阵具有相同的基本矩阵,
其中,块大小组具有不同的粒度,
其中,解码还包括将基于块大小的提升应用于奇偶校验矩阵,
其中,提升是模数提升,并且
其中,块大小从以下块大小组中选择:
Z1={2,4,8,16,32,64,128,256};
Z2={3,6,12,24,48,96,192,384};
Z3={5,10,20,40,80,160,320};
Z4={7,14,28,56,112,224};
Z5={9,18,36,72,144,288};
Z6={11,22,44,88,176,352};
Z7={13,26,52,104,208};以及
Z8={15,30,60,120,240}。
7.根据权利要求5所述的方法,
其中,如果块大小被包括在第一块大小组中,则奇偶校验矩阵被确定为与包括块大小15的第一块大小组相对应的第一奇偶校验矩阵;
如果块大小被包括在第一块大小组中,则基于第一奇偶校验矩阵以及为15、30、60、120和240中的至少一个块大小值来执行解码;
其中,如果块大小被包括在第二块大小组中,则奇偶校验矩阵被确定为与包括块大小2的第二块大小组相对应的第二奇偶校验矩阵,
如果块大小被包括在第二块大小组中,则基于第二奇偶校验矩阵以及为2、4、8、16、32、64、128和256中的至少一个块大小值来执行解码;以及
其中,第二奇偶校验矩阵包括以下矩阵,
250 69 226 159 100 10 59 229 110 191 9 195 23 190 35 239 31 1 0
2 239 117 124 71 222 104 173 220 102 109 132 142 155 255 28 0 0 0
106 111 185 63 117 93 229 177 95 39 142 225 225 245 205 251 117 0 0
121 89 84 20 150 131 243 136 86 246 219 211 240 76 244 144 12 1 0
157 102 0
205 236 194 231 28 123 115 0
183 22 28 67 244 11 157 211 0
220 44 159 31 167 104 0
112 4 7 211 102 164 109 241 90 0
103 182 109 21 142 14 61 216 0
98 149 167 160 49 58 0
77 41 83 182 78 252 22 0
160 42 21 32 234 7 0
177 248 151 185 62 0
206 55 206 127 16 229 0
40 96 65 63 75 179 0
64 49 49 51 154 0
7 164 59 1 144 0
42 233 8 155 147 0
60 73 72 127 224 0
151 186 217 47 160 0
249 121 109 131 171 0
64 142 188 158 0
156 147 170 152 0
112 86 236 116 222 0
23 136 116 182 0
195 243 215 61 0
25 104 194 0
128 165 181 63 0
86 236 84 6 0
216 73 120 9 0
95 177 172 61 0
221 112 199 121 0
2 187 41 211 0
127 167 164 159 0
161 197 207 103 0
37 105 51 120 0
198 220 122 0。
8.一种用于通信或广播系统中的信道编码的装置,该装置包括:
收发器;以及
控制器,被配置为确定块大小Z,并且基于块大小和与块大小相对应的奇偶校验矩阵来执行编码,
其中,块大小被包括在多个块大小组中的任何一个中,并且
其中,奇偶校验矩阵针对每个块大小组不同。
9.根据权利要求8所述的装置,其中至少一个以下适用:
奇偶校验矩阵具有相同的基本矩阵,
块大小组具有不同的粒度,
控制器被配置为将基于块大小的提升应用于奇偶校验矩阵,
提升是模数提升,并且
块大小从以下块大小组中选择:
Z1={2,4,8,16,32,64,128,256};
Z2={3,6,12,24,48,96,192,384};
Z3={5,10,20,40,80,160,320};
Z4={7,14,28,56,112,224};
Z5={9,18,36,72,144,288};
Z6={11,22,44,88,176,352};
Z7={13,26,52,104,208};以及
Z8={15,30,60,120,240}。
10.根据权利要求8所述的装置,其中,如果块大小被包括在第一块大小组中,则奇偶校验矩阵被确定为与包括块大小15的第一块大小组相对应的第一奇偶校验矩阵,
如果块大小被包括在第一块大小组中,则基于第一奇偶校验矩阵以及为15、30、60、120和240中的至少一个块大小值来执行编码,
其中,如果块大小被包括在第二块大小组中,则将奇偶校验矩阵确定为与包括块大小2的第二块大小组相对应的第二奇偶校验矩阵,
如果块大小被包括在第二块大小组中,则基于第二奇偶校验矩阵以及为2、4、8、16、32、64、128和256中的至少一个块大小值来执行编码,以及
其中,第二奇偶校验矩阵包括以下矩阵,
250 69 226 159 100 10 59 229 110 191 9 195 23 190 35 239 31 1 0
2 239 117 124 71 222 104 173 220 102 109 132 142 155 255 28 0 0 0
106 111 185 63 117 93 229 177 95 39 142 225 225 245 205 251 117 0 0
121 89 84 20 150 131 243 136 86 246 219 211 240 76 244 144 12 1 0
157 102 0
205 236 194 231 28 123 115 0
183 22 28 67 244 11 157 211 0
220 44 159 31 167 104 0
112 4 7 211 102 164 109 241 90 0
103 182 109 21 142 14 61 216 0
98 149 167 160 49 58 0
77 41 83 182 78 252 22 0
160 42 21 32 234 7 0
177 248 151 185 62 0
206 55 206 127 16 229 0
40 96 65 63 75 179 0
64 49 49 51 154 0
7 164 59 1 144 0
42 233 8 155 147 0
60 73 72 127 224 0
151 186 217 47 160 0
249 121 109 131 171 0
64 142 188 158 0
156 147 170 152 0
112 86 236 116 222 0
23 136 116 182 0
195 243 215 61 0
25 104 194 0
128 165 181 63 0
86 236 84 6 0
216 73 120 9 0
95 177 172 61 0
221 112 199 121 0
2 187 41 211 0
127 167 164 159 0
161 197 207 103 0
37 105 51 120 0
198 220 122 0。
11.根据权利要求8所述的装置,其中,控制器被配置为基于编码率或信息字长度中的至少一个、使用部分或全部基本矩阵来执行编码。
12.一种用于通信或广播系统中的信道解码的装置,该装置包括:
收发器;以及
控制器,被配置为确定块大小Z,并且基于块大小和与块大小相对应的奇偶校验矩阵来执行解码,
其中,块大小被包括在多个块大小组的任何一个中,并且
其中,奇偶校验矩阵针对每个块大小组不同。
13.根据权利要求12所述的装置,
其中,奇偶校验矩阵具有相同的基本矩阵,
其中,块大小组具有不同的粒度,
其中,控制器被配置为将基于块大小的提升应用于奇偶校验矩阵,
其中,提升是模数提升,并且
块大小从以下块大小组中选择:
Z1={2,4,8,16,32,64,128,256};
Z2={3,6,12,24,48,96,192,384};
Z3={5,10,20,40,80,160,320};
Z4={7,14,28,56,112,224};
Z5={9,18,36,72,144,288};
Z6={11,22,44,88,176,352};
Z7={13,26,52,104,208};以及
Z8={15,30,60,120,240}。
14.根据权利要求12所述的装置,其中,如果块大小被包括在第一块大小组中,则奇偶校验矩阵被确定为与包括块大小15的第一块大小组相对应的第一奇偶校验矩阵,
如果块大小被包括在第一块大小组中,则基于第一奇偶校验矩阵以及为15、30、60、120和240中的至少一个块大小值来执行解码,
其中,如果块大小被包括在第二块大小组中,则奇偶校验矩阵被确定为与包括块大小2的第二块大小组相对应的第二奇偶校验矩阵,
如果块大小被包括在第二块大小组中,则基于第二奇偶校验矩阵以及为2、4、8、16、32、64、128和256中的至少一个块大小值来执行解码,以及
其中,第二奇偶校验矩阵包括以下矩阵,
250 69 226 159 100 10 59 229 110 191 9 195 23 190 35 239 31 1 0
2 239 117 124 71 222 104 173 220 102 109 132 142 155 255 28 0 0 0
106 111 185 63 117 93 229 177 95 39 142 225 225 245 205 251 117 0 0
121 89 84 20 150 131 243 136 86 246 219 211 240 76 244 144 12 1 0
157 102 0
205 236 194 231 28 123 115 0
183 22 28 67 244 11 157 211 0
220 44 159 31 167 104 0
112 4 7 211 102 164 109 241 90 0
103 182 109 21 142 14 61 216 0
98 149 167 160 49 58 0
77 41 83 182 78 252 22 0
160 42 21 32 234 7 0
177 248 151 185 62 0
206 55 206 127 16 229 0
40 96 65 63 75 179 0
64 49 49 51 154 0
7 164 59 1 144 0
42 233 8 155 147 0
60 73 72 127 224 0
151 186 217 47 160 0
249 121 109 131 171 0
64 142 188 158 0
156 147 170 152 0
112 86 236 116 222 0
23 136 116 182 0
195 243 215 61 0
25 104 194 0
128 165 181 63 0
86 236 84 6 0
216 73 120 9 0
95 177 172 61 0
221 112 199 121 0
2 187 41 211 0
127 167 164 159 0
161 197 207 103 0
37 105 51 120 0
198 220 122 0。
15.根据权利要求12所述的装置,其中,控制器被配置为基于编码率或信息字长度中的至少一个、使用部分或全部基本矩阵来执行解码。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110729706.1A CN113472359A (zh) | 2016-12-20 | 2017-12-20 | 用于通信系统中的信道编码/解码的装置和方法 |
CN202110732390.1A CN113595559A (zh) | 2016-12-20 | 2017-12-20 | 用于通信系统中的信道编码/解码的装置和方法 |
Applications Claiming Priority (19)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20160175019 | 2016-12-20 | ||
KR10-2016-0175019 | 2016-12-20 | ||
KR20170002599 | 2017-01-06 | ||
KR10-2017-0002599 | 2017-01-06 | ||
KR10-2017-0003152 | 2017-01-09 | ||
KR20170003152 | 2017-01-09 | ||
KR20170016435 | 2017-02-06 | ||
KR10-2017-0016435 | 2017-02-06 | ||
KR20170037186 | 2017-03-23 | ||
KR10-2017-0037186 | 2017-03-23 | ||
KR10-2017-0058349 | 2017-05-10 | ||
KR1020170058349A KR20180071917A (ko) | 2016-12-20 | 2017-05-10 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
KR1020170065647A KR20180071919A (ko) | 2016-12-20 | 2017-05-26 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
KR10-2017-0065647 | 2017-05-26 | ||
KR1020170078170A KR20180071921A (ko) | 2016-12-20 | 2017-06-20 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
KR10-2017-0078170 | 2017-06-20 | ||
KR1020170080783A KR102445150B1 (ko) | 2016-12-20 | 2017-06-26 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
KR10-2017-0080783 | 2017-06-26 | ||
PCT/KR2017/015144 WO2018117651A1 (en) | 2016-12-20 | 2017-12-20 | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110732390.1A Division CN113595559A (zh) | 2016-12-20 | 2017-12-20 | 用于通信系统中的信道编码/解码的装置和方法 |
CN202110729706.1A Division CN113472359A (zh) | 2016-12-20 | 2017-12-20 | 用于通信系统中的信道编码/解码的装置和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110100402A true CN110100402A (zh) | 2019-08-06 |
CN110100402B CN110100402B (zh) | 2021-07-16 |
Family
ID=62780254
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110729706.1A Pending CN113472359A (zh) | 2016-12-20 | 2017-12-20 | 用于通信系统中的信道编码/解码的装置和方法 |
CN202110732390.1A Pending CN113595559A (zh) | 2016-12-20 | 2017-12-20 | 用于通信系统中的信道编码/解码的装置和方法 |
CN201780079231.8A Active CN110100402B (zh) | 2016-12-20 | 2017-12-20 | 用于通信或广播系统中的信道编码/解码的装置和方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110729706.1A Pending CN113472359A (zh) | 2016-12-20 | 2017-12-20 | 用于通信系统中的信道编码/解码的装置和方法 |
CN202110732390.1A Pending CN113595559A (zh) | 2016-12-20 | 2017-12-20 | 用于通信系统中的信道编码/解码的装置和方法 |
Country Status (3)
Country | Link |
---|---|
KR (4) | KR20180071917A (zh) |
CN (3) | CN113472359A (zh) |
AU (1) | AU2017379533B2 (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1947368A (zh) * | 2004-04-28 | 2007-04-11 | 三星电子株式会社 | 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法 |
US20090158112A1 (en) * | 2007-12-18 | 2009-06-18 | Electronics And Telecommunications Research Institute | Method for producing parity check matrix for low complexity and high speed decoding, and apparatus and method for coding low density parity check code using the same |
CN101741396A (zh) * | 2008-11-19 | 2010-06-16 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
CN104506200A (zh) * | 2009-11-13 | 2015-04-08 | 松下电器(美国)知识产权公司 | 编码装置、解码装置、编码方法以及解码方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1176725B1 (en) * | 2000-07-05 | 2013-03-13 | LG Electronics Inc. | Method of configuring transmission in mobile communication system |
US7234098B2 (en) * | 2003-10-27 | 2007-06-19 | The Directv Group, Inc. | Method and apparatus for providing reduced memory low density parity check (LDPC) codes |
CN101076946B (zh) * | 2004-06-24 | 2012-05-30 | Lg电子株式会社 | 无线通信系统中使用低密度奇偶校验码编码和解码数据的方法和装置 |
US7581162B2 (en) * | 2005-10-14 | 2009-08-25 | Hughes Network Systems, Llc | System, method and computer program product for implementing rate ¾ low density parity check code |
KR101147768B1 (ko) * | 2005-12-27 | 2012-05-25 | 엘지전자 주식회사 | 채널 코드를 이용한 복호화 방법 및 장치 |
CN101034892B (zh) * | 2006-03-06 | 2011-11-23 | 西门子(中国)有限公司 | 生成ldpc码的方法以及采用该ldpc码的装置 |
KR101119111B1 (ko) * | 2006-05-04 | 2012-03-16 | 엘지전자 주식회사 | Ldpc 부호를 이용한 데이터 재전송 방법 |
US7934146B2 (en) * | 2006-10-18 | 2011-04-26 | Nokia Corporation | Method, apparatus and computer program product providing for data block encoding and decoding |
RU2443053C2 (ru) * | 2007-01-24 | 2012-02-20 | Квэлкомм Инкорпорейтед | Кодирование и декодирование ldpc пакетов переменных размеров |
US8261152B2 (en) * | 2007-09-10 | 2012-09-04 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication system using variable-length LDPC codes |
CN101188428B (zh) * | 2007-12-10 | 2012-09-05 | 中兴通讯股份有限公司 | 一种ldpc码的有限长度循环缓存的速率匹配方法 |
JP5630278B2 (ja) * | 2010-12-28 | 2014-11-26 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
KR102104937B1 (ko) * | 2013-06-14 | 2020-04-27 | 삼성전자주식회사 | Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 |
US10340953B2 (en) * | 2015-05-19 | 2019-07-02 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding and decoding low density parity check codes |
-
2017
- 2017-05-10 KR KR1020170058349A patent/KR20180071917A/ko unknown
- 2017-05-26 KR KR1020170065647A patent/KR20180071919A/ko unknown
- 2017-06-20 KR KR1020170078170A patent/KR20180071921A/ko unknown
- 2017-06-26 KR KR1020170080783A patent/KR102445150B1/ko active IP Right Grant
- 2017-12-20 CN CN202110729706.1A patent/CN113472359A/zh active Pending
- 2017-12-20 AU AU2017379533A patent/AU2017379533B2/en active Active
- 2017-12-20 CN CN202110732390.1A patent/CN113595559A/zh active Pending
- 2017-12-20 CN CN201780079231.8A patent/CN110100402B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1947368A (zh) * | 2004-04-28 | 2007-04-11 | 三星电子株式会社 | 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法 |
US20090158112A1 (en) * | 2007-12-18 | 2009-06-18 | Electronics And Telecommunications Research Institute | Method for producing parity check matrix for low complexity and high speed decoding, and apparatus and method for coding low density parity check code using the same |
CN101741396A (zh) * | 2008-11-19 | 2010-06-16 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
CN104506200A (zh) * | 2009-11-13 | 2015-04-08 | 松下电器(美国)知识产权公司 | 编码装置、解码装置、编码方法以及解码方法 |
Non-Patent Citations (2)
Title |
---|
CHIN-HUNG LIN ETC: "Low-Power Design of Variable Block-size LDPC Decoder using Nanometer Technology", 《PROCEEDINGS OF 2010 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS》 * |
QUALCOMM INCORPORATED: "LDPC rate compatible design overview", 《3GPP TSG-RAN WG1 #86BIS R1-1610137》 * |
Also Published As
Publication number | Publication date |
---|---|
AU2017379533A1 (en) | 2019-07-11 |
CN110100402B (zh) | 2021-07-16 |
CN113472359A (zh) | 2021-10-01 |
AU2017379533B2 (en) | 2021-12-23 |
KR20180071923A (ko) | 2018-06-28 |
KR20180071917A (ko) | 2018-06-28 |
KR20180071919A (ko) | 2018-06-28 |
CN113595559A (zh) | 2021-11-02 |
KR20180071921A (ko) | 2018-06-28 |
KR102445150B1 (ko) | 2022-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11750220B2 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
US20230188254A1 (en) | Apparatus and method for encoding and decoding channel in communication or broadcasting system | |
JP5436688B2 (ja) | 線形ブロック符号を使用する通信システムにおけるパリティ検査行列を生成する方法及び装置とそれを用いる送受信装置及び方法 | |
CN109417392A (zh) | Ldpc码的编解码方法及系统 | |
JP2012239240A (ja) | 低密度パリティ検査符号のパリティ検査行列生成方法 | |
US11575465B2 (en) | Method and apparatus for channel encoding/decoding in a communication or broadcasting system | |
CN117768059A (zh) | 用于通信或广播系统中的信道编码/解码的装置和方法 | |
US20230421177A1 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
KR20180088423A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
CN114614947A (zh) | 在通信或广播系统中用于信道编码和解码的方法和设备 | |
US11502781B2 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
KR101128804B1 (ko) | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 | |
CN110100402A (zh) | 用于通信或广播系统中的信道编码/解码的装置和方法 | |
KR102302366B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR20170060574A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
CN110463045B (zh) | 用于通信或广播系统中的信道编码/解码的装置和方法 | |
KR20170060600A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |