CN101076946B

CN101076946B - 无线通信系统中使用低密度奇偶校验码编码和解码数据的方法和装置

Info

Publication number: CN101076946B
Application number: CN2005800204192A
Authority: CN
Inventors: 吴旼锡; 丁奎赫; 赵基亨
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2004-06-24
Filing date: 2005-06-24
Publication date: 2012-05-30
Anticipated expiration: 2025-06-24
Also published as: CN101076946A; CN102638275B; CN102638275A

Abstract

公开了一种使用由m×n奇偶校验矩阵定义的低密度奇偶校验(LDPC)码编码数据的方法。更为具体地说，本方法包括使用奇偶校验矩阵编码输入源数据，其中该奇偶校验矩阵包括其行加权和列加权为“0”或“1”的多个z×z的子矩阵。

Description

无线通信系统中使用低密度奇偶校验码编码和解码数据的方法和装置

技术领域

本发明涉及无线通信系统中一种编码和解码的方法，更具体地说，涉及无线通信系统中一种使用低密度奇偶校验(LDPC)码编码和解码的方法和装置。尽管本发明适合的应用范围很大，但其特别适用于简化复杂操作以及有效利用存储空间。

背景技术

一般地，编码表示其中在发送端编码数据以使得接收端能够补偿通过空气连接界面发送数据期间的信号失真和信号损失中发生的错误，并恢复原始数据的过程。解码是其中在接收端将来自发送端的编码数据恢复为其原始数据的过程。

利用低密度奇偶校验(LDPC)码的编码方法是已知的。LDPC码是由Robert Gallager于1962年在他的博士论文中发明的一种纠错码。更具体地讲，其元素主要由“0”组成的奇偶校验矩阵H是低密度线性区块码。由于高复杂度的计算，LDPC码在最初引进时很大程度上被遗忘了，但是其在1995年被重新发现并且被证实是有效的。LDPC码的研究还在进行中(参考：Robert G.Gallager，“Low-Density Parity-CheckCodes(低密度奇偶校验码)”，The MIT Press，1963年9月15日。[2]D.J.C.Mackay，Good error-correcting codes based on very sparse matrices(基于极稀疏矩阵的优良纠错码)，IEEE Trans.Inform.Theory，IT-45，pp.399-431(1999))。

LDPC码的奇偶校验矩阵每行和列中具有极少的“1”。结果，即使在大区块中，也能够通过重复的解码过程进行解码，并且如果区块的尺寸变得很大，LDPC码如turbo编码一样几乎满足香农的信道容量极限。

LPDC码可以由(n-k)×n的奇偶校验矩阵H定义，其中“n”表示进行编码过程之后的码字大小，并且“k”表示进行编码过程之前的数据位。生成矩阵G可以从以下等式导出：

H×G＝0 [式1]

对于使用LDPC码编码和解码，发送端根据式2使用奇偶校验矩阵H和生成矩阵G编码数据。

c＝G×u [式2]

在式2中，符号“c”表示码字而“u”表示数据帧。

最近，正在使用仅使用奇偶校验矩阵H而不使用生成矩阵G的编码数据的方法。对于使用LDPC码的编码方法，可将奇偶校验矩阵H考虑为最重要的因素。因为在实际通信系统中奇偶校验矩阵H的大小约为1000×2000或者更大，所以编码和解码的过程需要大量计算、复杂的表达式、和大的存储空间。

生成奇偶校验矩阵H之后，使用生成的奇偶校验矩阵H编码输入的源数据。

发明内容

因此，本发明涉及一种在无线通信系统中利用低密度奇偶校验编码和解码数据的方法和装置，其基本上解决了由于现有技术的限制和缺点导致的一个或多个问题。

本发明的目的是提供一种使用LDPC码编码数据的方法。

本发明的另一目的是提供一种使用LDPC码编码数据的装置。

本发明的其他优点、目的和特征将在以下的描述中部分地阐述，并且在考察以下描述或从本发明的实践中学习的基础上，对本领域普通技术人员来说将变得明显。将通过在所记录的描述和其权利要求以及附图中特别指出的结构来实现和获得本发明的目的和其他优点。

为了根据本发明的目的实现这些目的和其他优点，如在此具体和广泛描述的，本发明公开了一种使用低密度奇偶校验(LDPC)码编码或解码数据的方法，该方法包括使用包括多个z×z的零子矩阵和多个z×z的置换子矩阵的奇偶矩阵。其中多个z×z的置换子矩阵的行加权和列加权是“0”或“1”。

在本发明的一个方面中，提供了使用低密度奇偶校验(LDPC)码编码数据的方法，该方法包括：提供第一基础矩阵，该第一基础矩阵包括第一值作为该第一基础矩阵的每个元素，该第一基础矩阵与具有zmax×zmax大小的第一置换矩阵或零矩阵相关；通过以对应于第二基础矩阵每个元素的第二值来代替对应于该第一基础矩阵每个元素的第一值，生成第二基础矩阵，且该第二基础矩阵与具有z×z大小的第二置换矩阵或零矩阵相关；通过使用该具有z×z大小的零矩阵和第二置换矩阵展开第二基础矩阵，从而生成奇偶校验矩阵；以及使用奇偶校验矩阵编码待发送的数据，其中，基于等式shift(z)＝floor(shift(zmax)z/zmax)执行上述代替步骤，其中，zmax大于z，“shift(zmax)”是该第一值，而“shift(z)”是该第二值，并且“floor(x)”表示往负无穷方向最接近x的整数。

在本发明的另一方面中，提供了一种使用低密度奇偶校验(LDPC)码解码数据的方法，该方法包括：提供第一基础矩阵，该第一基础矩阵包括第一值作为该第一基础矩阵的每个元素，该第一基础矩阵与具有zmax×zmax大小的第一置换矩阵或零矩阵相关；通过以对应于第二基础矩阵每个元素的第二值来代替对应于该第一基础矩阵每个元素的第一值，生成第二基础矩阵，且该第二基础矩阵与具有z×z大小的第二置换矩阵或零矩阵相关；通过使用该具有z×z大小的零矩阵和第二置换矩阵展开该第二基础矩阵，从而生成奇偶校验矩阵；以及使用该奇偶校验矩阵以解码从发送侧接收的数据，其中，基于等式shift(z)＝floor(shift(zmax)z/zmax)执行上述代替步骤，其中，zmax大于z，“shift(zmax)”是该第一值，而“shift(z)”是该第二值，并且“floor(x)”表示往负无穷方向最接近x的整数。

在本发明的另一方面中，提供了一种使用低密度奇偶校验(LDPC)码编码数据的装置，该装置包括：数据源，其适于提供待发送数据；基础矩阵生成模块，其适于通过以对应于第二基础矩阵的每个元素的第二值代替对应于第一基础矩阵的每个元素的第一值来生成第二基础矩阵，其中该第一基础矩阵与具有zmax×zmax大小的第一置换矩阵或零矩阵相关，并且其中该第二基础矩阵与具有z×z大小的第二置换矩阵或零矩阵相关，其中基于等式shift(z)＝floor(shift(zmax)z/zmax)执行上述代替，其中zmax大于z，“shift(zmax)”是该第一值，而“shift(z)”是该第二值，并且“floor(x)”表示往负无穷方向最接近x的整数；奇偶校验矩阵生成模块，其适于通过使用该具有z×z大小的零矩阵和第二置换矩阵展开该第二基础矩阵来生成奇偶校验矩阵；编码模块，其适于使用该奇偶校验矩阵编码数据；调制模块，其适于调制编码的数据以产生调制的编码数据；以及天线，其适于发送调制的编码数据。

在本发明的另一方面中，提供了一种使用低密度奇偶校验(LDPC)码解码数据的装置，该装置包括：天线，其适于接收调制的编码数据；解调模块，其适于解调调制的编码数据以产生编码的数据；基础矩阵生成模块，其适于通过以对应于第二基础矩阵的每个元素的第二值代替对应于第一基础矩阵的每个元素的第一值来生成第二基础矩阵，其中该第一基础矩阵与具有zmax×zmax大小的第一置换矩阵或零矩阵相关，并且其中该第二基础矩阵与具有z×z大小的第二置换矩阵或零矩阵相关，其中基于等式shift(z)＝floor(shift(zmax)z/zmax)执行上述代替，其中zmax大于z，“shift(zmax)”是该第一值，而“shift(z)”是该第二值，并且“floor(x)”表示往负无穷方向最接近x的整数；奇偶校验矩阵生成模块，其适于通过使用该具有z×z大小的零矩阵和第二置换矩阵展开该第二基础矩阵来生成奇偶校验矩阵；解码模块，其适于使用该奇偶校验矩阵对编码的数据进行解码。

应理解，本发明以上的一般描述和以下的具体描述都是示例性和解释性的，并且意在提供如权利要求所述的本发明的进一步解释。

附图说明

将为了提供对本发明的进一步理解而包括的附图纳入本申请并构成本申请的一部分、说明本发明的一个或多个实施例，并且与描述一起用于解释本发明的原理。在附图中：

图1是无线通信系统的示意图。

图2示出H＝[H_d|H_p]的关系。

图3示出双对角矩阵的结构。

图4示出具有16个子矩阵，即，(1，1)，(1，2)，…，(4，4)的H⁽ⁱ⁾ _d，其中m＝4。

图5示出当r＝1/2时的奇偶校验矩阵H。

图6是示出生成奇偶校验矩阵H的流程图。

图7示出包括多个z×z的置换矩阵或零矩阵的奇偶校验矩阵H。

图8示出基础矩阵Hb。

图9示出使用LDPC码的编码和解码方法的另一实施例。

图10a示出从12×12的第一基础置换矩阵的第一基础矩阵生成5×5的第二基础置换矩阵的第二基础矩阵的实例。

图10b示出根据式5从12×12的第一基础置换矩阵的第一基础矩阵生成5×5的第二基础置换矩阵的第二基础矩阵的方法。

图11是使用LDPC码的编码模块的优选实施例的结构图。

图12是使用LDPC码的编码模块的优选实施例的结构图。

图13示出描述使用取模方法和向下取整方法的分组方法的仿真的线图。

图14a-14f示出具有函数的基础矩阵Hb的优选实施例。

图15示出当码率是1/2时基础矩阵Hb的实施例。

图16示出当码率是2/3时基础矩阵Hb的另一实施例。

图17示出当码率是3/4时基础矩阵的另一实施例。

图18示出当码率是1/2时基础矩阵的另一实施例。

图19示出当码率是1/2时基础矩阵的另一实施例。

图20示出当码率是1/2时基础矩阵的另一实施例。

图21示出当码率是2/3时基础矩阵的另一实施例。

图22示出当码率是3/4时基础矩阵的另一实施例。

图23示出当码率是3/4时基础矩阵的另一实施例。

图24示出当码率是2/3时基础矩阵的另一实施例。

图25示出当码率是2/3时基础矩阵的另一实施例。

图26示出当码率是2/3时基础矩阵的另一实施例。

图27示出基础矩阵的另一实施例。

具体实施方式

现在具体参考本发明的优选实施例，其实例在附图中示出。无论何处，遍及附图使用相同的参考数字指示相同或相似的部分。

图1是其中实现本发明的实施例的无线通信系统的示意图。在图1中，发射器10和接收器30通过无线信道20通信。从发射器10中的数据源11，由LDPC编码器13处理k比特的源数据“u”，使得源数据被作为n比特的码字“c”编码和处理。然后在将码字“c”由调制模块15为了无线传输而调制之后通过天线17发送。由接收器30中的天线31接收经无线信道20发送的信号。此后，在接收器30中，执行与发射器10的操作相反的操作。例如，在将n比特的码字c转送到LDPC解码器35之前，解调模块33解调接收信号。数据发送/接收过程不限于上述实例。上述过程是简化的实例用以解释本发明的实施例。

本发明的实施例涉及在LDPC编码器13和LDPC解码器35中使用LDPC码编码和解码的特定操作。另外，实施例涉及比如LDPC编码器13和LDPC解码器35的编码器和解码器的具体描述。以下是实施例的具体实例。

式3示出码率的计算。在计算码率时，发射器考虑比如信道状态和发送数据量的因素。

r＝k/n [式3]

这里，“k”表示源数据的长度，而n表示编码数据(或码字)的长度。

编码数据(或码字)包括系统比特和奇偶校验比特。系统比特指示预编码的源数据，而奇偶校验比特指示由系统比特和生成矩阵决定并倍增加到系统比特后部的一系列比特。式中的值“n”指示在系统比特和奇偶校验比特之间增加的比特数目。减少奇偶校验比特的数目以增加LDPC码的码率，并且减少系统比特的数目以降低LDPC码的码率。

至于使用LDPC码的编码方法，可以根据式1和式2使用生成矩阵G编码输入源数据。更具体地讲，通过式2编码k比特的输入源数据s_1×k并且其变为n比特的码字x_1×k。码字x包括x＝[s p]＝[s₀，s₁，…，s_k-1，p₀，p₁，…，p_m-1]。这里，(p₀，p₁，…，p_m-1)表示奇偶校验比特而(s₀，s₁，…，s_k-1)表示系统比特。

但是，使用生成矩阵G的编码方法是复杂的。为了最小化这种复杂性，不依赖生成矩阵G，优选地使用奇偶校验矩阵H直接编码输入源数据。由于x＝[s p]，使用H·x＝0，H·x＝H·[s p]＝0。从这些关系中，可以获得奇偶校验比特p，并且随后可以确定码字x＝[s p]。

生成奇偶校验矩阵H之后，使用生成的奇偶校验矩阵H编码输入源数据。

类似于图1中接收器30中使用的方法，使用下式解码编码数据：

H·x＝0 [式4]

式4描述如何检测解码误差。更具体地讲，如果解码数据x和奇偶校验矩阵H相乘且结果是0，则该结果表示无传输误差。但是，如果结果是除了0以外的数，则表示存在传输误差。

图11和12是分别类似于图1的LDPC编码器13和LDPC解码器35的编码器130和解码器350的实施例的框图。

在式1中，可以将奇偶校验矩阵H表达为H＝[H_d|H_p]，其中H_d具有(n-k)×k维并且H_p具有(n-k)×(n-k)维。图2是示出H＝[H_d|H_p]关系的实例，其中k表示在LDPC编码器13中编码的源数据(以比特为单位)的长度，而n表示编码的码字c(以比特为单位)的长度。

从式1和H＝[H_d|H_p]之间的关系，可以确定式G＝[I|(H_p ^-1H_d)^t]^t。此外，LDPC编码器13根据式2通过将G＝[I|(H_p ^-1H_d)^t]^t乘以输入源数据u来执行编码操作。随后，式2可以表达为下面的式5：

c＝[I|(H_p ^-1H_d)^t]^t·u [式5]

在此式中，如果H_p具有双对角线形式，则作为下三角矩阵容易计算H_p ^-1。

除了使用生成矩阵G执行编码操作，也能够通过使用奇偶校验矩阵H直接编码源数据来执行编码操作。

优选地，可以和H_p一起使用(n-k)×(n-k)双对角线矩阵。不管矩阵的维数如何，双对角线矩阵表示这样的矩阵：其中主对角线和在上方或下方紧挨着主对角线的对角线的所有元素都是“1”，而其他元素是“0”。图3示出双对角线矩阵的实例的结构。

在使用LDPC码的编码和解码方法中将码率考虑为重要参数。具体地，每个码率r应被各种码字长度n所支持。通常，“r”的值是r＝1/2、2/3或3/4，但是“r”的值不限于这些值。至于“n”，经常使用n＝24×z(在此，z＝24+4×i，其中i＝0，1，2，3，4，…，18)。对每个“r”和“n”可使用不同的基础矩阵以优化编码和解码性能。但是，如果对于特定的“r”将一个基础矩阵H_b用于所有“n”，则可以减少存储器的使用。因此，确定如何将包括在一个基础矩阵H_b中的置换信息修改到其他n的置换信息很重要。

以下的实施例提供了在使用第一基础矩阵编码和解码具有其他维数(z)的第二基础置换矩阵的基础矩阵时，存储第一基础矩阵和具有最大维数(z_max)的第一基础置换矩阵。

以下将描述存储第一基础矩阵和具有最大维数(z_max)的第一基础置换矩阵，和使用第一基础矩阵编码和解码具有其他维数(z)的第二基础置换矩阵的基础矩阵生成的方法的实例。

图8示出基础矩阵H_b的实例。图8中示出的基础矩阵仅是实例，并且编码和解码中使用的基础矩阵H_b的实际大小更大。在图8中，z_max是12。同样地，基础矩阵H_b具有12×12维的基础置换矩阵、通过在特定方向上将基础置换矩阵的每行循环移位指定的间隔而形成多个置换矩阵，基础矩阵H_b还具有零矩阵。例如，基础矩阵H_b中的“11”表示通过在特定方向上将基础置换矩阵的每行循环移位11的间隔(行或列)而形成的置换矩阵。

图9示出使用LDPC码的编码和解码方法的另一实施例。以下的图9的实例是基于图1的通信系统。为了执行编码操作，LDPC编码器应包括具有最大维数(z_max)的第一基础置换矩阵和第一基础置换矩阵的第一基础矩阵。第一基础置换矩阵应优选地是单位矩阵。如果比如单位矩阵的固定矩阵被用作第一基础置换矩阵，则LDPC编码器不需要存储第一基础置换矩阵的信息。

发射器10在通过使用第一基础矩阵生成的H矩阵编码输入源数据之后能够通过信道发送输入源数据。但是，当在使用第二置换矩阵的第二基础矩阵生成H矩阵之后将编码的输入源数据(码字)发送到接收器30时存在麻烦。第二置换矩阵的维数尺寸是“z”，其小于最大维数z_max的大小。

当根据(H_b)_d和(H_b)_p定义基础矩阵H_b时，优选地对(H_b)_p使用区块双对角矩阵。更具体地讲，(H_b)_d和(H_b)_p是由H＝[(H_b)_d|(H_b)_p]表示的基础矩阵H_b的一部分。区块双对角矩阵具有全部形成单位矩阵的主对角线和在上方或下方紧邻主对角线的对角线而其他元素都是“0”。如果(H_b)_p被设置为区块双对角矩阵，则H_p可能具有列加权“1”，并且为了避免此情况，优选地，应该以一个或两个零矩阵代替单位矩阵。

基础矩阵H_b的(H_b)_d由基础置换矩阵、通过在特定方向上将基础置换矩阵的每行循环移位特定行数的间隔形成的多个置换矩阵、和零矩阵的组合形成。当通过组合上述置换矩阵形成基础矩阵H_b时，优选地考虑提供最佳性能的编码和解码的操作。

在H矩阵中，根据码率(r＝k/n)，H_d可以包括至少一个H⁽ⁱ⁾ _d，其中i＝1，2，…，r/(1-r)。由源数据长度“k”和编码码字“c”的长度“n”确定码率“r”。一般地，可以使用比如r＝1/2、2/3、3/4、4/5的码率。H⁽ⁱ⁾ _d是(n-k)×(n-k)维的矩阵，并且由H_d＝[H⁽¹⁾ _d|H⁽²⁾ _d|…|H^(r/(1-r)) _d]表示。

优选地，当将每个H⁽ⁱ⁾ _d划分为m×m个(n-k)/m×(n-k)/m维子矩阵时，H_d的每行和列的加权是“1”。更具体地讲，子矩阵的每行和列具有一个“1”元素而其他元素是“0”。此外，如果H_d的任何两行相比较，这些行不具有多于一个的具有“1”的互相重叠的列。在H_d中，当两行具有在H_p中重叠的列时，没有两行具有重叠的“1”列。更具体地讲，如果H_d的任何两行相比较，例如，在列7某行可具有“1”，而其他行在列7也可具有“1”。但是，此两行不具有共有“1”的其他列。如果满足此条件，相同的概念应用于列。换言之，没有两列具有多于一个的“1”的重叠行。

图4示出当m＝4时具有16个子矩阵，即，(1，1)，(1，2)，…，(4，4)，的实例H⁽ⁱ⁾ _d。每个子矩阵具有“1”作为行加权和列加权意味着在每个子矩阵中只有一行或列具有“1”，而剩余的行和列具有“0”。优选地m使用“4”-“12”，此范围提供最佳性能。

在另一实例中，H_d的子矩阵的行加权或列加权可以是“0”或“1”。换言之，在H⁽ⁱ⁾ _d的子矩阵中，存在具有“0”或“1”的行加权和列加权的子矩阵。同样地，H⁽ⁱ⁾ _d优选地具有相同数目的在H⁽ⁱ⁾ _d的行和列方向上具有“0”的行加权和列加权的子矩阵。

图5示出当r＝1/2时奇偶校验矩阵H的实例，H_d在左边并且双对角矩阵H_p在右边。在图5中，H_d包括25个子矩阵。这里，方框标识的“1”代表具有“1”的行和列加权的子矩阵，而方框标识的“0”代表具有“0”的行和列加权的子矩阵。在图5中，具有“0”的行和列加权的子矩阵在H_d中每行和列存在一次。

图6是示出生成奇偶校验矩阵H的过程的流程图。描述生成奇偶校验矩阵H的过程的实例不限于以下描述的实例。

在第一过程中，对于H⁽ⁱ⁾ _d的子矩阵(1，1)，所有行和列加权应该是“0”或“1”(S51)。比如H⁽ⁱ⁾ _d的子矩阵(1，1)的子矩阵(其他子矩阵都从它产生)被称为基础置换矩阵。此外，优选地，对于基础置换矩阵使用单位矩阵。

接下来，该过程包括对基础置换矩阵的行和列执行置换操作，以顺序地生成H⁽ⁱ⁾ _d的每个子矩阵(S51-S53)。优选地，没有H_d的两行可在生成H⁽ⁱ⁾ _d的每个子矩阵中具有多于一个的具有重叠的“1”的列。由基础置换矩阵的行和列的置换操作形成的子矩阵被称为置换矩阵。

此外，根据第一(S51)和第二(S52)过程生成(S54)H⁽ⁱ⁾ _d的剩余部分(S53)。同样，组合H⁽ⁱ⁾ _d的所有部分以生成H_d(S55)。最后，组合H_d和H_p以生成H(S56)。

图7示出包括多个z×z置换矩阵或零矩阵的奇偶校验矩阵H。在图7中，P_i，j表示z×z置换矩阵或零矩阵。

当根据(H_b)_d和(H_b)_p定义这些基础矩阵H_b时，对(H_b)_p优选地使用区块双对角矩阵。更具体地讲，(H_b)_d和(H_b)_p是由H＝[(H_b)_d|(H_b)_p]表示的基础矩阵H_b的一部分。区块双对角矩阵具有主对角线和在上方或下方紧挨着主对角线的对角线，它们都形成单位矩阵而其余部分是“0”。如果将(H_b)_p被设为区块双对角矩阵，H_p可具有列加权“1”并且为了避免这种情况，优选地应以一个或两个零矩阵代替单位矩阵。

基础矩阵H_b的(H_b)_p由基础置换矩阵、通过在特定方向上将基础置换矩阵的每行循环移位指定行数的间隔而形成的多个置换矩阵、和零矩阵的组合形成。当通过组合上述置换矩阵形成基础矩阵H_b时，优选地考虑提供最佳性能的编码和解码操作。

关于基础矩阵H_b，来自置换信息的任何两个置换信息的数字中的差必须低于所选的第一标准值。换言之，每个置换矩阵的数字应与基础矩阵H_b相同或相似。优选地，第一标准值的值应很小，但是可以在3-7之间。

关于奇偶校验矩阵H，优选地应防止或最小化4-循环或6-循环的发生。具体地，优选地，奇偶校验矩阵H不具有4-循环。此外，优选地，奇偶校验矩阵H具有的6-循环小于所选第二标准值。当奇偶校验矩阵H的任何两行在相同的两列具有“1”时，称为4-循环。类似地，6-循环是根据两行的任何组合，当奇偶校验矩阵的任何三行在相同的两列具有“1”时的情况。

另外，关于奇偶校验矩阵H中的H_d，行加权和列加权应规则，规则指因为为了低复杂度的实现而不降低性能，分别在所有行和所有列中具有相同加权。如果z×z单位矩阵用作基础置换矩阵，则奇偶校验矩阵H可具有行加权和列加权中的规则性。

应形成基础矩阵H_b以实现对于所有码率和码字大小的有效的编码和解码性能。当根据基础置换矩阵、多个置换矩阵和零矩阵的组合形成基础矩阵H_b时，因为对移位通信系统应用变化的码率和码字大小，所以应形成基础矩阵以实现对所有码率和码字大小的最优性能。

第一基础矩阵的每个元素可具有两个或更多置换信息。更具体地讲，可以将改变的基础置换矩阵的整个维度范围划分为两个或更多更小的范围，以使每个范围承载最优置换信息。例如，如果改变的维度z的范围是10-96，则将该范围划分为两个更小的维度范围。第一范围包括10-53，而第二范围包括54-96。随后，将优化的第一基础矩阵分配到每个维度。尽管现在存在两个第一基础矩阵，但每个第一基础矩阵不需要被独立地存储并且第一基础矩阵的元素可以存储两个第一基础矩阵的信息。结果，在需要较少存储的同时提高了编码和解码的性能。

奇偶校验矩阵H的元素可以由基础矩阵H_b表达，H_b包括用于识别由基础置换矩阵的行和列的置换形成的多个置换矩阵的置换信息。

对于图1中的LDPC编码器13或LDPC解码器35中的使用奇偶校验矩阵H的编码和解码，可以在使用基础置换矩阵和置换信息展开基础矩阵H_b之后生成奇偶校验矩阵H。此外，优选地使用生成的奇偶校验矩阵执行编码和解码操作。

通过展开基础矩阵H_b，意味着表示置换信息的z×z矩阵代替基础矩阵H_b的每个元素。z×z矩阵指置换矩阵或零矩阵。这里，在基础矩阵H_b的展开的基础上，随后生成奇偶校验矩阵H。

也可考虑用于从基础矩阵H_b生成H矩阵的不同过程。首先，将“-1”分配给“零矩阵”并且不是“-1”的所有其他置换信息被分配给二元基础矩阵H_bin，该二元基础矩阵H_bin的矩阵维数与具有“1”指定的H_b相同。此外，如果H_bin用于生成H矩阵，则添加H_bin生成H_b的过程。在获得H_b之后生成H矩阵的过程与以上相同。

如上所述，在从至少一个基础置换矩阵的指定方法的基础上改变顺序并且形成多个置换矩阵。优选地，基础置换矩阵是单位矩阵。此外，优选地，至少一个基础置换矩阵和多个置换矩阵具有“1”的行和列加权。换言之，优选地多个置换矩阵的所有行和列的元素具有仅一个“1”元素而其他元素是“0”。

可认为在特定方向上将基础置换矩阵的每整行或列循环移位指定间隔的方法是从基础置换矩阵形成多个置换矩阵的方法。

奇偶校验矩阵H可以由具有作为用于识别基础置换矩阵或由基础置换矩阵的每行或列的置换形成的置换矩阵的元素的置换信息的基础矩阵H_b定义。以下提供的实例示出这样的情况，在特定方向上，例如，右或左，将基础置换矩阵的每行或列循环移位指定间隔，以从基础置换矩阵形成多个置换矩阵。

存储用于具有最大维数(z_max)的基础置换矩阵的第一基础矩阵H_b，并且通过以第一基础矩阵的每个置换信息除以值“z”的余数代替第一基础矩阵的每个置换信息，而从第一基础矩阵生成用于具有较小维数(z)的其他基础置换矩阵的其他基础矩阵。

依据码字的大小，有必要在编码和解码操作期间使得基础置换矩阵的维数是5×5。在这种情况中，可以使用取模函数“mod(A，B)”。这里，mod(A，B)指示A除以B的余数。换言之，对于5×5的基础置换矩阵，基础矩阵H_b中的“11”不表示具有5×5的维数大小的基础置换矩阵的每行被移位11的间隔。而是，它表示在相同方向上将行移位“mod(11，5)＝1”。

以下实例示出当基础置换矩阵的维数(或值“z”)由于改变码字长度而变化时，如何更有效地生成奇偶校验矩阵H并且根据所生成的奇偶校验矩阵H执行LDPC编码和解码操作。所提供的实例涉及通过使用第一基础矩阵根据基础置换矩阵的不同维数(z)生成第二基础矩阵。此外，通过与第一基础矩阵相类似的移位模式生成第二基础矩阵，并且从而能够提高编码和解码性能。

在图9中，发射器10使用第一基础矩阵生成第二基础矩阵。使用图8中所示的基础矩阵解释第二基础矩阵的生成方法。在图8中，最大维数z_max的大小是12。因此，由索引信息形成第一基础矩阵H_b。索引信息包括12×12第一基础置换矩阵、通过在特定方向上将基础置换矩阵的每行循环移位特定行数的间隔形成的多个置换、以及零矩阵。例如，基础矩阵H_b中的“11”代表通过在特定方向上将基础置换矩阵循环移位11的间隔(行或列)而形成的置换矩阵。

图10a示出用于从12×12第一基础置换矩阵的第一基础矩阵生成5×5第二基础置换矩阵的第二基础矩阵的方法。如果在发射器中的编码操作期间根据码字的大小使得第二基础置换矩阵的维数大小(z)较小，如图10a中所示，则使用分组方法。换言之，第一基础矩阵的“0”、“1”和“2”在第二基础矩阵中被分组并被映射为“0”。类似地，第一基础矩阵的“3”和“4”在第二基础矩阵中被分组并映射为“1”，而“5”和“6”被分组并映射为“2”。重复相同模式的分组和映射使得“7”、“8”和“9”被分组并映射为“3”，并且“10”和“11”被分组并映射为“4”。作为分组和映射的结果，生成第二基础矩阵。

在分组方法中，具有相邻移位数字的第一基础置换矩阵的置换矩阵被映射到第二基础置换矩阵的一个置换矩阵。此外，设计该分组方法以在生成第二基础矩阵时保持第一基础矩阵的大部分基础特征。在图10a中，第一基础置换矩阵的至少两个置换矩阵被分组并映射到第二基础置换矩阵中的一个置换矩阵。但是，可以映射第一基础置换矩阵的一个置换矩阵到第二基础置换矩阵的一个置换矩阵。

对于特定的分组方法，可以使用式6中定义的向下取整函数：

shift(z)＝floor(shift(z_max)z/z_max) [式6]

在此式中，shift(z)表示z×z置换矩阵中移位的行间隔数。同样在该式中，floor(x)表示往负无穷方向最接近x的整数。

图10b示出根据式5从12×12的第一基础置换矩阵的第一基础矩阵生成5×5第二基础置换矩阵的第二基础矩阵的方法。

例如，映射通过将12×12第一基础置换矩阵的每行移位7的间隔而形成的置换矩阵到5×5第二基础置换矩阵，生成置换矩阵。此置换可以使用式6表达为：

Shift(5)＝floor(shift(12)×5÷12)＝floor(7×5÷12)＝floor(2.92)＝2

换言之，通过将12×12第一基础矩阵的每行循环移位7的间隔而形成的置换矩阵被映射到5×5第二置换矩阵的每行移位2的间隔的置换矩阵。

通过使用上述的生成方法，可以通过以第二基础矩阵的元素代替第一基础矩阵的每个元素来生成第二基础矩阵。这能够简化实现向下取整函数的硬件或软件复杂度。

在图9中，在生成第二基础矩阵之后(S41)，可以使用第二基础置换矩阵和第二基础矩阵生成奇偶校验矩阵H(S43)。通过使用第二基础置换矩阵和第二基础矩阵，第二基础矩阵可以生成具有z×z维数大小的奇偶校验矩阵H。第二基础矩阵包括零矩阵、单位矩阵、或通过将第二基础置换矩阵的所有行循环移位指定间隔形成的置换矩阵。能够同时执行第二基础矩阵生成过程(S41)和奇偶校验矩阵H生成过程(S43)。也能够通过以零矩阵、基础置换矩阵或置换矩阵的相应元素代替通过式6获得的第二基础矩阵的每个元素来生成奇偶校验矩阵H。并且使用所生成的奇偶校验矩阵H编码输入源数据(S45)。

如上所述，优选地，对于基础置换矩阵执行生成操作，首先考虑存储模块中存储器的使用并且仅存储具有最大维数(z_max)的第一基础置换矩阵的第一基础矩阵，并且然后在具有其他维数大小(z)的第二基础置换矩阵的基础矩阵中使用第一基础矩阵编码和解码。同样优选地，根据码字长度中的改变设置基础置换矩阵的不同维数大小。

图13示出使用取模函数和向下取整函数的分组方法的仿真的线图。在此，该图表明向下取整方法相比取模函数的优越性能。

图11是使用LDPC码的编码模块的优选实施例的结构图。编码器130包括存储器模块131、基础矩阵生成模块132、奇偶校验矩阵生成模块133、以及编码模块134。存储器模块131存储关于第一基础置换矩阵、第二基础置换矩阵、以及第一基础矩阵的信息。基础矩阵生成模块132使用信息存储在存储器模块131中的第一基础置换矩阵和第一基础矩阵的信息生成第二基础矩阵。奇偶校验矩阵生成模块133使用信息存储在存储器模块131中的第二基础置换矩阵和从基础矩阵生成模块132生成的第二基础矩阵的信息生成奇偶校验矩阵。编码模块134使用从奇偶校验矩阵生成模块133生成的奇偶校验矩阵编码输入的源数据。

如果码字长度不改变，则存储器模块存储一个基础置换矩阵信息和一个基础矩阵信息并且不需要基础矩阵生成模块。此外，如果第一或第二置换矩阵中使用比如单位矩阵的简单矩阵，则存储模块131不必存储第一或第二基础置换矩阵的信息。可以根据每个模块的功能在软件或硬件中实现基础矩阵生成模块132、奇偶校验矩阵生成模块133、以及编码模块134的功能。

图12是解码模块的优选实施例的结构图。解码器350包括存储器模块(351)、基础矩阵生成模块(352)、奇偶校验矩阵生成模块(353)、以及编码模块(354)。存储器模块351、基础矩阵生成模块352和奇偶校验矩阵生成模块353的功能与图11的相应模块相同。编码模块354通过使用由奇偶校验矩阵生成模块353生成的奇偶校验矩阵编码输入数据。所提供的关于图11中功能的解释适用于图12。

以下是基础置换矩阵和基础矩阵的具体描述，以实现使用LDPC码的编码和解码方法中的更好性能。

图14a-14f示出具有如上所述功能的基础矩阵H_b的优选实施例。在图14a-14f中，码率是3/4。当码率是3/4时，对于基础矩阵，“0”表示具有z×z维的单位矩阵，“-1”表示具有z×z维的零矩阵，并且大于1的整数表示通过在特定方向(即，右或左)上循环移位z×z的单位矩阵的每行(或列)形成的置换矩阵。移位的行或列的数目对应于该整数值。例如，如果该整数是5，则移位行(或列)5的间隔。

如图15中所示，如果码率是1/2，则基础矩阵的大小可以被从码率3/4时的基础矩阵的大小缩短，以形成基础矩阵H_b。

图16是基础矩阵H_b的另一实施例。在2/3的码率的基础上说明基础矩阵。如上对于图14a-14f的描述，“0”、“-1”以及大于或等于1的整数的重要性和效果是相同的。

图17示出当码率是3/4时基础矩阵的另一实施例。在此实施例中，在基础矩阵中最小化4-循环和6-循环的数目并且规则地给出列加权。此外，为了对所有码率和码字大小获得最优性能，基础矩阵的每个元素移位基础置换矩阵。将图17与图14a-14f相比较，尽管具有1/4的大小，但矩阵的性能可与图14a-14f的相比。

图18示出当码率是1/2时基础矩阵的另一实施例。在图18中，设计基础矩阵以更有效地执行并行处理。更具体地讲，当在基础矩阵中设置(1→7→2→8→3→9→4→10→5→11→6→12)的顺序行序时，任何两行的“非零”元素不重叠，并且同时，在该两行的任何列中元素不重叠。“非零”元素指基础矩阵中除了零矩阵的元素之外的所有其他元素。例如，在图18中，如果将行8与行2或行3相比，则“非零”元素在对比行的任何列中不重叠。

图19示出当码率是1/2时基础矩阵的另一实施例。为了更有效的并行处理，设计基础矩阵使得两个行的集合，比如(1，7)、(2，8)、(3，9)、(4，10)、(5，11)、(6，12)的“非零”元素不在这些行的任何列中重叠。如图18和19的实施例所示，能够在解码期间实现有效的并行处理。

图20-22示出当码率分别是1/2、2/3和3/4时基础矩阵的其他实施例。在这些图中，基础矩阵在被展开到z×z基础置换之后提供有效的性能。

图23示出当码率是3/4时的基础矩阵的另一实施例。由所有维数的基础置换矩阵展开基础矩阵。特别地，当z＝56时，性能最优。

图24和25示出当码率是2/3时基础矩阵的其他实施例。设计该实施例以具有不规则列加权以提高性能。特别地，图25示出比如c＝576或c＝672的短码字长度。

图26示出当码率是2/3时基础矩阵的其他实施例。“X”表示从0到95的整数，并且优选地，X可以是86、89或95。最优选的值是X＝95。图26中的基础矩阵具有并行处理特征并且设计它以具有有效性能。并行处理特征可以显著减少解码操作时间并且更具体地说，当每行以1、2、3、4、5、6、7和8的顺序索引时，“非零”元素在从交换相邻的行生成的矩阵的行之间是不重叠的。“非零”元素指从0到95的移位数目，不包括-1。此外，相邻单元指通过交换行生成的矩阵中的第一和最后的行之间的不重叠的“非零”元素。满足以上条件的图26中的基础矩阵的实例是1-4-7-2-5-8-3-6-(1)，如图27所示。

在图27中，通过交换基础矩阵中的行生成的所有基础矩阵具有与图26的基础矩阵定义的LDPC码相同的LDPC码。此外，对于编码和解码，即使在行已经交换过之后使用基础矩阵，编码和解码操作的性能也可以与图26的基础矩阵相同。

在性能背景下，好的性能与低误帧率(FER)同义。

在以下描述中，介绍了发送和接收由LDPC码编码的数据的方法。更具体地讲，包括在基础矩阵中的基础置换矩阵和置换信息用于展开基础矩阵。在生成奇偶校验矩阵H之后，使用奇偶校验矩阵H编码或解码输入源数据。以下对于编码和解码的方法提供的实例可以参考IEEE 802.16e规范并且涉及在宽带无线接入系统中在移动用户站(MSS)和基站(BS)之间发送数据中使用的编码和解码。

当MSS进入小区时，MSS与BS发送和接收SBC-REQ和SBC-RSP消息以交流MSS和BS的容量。表1和表2分别示出SBC-REQ和SBC-RSP消息的格式。

表1

语法	大小	注释
			SBC-REQ_Message_Fromat(){
Management Message Type＝26	8比特
			TLV Encoded Information	可变	TLV指定
}

表2

语法	大小	注释
			SBC-RSP_Message_Fromat(){
Management_Message Type＝27	8比特
			TLV Encoded Information	可变	TLV指定
}

MSS和BS的功能包括TLV消息。由MSS和BS支持的信道编码方案包括在TLV字段中。

表3和表4示出TLV字段的格式。具体地讲，表3和表4指示可以在IEEE 802.16e规范中找到的用于下行链路数据接收的解调器选项和用于上行链路数据发送的调制器选项。在表3和4中，比特值“0”指示不支持相应的解调方案并且比特值“1”指示支持相应的调制方案。

表3

类型	长度	值	范围
				151	1比特	比特#0：64-QAM比特#1：BTC比特#2：CTC比特#3：STC比特#4：AAS差异图扫描比特#5：AAS直接信令比特#6：H-ARQ比特#7：保留；应设为0比特#8：LDPC比特#9-15：保留；应设为0	SBC-REQSBC-RSP

表4

类型	长度	值	范围
				152	1比特	比特#0：64-QAM比特#1：BTC比特#2：CTC比特#3：AAS差异图扫描比特#4：AAS直接信令比特#5：H-ARQ比特#6：LDPC比特#7：保留；应设为0	SBC-REQSBC-RSP
153	1	HARQ ACK信道的数目	SBC-REQSBC-RSP

尽管较低的码率一般意味着较高的编码增益，但是可以在给定带宽发送的数据量降低。此外，根据无线信道状态确定发送速率。

在好的无线信道环境中，通过使用更高码率发送可以在给定带宽中发送更多数据。反之，在恶劣的无线信道环境中，通过使用低码率发送来增加发送成功率。通过信道质量指示信道(CQICH)将信道信息从数据接收端发送到数据发送端。发送端通过使用比如正交相移键控(QPSK)、16正交幅度调制(QAM)和64QAM的方法确定调制次序，并且根据CQICH信息和可用信道资源确定码率。

如果在由使用LDPC码的编码过程进行信道编码之后MSS发送数据给BS，则MSS通过定位在数据之前的上行链路信道描述符(UCD)突发概述编码指示数据是LDPC信道编码的。UCD包括码率信息。BS使用从UCD接收的信息解码数据。表5示出UCD突发概述编码格式的实例。

表5

名称	类型(1字节)	长度	值
				FEC码类型	150	1	0＝QPSK(CC)1/21＝QPSK(CC)3/42＝16-QAM(CC)1/23＝16-QAM(CC)3/44＝16-QAM(CC)2/35＝16-QAM(CC)3/46＝QPSK(BTC)1/27＝QPSK(BTC)2/38＝16-QAM(BTC)3/59＝16-QAM(BTC)4/510＝64-QAM(BTC)5/811＝64-QAM(BTC)4/512＝QPSK(CTC)1/213＝QPSK(CTC)2/314＝QPSK(CTC)3/415＝16-QAM(CTC)1/216＝16-QAM(CTC)3/417＝64-QAM(CTC)2/318＝64-QAM(CTC)3/419＝64-QAM(CTC)5/620＝QPSK(ZT CC)1/221＝QPSK(ZT CC)3/422＝16-QAM(ZT CC)1/223＝16-QAM(ZT CC)3/424＝64-QAM(ZT CC)2/325＝64-QAM(ZT CC)3/426＝QPSK(LDPC)1/227＝QPSK(LDPC)2/328＝QPSK(LDPC)3/429＝16-QAM(LDPC)1/230＝16-QAM(LDPC)2/331＝16-QAM(LDPC)3/432＝64-QAM(LDPC)1/233＝64-QAM(LDPC)2/334＝64-QAM(LDPC)3/435＝QPSK(LDPC)2/336＝QPSK(LDPC)3/437＝16-QAM(LDPC)2/338＝16-QAM(LDPC)3/439＝64-QAM(LDPC)2/340＝64-QAM(LDPC)3/441…255＝保留的
测距数据率	151	1	在用于此突发的能量和应该用于CDMA测距的能量之间的，以1dB为单位的减少因子

标准化C/N替换值

152

5

这是数字列表，其中每个数字被编码为半字节，并且被解译为带符号的整数。该半字节顺序对应于表332定义的列表，从第二行开始，使得第一字节的LS半字节对应于该表中的第二行。每个半字节编码的数字表示标准化C/N相对于该表中前行的差。

如果BS发送LDPC信道编码的数据给MSS，则BS通过位于数据之前的下行链路信道描述符(DCD)突发概述编码指示MSS该数据是LDPC信道编码的。DCD包括码率和码率信息。BS使用从DCD接收的信息解码数据。表6示出DCD突发概述编码格式的实例。

表6

名称	类型(1字节)	长度	值
				FEC码类型	150	1	0＝BPSK(CC)1/21＝QPSK(RS+CC/CC)1/22＝QPSK(RS+CC/CC)3/43＝16-QAM(RS+CC/CC)1/24＝16-QAM(RS+CC/CC)3/45＝64-QAM(RS+CC/CC)2/36＝64-QAM(RS+CC/CC)3/47＝QPSK(BTC)1/28＝QPSK(BTC)3/4或2/39＝16-QAM(BTC)3/510＝16-QAM(BTC)4/511＝64-QAM(BTC)2/312＝64-QAM(BTC)5/613＝QPSK(CTC)1/214＝QPSK(CTC)2/315＝QPSK(CTC)3/416＝16-QAM(CTC)1/217＝16-QAM(CTC)3/418＝64-QAM(CTC)2/319＝64-QAM(CTC)3/420＝QPSK(ZT CC)1/221＝QPSK(ZT CC)3/422＝16-QAM(ZT CC)1/223＝16-QAM(ZT CC)3/424＝64-QAM(ZT CC)2/325＝64-QAM(ZT CC)3/426＝QPSK(LDPC)1/227＝QPSK(LDPC)2/328＝QPSK(LDPC)3/429＝16-QAM(LDPC)1/230＝16-QAM(LDPC)2/331＝16-QAM(LDPC)3/432＝64-QAM(LDPC)1/233＝64-QAM(LDPC)2/334＝64-QAM(LDPC)3/435＝QPSK(LDPC)2/336＝QPSK(LDPC)3/437＝16-QAM(LDPC)2/338＝16-QAM(LDPC)3/439＝64-QAM(LDPC)2/340＝64-QAM(LDPC)3/441…255＝保留的
DIUC强制退出阈值	151	1	0-63.75dB需要处在或低于DIUC不能再使用并且这改变至更鲁棒的DIUC处的CINR，以0.25dB为单位。见图81。

DIUC最小进入阈值	152	1	0-63.75dB当从需要更鲁棒的DIUC改变时，开始使用此DIUC所需的最小CINR，以0.25dB为单位。见图81。
				TCS enalbe	153	1	0＝TCS禁止1＝TCS有效2-255＝保留

以下是在发射器的编码器中使用LDPC码编码数据的方法的解释。根据IEEE 802.16e规范，在物理层中从上层接收数据。在物理层中编码之前，数据通过若干过程，包括填充、数据随机化、以及分组级联过程。填充过程包括如果从上层接收的数据的尺寸不满足固定信道编码块的尺寸，则添加“1”到数据后部以满足固定的尺寸。数据随机化过程包括顺序地扩展数据以防止如果输入数据具有固定模式，当在发送期间未调制的符号出现时，在接收端恢复时钟时可能出现的问题。分组级联过程包括设置编码块的大小以适应给定的带宽大小。通过这些过程确定的编码块是

{36，42，48，54，56，60，63，64，66，72，78，80，81，84，88，90，96，99，102，104，108，112，114，117，120，128，132，135，136，138，144，152，153，160，162，168，171，176，180，184，189，192，198，207，216}之一。在上述过程之后确定发送端编码器的输入源数据。

通过物理信道将编码的数据发送到接收端。至于IEEE 802.16e规范，在发送之前根据正交频分复用码元映射编码数据。具体地讲，映射符号的调制顺序是在考虑给定带宽的大小和发送信道的状态之后确定的。

工业适用性

对本领域的技术人员来说，显而易见可以在不脱离本发明的精神或范围的情况下对本发明作出各种修改和变更。因而，本发明意在覆盖在所附权利要求和其等价物范围内的本发明的修改和变更。

Claims

1.一种使用低密度奇偶校验(LDPC)码编码数据的方法，该方法包括：

提供第一基础矩阵，该第一基础矩阵包括第一值作为该第一基础矩阵的每个元素，该第一基础矩阵与具有z_max×z_max大小的第一置换矩阵或零矩阵相关；

通过以对应于第二基础矩阵每个元素的第二值来代替对应于该第一基础矩阵每个元素的第一值，生成第二基础矩阵，且该第二基础矩阵与具有z×z大小的第二置换矩阵或零矩阵相关；

通过使用该具有z×z大小的零矩阵和第二置换矩阵来展开第二基础矩阵，从而生成奇偶校验矩阵；以及

使用奇偶校验矩阵编码待发送的数据，

其中，基于等式shift(z)＝floor(shift(z_max)z/z_max)执行所述代替步骤，其中，z_max大于z，“shift(z_max)”是该第一值，“shift(z)”是该第二值，并且“floor(x)”表示往负无穷方向最接近x的整数。

2.根据权利要求1所述的方法，其中，对应于该第二基础矩阵每个元素的第二值是非负整数或“-1”，并且展开该第二基础矩阵的步骤包括：

以零矩阵代替为“-1”的第二值；

以根据正整数而更改的第二置换矩阵代替为正整数的第二值；以及

以为单位矩阵的第二置换矩阵代替为零的第二值。

3.根据权利要求2所述的方法，其中，通过将该单位矩阵的每整行和每整列之一循环移位等于所述正整数的间隔数来更改由所述正整数指示的该第二置换矩阵。

4.根据权利要求1所述的方法，其中，定义该第一和第二置换矩阵中的每个为具有为“1”的行加权和列加权。

5.根据权利要求1所述的方法，其中，该第二基础矩阵的行数等于奇偶校验矩阵的列数除以z再乘以(1-码率)。

6.一种使用低密度奇偶校验(LDPC)码解码数据的方法，该方法包括：

通过使用该具有z×z大小的零矩阵和第二置换矩阵来展开该第二基础矩阵，从而生成奇偶校验矩阵；以及

使用该奇偶校验矩阵以解码从发送侧接收的数据，

7.根据权利要求6所述的方法，其中，对应于该第二基础矩阵的每个元素的第二值是非负整数或“-1”，并且展开该第二基础矩阵的步骤包括：

以零矩阵代替为“-1”的第二值；

以为单位矩阵的第二置换矩阵代替为零的第二值。

8.根据权利要求7所述的方法，其中，通过将该单位矩阵的每整行和每整列之一循环移位等于所述正整数的间隔数来更改由所述正整数指示的第二置换矩阵。

9.根据权利要求6所述的方法，其中，定义该第一和第二置换矩阵中的每个为具有为“1”的行加权和列加权。

10.根据权利要求6所述的方法，其中，该第二基础矩阵的行数等于奇偶校验矩阵的列数除以z再乘以(1-码率)。

11.一种用于使用低密度奇偶校验(LDPC)码编码数据的装置，该装置包括：

数据源，其适于提供待发送的数据；

基础矩阵生成模块，其适于通过以对应于第二基础矩阵的每个元素的第二值代替对应于第一基础矩阵的每个元素的第一值来生成第二基础矩阵，其中该第一基础矩阵与具有z_max×z_max大小的第一置换矩阵或零矩阵相关，并且其中该第二基础矩阵与具有z×z大小的第二置换矩阵或零矩阵相关，其中基于等式shift(z)＝floor(shift(z_max)z/z_max)执行所述代替步骤，其中z_max大于z，“shift(z_max)”是该第一值，“shift(z)”是该第二值，并且“floor(x)”表示往负无穷方向最接近x的整数；

奇偶校验矩阵生成模块，其适于通过使用该具有z×z大小的零矩阵和第二置换矩阵来展开该第二基础矩阵，从而生成奇偶校验矩阵；

编码模块，其适于使用该奇偶校验矩阵编码所述数据；

调制模块，其适于调制编码数据以生成调制的编码数据；以及

天线，其适于发送调制的编码数据。

12.根据权利要求11所述的装置，其中，对应于该第二基础矩阵每个元素的第二值是非负整数或“-1”，并且其中该奇偶校验矩阵生成模块包括：

用于以具有z×z大小的零矩阵代替为“-1”的第二值的装置；

用于以具有z×z大小的第二置换矩阵代替为正整数的第二值的装置，根据该正整数该第二置换矩阵从具有z×z大小的单位矩阵更改而来；以及

用于以第二置换矩阵代替为零的第二值的装置，该第二置换矩阵是具有z×z大小的单位矩阵。

13.根据权利要求12所述的装置，其中，通过将该单位矩阵的每整行和每整列之一循环移位等于所述正整数的间隔数来更改由所述正整数指示的第二置换矩阵。

14.根据权利要求11所述的装置，其中，定义该第一和第二置换矩阵中的每个为具有为“1”的行加权和列加权。

15.一种使用低密度奇偶校验(LDPC)码解码数据的装置，该装置包括：

天线，其适于接收调制的编码数据；

解调模块，其适于解调调制的编码数据以产生编码数据；

基础矩阵生成模块，其适于通过以对应于第二基础矩阵的每个元素的第二值代替对应于第一基础矩阵的每个元素的第一值来生成第二基础矩阵，其中该第一基础矩阵与具有z_max×z_max大小的第一置换矩阵或零矩阵相关，并且其中该第二基础矩阵与具有z×z大小的第二置换矩阵或零矩阵相关，其中基于等式shift(z)＝floor(shift(z_max)z/z_max)执行上述代替步骤，其中z_max大于z，“shift(z_max)”是该第一值，“shift(z)”是该第二值，并且“floor(x)”表示往负无穷方向最接近x的整数；

解码模块，其适于使用该奇偶校验矩阵对编码的数据进行解码。

16.根据权利要求15所述的装置，其中，对应于该第二基础矩阵的每个元素的第二值是非负整数或“-1”，并且其中该奇偶校验矩阵生成模块包括：

用于以具有z×z大小的零矩阵代替为“-1”的第二值的装置；

17.根据权利要求16所述的装置，其中，通过将该单位矩阵的每整行和每整列之一循环移位等于所述正整数的间隔数来更改由所述正整数指示的第二置换矩阵。

18.根据权利要求15所述的装置，其中，定义该第一和第二置换矩阵中的每个为具有为“1”的行加权和列加权。