CN1909216A - 以金属盖部件为特征的半导体封装 - Google Patents

以金属盖部件为特征的半导体封装 Download PDF

Info

Publication number
CN1909216A
CN1909216A CNA2006101009795A CN200610100979A CN1909216A CN 1909216 A CN1909216 A CN 1909216A CN A2006101009795 A CNA2006101009795 A CN A2006101009795A CN 200610100979 A CN200610100979 A CN 200610100979A CN 1909216 A CN1909216 A CN 1909216A
Authority
CN
China
Prior art keywords
resin
cover
adhesive phase
package board
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101009795A
Other languages
English (en)
Other versions
CN100456456C (zh
Inventor
堀江正直
仮屋崎修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37700261&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1909216(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1909216A publication Critical patent/CN1909216A/zh
Application granted granted Critical
Publication of CN100456456C publication Critical patent/CN100456456C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在半导体封装中，在布线板或封装板上贴装半导体芯片。盖部件限定用于容纳半导体芯片的凹部，并被贴装在封装板上，以便在盖部件的凹部中容纳半导体芯片。在封装部分上形成有第一粘合剂层，以便用第一粘合剂层将盖部件的周边部分粘结在封装板上。在半导体芯片上形成有第二粘合剂层，以便用第二粘合剂层将盖部件的中间部分粘结到半导体芯片。建立下列关系：25μm≤h－d≤300μm。其中：“h”是该盖部件的凹部的深度；“d”是半导体芯片的厚度和第二粘合剂层的厚度的总和。

Description

以金属盖部件为特征的半导体封装
技术领域
本发明涉及一种包括封装板的半导体封装、贴装在封装板上的半导体芯片，以及位于封装板上的金属盖部件，以便用金属盖部件密封半导体芯片。
背景技术
例如，如JP-2000-150695A和JP-2001-210761A所公开，现有技术的半导体封装包括布线板或封装板、贴装在封装板上从而在其间建立电连接的半导体芯片，以及贴装在封装板上的金属盖部件，以便用金属盖部件密封半导体芯片，由此保护半导体芯片。
金属盖部件具有顶部中间部分和延伸顶部中间部分的周边部分，以由此限定用于容纳半导体芯片的凹部。也就是说，进行封装板上的金属盖部件的贴装，以便在金属盖部件的凹部中容纳半导体芯片，并通过封装板封闭金属盖部件的凹部。注意金属盖部件通常通过使用拉延成形工艺由铜(Cu)板坯(plate blank)制造。
在封装板上贴装金属盖部件的过程中，通过使用适合的树脂粘合剂在封装板的上表面上粘结金属盖部件的周边部分。此外，通过使用显示出高导热率的银(Ag)浆，将金属盖部件的顶部中间部分粘结到半导体芯片。也就是说，金属盖部件不仅可以用作半导体芯片的保护器，而且金属盖部件还可以用作半导体芯片的热辐射器。
发明内容
目前已经发现上述现有技术半导体封装具有如下所述的待解决问题。
在可以保证金属盖部件的顶部中间部分粘结到半导体芯片之前，在封装板上贴装金属盖部件之前，必须在半导体芯片上涂敷银(Ag)浆作为银浆层。
顺便提及，当通过拉延成形工艺制造多个金属盖部件时，金属盖部件的凹部的深度波动。当凹部的深度太大时，金属盖部件的顶部中间部分不能被适当地和充分地粘结到半导体芯片。另一方面，当凹部的深度太小时，通过树脂粘合剂在金属盖部件的周边部分和封装板的顶表面之间获得大的粘附力是困难的。注意，在下文中详细论述了这些问题。
根据本发明的第一方面，提供一种半导体封装，包括：封装板；贴装在封装板上的半导体芯片；盖部件，限定用于容纳半导体芯片的凹部并且贴装在封装板上，以便在盖部件的凹部中容纳半导体芯片；第一粘合剂层，形成在封装部分上，以便用第一粘合剂层在封装板上粘结盖部件的周边部分；以及第二粘合剂层，形成在半导体芯片上，以便用第二粘合剂层将盖部件的中间部分粘结到半导体芯片。
在本发明的第一方面中，建立下列关系：
25μm≤h-d≤300μm
这里“h”是盖部件的凹部的深度；“d”是半导体芯片的厚度和第二粘合剂层的厚度和总和。
根据本发明的第二方面，提供一种半导体封装，包括：封装板；贴装在封装板上的半导体芯片；密封和包封半导体芯片的模制树脂封(enveloper)；盖部件，限定用于容纳模制树脂封的凹部并且贴装在封装板上，以便在盖部件的凹部中容纳模制树脂封；第一粘合剂层，形成在封装部分上，以便用第一粘合剂层将盖部件的周边部分粘结在封装板上；以及第二粘合剂层，形成在模制树脂封上，以便用第二粘合剂层将盖部件的中间部分粘结到模制树脂封。
在本发明的第二方面中，建立下列关系：
25μm≤h-d≤300μm
这里：“h”是盖部件的凹部的深度；以及“d”是模制树脂封的厚度和第二粘合剂层的厚度的总和。
在本发明的第一和第二方面中，优选地，第一粘合剂层由树脂基粘合剂制成，该树脂基粘合剂显示出落在1MPa至3GPa范围内的弹性系数。
该半导体芯片可以形成为倒装芯片型半导体芯片，其具有在其顶表面上结合的多个金属凸点，并且进行倒装芯片型半导体芯片的贴装，以便该金属凸点被结合在封装板上，以在其间建立电连接。在此情况下，可以形成树脂密封，以密封该封装板和倒装芯片型半导体芯片之间的金属凸点。
该盖部件可以通过拉延成形工艺形成为成形的铜板。
盖部件的周边部分可以包括从中间部分的周边边缘悬置(suspended)的裙边部分和从该裙边部分延伸的凸缘部分。可选地，盖部件的周边部分还可以包括从凸缘部分的外周边边缘凸出的沿(rim)部分。
此外，盖部件的周边部分可以形成为从中间部分的周边边缘悬置的加厚的凸缘部分。
优选地，第一粘合剂层由树脂基粘合剂制成，该树脂基粘合剂选自由硅基粘合剂和环氧树脂基粘合剂构成的组。类似地，第二粘合剂层可以由树脂基粘合剂构成，但是第二粘合剂层优选由显示出高导热率的银浆构成。
附图说明
参考附图，与现有技术相比较，由下面阐述的描述将更清楚地理解本发明，其中：
图1是现有技术半导体封装的部分剖面图；
图2是根据本发明的BGA型半导体封装的第一实施例的部分剖面图；
图3A至3D是用于说明制造图2的BGA型半导体封装的方法的说明性视图；
图4A是图3D的BGA型半导体封装的部分剖面图，其被贴装在母板上；
图4B是图4A的BGA型半导体封装的部分剖面图，由于内部热应力而翘曲；
图5示出了用于图2的BGA型半导体封装的树脂基粘合剂层的特性曲线；
图6示出了用于图2的BGA型半导体封装的树脂基粘合剂层的另一特性曲线；
图7是根据本发明的BGA型半导体封装的第二实施例的部分剖面图；
图8是根据本发明的BGA型半导体封装的第三实施例的部分剖面图；以及
图9是根据本发明的BGA型半导体封装的第四实施例的部分剖面图。
具体实施方式
在描述本发明的实施例之前，为了更好的理解本发明，将参考图1说明例如上述JP-2000-150695A和JP-2001-210761A中公开的现有技术半导体封装。
参考图1，图1是部分剖面图，现有技术半导体封装包括插入板(interposer)或封装板11，其可以由适合的绝缘材料构成，如环氧基树脂、聚酰亚胺基树脂、聚酰胺基树脂、玻璃环氧树脂、陶瓷等等。封装板11具有在其顶表面上形成的顶部布线图形层(未示出)、在其中形成的内部布线图形层(未示出)以及在其底表面上形成的多个底电极焊盘(未示出)。顶部布线图形层通过形成在封装板11中的多个通路栓塞(未示出)适当地连接到内部布线图形层，内部布线图形通过形成在封装板11中的多个通路栓塞(未示出)连接到底电极焊盘。
此外，现有技术半导体封装包括半导体芯片12，该半导体芯片12形成为倒装芯片(FC)型半导体芯片，并且被贴装在封装板11的顶表面上。具体地，FC型半导体芯片12具有被结合到其顶表面的多个金属凸点12A。另一方面，封装板11的顶部布线层具有多个电极焊盘(未示出)，该多个电极焊盘被布置成相对于金属凸点12A的布置具有镜象关系。FC型半导体芯片12被翻转并贴装在封装板11的顶部布线图形层，以便金属凸点12A与其各个电极焊盘对准并结合到其各个电极焊盘。
可以通过将金属凸点12A暴露于热空气的回流工艺将金属凸点12A结合到电极焊盘。优选地，金属凸点12A由无铅焊料制成，如低熔点焊料、高温焊料、锡/银合金基焊料等等。
现有技术半导体封装还包括树脂密封13，该树脂密封13被填充在封装板11的顶表面和FC型半导体芯片12的顶表面之间的空间中，FC型半导体芯片12的侧表面覆有树脂密封结构13。树脂密封结构13可以由适合的树脂材料构成，如硅基(Silicone-based)树脂、环氧基树脂等等，可以通过使用例如树脂下填充工艺来形成树脂密封结构13。
简而言之，利用树脂密封结构13，FC型半导体芯片12被牢固地固定在封装板11上，因此当由于温度变化使半导体封装经受热应力时，可以防止金属凸点12A损坏和断裂。
此外，最近，使用显示出较小介电常数的低k(例如，SiOCH)层作为半导体芯片中的绝缘层，以满足更高性能和更高速度的需要，但是当由于温度变化使半导体封装经受热应力时低k层易于脱落。当FC型半导体芯片12具有低k层时，由于树脂密封结构13而可以防止低k层脱落。注意，在可以有效地防止低k层的脱落之前，树脂密封结构13应该具有约为10Gpa量级的高弹性系数。
此外，现有技术半导体封装包括位于封装板11上的金属盖部件14，以便在该FC型半导体芯片12被包封在其间限定的密封空间15中。金属盖部件14通过使用拉延成形工艺，由铜(Cu)板坯制成，以便如图1所示成形。也就是说，金属盖部件14包括顶部中间部分14A、从顶部中间部分14A的周边整体地悬置的裙边部分14B，以及平行于顶部中间部分14A从裙边部分14B的周边边缘整体地延伸的凸缘部分14C。注意裙边部分14B和凸缘部分14C限定金属盖部件14的周边部分。
在凸缘部分14C处，用粘合剂层16将金属盖部件14粘结到封装板11，并且还用粘合剂层17将金属盖部件14粘结到FC型半导体芯片12的底表面，结果限定了用于包封FC型半导体芯片12的密封空间15。也就是说，FC型半导体芯片12被金属盖部件14保护。
对于粘合剂层16，可以使用由基本上与树脂密封结构13相同的树脂构成的合适树脂粘合剂。也就是说，粘合剂层16可以由适当的树脂粘合剂构成，如硅基树脂粘合剂、环氧基树脂粘合剂等。另一方面，对于粘合剂层17，优选使用显示出高导热率的银(Ag)浆，因为金属盖部件14还用作FC型半导体芯片12的热辐射器。然而，如果需要，粘合剂层17可以由与粘合剂层16相同的树脂粘合剂形成。
现有技术半导体封装具有被结合到形成在封装板11的底表面上的各个电极焊盘的多个金属球18。每个金属球18用作外部电极端，并且由适当的金属材料制成，如金(Au)、铜(Cu)、银/锡合金(Ag/Sn)等。也就是说，半导体封装形成为球栅阵列(BGA)型半导体封装。
在上述现有技术半导体封装中，当在封装板11上贴装金属盖部件14时，首先在封装板11的顶表面上涂敷未固化的树脂粘合剂，用于形成粘合剂层16，以及在FC型半导体芯片12的底表面上涂敷银浆，用于形成粘合剂层17。然后，在封装板11上放入金属盖部件14，以便顶部中间部分14a和凸缘部分14C分别邻接涂敷的银浆和涂敷的树脂粘合剂。接着，涂敷的树脂粘合剂和涂敷的银浆经受烘焙工艺，以便利用在金属盖部件14上适度地施加的压力，分别被固化和固定，结果形成了粘合剂层16和17。因此，完成利用粘合剂层16和17在封装板11上贴装金属盖部件14。
然而，由于通过上述拉延成形工艺制造金属盖部件14中涉及的尺寸波动，可以存在金属盖部件14的顶部中间部分14A不能被充分地粘结到FC型半导体芯片的底表面的情况。
具体地，金属盖部件14具有被顶部中间部分14A和裙边部分14B限定的凹部，以利用浆状的粘合剂层17容纳FC型半导体芯片12，但是在通过拉延成形工艺制造金属盖部件(14)中，凹部的深度“D”波动。
当凹部的深度“D”太大时，在封装板11上贴装金属盖部件14期间，顶部中间部分14A不能紧密地邻接涂敷的银浆(17)，因为凸缘部分14C过早地邻接未固化的树脂粘合剂(16)。结果，不能利用粘合剂层17将顶部中间部分14A完全粘结到FC型半导体芯片12的底表面。在最坏的情况下，可能存在顶部中间部分14A甚至与粘合剂层17隔开的情况。当在FC型半导体芯片12和金属盖部件14之间未建立足够的热连接时，金属盖部件14不能用作热辐射器。
尽管在FC型半导体芯片12和金属盖部件14之间未建立充分的热连接的半导体封装作为有缺陷的产品必须被排除，但是检查顶部中间部分14A是否用粘合剂层17适当地粘结到FC型半导体芯片12的底表面是非常困难和麻烦的，因为不能从外部观察到粘合剂层17。
另一方面，当凹部的深度“D”太小时，金属盖部件14的顶部中间部分14A可以被适当地邻接涂敷的银浆(17)，但是封装板11的顶表面和金属盖部件14的凸缘部分14C之间的间距变大，从而通过粘合剂层16在封装板11的顶表面和金属盖部件14的凸缘部分14C之间获得大的粘结力是困难的。
具体地，通常，用于形成粘合剂层16的未固化树脂粘合剂显示出相对大的粘性。当该未固化的树脂粘合剂被用作封装板11的顶表面上的液滴时，液滴的高度大约是液滴的底直径的三分之一。因此，例如，对于树脂粘合剂层16的形成，当在封装板11的顶表面上涂敷未固化的树脂粘合剂(16)，以便涂敷的树脂粘合剂具有1.5mm宽度时，涂敷的树脂粘合剂具有大约500μm(0.5mm)的高度。
在此情况下，在用未固化的树脂粘合剂充分地填充封装板11的顶表面和金属盖部件14的凸缘部分14C之间的空间，以由此在其间获得大的粘结力之前，涉及的空间必须具有最多300μm的高度。
第一实施例
参考图2，图2是部分剖面图，现在将说明根据本发明的BGA型半导体封装的第一实施例。
除了金属盖部件141代替图1的金属盖部件14之外，该BGA型半导体封装与图1的现有技术BGA型半导体封装相同。类似于金属盖部件14，通过使用拉延成形工艺，由铜(Cu)板坯制成金属盖部件141，以便如图2所示成形。也就是说，金属盖部件141包括顶部中间部分141A、从顶部中间部分141A的周边整体地悬置的裙边部分141B，以及平行于顶部中间部分141A从裙边部分141B的周边边缘整体地延伸的凸缘部分141C。此外，金属盖部件141具有落在0.5至1.0mm范围内的厚度。
用于制造金属盖部件141的铜(Cu)板坯可以镀镍(Ni)。此外，对于铜(Cu)板坯，可以使用显示出与铜(Cu)类似的物理性能的其它金属板坯。
在图2中，金属盖部件141具有被顶部中间部分141A和裙边部分141B限定的凹部的深度“d”，并且具有浆状的粘合剂层17的FC型半导体芯片12具有高度“h”。
根据本发明，相对来说，金属盖部件141的特点在于尺寸“d”和“h”。也就是说，进行金属盖部件141的制造，以便建立下列关系：
25μm≤h-d≤300μm
当在封装板11上贴装金属盖部件141时，树脂粘合剂层16的厚度“T”被如下定义：
T＝h-d
如上所述，例如，对于树脂粘合剂层16的形成，当在封装板11的顶表面上涂敷未固化的树脂粘合剂(16)，以便涂敷的树脂粘合剂具有1.5mm宽度时，涂敷的树脂粘合剂具有大约500μm(0.5mm)的高度。在此情况下，在用未固化的树脂粘合剂充分地填充封装板11的顶表面和金属盖部件141的凸缘部分141C之间的空间，以由此在其间获得大的粘结力之前，该空间必须具有最多300μm的高度。
注意，在图2中，由于夸大地图示了树脂粘合剂层16，树脂粘合剂层16的图示尺寸不是完全准确的。此外，注意，尽管粘合剂层17的厚度被夸大地图示，但事实上，与树脂粘合剂层16的厚度相比它是相当薄的。
另一方面，在金属盖部件141的顶部中间部分141A可以被适当地粘结到粘合剂层17，以由此在FC型半导体芯片12和金属盖部件141之间建立充分的热连接之前，封装板11的顶表面和金属盖部件141的凸缘部分141C之间的空间必须具有至少25μm的高度。
简而言之，在金属盖部件141的制造中，相对于金属盖部件141的深度“d”，允许25至300μm的公差。只要金属盖部件141的深度“d”落在25至300μm的公差内，不仅可以通过粘合剂层17在FC型半导体芯片12和金属盖部件141之间充分地建立充分的热连接，而且金属盖部件141的凸缘部分141C可以通过树脂粘合剂层被适当地和稳固地粘结到封装板11的顶表面。
参考图3A至3D，下面说明用于制造图2的上述BGA型半导体封装的方法。
图3A是部分剖面图，首先，参考图3A，来制备封装板11，FC型半导体封装12被翻转并贴装在封装板11上，以便金属凸点12A被结合到在封装板11的顶表面上形成的布线图形层(未示出)中包括的各个电极焊盘。如上面参考图1所述，可以通过金属凸点12A被暴露于热空气的回流工艺将金属凸点12A结合到电极焊盘。
然后，形成树脂密封结构13，使其填充在封装板11的顶表面和FC型半导体芯片12的顶表面之间的空间中，以便覆盖FC型半导体芯片12的侧表面。树脂下填充工艺可以用来形成树脂密封结构13。
图3B是部分剖面图，接下来，参考图3B，在封装板11的顶表面上的适当位置涂敷未固化的树脂粘合剂16′，并且在FC型半导体芯片12的底表面上涂敷银浆17′。
图3C是部分剖面图，接下来，参考图3C，在封装板11的顶表面上放置金属盖部件141，以便金属盖部件141的顶部中间部分141A和凸缘部分141C分别邻接涂敷的银浆17′和涂敷的树脂粘合剂16′。接着，涂敷的树脂粘合剂16′和涂敷的银浆17′经受烘焙工艺，以便利用在金属盖部件141上适度地施加的压力，分别被固化和固定，结果形成了粘合剂层16和17。因此，完成了利用粘合剂层16和17在封装板11上贴装金属盖部件141，并且FC型半导体芯片12被包封在封装板11和金属盖部件141之间限定的密封空间15中。
此时，当粘合剂树脂层16的厚度“T”落在25至300μm的公差内时，意味着成功地进行利用粘合剂层16和17在封装板11上贴装金属盖部件141。另一方面，如果粘合剂树脂层16的厚度“T”超出了25至300μm的公差，意味着涉及的产品有缺陷。由于粘合剂树脂层16可以从外部观察，因此可以非常容易地测量粘合剂树脂层16的厚度“T”。也就是说，由于可以容易地检查顶部中间部分141A是否利用粘合剂层17被适当地粘结到FC型半导体芯片12的底表面，因此可以以低成本排除有缺陷的产品。
图3D是部分剖面图，接下来，参考图3D，金属球18被结合到封装板11的底表面上形成的各个电极焊盘，结果完成了BGA型半导体封装的制造。
参考图4A，图4A是部分剖面图，在适当的电子设备的母板19上贴装BGA型半导体封装，以便在母板19的顶表面上形成的各个电极焊盘(未示出)上结合金属球18。由于电子设备可以用于温度变化的各种环境，因此由于其间的热膨胀差异，BGA型半导体封装受到封装板11和金属盖部件141中产生的内部热应力。
图4B是部分剖面图，如图4B夸大地所示，当BGA型半导体封装被放在高温下时，它因为金属盖部件141的热膨胀大于封装板11的热膨胀而翘曲。此时，在树脂粘合剂层16中产生剪应力。因此，如果树脂粘合剂层16显示出高弹性系数，那么树脂粘合剂层16可能遭受损坏，以致于金属盖部件141离开封装板11。
注意，在图4B中，距离“W”表示封装板11经受翘曲的量，金属盖部件141的厚度由参考标记“t”表示。
本发明人进行第一模拟，以发现在(a)、(b)、(c)和(d)四种情况中，当在0至125℃的温度范围内改变树脂粘合剂层的弹性系数时，树脂粘合剂层16中的最大剪应力怎样变化。注意，在情况(a)中，t＝0.5mm，和T＝100μm；在情况(b)中，t＝0.5mm，和T＝300μm；在情况(c)中，t＝0.5mm，和T＝25μm；以及，在情况(d)中，t＝1.0mm，和T＝100μm。此外，注意，假定金属盖部件141由铜(Cu)制成。
图5的曲线示出了第一模拟的结果。
如图5的曲线所示，在所有情况(a)、(b)、(c)和(d)中，当树脂粘合剂层16的弹性系数超出3000MPa(3GPa)时，发现剪应力突然上升。这意味着在可以防止树脂粘合剂层16被损坏之前，树脂粘合剂层16应该具有低弹性系数。
此外，从情况(a)、(b)和(c)的结果发现，当树脂粘合剂层16的厚度“T”落在25至300μm的公差内时，并且当树脂粘合剂层16的弹性系数小于3Gpa时，剪应力可以被显著地减小。另一方面，从情况(a)和(d)的结果发现，当金属盖部件141的厚度“t”落在0.5至1.0mm的范围内时，可以获得剪应力的显著减小。
因此，为了防止树脂粘合剂层16被损坏，树脂粘合剂层16应该具有小于约3,000MPa的弹性系数。
本发明人还进行第二模拟，以发现在与如上所述相同的情况(a)、(b)、(c)和(d)中，当树脂粘合剂层的弹性系数在0至125℃的温度范围内变化时，封装板11的最大距离“W”怎样变化。此外，与上述第一模拟类似，假定金属盖部件141由铜(Cu)制成。
图6的曲线示出了第二模拟的结果。
如图6的曲线所示，在所有情况(a)、(b)、(c)和(d)中，当树脂粘合剂层16的弹性系数小于1MPa(3GPa)时，发现在稍微超过420μm的点，距离“W”不变。这意味着，当树脂粘合剂层16的弹性系数小于1MPa时，金属盖部件141基本上没有通过树脂粘合剂层16粘结到封装板11。也就是说，发现金属盖部件141的移动基本上不能被充分地阻止，因为树脂粘合剂层16的弹性系数太小(小于1MPa)。此外，在树脂粘合剂层16的厚度“T”落在25至300μm的公差内的条件或金属盖部件141的厚度“t”落在0.5至1.0毫米范围内的条件下，该特性是不变的。
因此，发现在具有厚度“t”(0.5至1.0mm)的金属盖部件141可以通过树脂粘合剂层16被有效地粘结在封装板11上之前，具有厚度“T”(25至300μm)的树脂粘合剂层16应该具有大于1MPa的弹性系数。注意，发现当树脂粘合剂层16具有超过3GPa的弹性系数时，距离“W”饱和在定值。
简而言之，当树脂粘合剂层16的厚度“T”在25至300μm的范围内时，在金属盖部件141的凸缘部分141C可以被适当地粘结在封装板11上而不损坏树脂粘合剂层16之前，树脂粘合剂层16应该具有落在1MPa至3GPa范围内的弹性系数。
由于上述原因，尽管优选树脂粘合剂层16具有落在1MPa至3GPa范围内的弹性系数，但是树脂粘合剂层16的弹性系数可以超出1MPa至3GPa的范围，因为由于顶部中间部分141A被牢固粘结到FC型半导体芯片12的底表面，封装板11上的金属盖部件141的固定可以被充分地保证，只要树脂粘合剂层16的厚度“T”在25至300μm范围内。
第二实施例
参考图7，图7是部分剖面图，图示了根据本发明的BGA型半导体封装的第二实施例。
第二实施例基本上与图2的第一实施例相同，除了树脂密封结构131代替树脂密封结构13之外。具体地，在封装板11的顶表面上形成树脂密封结构131作为模制树脂封，以便具有金属凸点12A的FC型半导体芯片12被完全密封并包封在该模制树脂密封封131中。通过使用树脂传递成型工艺可以形成模制树脂密封封131。模制树脂密封结构131也可以由适当的树脂材料制成，如硅基树脂、环氧基树脂等。
在第二实施例中，高度“h”被定义为模制树脂密封封131的厚度和粘合剂层17的厚度的总和。
此外，在使用完全包封FC型半导体芯片12的模制树脂封131的第二实施例中，非FC型半导体芯片可以代替FC型半导体芯片12。
第三实施例
参考图8，图8是部分剖面图，图示了根据本发明的BGA型半导体封装的第三实施例。
第三实施例基本上与图2的第一实施例相同，除了金属盖部件141附加地具有从凸缘部分141C的外周边边缘整体地凸出的沿部分141D之外。由于附加提供了沿部分141D，可以显著地提高金属盖部件141的刚性，特别是凸缘部分141C。
在第三实施例中，裙边、凸缘和沿部分141A、141B和141C限定了金属盖部件141的周边部分。
注意，必要时，以沿部分141D为特点的金属盖部件141可以用于图7的第二实施例中。
第四实施例
参考图9，图9是部分剖面图，图示了根据本发明的BGA型半导体封装的第四实施例。
第四实施例基本上与图2的第一实施例相同，除了金属盖部件142代替图2的金属盖部件141之外。金属盖部件142包括顶部中间部分142A、从顶部中间部分142A的周边边缘整体地悬置的加厚凸缘部分142B，加厚的凸缘部分142B通过树脂粘合剂层16被粘结到封装板11的顶表面。
在图9的第四实施例中，金属盖部件142具有被顶部中间部分142A和加厚的凸缘142B限定的凹部，用于通过浆状的粘合剂层17容纳FC型半导体芯片12。
注意，必要时，在图7的第二实施例中可以使用金属盖部件142。
最后，本领域的技术人员应当理解，上述描述是封装和方法的优选实施例，在不脱离其精神和范围的条件下，可以对本发明进行各种改变和改进。

Claims (19)

1.一种半导体封装，包括：
封装板；
贴装在所述封装板上的半导体芯片；
盖部件，限定用于容纳所述半导体芯片的凹部并且贴装在所述封装板上，以便所述半导体芯片被容纳在所述盖部件的凹部中；
第一粘合剂层，形成在所述封装部分上，以便用所述第一粘合剂层将所述盖部件的周边部分粘结在所述封装板上；以及
第二粘合剂层，形成在所述半导体芯片上，以便用所述第二粘合剂层将所述盖部件的中间部分粘结到所述半导体芯片，
其中建立下列关系：
25μm≤h-d≤300μm
其中：“h”是所述盖部件的凹部的深度；“d”是所述半导体芯片的厚度和所述第二粘合剂层的厚度的总和。
2.根据权利要求1所述的半导体封装，其中所述第一粘合剂层由树脂基粘合剂制成，该树脂基粘合剂显示出落在1MPa至3GPa范围内的弹性系数。
3.根据权利要求1所述的半导体封装，其中所述第一粘合剂层由树脂基粘合剂制成，该树脂基粘合剂在0至125℃的温度范围内显示出落在1MPa至3GPa范围内的弹性系数。
4.根据权利要求1所述的半导体封装，其中所述半导体芯片形成为倒装芯片型半导体芯片，其具有在其顶表面上结合的多个金属凸点，并且进行所述倒装芯片型半导体芯片的贴装，以便在所述封装板上结合所述金属凸点以在其间建立电连接。
5.根据权利要求4所述的半导体封装，还包括形成的树脂密封结构，用于密封所述封装板和所述倒装芯片型半导体芯片之间的所述金属凸点。
6.根据权利要求1所述的半导体封装，其中所述盖部件通过拉延成形工艺形成为成形的铜板。
7.根据权利要求1所述的半导体封装，其中所述盖部件的周边部分包括从所述中间部分的周边边缘悬置的裙边部分和从所述裙边部分延伸的凸缘部分。
8.根据权利要求7所述的半导体封装，其中所述盖部件的周边部分还包括从所述凸缘部分的外周边边缘凸出的沿部分。
9.根据权利要求1所述的半导体封装，其中所述盖部件的周边部分形成为从所述中间部分的周边边缘悬置的加厚的凸缘部分。
10.根据权利要求1所述的半导体封装，其中所述第一粘合剂层由树脂基粘合剂制成，该树脂基粘合剂选自由硅基粘合剂和环氧树脂基粘合剂构成的组。
11.根据权利要求1所述的半导体封装，其中所述第二粘合剂层由树脂基粘合剂制成，该树脂基粘合剂选自由硅基粘合剂和环氧树脂基粘合剂构成的组。
12.根据权利要求1所述的半导体封装，其中所述第二粘合剂层由银浆制成。
13.一种半导体封装，包括：
封装板；
在所述封装板上贴装的半导体芯片；
密封和包封所述半导体芯片的模制树脂封；
盖部件，限定用于容纳所述模制树脂封的凹部并且贴装在所述封装板上，以便所述模制树脂封被容纳在所述盖部件的凹部中；
第一粘合剂层，形成在所述封装部分上，以便用所述第一粘合剂层将所述盖部件的周边部分粘结在所述封装板上；以及
第二粘合剂层，形成在所述模制树脂封上，以便用所述第二粘合剂层将所述盖部件的中间部分粘结到所述模制树脂封，
其中建立下列关系：
25μm≤h-d≤300μm
其中：“h”是所述盖部件的凹部的深度；“d”是所述模制树脂封的厚度和所述第二粘合剂层的厚度的总和。
14.根据权利要求13所述的半导体封装，其中所述第一粘合剂层由树脂基粘合剂制成，该树脂基粘合剂显示出落在1MPa至3GPa范围内的弹性系数。
15.根据权利要求13所述的半导体封装，其中所述第一粘合剂层由树脂基粘合剂制成，该树脂基粘合剂在0至125℃的温度范围内显示出落在1MPa至3GPa范围内的弹性系数。
16.根据权利要求13所述的半导体封装，其中所述盖部件通过拉延成形工艺形成为成形的铜板。
17.根据权利要求13所述的半导体封装，其中所述盖部件的周边部分包括从所述中间部分的周边边缘悬置的裙边部分和从所述裙边部分延伸的凸缘部分。
18.根据权利要求17所述的半导体封装，其中所述盖部件的周边部分还包括从所述凸缘部分的外周边边缘凸出的沿部分。
19.根据权利要求13所述的半导体封装，其中所述盖部件的周边部分形成为从所述中间部分的周边边缘悬置的加厚的凸缘部分。
CNB2006101009795A 2005-08-01 2006-08-01 以金属盖部件为特征的半导体封装 Expired - Fee Related CN100456456C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005222608 2005-08-01
JP2005222608A JP2007042719A (ja) 2005-08-01 2005-08-01 半導体装置

Publications (2)

Publication Number Publication Date
CN1909216A true CN1909216A (zh) 2007-02-07
CN100456456C CN100456456C (zh) 2009-01-28

Family

ID=37700261

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101009795A Expired - Fee Related CN100456456C (zh) 2005-08-01 2006-08-01 以金属盖部件为特征的半导体封装

Country Status (4)

Country Link
US (1) US7253515B2 (zh)
JP (1) JP2007042719A (zh)
CN (1) CN100456456C (zh)
TW (1) TWI312559B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441106A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片倒装bga封装结构
CN103441108A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片正装bga封装结构
CN103907404A (zh) * 2011-11-04 2014-07-02 苹果公司 电磁干扰屏蔽技术
WO2015109577A1 (zh) * 2014-01-26 2015-07-30 上海瑞丰光电子有限公司 一种led及其制备方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112008000186A5 (de) * 2007-03-19 2009-10-08 Conti Temic Microelectronic Gmbh Gehäuse mit einem elektronischen Bauteil
EP2071620A1 (en) * 2007-12-12 2009-06-17 Wen-Long Chyn Heat sink having enhanced heat dissipation capacity
JP5280079B2 (ja) * 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
JP5171549B2 (ja) 2008-10-30 2013-03-27 ルネサスエレクトロニクス株式会社 電子装置
CN102714195B (zh) 2009-12-14 2015-05-06 松下电器产业株式会社 半导体装置
CN102324407A (zh) * 2011-09-22 2012-01-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US20130258610A1 (en) * 2012-03-29 2013-10-03 Jianguo Li Semiconductor chip device with vented lid
US20140091461A1 (en) * 2012-09-30 2014-04-03 Yuci Shen Die cap for use with flip chip package
JP6199601B2 (ja) 2013-05-01 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6157998B2 (ja) 2013-09-03 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6221690B2 (ja) * 2013-11-29 2017-11-01 日立金属株式会社 ろう材付き基材およびろう材付き基材の製造方法
TWI587550B (zh) * 2014-02-10 2017-06-11 旭宏科技有限公司 散熱片及使用該散熱片的封裝結構
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9799626B2 (en) * 2014-09-15 2017-10-24 Invensas Corporation Semiconductor packages and other circuit modules with porous and non-porous stabilizing layers
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
JP2017112241A (ja) * 2015-12-17 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US11631624B2 (en) 2018-12-11 2023-04-18 Advanced Micro Devices, Inc. Semiconductor chip package with spring biased lid
JP2022002237A (ja) * 2020-06-19 2022-01-06 日本電気株式会社 量子デバイス及びその製造方法
US11923331B2 (en) * 2021-02-25 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Die attached leveling control by metal stopper bumps

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572070A (en) * 1995-02-06 1996-11-05 Rjr Polymers, Inc. Integrated circuit packages with heat dissipation for high current load
US5881944A (en) * 1997-04-30 1999-03-16 International Business Machines Corporation Multi-layer solder seal band for semiconductor substrates
US5821161A (en) * 1997-05-01 1998-10-13 International Business Machines Corporation Cast metal seal for semiconductor substrates and process thereof
JP3462979B2 (ja) * 1997-12-01 2003-11-05 株式会社東芝 半導体装置
JP3395164B2 (ja) 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
JP2001210761A (ja) 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6292369B1 (en) * 2000-08-07 2001-09-18 International Business Machines Corporation Methods for customizing lid for improved thermal performance of modules using flip chips
US6724078B1 (en) * 2000-08-31 2004-04-20 Intel Corporation Electronic assembly comprising solderable thermal interface
JP3960156B2 (ja) * 2002-07-19 2007-08-15 千住金属工業株式会社 板状基板封止用リッドの製造方法
US6906413B2 (en) * 2003-05-30 2005-06-14 Honeywell International Inc. Integrated heat spreader lid

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103907404A (zh) * 2011-11-04 2014-07-02 苹果公司 电磁干扰屏蔽技术
CN103441106A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片倒装bga封装结构
CN103441108A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片正装bga封装结构
WO2015109577A1 (zh) * 2014-01-26 2015-07-30 上海瑞丰光电子有限公司 一种led及其制备方法

Also Published As

Publication number Publication date
JP2007042719A (ja) 2007-02-15
US20070045798A1 (en) 2007-03-01
TW200735291A (en) 2007-09-16
US7253515B2 (en) 2007-08-07
TWI312559B (en) 2009-07-21
CN100456456C (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
CN1909216A (zh) 以金属盖部件为特征的半导体封装
US7843058B2 (en) Flip chip packages with spacers separating heat sinks and substrates
TWI415228B (zh) 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法
CN1172368C (zh) 半导体器件
CN1877829A (zh) 半导体装置以及用于制造该半导体装置的方法
CN1292475C (zh) 半导体封装及其制造方法
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
CN102347418A (zh) 发光二极管封装结构及其制造方法
CN1905168A (zh) 半导体器件及其制造方法以及在其中所使用的粘接材料及其制造方法
CN102222657A (zh) 多圈排列双ic芯片封装件及其生产方法
CN102468245A (zh) 半导体装置及其制造方法
CN1832154A (zh) 散热器及使用该散热器的封装体
EP2685495A2 (en) Device package with rigid interconnect structure connecting die and substrate and method thereof
CN101256997A (zh) 可降低封装应力的封装构造
WO2014037815A3 (en) Lead carrier with print-formed terminal pads
US20140183711A1 (en) Semiconductor Device and Method of Making a Semiconductor Device
CN101916735A (zh) 碳纳米管团簇作芯片凸点的倒装芯片封装结构的制作方法
CN1228839C (zh) 一种多晶粒封装结构
JP2016072408A (ja) 光源及びその製造方法、実装方法
JP4646642B2 (ja) 半導体素子用パッケージ
TWI237363B (en) Semiconductor package
CN107833866A (zh) 一次封装成型的增强散热的封装结构及制造方法
CN108573933A (zh) 半导体装置及其制造方法
CN207503960U (zh) 一次封装成型的增强散热的封装结构
KR100656476B1 (ko) 접속 강도를 높인 시스템 인 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20120801