CN1906698A - 刷新半导体存储器中数据的方法和电路结构 - Google Patents

刷新半导体存储器中数据的方法和电路结构 Download PDF

Info

Publication number
CN1906698A
CN1906698A CNA2004800405568A CN200480040556A CN1906698A CN 1906698 A CN1906698 A CN 1906698A CN A2004800405568 A CNA2004800405568 A CN A2004800405568A CN 200480040556 A CN200480040556 A CN 200480040556A CN 1906698 A CN1906698 A CN 1906698A
Authority
CN
China
Prior art keywords
storage unit
refresh
row
write operation
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800405568A
Other languages
English (en)
Inventor
J·-H·区
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1906698A publication Critical patent/CN1906698A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

提供了一种刷新半导体存储器件中数据的方法和电路结构，其中对有限数的行执行刷新操作。有限数目的行只包括例如由监视写入操作所确定的包含有效数据的那些行。

Description

刷新半导体存储器中数据的方法和电路结构
技术领域
本发明一般涉及半导体存储器件，尤其涉及具有需要刷新的存储单元的动态半导体存储器件。
背景技术
亚微米CMOS技术的发展导致了对高速半导体存储器件，如动态随机存取存储(DRAM)器件、伪静态随机存取存储(PSRAM)器件等的需求增长。这里，这些存储器件统称为DRAM器件。这些器件利用由一个晶体管和一个电容器组成的存储单元。由于泄漏，这些存储单元需要周期性的刷新来避免存储在存储单元中的数据随着时间的流逝恶化或退化。存储在存储单元中的数据当被存取时(例如通过读取或写入操作)自动恢复为满逻辑电平，但当不被存取时必须周期性地刷新。因此，DRAM器件一般包括利于存储单元刷新的刷新电路。
图1示出了利用常规刷新电路120来刷新以四个存储体(1040-1043)设置的多行存储单元的示例性DRAM器件100。如图所示，刷新电路120一般包括刷新定时器122和刷新地址计数器126。当进入自刷新模式时，响应于用于通过命令总线128探测外部器件发出的刷新命令的命令编码器112，激活刷新定时器122。当激活时，刷新定时器产生通过存储体控制逻辑电路106开始刷新操作的周期性刷新请求(REFRESH_REQUEST)信号。刷新请求信号的频率选择为确保在存储单元的最大特定保持时间内寻址每一行。
响应于刷新请求信号，存储体控制逻辑电路刷新由刷新地址计数器126产生的行地址(RA)表示的一行存储器。行地址的高位表示哪个存储体104包含将要刷新的行。刷新请求信号还激活延迟电路124，其信号输出到刷新地址计数器，从而增加行地址。如图所示，通过OR门128，外部刷新命令(例如自动刷新命令)也可给刷新地址计数器启动刷新请求信号，以增加行地址。
因为每行单元都必须在特定的单元保持时间内存取，所以要经常进行刷新操作。结果，刷新存储单元常常要消耗功率。在电池供电的计算机系统(如掌上计算机，移动和手持电子器件等)中，最小功率消耗是非常重要的。本领域中公知的减小存储器功率消耗的一个方法是部分阵列刷新(PAR)方案。在具有多个存储体的DRAM器件中使用PAR方案，仅仅刷新了其中存储单元包含有效数据的存储体。
图2描述了在具有四个存储体(1040-1043)的DRAM器件中使用的示例性PAR方案的逻辑图。将模式寄存器(例如图1中所示的模式寄存器114)中的位(bit)编程(例如通过模式寄存器组命令)为确定在哪些地址范围上会发生刷新操作。如图所示，选择了所有四个存储体、前两个存储体、第一存储体、或仅仅第一存储体的一半。自刷新电流与选择的存储体数量成比例。例如，如果只选择了前两个存储体，则自刷新电流减小50％。
然而，PAR方案的一个缺点是，多存储体存储器，如DRAM和双数据速率(DDR)DRAM的性能通常通过交叉涉及不同存储体的操作来最佳化，从而将与存取每个存储体相关的特定等待时间隐藏。作为一个例子，通过以交叉方式操作两个或多个存储体，可以隐藏预充电时间、或从存储体激活到列存取的时间。然而，如果在PAR方案中只选择一个存储体，则多个存储体操作将不在是有利的选择。PAR方案的另一个缺点是，在所选择的存储体中不可能所有的存储单元都实际包含有效数据。结果，没有最大地节省功率，因为持续刷新了不包含有效数据的多个行。
因此，本领域中需要一种用于刷新半导体存储器件中数据的改善的方法和电路结构。
发明内容
本发明的实施方案一般提供了用于刷新半导体存储器件中的数据的方法和电路结构，其中对于有限数的行执行刷新操作。
一个实施方案提供了用于减小包含多行存储单元的半导体存储器件中电流的方法。该方法一般包括：保持表示将要被刷新的存储单元的行的多个位、和只刷新由所述多个位表示的将要被刷新的那些行。
另一个实施方案提供了一种在一个或多个半导体存储器件中选择性地刷新存储单元的行的方法。该方法一般包括：监视存储单元的写入操作、保持多个位，该多个位表示包含在监视写入操作中涉及的存储单元的行、和根据所述多个位来限制执行刷新操作的行的数目。
另一个实施方案提供了一种半导体存储器件，其一般包括多行存储单元、刷新电路、行状态电路、和刷新激活电路。刷新电路一般配置成当存储器件处于自刷新模式中时对多行存储单元发出刷新请求。行状态电路一般配置成保持表示将要被刷新的行的多个位。刷新激活电路一步那配置成根据行状态电路的所述位来限制发出刷新请求的行的数目。
另一个实施方案提供了一种系统，其一般包括具有多行存储单元的存储器件和存储控制器。该存储器件一般配置成在自刷新模式过程中根据行数据限制刷新的行的数目，所述行数据表示包含已经被写入的存储单元的行。存储控制器一般配置成监视存储器件的写入操作、根据监视写入操作产生所述行数据、以及在使存储器件处于自刷新模式之前将所述行数据传输给所述存储器件。
附图说明
通过结合附图考虑下面详细的描述，可以很容易地理解本发明的教导，其中：
图1示出了利用依照现有技术的刷新电路的示例性半导体存储器件；
图2是依照现有技术的部分阵列刷新(PAR)方案的逻辑框图；
图3示出了依照本发明一个实施方案的示例性刷新电路；
图4是在图3中所示示例性刷新电路中使用的信号的示例性时序图；
图5A示出了依照本发明一个实施方案的图3的状态RAM块的存储单元的示例性电路结构；
图5B示出了依照本发明一个实施方案的图3的状态RAM块的示例性布局图；
图6A示出了利用具有依照本发明一个实施方案的状态RAM的存储控制器的示例性系统；和
图6B-6C示出了依照本发明一个实施方案将数据从存储控制器状态RAM传输到存储器件状态RAM的示例性图表。
为了便于理解，尽可能使用了相同的参考数字来表示在图中共用的相同的元件。
然而应当注意到，附图仅仅示出了本发明的示例性实施方案，因此不应认为限制其范围，本发明包含其它等价有效的实施方案。
具体实施方式
本发明提供了用于刷新半导体存储器件中的数据的方法和电路结构，其中仅刷新包含有效数据的存储单元的行。对于一些实施方案，存储电路(这里称作状态RAM)中的位可以被保持以指示哪些行包含有效数据。换句话说，状态RAM中的每个位可以对应于可刷新的行，位的状态表示自复位事件以来在相应行中的存储单元是否已经被写入。当执行刷新操作时，只刷新那些已经被写入的行，如状态RAM中的位所表示的，因而避免了对那些不包含有效数据的行的不必要的刷新操作，并减小了功耗。
这里描述的刷新电路对使用需要刷新的动态存储单元的任意类型的器件(例如处理器，数字信号处理器，或具有嵌入式DRAM的其它类型的器件)是有利的。然而，为了便于理解，下面的描述将参照存储器件，如动态随机存取存储(DRAM)器件或伪静态RAM(PSRAM)器件来具体描述，但并不限于使用刷新电路的器件的例子。尽管下面的说明书将描述在自刷新操作过程中(例如当器件处于待机或长时间闲置状态时)限制被刷新的行的数目，但本领域熟练技术人员应当认识到，该技术还可用于在自动刷新操作过程中(例如当器件处于激活状态时由存储控制器控制的)限制被刷新的行的数目。
                    示例性的刷新电路
图3示出了在存储器件，如上面参照图1描述的PSRAM或DRAM器件100中使用的示例性刷新电路320。如图所示，刷新电路320包括以与常规刷新电路，如图1的刷新电路120中使用的那些类似的方式操作的刷新定时器322和刷新地址计数器326。然而，添加到刷新电路320的状态RAM块330可以例如只将刷新操作限制于包含有效数据的那些行。
如图所示，刷新定时器322可以响应于自刷新命令(例如由外部器件发出的自刷新命令)而激活。当激活时，刷新定时器产生周期性的刷新请求(REFRESH_REQUEST)信号。刷新请求还可响应于外部施加的“自动”刷新命令而启动。在任一情形中，可以由RAC326产生的行地址(RA)确定将要刷新的行。然而，不是根据刷新请求信号自动启动对于所指示的行的刷新操作(例如通过给存储体控制逻辑供给刷新请求信号和行地址)，而是只有如果由状态RAM块330声明了激活信号(REFRESH_ENABLE)，表示当前行包含有效数据，才启动刷新操作。
如图所示，只有如果都声明了REFRESH_ENABLE和REFRESH_REQUEST，才通过声明的(通过AND门340)的刷新启动信号(REFRESH_START)启动刷新操作。因此，在刷新操作过程中，状态RAM块330一般配置为响应于确定与包含具有有效数据的存储单元的当前行地址(RA)相对应的行来声明REFRESH_ENABLE。如果当前行确实包含有效数据，则声明REFRESH_ENABLE，REFRESH_REQUEST信号产生REFRESH_START信号，其启动由当前行地址(RA)表示的行的刷新操作。另一方面，如果当前行存储单元不包含有效数据(例如，如下面所述自复位事件起没有被写入)，就解除声明REFRESH_ENABLE，抑制当前行的刷新操作。当然，本领域熟练技术人员将认识到，对于其它实施方案，REFRESH_ENABLE可以其它方式，例如通过禁止也将阻止刷新操作的刷新定时器322来抑制刷新操作。
参照图4可以进一步描述刷新电路320各个组件的操作，图4示出了刷新操作的示例性时序图。当然，本领域熟练技术人员将认识到，示出的逻辑电平(声明为高)是任意的，对于每个信号来说实际的逻辑电平和定时例如可根据精确的电路实现方案而变化。
在时间T1，进入自刷新模式，激活刷新定时器332。在时间T2k，通过刷新定时器3 32产生刷新请求信号(REFRESH_REQUEST)，同时由RAC326产生的行地址指向行K。如图所示，状态RAM块330具有声明的REFRESH_ENABLE，表示在行K中至少一个存储单元包含有效数据。结果，在时间T3(例如与T2k不同之处只在于门340的传输延迟)，声明REFRESH_START，其启动对行K的刷新操作。
然后RAC126将行地址增加到K+1，该行是存储单元不包含有效数据的行。作为响应，在时间T4，状态RAM块330解除声明REFRSH_ENABLE。结果，当在时间T2k+1时由刷新定时器332产生另一个刷新请求信号(REFRESH_REQUEST)时，不声明REF_START，并且不启动对行K的刷新操作。一旦将行地址增加到包含有效数据的行(在图示的例子中为K+2)，则再次声明REFRESH_ENABLE，激活对该行的刷新操作。
                示例性的状态RAM电路配置
状态RAM块330可以包括用于存储和提供读出可刷新行的状态的任何适宜的电路。对于一些实施方案，状态RAM块330包括N位寄存器，其设置成N个存储单元的阵列以保持位信息，每一个都对应于存储器的可刷新行。每个位的逻辑状态可以表示在相应行中的任何存储单元是否包含有效数据，以及因此是否应当被刷新。例如，如果该行的至少一个存储单元包含有效数据，则相应的位可以具有逻辑高状态。这样，REFRESH_ENABLE信号可简单地表示从状态RAM块330读出对应于当前行地址(RA)的位。
刷新电路320包括任何适宜的电路，其允许状态RAM块330在刷新操作过程中被读取，以及在正常写入操作过程中被写入。例如，在自刷新过程中激活的读取选通(RG)电路344可以配置成为状态RAM块330施加当前行地址，并产生任何其它适宜的控制信号，从而激活相应单元的读出。类似地，在写入操作过程中激活的写入选通(WG)电路344可以配置成为状态RAM块330施加外部供给的写地址(表示为XA)，并产生任何其它适宜的控制信号，从而激活对单元的写入，以表示相应行已经被写入，并且因而包含有效数据。
换句话说，对行中任意单元的写入操作将导致在状态RAM块330中相应的位被设置。对于一些实施方案，所述位可以保持设置，直到发生复位事件，例如，产生清除所有位的复位信号(RESET)的声明。如下面更加详细描述的，复位信号可以在硬件控制下(例如通过外部可访问的引脚)或软件控制下(通过模式寄存器组命令)来声明。在任何情形中，RESET的声明可将状态RAM块330初始化，并且当将状态RAM块330的位被编程时，通过写入操作来定义，从而表示相应行包含有效数据，其有时可以是有用的。例如，当具有使用刷新电路302的存储器件的系统执行初始化测试，如电源ON自测试(POST)时，由于该测试，状态RAM块330的所有位可以被设置。因此，为了防止所有行在测试之后被刷新，可以将状态RAM块330复位。
状态RAM块330的存储单元可采取任何适宜的形式来存储位信息(不必是RAM)。图5A示出了一种类型的示例性存储单元306。如图所示，存储单元306可以包括读出通过门505、写开关506、复位开关507、和数据锁存器508。如图所示，当例如通过图5B中所示的行解码器电路604和列解码器电路606来声明一对互补的读取门信号(RG/RG#)时，读出开关505可以与读出数据线(RDL)502耦合。
类似地，当声明写入门信号(WG)时，写开关506可以与写入数据线(WDL)504耦合，因而使WDL 504的状态被写入到数据锁存器508。如图所示，锁存器508的前向逆变器(forward inverter)12可以比反馈逆变器(feedback inverter)11更强，有助于通过写开关506写入锁存器508并通过通过门505加速读取操作。在示例性的构造中，当写入相应行时，通过将节点ST#拉低，在WG为高时写入单元306，因而通过逆变器12将逻辑高锁存到节点ST。为了将锁存器508复位，当声明复位信号(低)时，可以通过复位开关507上拉节点ST#。如前面所述，公共复位信号可复位状态RAM块330的所有存储单元306。
图5B示出了状态RAM块330的存储单元306的示例性布局图600。为了节省基板表面面积以及简化布局，存储单元306可以设置为阵列结构602。例如，尽管要被刷新的行数可以对于不同实施方案而大大不同，但由阵列602占据的表面面积一般较好地低于总基板表面面积的1％。因而，功率消耗的节省可以很好地胜过所需实际资产的成本。
在写入操作过程中，可以由行解码器604和列解码器608产生一对WG信号(只有一个被声明，对应于当前行)。例如，由行解码器604产生的WG信号可以激活写开关506(如图5A中所示)，而由列解码器608产生的WG信号通过下拉晶体管612可以下拉相应的WDL线行。如图所示，在写入操作过程中，行解码器604可以接收外部地址XA(表示涉及的行)的最高有效位(MSB)作为输入，而列解码器608可以接收XA的最低有效位作为输入。因而，尽管整个WDL线将被下拉，但只有耦合到WDL线的一个存储单元的写开关506被激活。
以类似的方式，在读取操作过程中，行解码器604可以接收当前行地址RA的最高有效位(MSB)作为输入，而列解码器608可以接收RA的最低有效位作为输入。因而，尽管整个RDL502(与单元306的整个列耦合)将与驱动REFRESH_ENABLE输出的逆变器618的输入端(通过晶体管610)耦合，但只有与RDL线耦合的一个存储单元306的读取通过门504将被打开。因而，逆变器618的输出表示对于所选行的存储单元的状态。
                    存储控制器状态RAM
对于一些实施方案，不是监视在存储器件上的写入操作来追踪哪些行包含有效数据，而是可以外部地监视写入操作，例如在存储控制器中。例如，图6A示出了示例性的系统600，其中存储控制器602监视驻留在一个或多个存储器件604上的存储单元所涉及的行的写入操作。存储控制器602可以保持状态RAM块630C，其可以被配置为存储表示存储器件604的哪个相应的行包含有效数据的位。
例如，存储控制器状态RAM块630C包含充足数量的位，从而使存储控制器602监视所有存储器件604的行的状态。在使存储器件604处于自刷新模式中之前，存储控制器可以将行状态信息从存储控制器状态RAM块630C传输到单个存储器件604的状态RAM块630M。在完成传输之后，存储控制器602可以使存储器件604处于自刷新模式中。
图6B示出了存储控制器602可以执行的一系列示例性的操作650，以便准备并使存储器件604处于自刷新模式中。可以执行该系列的操作650，从而同时将位从存储控制器状态RAM块630C传输到多个存储器件604的状态RAM块630M，或者可以对每个存储器件604重复该系列的操作650。
存储控制器602可以首先对存储状态RAM块630M发出复位命令(652)，之后是将数据(654)从控制器状态RAM块630C传输到存储状态RAM块630M的命令。一旦传输完成，可以发出自刷新命令(656)，从而使存储器件604处于自刷新模式中(658)。在自刷新模式过程中，只对包含有效数据的行，如由所传输的状态RAM内容所表示的行，执行刷新操作，直到退出自刷新模式(660)。
图6C示出了用于将控制器状态RAM块630C的内容传输到存储状态RAM块630M的示例性顺序660。如图所示，第一时钟周期时的MRS命令可以例如通过设定模式寄存器位来发出开始传输的信号。在随后的时钟周期过程中，控制器可以驱动地址总线上的状态RAM行地址和数据(DQ)总线(其中的一条线)上的相应内容。一旦完成传输，另一个MRS命令可以s例如通过清除模式寄存器位来发出完成的信号。根据该实施方案，不像如上所述的正常写访问激活，上述的状态RAM电路330可修改成确保只有当传输的内容为高(表示应当激活相应行的刷新)时才激活耦合的写入门(WG)。换句话说，在正常的写入存取激活过程中，不管写入到相应行存储单元的状态(高或低)如何来设定所述位。然而，当传输内容时，只有控制器RAM块630C中的相应位被设定，才设定位。
返回参照图6A，存储控制器状态RAM块630C可传输比存储器件604的状态RAM块630M保持的数量更多的位(＞N)。例如，如果存储器通过在刷新地址计数器块中压缩一部分(较低的位)行地址来每次对超过一行执行刷新操作，则就是该情形。然而即使在该情形中，利用前述的状态RAM电路(图5A-5B中所示)，传输操作应当作为工作，因为对相同的状态RAM单元306超过一组的操作具有相同的结果(表示相应的行或多行具有有效数据)。因而，对于多个一起刷新的行来说，如果多行中的任意都包含需要刷新的有效数据，则应当设置对应于多行的状态RAM单元306。
                 混合的部分阵列刷新方案
对于一些实施方案，可以结合常规的部分阵列刷新(PAR)方案利用这里所述的技术。例如，如前面所述，常规的PAR方案可能不够最优，因为所选的(部分)范围的要刷新的存储块可以包括不含有有效数据的多个行。然而，通过利用这里所述的技术，只有那些在包含有效数据(例如由状态RAM块表示的)的所选范围存储块内的行可以被刷新，因而进一步减小了功率。然而，对于没有选择的存储器的存储体，不管状态RAM内容如何，都可以抑制所有的刷新操作。
尽管前面涉及了本发明的实施方案，但在不脱离其基本范围的情况下可以设计出本发明的其他实施方案，本发明的范围由下面的权利要求确定。

Claims (24)

1.一种减小半导体存储器件中的电流的方法，该半导体存储器件包含多行存储单元，该方法包括：
保持表示将要被刷新的存储单元的行的多个位；和
只刷新由所述多个位表示的将要被刷新的那些行。
2.根据权利要求1所述的方法，进一步包括：
获得将要被包含在刷新操作中的多个行的有限部分的指示；和
只刷新由所述位表示的并包含在所述有限部分中的那些行。
3.根据权利要求2所述的方法，其中接收该有限部分的指示包括读取部分阵列刷新模式寄存器。
4.根据权利要求1所述的方法，其中保持表示将要被刷新的存储单元的行的多个位包括：
监视写入操作；和
设定与在被监视的写入操作中涉及的数据行对应的位。
5.根据权利要求4所述的方法，进一步包括响应于复位事件，只清除与在被监视的写入操作中涉及的数据行对应的位。
6.根据权利要求5所述的方法，其中复位事件由模式寄存器表示。
7.一种在一个或多个半导体存储器件中选择性地刷新存储单元的行的方法，包括：
监视对存储单元的写入操作；
保持多个位，该多个位表示包含在被监视的写入操作中涉及的存储单元的行；和
根据所述多个位来限制对其执行刷新操作的行的数目。
8.根据权利要求7所述的方法，其中根据所述多个位来限制对其执行刷新操作的行的数目包括只对包含在被监视的写入操作中涉及的存储单元的那些行执行刷新操作。
9.根据权利要求7所述的方法，其中监视对存储单元的写入操作包括通过半导体存储器件来监视写入操作。
10.根据权利要求7所述的方法，其中监视对存储单元的写入操作包括通过与半导体存储器件耦合的存储控制器来监视写入操作。
11.根据权利要求10所述的方法，进一步包括：
保持多个位，该多个位表示包含在所述存储控制器上被监视的写入操作中涉及的存储单元的行；
将第一多个位传输给第一存储器件；和
使第一存储器件处于自刷新模式中，其中只对由第一多个位表示的、包含在被监视的写入操作中涉及的存储单元的那些行执行刷新操作。
12.根据权利要求11所述的方法，进一步包括：
将第二多个位传输给第二存储器件；和
使第二存储器件处于自刷新模式中，其中只对由第二多个位表示的、包含在被监视的写入操作中涉及的存储单元的那些行执行刷新操作。
13.一种半导体存储器件，包括：
多行存储单元；
刷新电路，配置为当存储器件处于自刷新模式中时对存储单元的行发出刷新请求；
行状态电路，配置为保持表示将要被刷新的行的多个位；和
刷新激活电路，配置为根据行状态电路的所述位来限制对其发出刷新请求的行的数目。
14.根据权利要求13所述的半导体存储器件，其中刷新激活电路被配置为通过产生用于抑制刷新请求的信号来限制对其发出刷新请求的行的数目。
15.根据权利要求14所述的半导体存储器件，其中通过访问与由刷新地址计数器产生的行地址对应的位来产生所述信号。
16.根据权利要求13所述的半导体存储器件，其中：
行状态电路配置为设定位以表示已经被写入的存储单元的行；和
刷新激活电路配置为将对其发出刷新请求的行的数目限制为由所述位表示的已经被写入的行。
17.根据权利要求16所述的半导体存储器件，其中每个位都对应于单个行的存储单元。
18.根据权利要求16所述的半导体存储器件，其中行状态电路配置为设定位以表示已经被写入的存储单元的行。
19.根据权利要求18所述的半导体存储器件，其中行状态电路配置为保持该设定的位直到发生复位事件。
20.根据权利要求13所述的半导体存储器件，其中行状态电路包括存储单元的阵列，每一个都存储表示相应行的一个或多个存储单元是否已被写入的位。
21.一种系统，包括：
存储器件，具有多行存储单元，其中该存储器件配置为在自刷新模式过程中，根据表示将要被刷新的行的行数据，来限制被刷新的行的数目；和
存储控制器，配置为监视对存储器件的写入操作、根据被监视的写入操作产生所述行数据、以及在使存储器件处于自刷新模式之前将所述行数据传输给所述存储器件。
22.根据权利要求20所述的系统，其中：
所述行数据存储在以存储单元阵列形式的所述存储器件中；和
所述存储控制器被进一步配置为在将所述行数据传输给存储器件之前将存储单元的阵列复位。
23.根据权利要求21所述的系统，其中所述存储控制器配置为通过写入存储器件的模式寄存器来复位存储单元的阵列。
24.根据权利要求20所述的系统，其中所述存储控制器配置为在所述行数据中设定位，以表示在相应行中的一个或多个单元已经被写入。
CNA2004800405568A 2003-11-18 2004-11-18 刷新半导体存储器中数据的方法和电路结构 Pending CN1906698A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/715,812 2003-11-18
US10/715,812 US7345940B2 (en) 2003-11-18 2003-11-18 Method and circuit configuration for refreshing data in a semiconductor memory

Publications (1)

Publication Number Publication Date
CN1906698A true CN1906698A (zh) 2007-01-31

Family

ID=34574292

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800405568A Pending CN1906698A (zh) 2003-11-18 2004-11-18 刷新半导体存储器中数据的方法和电路结构

Country Status (5)

Country Link
US (1) US7345940B2 (zh)
KR (1) KR100805528B1 (zh)
CN (1) CN1906698A (zh)
DE (1) DE112004002181T5 (zh)
WO (1) WO2005050662A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691958B (zh) * 2017-08-02 2020-04-21 美商高通公司 用於節省記憶體刷新功率的部分刷新技術
CN114255799A (zh) * 2020-09-22 2022-03-29 长鑫存储技术有限公司 存储器数据刷新方法及其控制器、存储器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138850B1 (en) * 2004-02-04 2006-11-21 Marvell Semiconductor Israel Ltd High-gain synchronizer circuitry and methods
US20050240717A1 (en) * 2004-04-27 2005-10-27 Via Technologies, Inc. Interleaved Mapping Method of Block-Index-To-SDRAM-Address for Optical Storage (CD/DVD) System
JP4275033B2 (ja) * 2004-08-23 2009-06-10 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置とテスト回路及び方法
KR100655288B1 (ko) * 2004-11-16 2006-12-08 삼성전자주식회사 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
JP4516483B2 (ja) * 2005-06-07 2010-08-04 富士通セミコンダクター株式会社 半導体記憶装置及び情報処理システム
US8082387B2 (en) * 2007-10-29 2011-12-20 Micron Technology, Inc. Methods, systems, and devices for management of a memory system
US8095725B2 (en) 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
JP2010146627A (ja) * 2008-12-18 2010-07-01 Elpida Memory Inc ダイナミック型半導体記憶装置およびそのリフレッシュ制御方法
US7958414B1 (en) * 2010-09-22 2011-06-07 Xilinx, Inc. Enhancing security of internal memory
US9292426B2 (en) * 2010-09-24 2016-03-22 Intel Corporation Fast exit from DRAM self-refresh
US9053812B2 (en) 2010-09-24 2015-06-09 Intel Corporation Fast exit from DRAM self-refresh
US9007862B2 (en) * 2012-07-12 2015-04-14 Rambus Inc. Reducing memory refresh exit time
US9953694B2 (en) 2016-06-06 2018-04-24 Intel Corporation Memory controller-controlled refresh abort
US10811076B1 (en) * 2019-06-29 2020-10-20 Intel Corporation Battery life based on inhibited memory refreshes

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283885A (en) * 1988-09-09 1994-02-01 Werner Hollerbauer Storage module including a refresh device for storing start and stop refresh addresses
JPH06124587A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
US5469559A (en) * 1993-07-06 1995-11-21 Dell Usa, L.P. Method and apparatus for refreshing a selected portion of a dynamic random access memory
JPH09167488A (ja) * 1995-12-18 1997-06-24 Mitsubishi Electric Corp 半導体記憶装置
JP4246812B2 (ja) 1997-06-12 2009-04-02 パナソニック株式会社 半導体回路及びその制御方法
JPH11331209A (ja) * 1997-11-19 1999-11-30 Advantest Corp データ収集装置およびメモリコントローラ
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
JP2002184181A (ja) * 2000-03-24 2002-06-28 Mitsubishi Electric Corp 半導体記憶装置
JP2001357670A (ja) * 2000-04-14 2001-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US20030028711A1 (en) * 2001-07-30 2003-02-06 Woo Steven C. Monitoring in-use memory areas for power conservation
US6646942B2 (en) * 2001-10-09 2003-11-11 Micron Technology, Inc. Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
US6650587B2 (en) * 2001-11-19 2003-11-18 Micron Technology, Inc. Partial array self-refresh
US6876593B2 (en) 2003-07-01 2005-04-05 Intel Corporation Method and apparatus for partial refreshing of DRAMS
US6956782B2 (en) * 2003-09-30 2005-10-18 Infineon Technologies Ag Selective bank refresh
US20050078538A1 (en) * 2003-09-30 2005-04-14 Rainer Hoehler Selective address-range refresh
US6975556B2 (en) * 2003-10-09 2005-12-13 Micron Technology, Inc. Circuit and method for controlling a clock synchronizing circuit for low power refresh operation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691958B (zh) * 2017-08-02 2020-04-21 美商高通公司 用於節省記憶體刷新功率的部分刷新技術
US10726904B2 (en) 2017-08-02 2020-07-28 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US11164618B2 (en) 2017-08-02 2021-11-02 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US11631450B2 (en) 2017-08-02 2023-04-18 Qualcomm Incorporated Partial refresh technique to save memory refresh power
CN114255799A (zh) * 2020-09-22 2022-03-29 长鑫存储技术有限公司 存储器数据刷新方法及其控制器、存储器
CN114255799B (zh) * 2020-09-22 2023-10-17 长鑫存储技术有限公司 存储器数据刷新方法及其控制器、存储器

Also Published As

Publication number Publication date
KR100805528B1 (ko) 2008-02-20
US20050105357A1 (en) 2005-05-19
KR20060071435A (ko) 2006-06-26
WO2005050662A1 (en) 2005-06-02
US7345940B2 (en) 2008-03-18
DE112004002181T5 (de) 2006-09-07

Similar Documents

Publication Publication Date Title
US7349278B2 (en) DRAM and method for partially refreshing memory cell array
US6005818A (en) Dynamic random access memory device with a latching mechanism that permits hidden refresh operations
KR100768729B1 (ko) 클록 동기형 다이나믹 메모리 및 클록 동기형 집적 회로
US7492656B2 (en) Dynamic random access memory with fully independent partial array refresh function
CN1906698A (zh) 刷新半导体存储器中数据的方法和电路结构
US6392958B1 (en) Asynchronous SRAM compatible memory device using DRAM cell and method for driving the same
US6529433B2 (en) Refresh mechanism in dynamic memories
CN1641791A (zh) 具有分布式行地址计数器的并发刷新模式的嵌入式dram
WO1992011638A2 (en) Hidden refresh of a dynamic random access memory
WO1999009560A1 (en) A low latency dram cell and method therefor
JP2007503069A (ja) 選択的バンクリフレッシュ
US6728157B2 (en) Semiconductor memory
US20220270662A1 (en) Memory device and operating method thereof
US7298661B2 (en) Semiconductor memory device
US20020054530A1 (en) Method and apparatus for refreshing semiconductor memory
US6175535B1 (en) Cycle control circuit for extending a cycle period of a dynamic memory device subarray
JP2003132677A (ja) 半導体記憶装置
JP3708801B2 (ja) 半導体記憶装置
US6847573B2 (en) Synchronous SRAM-compatible memory device including DRAM array with internal refresh
JPH07192461A (ja) 半導体記憶装置
EP1540658B1 (en) Refreshing of multi-port memory in integrated circuits
CN1505048A (zh) 改进预充电时间的半导体存储装置
US20200183791A1 (en) Voltaile memory device and method for efficient bulk data movement, backup operation in the volatile memory device
KR100414716B1 (ko) 디램 셀을 사용하고 에스램 호환이 가능하며, 페이지억세스 구동이 가능한 반도체 메모리 장치 및 그 구동 방법
US7061818B2 (en) Memory and refresh method for memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication