JPH11331209A - データ収集装置およびメモリコントローラ - Google Patents

データ収集装置およびメモリコントローラ

Info

Publication number
JPH11331209A
JPH11331209A JP10336564A JP33656498A JPH11331209A JP H11331209 A JPH11331209 A JP H11331209A JP 10336564 A JP10336564 A JP 10336564A JP 33656498 A JP33656498 A JP 33656498A JP H11331209 A JPH11331209 A JP H11331209A
Authority
JP
Japan
Prior art keywords
data
memory
memories
processor
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10336564A
Other languages
English (en)
Inventor
Shigeo Kawachi
茂男 河内
Kazuhiro Tsujikawa
和広 辻川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP10336564A priority Critical patent/JPH11331209A/ja
Publication of JPH11331209A publication Critical patent/JPH11331209A/ja
Priority to US09/943,745 priority patent/US20020032842A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)
  • Memory System (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】 長時間記録の対象となる回線数を増やすこと
ができ、表示を行う側の処理負担を軽減することができ
るデータ収集装置およびメモリコントローラを提供する
こと。 【解決手段】 データ収集装置は、信号処理ボード1
0、モニタボード20、ホスト処理部40を備えてい
る。モニタボード20によって回線を介したデータを収
集して長時間記録を行う場合、モニタ処理部22によっ
てデータを収集し、MPU24からメモリコントローラ
28に対して2つのメモリ30、32に対する収集デー
タの同時書き込みを指示する。メモリコントローラ28
の制御によってメモリ30、32に収集データが書き込
まれると、一方のメモリ32に書き込まれた収集データ
がMPU26によって読み出されてハードディスク装置
34に格納され、他方のメモリ30に書き込まれた収集
データがホスト処理部40によって読み出されて所定の
表示形式でその内容が画面に表示される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ISDN等の回線
を介して送受される各種の信号を収集して表示するデー
タ収集装置およびメモリコントローラに関する。
【0002】
【従来の技術】近年、高度情報化社会の進歩に伴ってデ
ジタル回線網が発展し、中でも特にISDN回線を利用
したインターネット接続やプロバイダによる専用回線の
利用が急速に進んでいる。このような各種回線を介した
信号の送受を監視し、障害検出を行うものがプロトコル
・アナライザと称されるデータ収集装置である。上述し
たISDN回線等の普及に伴って、情報転送速度の高速
化と複数回線における障害検出の必要性により、データ
収集装置の高速化と複数チャネルの処理の実現とが望ま
れている。
【0003】図13は、従来のデータ収集装置の構成を
示す図である。同図に示すデータ収集装置は、物理的な
回線に対応して設けられる1あるいは複数のモニタボー
ド110と、各モニタボード110によって収集された
各種のデータを蓄積するとともにその内容を表示するホ
スト処理部120とを含んで構成されている。
【0004】モニタボード110は、信号処理部11
2、モニタ処理部114、モニタ側マイクロプロセッサ
(モニタ側MPU)116、メモリ118を備えてお
り、回線を介して送受されるデータを収集して順次メモ
リ118に格納する。
【0005】ホスト処理部120は、ホスト側MPU1
22、モニタ表示部124、ハードディスク装置126
を備えており、ホスト側MPU122の制御によって、
各モニタボード110内のメモリ118から収集データ
を読み取り、この読み取った収集データをモニタ表示部
124あるいはハードディスク装置126に転送してい
た。モニタ表示部124は、このようにして転送されて
くるデータを所定の表示形式で表示する。また、ハード
ディスク装置126は、収集データを長時間記録するた
めのものであり、ホスト側MPU122の制御によって
順次転送される収集データを格納する。
【0006】上述したデータ収集装置を用いることによ
り、複数の回線を介して送受される各種方式のデータを
同時に収集して、その内容を表示するとともに、長時間
記録を行うことができる。
【0007】
【発明が解決しようとする課題】ところで、上述した従
来のデータ収集装置は、複数のモニタボード110によ
って収集したデータをホスト処理部120内のホスト側
MPU122の制御によってモニタ表示部124とハー
ドディスク装置126に転送しており、ホスト側MPU
122の処理能力やハードウエア構成に起因するデータ
転送速度の制限から、同時に長時間記録できる回線数に
制限があった。例えば、ISDN回線を考えた場合に、
このISDN回線に含まれる1本のBチャネルは64k
bpsの通信容量を有しており、この1本のBチャネル
を介して送受されるデータを長時間記録しようとする
と、ホスト側MPU122は、この速度でメモリ118
からデータを読み出すとともに、同じ速度でハードディ
スク装置126にデータを転送する必要があり、1本の
Bチャネルについての長時間記録を行うだけでも大きな
負担となっていた。このため、長時間記録の対象となる
回線数は、例えば最大で2回線に制限され、モニタ表示
はできるが長時間記録はできない他の回線が存在してい
た。
【0008】また、上述したように、データの長時間記
録と並行してモニタ表示を行っており、データの長時間
記録を行う場合にはハードディスク装置126に対する
データの転送動作を優先的に行う必要があるため、収集
したデータを解析するホスト側MPU122の処理の負
担が大きく、その処理能力によってはモニタ表示の画面
切り替えが遅くなる等の支障があった。
【0009】また、上述した従来のデータ収集装置で
は、ホスト処理部120において各種の処理、例えばハ
ードディスク装置126へのデータの保存処理や、モニ
タ表示部124による所定のモニタ表示処理、あるいは
各種のデータ解析処理等を行う場合に、モニタボード1
10内のメモリ118を介してこれらの処理に必要なデ
ータを転送しているため、メモリ118の使用頻度が高
く、効率よくデータの転送動作を行うことができなかっ
た。特に、長時間記録の対象となる回線数を増やそうと
すると、ハードディスク装置126に対してデータ転送
を行うためにメモリ118にアクセスする回数が多くな
るため、その他の処理のためにメモリ118にアクセス
する動作と競合しやすくなり、メモリに対して効率よく
アクセスすることができるメモリコントローラが望まれ
ている。
【0010】本発明は、このような点に鑑みて創作され
たものであり、その目的は、長時間記録の対象となる回
線数を増やすことができ、表示を行う側の処理負担を軽
減することができるデータ収集装置を提供することにあ
る。また、本発明の他の目的は、メモリに対して効率よ
くアクセスすることができるメモリコントローラを提供
することにある。
【0011】
【課題を解決するための手段】上述した課題を解決する
ために、本発明のデータ収集装置は、回線を介して送受
されるデータを収集するデータ収集処理部によって、記
憶手段へのデータ転送動作を行っているため、収集され
たデータの表示を行うデータ表示処理部では記憶手段へ
のデータ転送動作を行う必要がなく、処理の負担を軽減
することができる。特に、この記憶手段としては、ハー
ドディスク装置を用いることが好ましい。一般に、ハー
ドディスク装置は、記憶容量が大きく、データの読み書
き速度も速いため、回線を介して送受されるデータを長
時間にわたって記録する場合に適している。
【0012】また、上述したデータ収集処理部は、回線
を介して送受されるデータを抽出するデータ抽出手段
と、データ表示処理部へのデータ転送に使用される第1
のメモリと、記憶手段へのデータ転送に使用される第2
のメモリとを有している。記憶手段へのデータ転送用に
第2のメモリを別に備えることにより、データ表示処理
部へのデータ転送と並行して記憶手段に対するデータの
記録を行うことができるため、記憶手段に対するデータ
の記録動作が収集データの表示処理の妨げになることが
なく、あるいは反対にデータの表示処理が記憶手段に対
するデータの記録動作の妨げになることがなく、記録手
段に対するデータの記録動作を高速かつ効率よく行うこ
とができる。
【0013】また、このデータ収集処理部は、データ抽
出手段によって抽出されたデータを第1および第2のメ
モリに書き込む指示を行う第1のプロセッサと、第1の
プロセッサによる1回の書き込み指示によって第1およ
び第2のメモリに対するデータの書き込みを行うメモリ
コントローラと、第2のメモリから読み出したデータを
記憶手段に格納する第2のプロセッサとを備えることが
好ましい。このメモリコントローラを用いることによ
り、1回の書き込み指示で2つのメモリに対してデータ
を書き込むことができるため、第1のプロセッサの処理
の負担やデータ書き込みに要する時間を低減することが
でき、その分データの収集動作に余裕ができるため、高
速回線への対応が可能になる。
【0014】特に、第1および第2のメモリの各格納領
域には共通のアドレスを付しておいて、第1のプロセッ
サによってデータの書き込みが指示されたときに、メモ
リコントローラによって第1および第2のメモリの両方
に対するデータの書き込みを行うことが望ましい。ある
いは、第1のプロセッサによってデータの読み出しと書
き込みが指示されたときに、メモリコントローラによっ
て第1および第2のメモリのいずれか一方からデータを
読み出して他方の同一アドレスに対してデータを書き込
むことが望ましい。第1のプロセッサは、1つのアドレ
スを指定してデータの書き込みや読み出しを指示するこ
とになるため、アドレス管理が容易であり、処理の簡略
化が可能になる。
【0015】また、上述したデータ収集処理部を複数備
える場合に、複数のデータ収集処理部のそれぞれに個別
に記憶手段を接続することが好ましい。データ収集処理
部側で記憶手段に対するデータ転送動作を行っており、
データの収集対象となる回線数が増えた場合であって
も、各回線に対応するデータ収集処理部によって記憶手
段に対するデータ記録を行うことができるため、記憶手
段にデータを記録する回線数に制限がなく、長時間記録
の対象となる回線数を増やすことができる。
【0016】また、本発明のメモリコントローラは、接
続された2つのメモリ(第1および第2のメモリ)に対
するデータの読み書き許可についてのアクセス情報に基
づいて実際にアクセスするメモリを選択するアクセス選
択部を備えており、アクセス情報の内容を変更すること
により、第1のプロセッサから各メモリへのアクセス状
態を必要に応じて設定することができるため、各メモリ
に対して効率よくアクセスすることができる。また、ア
クセス選択部による選択結果に応じて、第1のプロセッ
サと第1のメモリとの接続を行う第1のバス切替部と、
第1のプロセッサと第2のメモリとの接続を行う第2の
バス切替部とを備えることにより、使用するメモリを上
述したアクセス情報に応じて切り替えることができるた
め、第1および第2のメモリの両方に対してアクセスす
る場合や第1および第2のメモリのいずれか一方のみに
対してアクセスする場合を適宜選択することができる。
【0017】特に、アクセス情報によって第1および第
2のメモリの両方に対するデータの書き込みが許可され
ているときに、第1のプロセッサからデータの書き込み
指示を行うことにより、1回の書き込み指示で第1およ
び第2のメモリの両方に対してデータの書き込みを行う
ことができる。また、第1および第2のメモリのいずれ
か一方に対するデータの読み出しが許可されており、い
ずれか他方に対するデータの書き込みが許可されている
ときに、第1のプロセッサからデータの読み出し指示と
書き込み指示を行うことにより、一方のメモリから読み
出したデータを他方のメモリに対して書き込むデータ転
送動作を行うことができる。いずれの場合であっても、
第1および第2のメモリの各格納領域に共通のアドレス
を付しておくことにより、データの同時書き込み時およ
びデータ転送時に、第1のプロセッサは1つのアドレス
を指定しただけでこれらの動作が行われるため、小さな
アドレス空間を使用して効率よくそれぞれのメモリに対
するアクセスを行うことができる。
【0018】また、第1および第2のメモリのそれぞれ
の格納領域を複数に分割して、それぞれの分割格納領域
毎に上述したアクセス情報を設定するようにすれば、各
分割領域毎に異なるアクセス方法を併用して第1および
第2のメモリに対するデータの読み書きを行うことがで
き、さらに効率よくそれぞれのメモリに対するアクセス
を行うことができる。
【0019】
【発明の実施の形態】本発明を適用した実施形態のデー
タ収集装置は、モニタボードのそれぞれに記憶手段とし
てのハードディスク装置を備え、対応する回線の長時間
のモニタ動作を行うことに特徴がある。以下、本発明を
適用した一実施形態のデータ収集装置の詳細について、
図面を参照しながら説明する。
【0020】図1は、本実施形態のデータ収集装置の構
成を示す図である。同図に示すデータ収集装置は、信号
処理ボード10、1あるいは複数のモニタボード20、
ホスト処理部40を含んで構成されている。
【0021】信号処理ボード10は、1あるいは複数の
物理的な回線に接続されており、回線を介して受信した
信号に対して同期を確立して、フレーム構造を有するデ
ータに対してはこのフレームの抽出を行い、フレーム構
造を有しないデータに対してはデータのビット列の抽出
を行う。このようにして抽出されたデータは、測定デー
タ収集用バス90に出力される。
【0022】信号処理ボード10に接続される回線とし
ては、ISDN回線やパケット回線等の交換回線の他に
専用回線やRS232Cのようなシリアル回線も含まれ
ており、回線の種類に応じた信号処理ボード10が用い
られる。例えば、本実施形態のデータ収集装置に含まれ
る信号処理ボード10は、複数本のISDN回線が接続
され、この接続されたISDN回線を介して入力される
信号に対してビット同期を確立した後にレイヤ1のフレ
ーム同期を確立して、Bチャネルのデータを分離する。
【0023】モニタボード20は、信号処理ボード10
から測定データ収集用バス90に出力された各種データ
の中から収集対象となる所定のデータを抽出してデータ
の収集処理を行うとともに、必要に応じてその収集した
データを順次格納することにより長時間記録を行う。
【0024】モニタボード20は、モニタ処理部22、
2つのMPU24、26、メモリコントローラ28、2
つのメモリ30、32、ハードディスク装置34を含ん
で構成されている。
【0025】モニタ処理部22は、測定データ収集用バ
ス90上に出力された多重化データの中から収集条件に
適合したデータのみを抽出する。例えば、ISDN回線
の基本インタフェースに含まれる1本のBチャネルのデ
ータを収集する場合には、HDLCフレームに含まれる
データを抽出する。
【0026】このHDLCフレームは、先頭から順に、
フラグシーケンスF、アドレスフィールドA、制御フィ
ールドC、情報フィールドI、フレームチェックシーケ
ンスFCS、フラグシーケンスFによって構成されてい
る。ここで、先頭と最後尾のフラグシーケンスFには、
7EH(Hは16進数であることを示す)のフラグパタ
ーン(“01111110”)が割り当てられており、
情報フィールドIに含まれる実際のデータに6ビット以
上の“1”が連続する場合には、データの送信側で強制
的に“0”が挿入されるため、モニタ処理部22は、こ
の送信側で挿入された“0”を削除する処理を行う。ま
た、モニタ処理部22は、フレームチェックシーケンス
FCSに基づいてHDLCフレームのアドレスフィール
ドA、制御フィールドC、情報フィールドIが誤りなく
受信できたか否かを確認する。
【0027】一方のMPU24は、モニタ処理部22に
よって抽出されたデータを2つのメモリ30、32に書
き込む制御を行う。また、他方のMPU26は、メモリ
32に書き込まれたデータを読み出してハードディスク
装置34に転送する制御を行う。
【0028】メモリコントローラ28は、2つのメモリ
30、32に対するデータの読み書きを制御するための
ものであり、MPU24等の指示に応じて2つのメモリ
30、32に対する同時書き込み制御あるいは選択的な
書き込み制御や、メモリ30、32に格納されたデータ
の読み出し制御を行う。このデータの同時書き込み制御
動作については後述する。
【0029】2つのメモリ30、32は、ともにダイナ
ミックRAM(DRAM)であり、主にメモリ30はモ
ニタボード20とホスト処理部40との間のデータの転
送を行うために用いられ、メモリ32はハードディスク
装置34に対してデータを読み書きするために用いられ
る。ハードディスク装置34は、MPU26の制御によ
ってメモリ32から読み出されるデータを順次記憶す
る。例えば、各回線毎に数百Mバイト以上の容量を有す
る領域が長時間記録用に割り当てられ、MPU26によ
って転送されるデータがこの領域に巡回的に格納され
る。
【0030】ホスト処理部40は、モニタボード20を
用いて収集されたデータを受け取って、所定の表示形式
に変換する処理を行い、その結果を表示するためのもの
であり、MPU42とモニタ表示部44を含んで構成さ
れている。このMPU42は、ホスト側MPUバス92
を介してモニタボード20内のメモリコントローラ28
に接続されており、メモリ30に対するデータの読み書
きを行うことができる。また、MPU42は、メモリ3
0に格納された収集データを読み出して、この読み出し
た収集データを利用者によって指定された表示形式に変
換したモニタ画像を作成し、モニタ表示部44の画面に
表示する。
【0031】上述したモニタボード20がデータ収集処
理部に、モニタ処理部22がデータ抽出手段に、MPU
24が第1のプロセッサに、MPU26が第2のプロセ
ッサに、メモリ30が第1のメモリに、メモリ32が第
2のメモリに、ハードディスク装置34が記憶手段に、
ホスト処理部40がデータ表示処理部にそれぞれ対応す
る。
【0032】本実施形態のデータ収集装置はこのような
構成を有しており、次にその動作を説明する。例えば、
1)モニタ処理部22によって収集したデータをハード
ディスク装置34に記録せずにホスト処理部40に送っ
てその内容を表示する動作(通常のモニタ動作)、2)
モニタ処理部22によって収集したデータをハードディ
スク装置34に送って長時間記録する動作(長時間記録
動作)、3)ハードディスク装置34に記録された収集
データを読み出してホスト処理部40に送ってその内容
を表示する動作(長時間記録再生動作)のそれぞれを、
場合を分けて説明する。
【0033】1)通常のモニタ動作 図2は、通常のモニタ動作を行う場合の動作手順を説明
するための図である。同図に含まれる矢印付きの点線が
データの転送方向を、それぞれに付された、等の数
字が転送順番を示している。以下、データの転送順番に
したがって、通常のモニタ動作を説明する。
【0034】モニタ処理部22は、測定データ収集用
バス90上に多重化されたデータの中から収集対象とな
るデータを分離して抽出する。例えば、ISDN回線を
介したBチャネルのHDLCフレームに含まれるデータ
を抽出する。このようにしてモニタ処理部22によって
データの抽出が行われると、モニタ処理部22からMP
U24に対してその旨が通知される。
【0035】次に、MPU24は、モニタ処理部22
によって収集されたデータを2つのメモリ30、32に
書き込む指示をメモリコントローラ28に送り、メモリ
コントローラ28の制御によってメモリ30、32に対
する収集データの書き込みが行われる。
【0036】具体的には、MPU24からメモリコント
ローラ28に対して、書き込みアドレスと収集データを
送るとともに、同時書き込みモードを指定する。メモリ
コントローラ28は、同時書き込みモードが指定される
と、メモリ30の指定アドレスに収集データを書き込む
とともに、メモリ32の同じ指定アドレスに同じ収集デ
ータを書き込む制御を行う。すなわち、この同時書き込
みモードを指定することにより、MPU22によって1
回の書き込み動作を行うだけで、メモリ30、32の同
一アドレスに対する収集データの同時書き込みが行われ
る。
【0037】ホスト処理部40内のMPU42はメモ
リ30を監視しており、メモリ30に収集データが書き
込まれると、この書き込まれた収集データを読み出す指
示をメモリコントローラ28に送り、メモリコントロー
ラ28の制御によってメモリ30から収集データが読み
出される。そして、MPU42は、この読み出した収集
データを利用者によって指定された表示形式に変換して
モニタ表示部44に表示する。
【0038】ところで、上述したモニタ動作において
は、MPU24がメモリコントローラ28に対して書き
込みアドレスと収集データを送るようにしたが、モニタ
処理部22がバスマスタとなってアドレスの指定等を行
うようにしてもよい。この場合には、モニタ処理部22
によるデータの抽出動作に先立って、MPU24からモ
ニタ処理部22に対して、モニタ処理部22によるDM
A(ダイレクト・メモリ・アクセス)動作を有効にする
旨の指示と、データ転送先となる書き込みアドレス等の
転送に必要な各種の設定データを送るとともに、MPU
24からメモリコントローラ28に対して同時書き込み
モードの指定を行う。
【0039】このような準備が整った後にモニタ処理部
22によって収集対象となるデータが抽出されると、モ
ニタ処理部22からMPU24に対してその旨が通知さ
れた後、DMA転送要求が送られる。MPU24は、モ
ニタ処理部22から送られてきたDMA転送要求に応じ
て、メモリコントローラ28との間に介在するデータバ
ス、アドレスバスの使用権をモニタ処理部22に渡す。
その後、バスマスタとなったモニタ処理部22は、メモ
リコントローラ28に対して、書き込みアドレスと収集
データを送る。既に同時書き込みモードが指定されてい
るため、メモリコントローラ28は、メモリ30の指定
アドレスに収集データを書き込むとともに、メモリ32
の同じ指定アドレスに同じ収集データを書き込む制御を
行う。モニタ処理部22は、上述したDMA転送動作が
終了するとその旨の通知をMPU24に送り、バスマス
タとしての動作を終了する。なお、上述した例では、モ
ニタ処理部22がデータ抽出手段および第1のプロセッ
サの両方に対応する。
【0040】2)長時間記録動作 図3は、モニタボード20によって収集データの長時間
記録を行う場合の動作手順を説明するための図である。
【0041】、モニタ処理部22による収集データ
の抽出処理と2つのメモリ30、32に対する同時書き
込み処理については、上述した1)通常のモニタ動作に
ついて説明したそれぞれの処理と同じであり、メモリ3
2に対して収集データが書き込まれた後の動作を説明す
る。
【0042】メモリ32に格納される収集データが一
定量に達すると、次にMPU26は、メモリ32に格納
されている収集データを読み出す指示をメモリコントロ
ーラ28に送り、メモリコントローラ28の制御によっ
てメモリ32から収集データが読み出される。MPU2
6は、この読み出した収集データをハードディスク装置
34に送り、ハードディスク装置34に設定された長時
間記録用の領域に順次格納する。
【0043】なお、上述したMPU26によるメモリ3
2からの収集データの読み出し動作およびハードディス
ク装置34に対する収集データの書き込み動作と並行し
て、通常のモニタ動作と同様に、ホスト処理部40内の
MPU42によるメモリ30からの収集データの読み出
し動作が行われ、モニタ表示部44による所定のモニタ
表示動作が行われる。
【0044】3)長時間記録再生動作(その1) 図4は、ハードディスク装置34に格納された収集デー
タを読み出して、その内容表示を行う長時間記録再生動
作の動作手順を説明するための図である。
【0045】ハードディスク装置34の収集データを
読み出して所定の形式で表示する旨の指示が利用者によ
ってなされると、MPU26は、ハードディスク装置3
4に格納された収集データを順次読み出すとともに、こ
の読み出した収集データを一方のメモリ32のみに書き
込む指示をメモリコントローラ28に送り、メモリコン
トローラ28の制御によってメモリ32に対する収集デ
ータの書き込みが行われる。
【0046】MPU24は、メモリ32を監視してお
り、メモリ32に収集デーが書き込まれると、この書き
込まれた収集データを読み出すとともに、この読み出し
た収集データを他方のメモリ30に書き込んで、メモリ
32からメモリ30への収集データの転送を行う。
【0047】次に、ホスト処理部40内のMPU42
は、メモリ30に書き込まれた収集データを読み出す指
示をメモリコントローラ28に送り、メモリコントロー
ラ28の制御によってメモリ30から収集データが読み
出される。そして、MPU42は、この読み出した収集
データを利用者によって指定された表示形式に変換して
モニタ表示部44に表示する。
【0048】4)長時間記録再生動作(その2) 図5は、ハードディスク装置34に格納された収集デー
タを読み出して、その内容表示を行う長時間記録再生動
作の動作手順の他の例を説明するための図である。
【0049】ハードディスク装置34の収集データを
読み出して所定の形式で表示する旨の指示が利用者によ
ってなされると、MPU26は、ハードディスク装置3
4に格納された収集データを順次読み出すとともに、こ
の読み出した収集データを2つのメモリ30、32に書
き込む指示をメモリコントローラ28に送り、メモリコ
ントローラ28の制御によってメモリ30、32に対す
る収集データの同時書き込みが行われる。
【0050】この収集データの同時書き込み動作は、上
述した1)通常のモニタ動作において説明したように、
MPU26からメモリコントローラ28に対して、書き
込みアドレスと収集データを送るとともに、同時書き込
みモードを指定することにより行われる。
【0051】次に、ホスト処理部40内のMPU42
は、メモリ30に書き込まれた収集データを読み出す指
示をメモリコントローラ28に送り、メモリコントロー
ラ28の制御によってメモリ30から収集データが読み
出される。そして、MPU42は、この読み出した収集
データを利用者によって指定された表示形式に変換して
モニタ表示部44に表示する。
【0052】上述した1)通常のモニタ動作〜4)長時
間記録再生動作(その2)において説明したように、本
実施形態のデータ収集装置は、モニタボード20内にハ
ードディスク装置34を備え、収集したデータをメモリ
30、32に書き込む制御を行うMPU24とは別のM
PU26によってハードディスク装置34への収集デー
タの格納処理を行っており、ホスト処理部40による表
示動作とは切り離して収集データの長時間記録を行うこ
とができるため、ホスト処理部40の処理負担を軽減す
ることができる。また、モニタボード20を複数枚用い
た場合であっても、上述した長時間記録動作は各モニタ
ボード20毎に行われるため、データの収集対象となる
回線数を増やしていった場合であっても容易に対応する
ことができる。
【0053】特に、モニタボード20に2つのメモリ3
0、32を備えることにより、ハードディスク装置34
への収集データの格納動作と、ホスト処理部40への収
集データの転送動作とを並行して行うことができるた
め、これらの一方の動作が他方の動作の妨げとなること
がなく、長時間記録動作を高速かつ効率よく行うことが
できる。
【0054】また、メモリコントローラ28を用いるこ
とにより、MPU24による1回の書き込み指示によっ
て2つのメモリ30、32に対する収集データの同時書
き込みが可能となるため、MPU24の収集データの書
き込みに要する処理の負担と時間を低減することがで
き、その分だけデータの収集動作に余裕が生じ、高速回
線等への対応が可能となる。
【0055】メモリコントローラの詳細構成および動作 次に、上述した本実施形態のデータ収集装置において2
つのメモリ30、32に対する同時書き込み動作を制御
するメモリコントローラ28の具体的な構成例を説明す
る。例えば、MPU24によって2つのメモリ30、3
2のそれぞれに対してデータの読み書きを行い、MPU
26によってメモリ32に対してのみ、MPU42によ
ってメモリ30に対してのみデータの読み書きを行うも
のとする。
【0056】図6は、メモリコントローラ28の詳細構
成を示す図である。同図に示すメモリコントローラ28
は、アクセス選択部200、競合制御部210、22
0、バス切替部212、222を含んで構成されてい
る。
【0057】アクセス選択部200は、MPU24に対
してメモリ30、32のアクセス許可を与えるためのも
のであり、そのアクセス許可の詳細は内部に備わったレ
ジスタ202の所定ビットに“1”を書き込むことによ
り設定される。
【0058】競合制御部210は、メモリ30に対する
MPU24からのアクセス要求と、MPU42からのア
クセス要求とが競合したときに、いずれか一方を優先さ
せる制御を行う。例えば、MPU24からのアクセス要
求とMPU42からのアクセス要求とを交互に優先させ
る制御が行われる。同様に、競合制御部220は、メモ
リ32に対するMPU24からのアクセス要求とMPU
26からのアクセス要求とが競合したときに、いずれか
一方を優先させる制御を行う。
【0059】バス切替部212は、メモリ30がバスを
介して接続される接続先の切替を行うものであり、競合
制御部210の制御に基づいてMPU24、42のいず
れかとメモリ30とを接続する。同様に、バス切替部2
22は、メモリ32がバスを介して接続される接続先の
切替を行うものであり、競合制御部220の制御に基づ
いてMPU24、26のいずれかとメモリ32とを接続
する。
【0060】図7は、アクセス選択部200内のレジス
タ202の内容とメモリ30、32に対する各種のアク
セス許可との関係を示す図である。レジスタ202は、
MPU24から2つのメモリ30、32に対するデータ
の読み書き許可を指定するアクセス情報を格納するため
のものであり、MPU24からメモリ30、32に対し
てデータの読み書きを行う前にMPU24自身によって
該当ビットが“1”または“0”に設定される。
【0061】例えば、メモリ30、32のそれぞれは、
主にモニタ処理部22によって収集されたデータを転送
するために使用される「データ領域」と、主にMPU2
4と他のMPU26、42の制御にかかわるデータを転
送するために使用される「コミュニケーション領域」と
を有しており、それぞれの領域について別々にアクセス
許可が設定される。また、メモリ30とメモリ32は、
各領域に同じアドレスが割り当てられた同一の構成を有
している。
【0062】8ビットのレジスタ202の第0ビット
(最下位ビット)D0は、メモリ30のデータ領域に対
する読み出し許可(RE1)を設定するためのものであ
り、読み出し動作を許可する場合には“1”が、読み出
し動作を許可しない場合には“0”が設定される。ま
た、レジスタ202の第1ビットD1は、メモリ30の
データ領域に対する書き込み許可(WE1)を設定する
ためのものであり、書き込み動作を許可する場合には
“1”が、書き込み動作を許可しない場合には“0”が
設定される。
【0063】同様に、レジスタ202の第2ビットD2
はメモリ32のデータ領域に対する読み出し許可(RE
2)を設定するためのものであり、レジスタ202の第
3ビットD3はメモリ32のデータ領域に対する書き込
み許可(WE2)を設定するためのものである。
【0064】また、レジスタ202の第4ビットD4は
メモリ30のコミュニケーション領域に対する読み出し
許可(RE3)を設定するためのものであり、レジスタ
202の第5ビットD5はメモリ30のコミュニケーシ
ョン領域に対する書き込み許可(WE3)を設定するた
めのものである。レジスタ202の第6ビットD6はメ
モリ32のコミュニケーション領域に対する読み出し許
可(RE4)を設定するためのものであり、レジスタ2
02の第7ビットD7はメモリ32のコミュニケーショ
ン領域に対する書き込み許可(WE4)を設定するため
のものである。
【0065】メモリコントローラ28はこのような詳細
構成を有しており、次にその動作を説明する。
【0066】1)データの同時書き込み動作 まず、1回のデータ書き込み指示によって2つのメモリ
30、32のデータ領域に対して同時にデータの書き込
みを行う同時書き込みモードが指定された場合の動作を
説明する。例えば、モニタ処理部22によってデータを
収集し、この収集データをハードディスク装置(HD
D)34に保存するためにメモリ32に格納するととも
に、ホスト処理部40内のMPU42によって読み出し
可能な状態にするためにメモリ30に格納する場合の動
作がこれに対応する。
【0067】データの書き込み動作に先立って、MPU
24は、アクセス選択部200内のレジスタ202の第
1ビットD1と第3ビットD3の両方を“1”に設定す
ることにより、メモリコントローラ28に対して同時書
き込みモードの指定を行う。
【0068】このようにして同時書き込みモードを指定
した後に、MPU24からメモリ30、32に対してデ
ータの書き込みを行う場合には、まずMPU24は、ア
クセス選択部200に対してデータの書き込みアドレス
とデータの書き込みに対応したアクセス要求を送る。ア
クセス選択部200は、MPU24から送られてきた書
き込みアドレスに基づいてアクセス対象領域がメモリ3
0、32のデータ領域であることを認識した後に、これ
らのデータ領域に対する書き込み許可がなされているか
否かをレジスタ202の第1ビットD1と第3ビットD
3を調べることによって判定する。同時書き込みモード
が指定されている場合には、これらの各ビットがともに
“1”に設定されているため書き込み許可がなされてお
り、次に、アクセス選択部200は、メモリ30に対応
した競合制御部210とメモリ32に対応した競合制御
部220の両方に対してアクセス要求を送る。
【0069】競合制御部210は、MPU42から送ら
れてくるアクセス要求が競合していない場合には直ち
に、競合している場合にはメモリ30に対するアクセス
が可能になった後に、バス切替部212に指示を送って
メモリ30をMPU24に接続した後に、アクセス選択
部200に対してアクセス応答を送る。同様に、競合制
御部220は、MPU26から送られてくるアクセス要
求が競合していない場合には直ちに、競合している場合
にはメモリ32に対するアクセスが可能になった後に、
バス切替部222に指示を送ってメモリ32をMPU2
4に接続した後に、アクセス選択部200に対してアク
セス応答を送り返す。アクセス選択部200は、2つの
競合制御部210、220の両方からアクセス応答が返
ってくると、MPU24に対してアクセス応答を送る。
【0070】アクセス選択部200からのアクセス応答
を受け取ると、MPU24は、書き込みアドレスおよび
収集データ(書き込みデータ)をバス切替部212を介
してメモリ30に送るとともに、バス切替部222を介
してメモリ32に送り、それぞれのメモリ30、32に
おいて同一アドレスに同一の収集データの書き込みが行
われる。
【0071】このように、アクセス選択部200内のレ
ジスタ202の第1ビットD1と第3ビットD3の両方
を“1”に設定して、メモリ30、32のデータ領域に
対する書き込み許可を有効にしておくことにより、1回
の書き込み動作でメモリ30、32の同一アドレスに対
して同一のデータを書き込むことができる。したがっ
て、データの書き込みに要する時間を短縮することがで
きる。また、MPU24側では、メモリ30とメモリ3
2に対して1つの書き込みアドレスを指定しており、メ
モリ30とメモリ32のそれぞれに対して別々に異なる
書き込みアドレスを指定する場合に比べてアドレス管理
が容易であり、処理の負担を軽減することができる。
【0072】なお、上述した例では、MPU24が書き
込みアドレスと収集データをメモリコントローラ28に
送る場合について説明したが、モニタ処理部22がバス
マスタになって書き込みアドレスと収集データをメモリ
コントローラ28に送る場合も同様である。この場合に
は、アクセス選択部200内のレジスタ202の設定は
MPU24が行い、アクセス要求、アクセス応答、書き
込みアドレスおよび収集データの入出力をモニタ処理部
22とメモリコントローラ28との間で直接行う。
【0073】2)データの転送動作 次に、一方のメモリ32のデータ領域に格納されている
データを読み出して他方のメモリ30のデータ領域に転
送する場合の動作を説明する。例えば、ハードディスク
装置34に保存されているデータをMPU26によって
読み出してメモリ32に格納した後に、ホスト処理部4
0内のMPU42がアクセス可能なメモリ30に対して
この読み出したデータを転送する場合の動作がこれに対
応する。
【0074】データ転送動作に先立って、MPU24
は、アクセス選択部200内のレジスタ202の第0ビ
ットD0を“0”に、第1ビットD1を“1”に、第2
ビットD2を“1”に、第3ビットD3を“0”にそれ
ぞれ設定する。
【0075】このようにしてアクセス選択部200内の
レジスタ202の内容を設定した後に、MPU24は、
アクセス選択部200に対してデータの読み出しアドレ
スとデータの読み出しに対応したアクセス要求を送る。
アクセス選択部200は、MPU24から送られてきた
読み出しアドレスに基づいてアクセス対象領域がメモリ
30、32のデータ領域であることを認識した後に、こ
れらのデータ領域に対する読み出し許可がなされている
か否かをレジスタ202の第0ビットD0と第2ビット
D2を調べることによって判定する。この場合には、第
0ビットD0が“0”に、第2ビットD2が“1”に設
定されているためメモリ32に対してのみ読み出し許可
がなされており、次に、アクセス選択部200は、メモ
リ32に対応した競合制御部220に対してアクセス要
求を送る。
【0076】競合制御部220は、MPU26から送ら
れてくるアクセス要求が競合していない場合には直ち
に、競合している場合にはメモリ32に対するアクセス
が可能になった後に、バス切替部222に指示を送って
メモリ32をMPU24に接続した後に、アクセス選択
部200に対してアクセス応答を送り返す。アクセス選
択部200は、競合制御部220からアクセス応答が返
ってくると、MPU24に対してアクセス応答を送る。
【0077】アクセス選択部200からのアクセス応答
を受け取ると、MPU24は、読み出しアドレスをバス
切替部222を介してメモリ32に送り、この読み出し
アドレスで指定されたデータ領域内の格納データの読み
出しが行われる。
【0078】次に、MPU24は、アクセス選択部20
0に対して、データの書き込みアドレスとデータの書き
込みに対応したアクセス要求を送る。データの書き込み
アドレスとしては、先にデータを読み出した際に指定さ
れた読み出しアドレスがそのまま用いられる。アクセス
選択部200は、MPU24から送られてきた書き込み
アドレスに基づいてアクセス対象領域がメモリ30、3
2のデータ領域であることを認識した後に、これらのデ
ータ領域に対する書き込みが許可されているか否かをレ
ジスタ202の第1ビットD1と第3ビットD3を調べ
ることによって判定する。この場合には、第1ビットD
1が“1”に、第3ビットD3が“0”に設定されてい
るためメモリ30に対してのみ書き込み許可がなされて
おり、次にアクセス選択部200は、メモリ30に対応
した競合制御部210に対してアクセス要求を送る。
【0079】競合制御部210は、MPU42から送ら
れてくるアクセス要求が競合していない場合には直ち
に、競合している場合にはメモリ30に対するアクセス
が可能になった後に、バス切替部212に指示を送って
メモリ30をMPU24に接続した後に、アクセス選択
部200に対してアクセス応答を送り返す。アクセス選
択部200は、競合制御部210からアクセス応答が返
ってくると、MPU24に対してアクセス応答を送る。
【0080】アクセス選択部200からのアクセス応答
を受け取ると、MPU24は、書き込みアドレスと先に
メモリ32から読み出したデータをバス切替部212を
介してメモリ30に送り、この書き込みアドレスで指定
されたメモリ30のデータ領域に対するデータの書き込
みが行われる。
【0081】このように、メモリ32からメモリ30に
対してデータを転送する場合に、MPU24は、あるア
ドレスを指定してデータの読み出しを行った後に、同一
アドレスにデータの書き込みを行うだけであり、レジス
タ202の設定を行った後は、データの読み出し先がメ
モリ32であり、データの書き込み先がメモリ30であ
ることを指定する必要がない。したがって、データの転
送動作の処理手順を簡略化することができる。
【0082】なお、上述した例では、メモリ32からデ
ータを読み出して、この読み出したデータをメモリ30
の同一アドレスに書き込むようにしたが、反対に、ホス
ト処理部40で解析した結果をMPU26側に送る場合
等において、メモリ30から読み出したデータをメモリ
32に書き込む場合も同様に考えることができる。この
場合には、アクセス選択部200内のレジスタ202の
第0ビットD0を“1”に、第1ビットD1を“0”
に、第2ビットD2を“0”に、第3ビットD3を
“1”にそれぞれ設定すればよい。また、データを読み
出したアドレスと異なるアドレスにデータの書き込みを
行う場合には、読み出しアドレスと異なる書き込みアド
レスを指定すればよい。
【0083】3)その他の動作 ところで、メモリ30、32は、データ領域の他にコミ
ュニケーション領域を備えており、このコミュニケーシ
ョン領域についてもデータ領域と同様に、しかもデータ
領域とは異なる内容で各種のアクセス状態を指定するこ
とができる。したがって、メモリ30、32のデータ領
域を同時書き込み用に設定するとともに、メモリ30、
32のコミュニケーション領域をデータ転送用に設定す
ることにより、モニタ処理部22によって収集したデー
タをメモリ30、32に同時に書き込む動作と、MPU
26とMPU42との間でデータや指示を転送する動作
を並行して行うことができる。
【0084】図8は、2つのメモリ30、32に対する
データの同時書き込み動作とMPU26からMPU42
に対してデータを転送する動作とを並行して行う場合の
レジスタ202の設定内容を示す図である。上述したよ
うに、レジスタ202の第1ビットD1と第3ビットD
3を“1”に設定することにより、データ領域を用いた
メモリ30、32に対するデータの同時書き込みが可能
になる。また、レジスタ202の第4ビットD4を
“0”、第5ビットD5を“1”、第6ビットD6を
“1”、第7ビットD7を“0”にそれぞれ設定するこ
とにより、コミュニケーション領域を用いて、MPU2
6によってアクセス可能なメモリ32からMPU42に
よってアクセス可能なメモリ30に対するデータ転送が
可能になる。
【0085】このように、メモリ30、32のそれぞれ
にデータ領域とは別にコミュニケーション領域を設け、
それぞれのアクセス状態を別に設定することにより、デ
ータの同時書き込み動作とMPU26とMPU42との
間のデータ転送動作とを並行して行うことができる。
【0086】なお、メモリ30、32内のデータ領域と
コミュニケーション領域は、レジスタ202の設定内容
によっては全く同じ動作モードで使用することもでき
る。例えば、図9に示すように、レジスタ202の第5
ビットD5と第7ビットD7を“1”に設定することに
より、コミュニケーション領域を用いてモニタ処理部2
2の収集データを2つのメモリ30、32に対して同時
に書き込むことができる。また、図10に示すように、
レジスタ202の第0ビットD0、第3ビットD3、第
5ビットD5、第6ビットD6を“1”に、それ以外の
第1ビットD1、第2ビットD2、第4ビットD4、第
7ビットD7を“0”に設定することにより、コミュニ
ケーション領域を用いてMPU26からMPU42に対
してデータを送るとともに、データ領域を用いて反対に
MPU42からMPU26に対してデータを送ることが
可能になる。
【0087】このように、図6に詳細構成を示したメモ
リコントローラ28を用いることにより、MPU24か
ら2つのメモリ30、32に対して1回の書き込み動作
によって同じアドレスに対するデータの同時書き込みが
可能になる。また、メモリ30、32のいずれか一方か
ら読み出したデータを他方に書き込むデータ転送動作に
おいては、MPU24は、自己のアドレス空間内のある
アドレスから読み出したデータを同じアドレスに書き込
む動作を行えばよい。特に、2つのメモリ30、32の
各領域は同じアドレスに対応しているため、メモリ30
とメモリ32のそれぞれの領域に別々のアドレスを対応
させる場合に比べて、MPU24のアドレス空間を有効
に使うことができる。したがって、MPU24のアドレ
スバスの本数が少ない場合や、データ領域やコミュニケ
ーション領域用に使用できるアドレス空間が限られてい
る場合には、メモリ30、32の各領域に同一アドレス
を対応させて、それぞれの領域のアクセス状態をレジス
タ202の内容に基づいて設定する本実施形態の手法は
特に有効であるといえる。
【0088】なお、本発明は上記実施形態に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。例えば、上述した実施形態のデータ収集
装置は、図5を用いて説明した長時間記録再生動作にお
いて、ハードディスク装置34から読み出した収集デー
タを一方のメモリ32に格納した後に、他方のメモリ3
0に転送したが、MPU24によって単にデータを転送
するだけでなく、この転送動作時にデータの検索や選択
等の何らかのデータ処理を合わせて行うようにしてもよ
い。また、上述した実施形態では、ホスト処理部40に
よって収集データの表示動作を行うようにしたが、この
表示動作と並行して、あるいはこの表示動作に代えて他
のソフトウエア処理を行うようにしてもよい。
【0089】また、上述した実施形態のデータ収集装置
は、モニタボード内に1つのモニタ処理部22を備える
ようにしたが、複数のモニタ処理部22を備えるように
してもよい。この場合には、メモリ30、32内をモニ
タ処理部22の数に合わせて、あるいはメモリ30、3
2およびハードディスク装置34内をモニタ処理部22
の数に合わせて分割して使用することが好ましい。
【0090】図11は、モニタボード20内に4つのモ
ニタ処理部22を備えた場合であって、メモリ30、3
2内をモニタ処理部22の数に合わせて4分割した場合
の格納領域を示す図である。図11に示すように、メモ
リ30は、4つのデータ領域1〜4と4つのコミュニケ
ーション領域1〜4を備えている。4つのモニタ処理部
22のそれぞれに1組のデータ領域とコミュニケーショ
ン領域が対応しており、各モニタ処理部22によって収
集されたデータは、各モニタ処理部22に対応するデー
タ領域に格納されるようになっている。また、メモリ3
2は、メモリ30と同様に領域が分割されており、対応
するデータ領域とコミュニケーション領域のそれぞれに
は、同一のアドレスが付されている。このように、メモ
リ30、32のそれぞれを4つのモニタ処理部22のそ
れぞれに対応させて4分割して使用する場合には、図1
2に示すように、各分割領域のアクセス内容の設定を行
うために4つのレジスタ202a、202b、202
c、202dがアクセス選択部200内に設けられる。
それぞれのレジスタ202a等の内容は図7に示したレ
ジスタ202の内容と同じであり、各分割領域内の格納
領域とコミュニケーション領域のそれぞれについて異な
るアクセス内容を設定することができる。
【0091】
【発明の効果】上述したように、本発明によれば、回線
を介して送受されるデータを収集するデータ収集処理部
によって記憶手段への収集データの転送動作を行ってい
るため、収集データの表示を行うデータ表示処理部では
記憶手段へのデータ転送動作を行う必要がなく、処理の
負担を軽減することができる。
【0092】また、データ表示処理部へのデータ転送に
使用される第1のメモリと、記憶手段へのデータ転送に
使用される第2のメモリとを別に備えることにより、デ
ータ表示処理部へのデータ転送と並行して記憶手段に対
するデータの記録を行うことができるため、記憶手段に
対するデータの記録動作が収集データの表示処理の妨げ
になることがなく、あるいは反対にデータの表示処理が
記憶手段に対するデータの記録動作の妨げになることが
なく、記録手段に対するデータの記録動作を高速かつ効
率よく行うことができる。
【0093】また、第1のプロセッサから収集データの
書き込みを指示したときに、メモリコントローラによっ
て第1および第2のメモリに対する収集データの同時書
き込みを行っており、第1のプロセッサは1回の書き込
み指示で2つのメモリに対して収集データを書き込むこ
とができるため、第1のプロセッサの処理の負担とデー
タ書き込みに要する時間を低減することができ、その分
データの収集動作に余裕ができるため、高速回線への対
応等が可能になる。
【図面の簡単な説明】
【図1】一実施形態のデータ収集装置の構成を示す図で
ある。
【図2】通常のモニタ動作を行う場合のデータ収集装置
の動作手順の説明図である。
【図3】長時間記録動作を行う場合のデータ収集装置の
動作手順の説明図である。
【図4】長時間記録されたデータを読み出して表示する
場合のデータ収集装置の動作手順の説明図である。
【図5】長時間記録されたデータを読み出して表示する
場合のデータ収集装置の他の動作手順の説明図である。
【図6】メモリコントローラの詳細構成を示す図であ
る。
【図7】アクセス選択部内のレジスタの内容と2つのメ
モリに対する各種のアクセス許可との関係を示す図であ
る。
【図8】アクセス選択部内のレジスタの設定内容の他の
例を示す図である。
【図9】アクセス選択部内のレジスタの設定内容の他の
例を示す図である。
【図10】アクセス選択部内のレジスタの設定内容の他
の例を示す図である。
【図11】メモリ内をモニタ処理部の数にあわせて4分
割した場合の各格納領域を示す図である。
【図12】メモリ内の4つの分割領域のそれぞれに対応
する4つのレジスタを示す図である。
【図13】従来のデータ収集装置の構成を示す図であ
る。
【符号の説明】
10 信号処理ボード 20 モニタボード 22 モニタ処理部 24、26、42 MPU 28 メモリコントローラ 30、32 メモリ 34 ハードディスク装置 40 ホスト処理部 44 モニタ表示部 200 アクセス選択部 202 レジスタ 210、220 競合制御部 212、222 バス切替部

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 回線を介して送受される所定のデータを
    収集するデータ収集処理部と、前記データ収集処理部に
    よって収集されたデータを表示するデータ表示処理部と
    を有し、収集した前記データを順次記憶する記憶手段へ
    のデータ転送動作を前記データ収集処理部によって行う
    ことを特徴とするデータ収集装置。
  2. 【請求項2】 請求項1において、 前記記憶手段は、ハードディスク装置であることを特徴
    とするデータ収集装置。
  3. 【請求項3】 請求項1または2において、 前記データ収集処理部は、前記回線に接続された信号処
    理ボードによって受信したデータの中から収集対象とな
    る特定のデータを抽出してデータの収集動作を行うこと
    を特徴とするデータ収集装置。
  4. 【請求項4】 請求項1〜3のいずれかにおいて、 前記データ収集処理部は、 前記回線を介して送受される所定のデータを抽出するデ
    ータ抽出手段と、 前記データ抽出手段によって抽出されたデータを記憶
    し、前記データ表示処理部へのデータ転送に使用される
    第1のメモリと、 前記データ抽出手段によって抽出されたデータを記憶
    し、前記記憶手段へのデータ転送に使用される第2のメ
    モリと、 を備えることを特徴とするデータ収集装置。
  5. 【請求項5】 請求項4において、 前記データ抽出手段は、前記データ収集処理部から出力
    される多重化データの中から収集条件に適合したデータ
    のみを抽出するモニタ処理部であることを特徴とするデ
    ータ収集装置。
  6. 【請求項6】 請求項4または5において、 前記データ収集処理部は、 前記データ抽出手段によって抽出されたデータを前記第
    1および第2のメモリに書き込む指示を行う第1のプロ
    セッサと、 前記第1のプロセッサによる1回の書き込み指示によっ
    て、前記第1および第2のメモリに対するデータの書き
    込みを行うメモリコントローラと、 前記第2のメモリから読み出したデータを前記記憶手段
    に格納する第2のプロセッサと、 を備えることを特徴とするデータ収集装置。
  7. 【請求項7】 請求項6において、 前記第1および第2のメモリの各格納領域には共通のア
    ドレスが付されており、 前記メモリコントローラは、前記第1のプロセッサによ
    って1つの書き込みアドレスが指定されたときに、この
    書き込みアドレスで特定される前記第1および第2のメ
    モリのそれぞれの前記格納領域に対してデータの書き込
    みを行うことを特徴とするデータ収集装置。
  8. 【請求項8】 請求項4または5において、 前記データ収集処理部は、 前記第1および第2のメモリに対してデータの読み出し
    と書き込みを指示する第1のプロセッサと、 前記第1のプロセッサによってデータの読み出しが指示
    されたときに、前記第1および第2のメモリのいずれか
    一方からデータの読み出しを行い、データの書き込みが
    指示されたときに、いずれか他方に対してデータの書き
    込みを行うメモリコントローラと、 を備えることを特徴とするデータ収集装置。
  9. 【請求項9】 請求項8において、 前記第1および第2のメモリの各格納領域には共通のア
    ドレスが付されており、 前記第1のプロセッサによって同一のアドレスに対する
    データの読み出しと書き込みを前記メモリコントローラ
    に対して指示することを特徴とするデータ収集装置。
  10. 【請求項10】 請求項1〜9のいずれかにおいて、 複数の前記データ収集処理部を有し、それぞれに前記記
    憶手段を個別に備えることを特徴とするデータ収集装
    置。
  11. 【請求項11】 第1および第2のメモリと、これら2
    つのメモリに対してデータの読み書きを行う第1のプロ
    セッサとが接続されたメモリコントローラであって、 前記第1および第2のメモリのそれぞれに対応して予め
    設定されているデータの読み書き許可についてのアクセ
    ス情報に基づいて、前記第1のプロセッサからのデータ
    の読み書き要求があったときにこの要求に対応してデー
    タの読み書きが行われる前記第1および第2のメモリを
    選択するアクセス選択部を備えることを特徴とするメモ
    リコントローラ。
  12. 【請求項12】 請求項11において、 前記アクセス選択部による選択結果に応じて、前記第1
    のプロセッサと前記第1のメモリとの接続を行う第1の
    バス切替部と、前記第1のプロセッサと前記第2のメモ
    リとの接続を行う第2のバス切替部とをさらに備えるこ
    とを特徴とするメモリコントローラ。
  13. 【請求項13】 請求項12において、 前記第1および第2のメモリの各格納領域には共通のア
    ドレスが付されており、 前記第1および第2のメモリの両方に対するデータの書
    き込みが前記アクセス情報によって許可されているとき
    に、前記第1のプロセッサから送られてくる1回のデー
    タ書き込み指示に対応して、前記第1および第2のバス
    切替部によって前記第1のプロセッサと前記第1および
    第2のメモリとの接続を行って前記第1および第2のメ
    モリの両方に対するデータの書き込みを行うことを特徴
    とするメモリコントローラ。
  14. 【請求項14】 請求項12において、 前記第1および第2のメモリの各格納領域には共通のア
    ドレスが付されており、 前記第1および第2のメモリのいずれか一方に対するデ
    ータの読み出しといずれか他方に対するデータの書き込
    みとが前記アクセス情報によって許可されているとき
    に、前記第1のプロセッサから送られてくるデータ読み
    出し指示に対応して前記第1および第2のバス切替部の
    いずれか一方によって前記第1のプロセッサと前記第1
    および第2のメモリのいずれか一方との接続を行ってデ
    ータの読み出しを行い、前記第1のプロセッサから送ら
    れてくるデータ書き込み指示に対応して前記第1および
    第2のバス切替部のいずれか他方によって前記第1のプ
    ロセッサと前記第1および第2のメモリのいずれか他方
    との接続を行ってデータの書き込みを行うことを特徴と
    するメモリコントローラ。
  15. 【請求項15】 請求項11において、 前記第1および第2のメモリのそれぞれは複数の分割格
    納領域を有しており、それぞれの分割格納領域毎に前記
    アクセス情報が設定されることを特徴とするメモリコン
    トローラ。
JP10336564A 1997-11-19 1998-11-11 データ収集装置およびメモリコントローラ Withdrawn JPH11331209A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10336564A JPH11331209A (ja) 1997-11-19 1998-11-11 データ収集装置およびメモリコントローラ
US09/943,745 US20020032842A1 (en) 1997-11-19 2001-08-30 Data acquisition apparatus and memory controller

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33503797 1997-11-19
JP9-335037 1997-11-19
JP10336564A JPH11331209A (ja) 1997-11-19 1998-11-11 データ収集装置およびメモリコントローラ

Publications (1)

Publication Number Publication Date
JPH11331209A true JPH11331209A (ja) 1999-11-30

Family

ID=26575041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10336564A Withdrawn JPH11331209A (ja) 1997-11-19 1998-11-11 データ収集装置およびメモリコントローラ

Country Status (2)

Country Link
US (1) US20020032842A1 (ja)
JP (1) JPH11331209A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005222245A (ja) * 2004-02-04 2005-08-18 Renasas Northern Japan Semiconductor Inc プロセッサ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6925052B1 (en) * 1999-10-01 2005-08-02 Agilent Technologies, Inc. Multi-channel network monitoring apparatus, signal replicating device, and systems including such apparatus and devices, and enclosure for multi-processor equipment
US7216242B2 (en) * 2001-03-16 2007-05-08 Dualcor Technologies, Inc. Personal electronics device with appliance drive features
US7345940B2 (en) * 2003-11-18 2008-03-18 Infineon Technologies Ag Method and circuit configuration for refreshing data in a semiconductor memory
DE102011007437A1 (de) * 2010-11-15 2012-05-16 Continental Teves Ag & Co. Ohg Verfahren und Schaltungsanrodnung zur Datenübertragung zwischen Prozessorbausteinen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005222245A (ja) * 2004-02-04 2005-08-18 Renasas Northern Japan Semiconductor Inc プロセッサ

Also Published As

Publication number Publication date
US20020032842A1 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
KR100352039B1 (ko) 버스로부터수집된데이터에대해패리티를발생시키는플라이바이xor
US6954806B2 (en) Data transfer apparatus and method
JP2000149431A (ja) デ―タ記録再生装置及びデ―タ記録再生方法
JPH01241935A (ja) 同期フォーマッタ
EP0844566B1 (en) Interface apparatus for adapting data width to system bus width
JPS6215649A (ja) 複数のポ−トと複数のチヤンネルとの間を選択的に接続する手段
JP3780776B2 (ja) データ転送制御装置及び電子機器
JPH11331209A (ja) データ収集装置およびメモリコントローラ
US5745783A (en) System for recording and/or reproducing data by disconnecting the recording and/or reproducing device from the data processing device upon reproduction of the data
JP3484056B2 (ja) データ転送装置及びデータ転送システム
US6070201A (en) Alternate selection of virtual data buffer pathways
JPH10283204A (ja) マルチタスク処理方法、マルチタスク処理装置、および、タスクを記録した記録媒体
JP2001211411A (ja) 高速av情報サーバー及び高速av情報記録再生方法
JP2840536B2 (ja) バス接続制御装置
JPH07334281A (ja) Scsi接続装置
JP2001211412A (ja) 高速av情報サーバー及びその磁気ディスク装置増設方法
JP2001067306A (ja) バスインターフェース装置およびデータ転送装置
US7016983B2 (en) System and method for controlling a communication bus
JPH09293043A (ja) ストリームデータ転送装置
JP2848370B2 (ja) 通信回線監視装置
JP2845009B2 (ja) データ収集装置
JP2538644B2 (ja) インタ―フェイス変換装置
JPH0435478A (ja) 映像信号処理装置
JPH09305498A (ja) コンピュータ周辺装置の設定方法及びコンピュータ周辺装置
EP0527709A2 (en) A system for the management of the memorization and restitution of video signal sequences on digital mass memories

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060207