JP3484056B2 - データ転送装置及びデータ転送システム - Google Patents
データ転送装置及びデータ転送システムInfo
- Publication number
- JP3484056B2 JP3484056B2 JP28549797A JP28549797A JP3484056B2 JP 3484056 B2 JP3484056 B2 JP 3484056B2 JP 28549797 A JP28549797 A JP 28549797A JP 28549797 A JP28549797 A JP 28549797A JP 3484056 B2 JP3484056 B2 JP 3484056B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- data
- stream data
- command
- command list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複数のＩ／Ｏポー
ト（入出力ポート）を対象とするデータ転送の競合を調
停することができるデータ転送装置及びデータ転送シス
テムであって、特に複数のＩ／ＯポートとそのＩ／Ｏポ
ート毎に割当てられた記憶領域との間で、一定量毎に区
切られたストリームデータを、それぞれＤＭＡ（ダイレ
クト・メモリ・アクセス）転送するデータ転送装置及び
データ転送システムに関する。
ト（入出力ポート）を対象とするデータ転送の競合を調
停することができるデータ転送装置及びデータ転送シス
テムであって、特に複数のＩ／ＯポートとそのＩ／Ｏポ
ート毎に割当てられた記憶領域との間で、一定量毎に区
切られたストリームデータを、それぞれＤＭＡ（ダイレ
クト・メモリ・アクセス）転送するデータ転送装置及び
データ転送システムに関する。
【０００２】
【従来の技術】ビデオデータ等の連続情報であるストリ
ームデータを、複数のユーザに対して入力及び出力する
データ転送システムは、特定されたユーザとのストリー
ムデータの転送要求に基づいて、ユーザ毎に特定された
ストリームデータを転送するデマンド型サービスを行
う。
ームデータを、複数のユーザに対して入力及び出力する
データ転送システムは、特定されたユーザとのストリー
ムデータの転送要求に基づいて、ユーザ毎に特定された
ストリームデータを転送するデマンド型サービスを行
う。
【０００３】このようなデータ転送システムは、多くの
ストリームデータを格納するための、ＨＤＤ（ハードデ
ィスクドライブ）や光ディスク装置等の大容量記憶装置
を有している。この大容量記憶装置に格納されているス
トリームデータの中から、ユーザ毎に特定されたストリ
ームデータが抽出され、チャネルを通じて各ユーザに転
送されたり、また、チャネルを通じて各ユーザから転送
されたストリームデータがこの大容量記憶装置に格納さ
れたりする。ここで、チャネルとは、各ユーザ毎に割り
当てられた、データを転送するためのＩ／Ｏポートをい
う。
ストリームデータを格納するための、ＨＤＤ（ハードデ
ィスクドライブ）や光ディスク装置等の大容量記憶装置
を有している。この大容量記憶装置に格納されているス
トリームデータの中から、ユーザ毎に特定されたストリ
ームデータが抽出され、チャネルを通じて各ユーザに転
送されたり、また、チャネルを通じて各ユーザから転送
されたストリームデータがこの大容量記憶装置に格納さ
れたりする。ここで、チャネルとは、各ユーザ毎に割り
当てられた、データを転送するためのＩ／Ｏポートをい
う。
【０００４】図２２は、従来のデータ転送システムの概
略を示す図である。この装置は、ＣＰＵ１０、メモリ１
１、システムバス１２、ＳＣＳＩインターフェイス１
３、ＨＤＤ１４ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ、ＨＤ
Ｄ１４ｄ、ストリームインターフェイス５０ａ，ストリ
ームインターフェイス５０ｂ、ストリームインターフェ
イス５０ｃ及びストリームインターフェイス５０ｄから
構成される。なお、外部機器として、ビデオモニター１
６ａ、ビデオモニター１６ｂ、ビデオモニター１６ｃ及
びビデオカセットレコーダ１７を同じ図上に示す。
略を示す図である。この装置は、ＣＰＵ１０、メモリ１
１、システムバス１２、ＳＣＳＩインターフェイス１
３、ＨＤＤ１４ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ、ＨＤ
Ｄ１４ｄ、ストリームインターフェイス５０ａ，ストリ
ームインターフェイス５０ｂ、ストリームインターフェ
イス５０ｃ及びストリームインターフェイス５０ｄから
構成される。なお、外部機器として、ビデオモニター１
６ａ、ビデオモニター１６ｂ、ビデオモニター１６ｃ及
びビデオカセットレコーダ１７を同じ図上に示す。
【０００５】ＣＰＵ１０は、各ユーザとのストリームデ
ータの転送要求に基づいて、特定されたストリームデー
タを転送するために必要なコマンド等を作成してメモリ
１１に記憶し、このコマンド等をメモリ１１からＳＣＳ
Ｉインターフェイス１３及びストリームインターフェイ
ス５０ａ、ストリームインターフェイス５０ｂ、ストリ
ームインターフェイス５０ｃ又はストリームインターフ
ェイス５０ｄへ転送する。
ータの転送要求に基づいて、特定されたストリームデー
タを転送するために必要なコマンド等を作成してメモリ
１１に記憶し、このコマンド等をメモリ１１からＳＣＳ
Ｉインターフェイス１３及びストリームインターフェイ
ス５０ａ、ストリームインターフェイス５０ｂ、ストリ
ームインターフェイス５０ｃ又はストリームインターフ
ェイス５０ｄへ転送する。
【０００６】メモリ１１は、ＣＰＵ１０が作成するコマ
ンド等が記憶されたり、ストリームデータが転送される
場合に、一次的にストリームデータが記憶されたりす
る。システムバス１２は、ＣＰＵ１０、メモリ１１、Ｓ
ＣＳＩインターフェイス１３、ストリームインターフェ
イス５０ａ，ストリームインターフェイス５０ｂ，スト
リームインターフェイス５０ｃ及びストリームインター
フェイス５０ｄと接続されており、接続されている各部
分の相互間で、ストリームデータ又はコマンド等を転送
する場合に使用される。なお、システムバス１２には、
例えばローカルバスの規格であるＰＣＩ（Ｐｅｒｉｐｈ
ｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅ
ｃｔ）バスが使用される。このＰＣＩバスは、バス幅が
３２ｂｉｔ又は６４ｂｉｔであり、動作周波数が３３Ｍ
Ｈｚである。例えば、バス幅が３２ｂｉｔで動作周波数
が３３ＭＨｚの場合には、１３３ＭＢ／ｓのデータ転送
性能が可能である。
ンド等が記憶されたり、ストリームデータが転送される
場合に、一次的にストリームデータが記憶されたりす
る。システムバス１２は、ＣＰＵ１０、メモリ１１、Ｓ
ＣＳＩインターフェイス１３、ストリームインターフェ
イス５０ａ，ストリームインターフェイス５０ｂ，スト
リームインターフェイス５０ｃ及びストリームインター
フェイス５０ｄと接続されており、接続されている各部
分の相互間で、ストリームデータ又はコマンド等を転送
する場合に使用される。なお、システムバス１２には、
例えばローカルバスの規格であるＰＣＩ（Ｐｅｒｉｐｈ
ｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅ
ｃｔ）バスが使用される。このＰＣＩバスは、バス幅が
３２ｂｉｔ又は６４ｂｉｔであり、動作周波数が３３Ｍ
Ｈｚである。例えば、バス幅が３２ｂｉｔで動作周波数
が３３ＭＨｚの場合には、１３３ＭＢ／ｓのデータ転送
性能が可能である。
【０００７】ＳＣＳＩインターフェイス１３は、システ
ムバス１２、ＨＤＤ１４ａ、ＨＤＤ１４ｂ、ＨＤＤ１４
ｃ及びＨＤＤ１４ｄと接続されており、ＣＰＵ１０によ
りストリームデータを転送するために必要なコマンド等
を転送され、これに基づいてシステムバス１２を介して
接続されたメモリ１１と各ＨＤＤとの間でストリームデ
ータを転送する。
ムバス１２、ＨＤＤ１４ａ、ＨＤＤ１４ｂ、ＨＤＤ１４
ｃ及びＨＤＤ１４ｄと接続されており、ＣＰＵ１０によ
りストリームデータを転送するために必要なコマンド等
を転送され、これに基づいてシステムバス１２を介して
接続されたメモリ１１と各ＨＤＤとの間でストリームデ
ータを転送する。
【０００８】ＨＤＤ１４ａ、ＨＤＤ１４ｂ、ＨＤＤ１４
ｃ及びＨＤＤ１４ｄは、ストリームデータを格納する。
ストリームインターフェイス５０ａは、システムバス１
２及びビデオモニター１６ａと接続されている。ストリ
ームインターフェイス５０ｂは、システムバス１２及び
ビデオモニター１６ｂと接続されている。
ｃ及びＨＤＤ１４ｄは、ストリームデータを格納する。
ストリームインターフェイス５０ａは、システムバス１
２及びビデオモニター１６ａと接続されている。ストリ
ームインターフェイス５０ｂは、システムバス１２及び
ビデオモニター１６ｂと接続されている。
【０００９】ストリームインターフェイス５０ｃは、シ
ステムバス１２及びビデオモニター１６ｃと接続されて
いる。ストリームインターフェイス５０ｄは、システム
バス１２及びビデオカセットレコーダ１７と接続されて
いる。各ストリームインターフェイスは、ＣＰＵ１０に
よりストリームデータを転送するために必要なコマンド
等を転送され、これに基づいて、システムバス１２を介
して接続されたメモリ１１と各外部機器との間でストリ
ームデータを転送する。なお、各ストリームインターフ
ェイスと各外部機器との接続には、例えばシリアルデジ
タル伝送の規格であるＩＥＥＥ１３９４が用いられる。
ＩＥＥＥ１３９４の規格では最大で１００Ｍｂｐｓ程度
の伝送が可能であるので、３０Ｍｂｐｓ程度の映像情報
であれば十分に余裕をもって伝送が可能である。
ステムバス１２及びビデオモニター１６ｃと接続されて
いる。ストリームインターフェイス５０ｄは、システム
バス１２及びビデオカセットレコーダ１７と接続されて
いる。各ストリームインターフェイスは、ＣＰＵ１０に
よりストリームデータを転送するために必要なコマンド
等を転送され、これに基づいて、システムバス１２を介
して接続されたメモリ１１と各外部機器との間でストリ
ームデータを転送する。なお、各ストリームインターフ
ェイスと各外部機器との接続には、例えばシリアルデジ
タル伝送の規格であるＩＥＥＥ１３９４が用いられる。
ＩＥＥＥ１３９４の規格では最大で１００Ｍｂｐｓ程度
の伝送が可能であるので、３０Ｍｂｐｓ程度の映像情報
であれば十分に余裕をもって伝送が可能である。
【００１０】また、ＳＣＳＩインターフェイス１３と各
ストリームインターフェイスが実行するデータ転送に
は、一般にＤＭＡ転送が使用される。従来のＤＭＡ転送
の一例は、特開平５−１５１１４６号公報（ＤＭＡ転送
方式）に開示されている。この従来技術では、次の転送
元のアドレスと転送するデータのバイト長をたどる手段
を設けることによって、複数のＤＭＡ転送をＣＰＵから
一度起動するだけで実行することができる。このような
チェーン化されたＤＭＡ転送は、映像データ等のビット
レートが高くかつデータ量の大きいストリームデータ
を、連続的に転送するのに適している。
ストリームインターフェイスが実行するデータ転送に
は、一般にＤＭＡ転送が使用される。従来のＤＭＡ転送
の一例は、特開平５−１５１１４６号公報（ＤＭＡ転送
方式）に開示されている。この従来技術では、次の転送
元のアドレスと転送するデータのバイト長をたどる手段
を設けることによって、複数のＤＭＡ転送をＣＰＵから
一度起動するだけで実行することができる。このような
チェーン化されたＤＭＡ転送は、映像データ等のビット
レートが高くかつデータ量の大きいストリームデータ
を、連続的に転送するのに適している。
【００１１】また、仮想記憶方式で管理されているメモ
リと入出力装置との間のＤＭＡ転送については、例えば
実開平３−５４０５８（ＤＭＡ制御回路）に開示されて
いる。この従来技術では、チェーン化されたＤＭＡ転送
を実行することによって、仮想記憶方式で管理されてい
るメモリに記憶されたデータを、連続的に転送すること
ができる。
リと入出力装置との間のＤＭＡ転送については、例えば
実開平３−５４０５８（ＤＭＡ制御回路）に開示されて
いる。この従来技術では、チェーン化されたＤＭＡ転送
を実行することによって、仮想記憶方式で管理されてい
るメモリに記憶されたデータを、連続的に転送すること
ができる。
【００１２】さらにまた、複数の入出力装置とメモリと
の間のＤＭＡ転送については、例えば特開平６−２５０
９６５号公報（入出力制御装置）に開示されている。こ
の従来技術では、複数個のコマンド及びステータスを保
持することによって、処理効率を向上させている。さら
にまた、複数の入出力機器とＤＲＡＭ（ダイナミックＲ
ＡＭデバイス）により構成されるメモリとの間のＤＭＡ
転送については、例えば特開平５−３３４２３２号公報
（ＤＭＡ転送制御装置）に開示されている。この従来技
術では、一回当たりのアクセス数をあらかじめ設定する
ことによって、入出力機器間の転送量の偏りをなくし、
且つＤＲＡＭが備えている高速アクセスモードによるメ
モリアクセスの頻度を高め、データ転送の効率を向上さ
せている。
の間のＤＭＡ転送については、例えば特開平６−２５０
９６５号公報（入出力制御装置）に開示されている。こ
の従来技術では、複数個のコマンド及びステータスを保
持することによって、処理効率を向上させている。さら
にまた、複数の入出力機器とＤＲＡＭ（ダイナミックＲ
ＡＭデバイス）により構成されるメモリとの間のＤＭＡ
転送については、例えば特開平５−３３４２３２号公報
（ＤＭＡ転送制御装置）に開示されている。この従来技
術では、一回当たりのアクセス数をあらかじめ設定する
ことによって、入出力機器間の転送量の偏りをなくし、
且つＤＲＡＭが備えている高速アクセスモードによるメ
モリアクセスの頻度を高め、データ転送の効率を向上さ
せている。
【００１３】このような従来のデータ転送システムのデ
ータ転送には、以下のような特徴がある。第１に、ＨＤ
Ｄとメモリ又はメモリとストリームインターフェイスと
の間のデータ転送は、連続して記憶されているストリー
ムデータを、ある程度まとまった大きさのブロック単位
で読み出している。こうすることによって、効率よくデ
ータを読み出すことができ、且つ読み出し毎に発生する
一回の処理当たりのデータ量を多くし、トータル的にデ
ータ転送レートを高くしている。したがって、システム
バスの占有時間を短くすることができ、システムバスを
有効に利用できる。ここで、データ転送レートとは、単
位時間当たりに転送するデータの量を示す値である。な
お、例えば、Ｆａｓｔ Ｗｉｄｅ ＳＣＳＩ規格のイン
ターフェイスを持つＨＤＤのデータ転送レートは２０Ｍ
Ｂ／ｓである。
ータ転送には、以下のような特徴がある。第１に、ＨＤ
Ｄとメモリ又はメモリとストリームインターフェイスと
の間のデータ転送は、連続して記憶されているストリー
ムデータを、ある程度まとまった大きさのブロック単位
で読み出している。こうすることによって、効率よくデ
ータを読み出すことができ、且つ読み出し毎に発生する
一回の処理当たりのデータ量を多くし、トータル的にデ
ータ転送レートを高くしている。したがって、システム
バスの占有時間を短くすることができ、システムバスを
有効に利用できる。ここで、データ転送レートとは、単
位時間当たりに転送するデータの量を示す値である。な
お、例えば、Ｆａｓｔ Ｗｉｄｅ ＳＣＳＩ規格のイン
ターフェイスを持つＨＤＤのデータ転送レートは２０Ｍ
Ｂ／ｓである。
【００１４】第２に、１つのチャネルのデータ転送レー
トは、ＨＤＤとメモリ又はメモリとストリームインター
フェイスとの間のデータ転送レートよりも低い値であ
る。例えば、ＭＰＥＧ１の規格により圧縮された映像情
報のデータ転送レートは、１．５Ｍｂｐｓ（＝０．１８
７５ＭＢ／ｓ）である。また、より高画質の圧縮された
映像情報であっても、そのデータ転送レートは３０Ｍｂ
ｐｓ（＝３．７５ＭＢ／ｓ）程度である。
トは、ＨＤＤとメモリ又はメモリとストリームインター
フェイスとの間のデータ転送レートよりも低い値であ
る。例えば、ＭＰＥＧ１の規格により圧縮された映像情
報のデータ転送レートは、１．５Ｍｂｐｓ（＝０．１８
７５ＭＢ／ｓ）である。また、より高画質の圧縮された
映像情報であっても、そのデータ転送レートは３０Ｍｂ
ｐｓ（＝３．７５ＭＢ／ｓ）程度である。
【００１５】したがって、一台のデータ転送システムが
複数の映像情報を、同時に転送することができる。な
お、このような映像情報は、通常毎秒３０フレームで構
成されており、フレーム単位で管理される。このような
フレームの区切りを示すため、フレームパルスが用いら
れる。
複数の映像情報を、同時に転送することができる。な
お、このような映像情報は、通常毎秒３０フレームで構
成されており、フレーム単位で管理される。このような
フレームの区切りを示すため、フレームパルスが用いら
れる。
【００１６】しかしながら、上記従来技術によれば、各
Ｉ／Ｏポートについてのデータ転送相互間の調整がなさ
れないので、複数のＩ／Ｏポートに出力する各ストリー
ムデータのリアルタイム性を保証することができない。
特に、複数の映像情報を出力する場合に、映像情報が一
定時間以上途切れて映像が乱れるという問題がある。
Ｉ／Ｏポートについてのデータ転送相互間の調整がなさ
れないので、複数のＩ／Ｏポートに出力する各ストリー
ムデータのリアルタイム性を保証することができない。
特に、複数の映像情報を出力する場合に、映像情報が一
定時間以上途切れて映像が乱れるという問題がある。
【００１７】
【発明が解決しようとする課題】そこで、本発明はかか
る問題点に鑑みてなされたものであり、複数のＩ／Ｏポ
ートに出力する各ストリームデータが一定時間以上途切
れないように複数のＩ／Ｏポートを調停し、データ転送
を効率よく行うことができるデータ転送装置及びデータ
転送システムを提供することを目的とする。
る問題点に鑑みてなされたものであり、複数のＩ／Ｏポ
ートに出力する各ストリームデータが一定時間以上途切
れないように複数のＩ／Ｏポートを調停し、データ転送
を効率よく行うことができるデータ転送装置及びデータ
転送システムを提供することを目的とする。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るデータ転送装置は、ｎ個のポートとメ
モリとの間でストリームデータをそれぞれＤＭＡ転送す
るデータ転送装置であって、ｎは２以上の整数であり、
前記メモリには少なくとも１組のコマンドリストがあら
かじめ格納されており、また、ストリームデータが格納
されるメモリ領域が確保され、前記コマンドリストはス
トリームデータが格納されるメモリ領域の先頭アドレス
と格納されるストリームデータのサイズと次に選択され
るポートを変更するか否かを示すコマンドとを含み、ｎ
個のポートに対して兼用されｎ個のポートのうちの１個
との間で次にストリームデータがＤＭＡ転送されるメモ
リ領域の先頭アドレスを格納するアドレスカウンタと、
ｎ個のポートに対して兼用され前記アドレスカウンタに
格納された先頭アドレスが示すメモリ領域とｎ個のポー
トのうちの１個との間でＤＭＡ転送されるストリームデ
ータのサイズを格納するデータカウンタと、１個のポー
トにそれぞれ１個が対応しておりそれぞれ特定のコマン
ドリストが格納されているメモリのアドレスを格納する
ｎ個のチェインアドレスカウンタとを備え、特定のチェ
インアドレスカウンタに格納されたアドレスが示すコマ
ンドリストはそのコマンドリストに含まれるメモリ領域
の先頭アドレスが前記アドレスカウンタの内容と対応し
そのコマンドリストに含まれるストリームデータのサイ
ズが前記データカウンタの内容と対応し、前記データ転
送装置は、さらに、前記ｎ個のポートから１個のポート
を選択するポート選択手段と、前記ポート選択手段によ
り１個のポートが選択される度に前記ポート選択手段に
より選択された１個のポートに対応するチェインアドレ
スカウンタに格納されたアドレスが示すコマンドリスト
を取得しそのコマンドリストに含まれるメモリ領域の先
頭アドレスを前記アドレスカウンタに転送しそのコマン
ドリストに含まれるストリームデータのサイズを前記デ
ータカウンタに転送しそのコマンドリストに含まれるコ
マンドを前記ポート選択手段へ渡しまた前記チェインア
ドレスカウンタに格納されたアドレスを次のアドレスに
更新するコマンドリスト転送手段と、前記ポート選択手
段により選択された１個のポートと前記アドレスカウン
タに格納された先頭アドレスが示すメモリ領域との間で
前記データカウンタに格納されたサイズのストリームデ
ータをＤＭＡ転送するストリームデータ転送手段とを備
え、前記ポート選択手段は前記ストリームデータ転送手
段によりＤＭＡ転送が終了した場合にあらかじめ決めら
れた順序と前記コマンドリスト転送手段に渡されたコマ
ンドとに基づいて次の順番のポートを新たに選択するか
又は直前に選択したポートを再度選択し、前記ストリー
ムデータ転送手段は前記コマンドリスト転送手段により
ストリームデータのサイズが前記データカウンタに転送
される度に前記ポート選択手段により選択された１個の
ポートと前記アドレスカウンタに格納された先頭アドレ
スが示すメモリ領域との間で前記データカウンタに格納
されたサイズのストリームデータをＤＭＡ転送する。
に、本発明に係るデータ転送装置は、ｎ個のポートとメ
モリとの間でストリームデータをそれぞれＤＭＡ転送す
るデータ転送装置であって、ｎは２以上の整数であり、
前記メモリには少なくとも１組のコマンドリストがあら
かじめ格納されており、また、ストリームデータが格納
されるメモリ領域が確保され、前記コマンドリストはス
トリームデータが格納されるメモリ領域の先頭アドレス
と格納されるストリームデータのサイズと次に選択され
るポートを変更するか否かを示すコマンドとを含み、ｎ
個のポートに対して兼用されｎ個のポートのうちの１個
との間で次にストリームデータがＤＭＡ転送されるメモ
リ領域の先頭アドレスを格納するアドレスカウンタと、
ｎ個のポートに対して兼用され前記アドレスカウンタに
格納された先頭アドレスが示すメモリ領域とｎ個のポー
トのうちの１個との間でＤＭＡ転送されるストリームデ
ータのサイズを格納するデータカウンタと、１個のポー
トにそれぞれ１個が対応しておりそれぞれ特定のコマン
ドリストが格納されているメモリのアドレスを格納する
ｎ個のチェインアドレスカウンタとを備え、特定のチェ
インアドレスカウンタに格納されたアドレスが示すコマ
ンドリストはそのコマンドリストに含まれるメモリ領域
の先頭アドレスが前記アドレスカウンタの内容と対応し
そのコマンドリストに含まれるストリームデータのサイ
ズが前記データカウンタの内容と対応し、前記データ転
送装置は、さらに、前記ｎ個のポートから１個のポート
を選択するポート選択手段と、前記ポート選択手段によ
り１個のポートが選択される度に前記ポート選択手段に
より選択された１個のポートに対応するチェインアドレ
スカウンタに格納されたアドレスが示すコマンドリスト
を取得しそのコマンドリストに含まれるメモリ領域の先
頭アドレスを前記アドレスカウンタに転送しそのコマン
ドリストに含まれるストリームデータのサイズを前記デ
ータカウンタに転送しそのコマンドリストに含まれるコ
マンドを前記ポート選択手段へ渡しまた前記チェインア
ドレスカウンタに格納されたアドレスを次のアドレスに
更新するコマンドリスト転送手段と、前記ポート選択手
段により選択された１個のポートと前記アドレスカウン
タに格納された先頭アドレスが示すメモリ領域との間で
前記データカウンタに格納されたサイズのストリームデ
ータをＤＭＡ転送するストリームデータ転送手段とを備
え、前記ポート選択手段は前記ストリームデータ転送手
段によりＤＭＡ転送が終了した場合にあらかじめ決めら
れた順序と前記コマンドリスト転送手段に渡されたコマ
ンドとに基づいて次の順番のポートを新たに選択するか
又は直前に選択したポートを再度選択し、前記ストリー
ムデータ転送手段は前記コマンドリスト転送手段により
ストリームデータのサイズが前記データカウンタに転送
される度に前記ポート選択手段により選択された１個の
ポートと前記アドレスカウンタに格納された先頭アドレ
スが示すメモリ領域との間で前記データカウンタに格納
されたサイズのストリームデータをＤＭＡ転送する。
【００１９】この構成によれば、複数のＩ／Ｏポートを
調停することができるので、複数のストリームデータを
効率よく転送することができる。また、複数の入出力装
置に対する転送を比較的少ないハードウエア量で実現す
ることができ、しかも拡張が容易である。さらに、この
複数のストリームデータは非同期であってもよく、非同
期な各ポートに均等にＤＭＡ転送を割り当てることも、
特定のポートに特定の割合でＤＭＡ転送を割り当てるこ
ともできる。
調停することができるので、複数のストリームデータを
効率よく転送することができる。また、複数の入出力装
置に対する転送を比較的少ないハードウエア量で実現す
ることができ、しかも拡張が容易である。さらに、この
複数のストリームデータは非同期であってもよく、非同
期な各ポートに均等にＤＭＡ転送を割り当てることも、
特定のポートに特定の割合でＤＭＡ転送を割り当てるこ
ともできる。
【００２０】また、互いに他のポートの転送状態に影響
されずに、ストリームデータを転送できる。よって、シ
ステムバス上には各ポートのデータがバースト転送単位
で分散され、システム全体としてマルチポートマルチデ
バイスのデータ転送を効率よく実行できる。特に、２つ
のバッファ部でのバス変換機能により、ハードウエア量
を削減しつつ、システムバス上での総合的なデータ転送
をより効率よく行なうことができる。
されずに、ストリームデータを転送できる。よって、シ
ステムバス上には各ポートのデータがバースト転送単位
で分散され、システム全体としてマルチポートマルチデ
バイスのデータ転送を効率よく実行できる。特に、２つ
のバッファ部でのバス変換機能により、ハードウエア量
を削減しつつ、システムバス上での総合的なデータ転送
をより効率よく行なうことができる。
【００２１】さらにまた、ｍ倍速の入出力ポートにもポ
ート側のわずかな配線の追加で対応が可能であり、ソフ
トウエアをほとんど同じにすることができるので非常に
使い易いシステムとなる。
ート側のわずかな配線の追加で対応が可能であり、ソフ
トウエアをほとんど同じにすることができるので非常に
使い易いシステムとなる。
【００２２】
（実施の形態１）
＜全体の構成＞図１は、本発明の実施例におけるデータ
転送システムの概略を示す図である。このシステムは、
ストリームインターフェイス５０ａ，ストリームインタ
ーフェイス５０ｂ，ストリームインターフェイス５０ｃ
及びストリームインターフェイス５０ｄに代えてマルチ
ストリームインターフェイス１５を有する以外は、図２
２の従来のデータ転送システムと基本的に同じ構成であ
る。したがって共通部分の説明は省略し、マルチストリ
ームインターフェイス１５を中心に説明する。
転送システムの概略を示す図である。このシステムは、
ストリームインターフェイス５０ａ，ストリームインタ
ーフェイス５０ｂ，ストリームインターフェイス５０ｃ
及びストリームインターフェイス５０ｄに代えてマルチ
ストリームインターフェイス１５を有する以外は、図２
２の従来のデータ転送システムと基本的に同じ構成であ
る。したがって共通部分の説明は省略し、マルチストリ
ームインターフェイス１５を中心に説明する。
【００２３】また、ポート４１ａ、ポート４１ｂ、ポー
ト４１ｃ及びポート４１ｄは、各外部機器との接続部で
ある。ここでは、各ユーザへのストリームデータの転送
要求に基づいて、このシステムから外部機器へストリー
ムデータを転送する場合について説明する。ＨＤＤ１４
ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ又はＨＤＤ１４ｄに
は、ストリームデータがあらかじめ格納されているもの
とする。
ト４１ｃ及びポート４１ｄは、各外部機器との接続部で
ある。ここでは、各ユーザへのストリームデータの転送
要求に基づいて、このシステムから外部機器へストリー
ムデータを転送する場合について説明する。ＨＤＤ１４
ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ又はＨＤＤ１４ｄに
は、ストリームデータがあらかじめ格納されているもの
とする。
【００２４】ＣＰＵ１０は、各ユーザへのストリームデ
ータの転送要求に基づいて、特定されたストリームデー
タを１フレーム単位毎にＨＤＤ１４ａ、ＨＤＤ１４ｂ、
ＨＤＤ１４ｃ又はＨＤＤ１４ｄからメモリ１１へＤＭＡ
転送するためのＨＤＤコマンドを作成してメモリ１１に
一旦記憶させ、ＳＣＳＩインターフェイス１３へ転送
し、メモリ１１に格納された１フレーム単位のストリー
ムデータをメモリ１１から特定された外部機器へＤＭＡ
転送するための外部機器別コマンドとコマンドリストを
作成してメモリ１１に記憶させる。さらに、ＣＰＵ１０
は、ＳＣＳＩインターフェイス１３によりストリームデ
ータの１フレーム単位がＨＤＤ１４ａ、ＨＤＤ１４ｂ、
ＨＤＤ１４ｃ又はＨＤＤ１４ｄからメモリ１１へＤＭＡ
転送されると、マルチストリームインターフェイス１５
の準備ができるのを待って、外部機器別コマンドをメモ
リ１１からマルチストリームインターフェイス１５へ転
送する。
ータの転送要求に基づいて、特定されたストリームデー
タを１フレーム単位毎にＨＤＤ１４ａ、ＨＤＤ１４ｂ、
ＨＤＤ１４ｃ又はＨＤＤ１４ｄからメモリ１１へＤＭＡ
転送するためのＨＤＤコマンドを作成してメモリ１１に
一旦記憶させ、ＳＣＳＩインターフェイス１３へ転送
し、メモリ１１に格納された１フレーム単位のストリー
ムデータをメモリ１１から特定された外部機器へＤＭＡ
転送するための外部機器別コマンドとコマンドリストを
作成してメモリ１１に記憶させる。さらに、ＣＰＵ１０
は、ＳＣＳＩインターフェイス１３によりストリームデ
ータの１フレーム単位がＨＤＤ１４ａ、ＨＤＤ１４ｂ、
ＨＤＤ１４ｃ又はＨＤＤ１４ｄからメモリ１１へＤＭＡ
転送されると、マルチストリームインターフェイス１５
の準備ができるのを待って、外部機器別コマンドをメモ
リ１１からマルチストリームインターフェイス１５へ転
送する。
【００２５】さらに、ＣＰＵ１０は、転送要求されたス
トリームデータが全フレーム転送されていない場合は、
上記動作を繰り返し実行し、ＳＣＳＩインターフェイス
１３により次の１フレーム単位のストリームデータがメ
モリ１１にＤＭＡ転送される度に、マルチストリームイ
ンターフェイス１５が１フレーム単位のストリームデー
タをメモリ１１から特定された外部機器に対応する内部
バッファへＤＭＡ転送するための準備ができるのを待っ
て、次の１フレーム単位のストリームデータをＤＭＡ転
送するための外部機器別コマンドを、メモリ１１からマ
ルチストリームインターフェイス１５へ転送する。
トリームデータが全フレーム転送されていない場合は、
上記動作を繰り返し実行し、ＳＣＳＩインターフェイス
１３により次の１フレーム単位のストリームデータがメ
モリ１１にＤＭＡ転送される度に、マルチストリームイ
ンターフェイス１５が１フレーム単位のストリームデー
タをメモリ１１から特定された外部機器に対応する内部
バッファへＤＭＡ転送するための準備ができるのを待っ
て、次の１フレーム単位のストリームデータをＤＭＡ転
送するための外部機器別コマンドを、メモリ１１からマ
ルチストリームインターフェイス１５へ転送する。
【００２６】ＣＰＵ１０は、接続された外部機器毎に、
上記の動作を並列に実行する。なお、コマンドリスト及
びマルチストリームインターフェイス１５の詳細構成は
後述する。なお、外部機器からこの装置へストリームデ
ータを転送する場合は、データ転送の方向及び手順が逆
になるだけで容易に実現される。
上記の動作を並列に実行する。なお、コマンドリスト及
びマルチストリームインターフェイス１５の詳細構成は
後述する。なお、外部機器からこの装置へストリームデ
ータを転送する場合は、データ転送の方向及び手順が逆
になるだけで容易に実現される。
【００２７】＜メモリ１１内に確保されたバッファ領域
の詳細構成＞図２は、ストリームデータが一次的に格納
される、メモリ１１内に確保されたバッファ領域を示す
図である。ストリームデータＡ６１ａ、ストリームデー
タＢ６１ｂ及びストリームデータＣ６１ｃは、ＤＭＡ転
送されたストリームデータを示す。なお、全ストリーム
データは、メモリ１１に転送される前は連続していたも
のとする。
の詳細構成＞図２は、ストリームデータが一次的に格納
される、メモリ１１内に確保されたバッファ領域を示す
図である。ストリームデータＡ６１ａ、ストリームデー
タＢ６１ｂ及びストリームデータＣ６１ｃは、ＤＭＡ転
送されたストリームデータを示す。なお、全ストリーム
データは、メモリ１１に転送される前は連続していたも
のとする。
【００２８】スタートアドレスＡ６２ａ、スタートアド
レスＢ６２ｂ、スタートアドレスＣ６２ｃは、各ストリ
ームデータのスタートアドレスを示す。データサイズＡ
６３ａ、データサイズＢ６３ｂ及びデータサイズＣ６３
ｃは、各ストリームデータのサイズを示す。ここでは、
ＯＳとしてＵＮＩＸ等のマルチタスクマルチユーザのＯ
Ｓを使用する場合を想定する。通常この様なＯＳの管理
下では、メモリ１１はページ単位で仮想記憶管理され、
１ページのサイズは４ＫＢであり、記憶領域は４ＫＢ毎
に分割された飛び飛びの領域となる。また、スタートア
ドレスは、バイトアドレスの場合は下位１２ビット全て
が値０であり上位２０ビットがページアドレスを表す。
なお、データサイズは、１ページ全体を使用する場合は
４０９６バイト（１２ビット全てが値１）である。
レスＢ６２ｂ、スタートアドレスＣ６２ｃは、各ストリ
ームデータのスタートアドレスを示す。データサイズＡ
６３ａ、データサイズＢ６３ｂ及びデータサイズＣ６３
ｃは、各ストリームデータのサイズを示す。ここでは、
ＯＳとしてＵＮＩＸ等のマルチタスクマルチユーザのＯ
Ｓを使用する場合を想定する。通常この様なＯＳの管理
下では、メモリ１１はページ単位で仮想記憶管理され、
１ページのサイズは４ＫＢであり、記憶領域は４ＫＢ毎
に分割された飛び飛びの領域となる。また、スタートア
ドレスは、バイトアドレスの場合は下位１２ビット全て
が値０であり上位２０ビットがページアドレスを表す。
なお、データサイズは、１ページ全体を使用する場合は
４０９６バイト（１２ビット全てが値１）である。
【００２９】＜コマンドリストの詳細構成＞図３は、メ
モリ１１に格納されるコマンドリストの構成を示す図で
ある。ここで、コマンドリストはリスト形式でメモリ上
に置かれる。なお、図３に示すようにコマンドリストが
順番に複数個並んでいるものをチェインリストという。
モリ１１に格納されるコマンドリストの構成を示す図で
ある。ここで、コマンドリストはリスト形式でメモリ上
に置かれる。なお、図３に示すようにコマンドリストが
順番に複数個並んでいるものをチェインリストという。
【００３０】ここで、コマンドリストＡ６４ａは、スタ
ートアドレスＡ６５ａ、データサイズＡ６７ａ及びＤＭ
ＡコマンドビットＡ６６ａを含み、同様に、コマンドリ
ストＢ６４ｂは、スタートアドレスＢ６５ｂ、データサ
イズＢ６７ｂ及びＤＭＡコマンドビットＢ６６ｂを含
み、コマンドリストＣ６４ｃは、スタートアドレスＣ６
５ｃ、データサイズＣ６７ｃ及びＤＭＡコマンドビット
Ｃ６６ｃを含む。
ートアドレスＡ６５ａ、データサイズＡ６７ａ及びＤＭ
ＡコマンドビットＡ６６ａを含み、同様に、コマンドリ
ストＢ６４ｂは、スタートアドレスＢ６５ｂ、データサ
イズＢ６７ｂ及びＤＭＡコマンドビットＢ６６ｂを含
み、コマンドリストＣ６４ｃは、スタートアドレスＣ６
５ｃ、データサイズＣ６７ｃ及びＤＭＡコマンドビット
Ｃ６６ｃを含む。
【００３１】スタートアドレスＡ６５ａ、スタートアド
レスＢ６５ｂ及びスタートアドレスＣ６５ｃは、ストリ
ームデータがＤＭＡ転送される、メモリ１１内に確保さ
れたバッファ領域のスタートアドレスを示す。データサ
イズＡ６７ａ、データサイズＢ６７ｂ及びデータサイズ
Ｃ６７ｃは、ＤＭＡ転送されるストリームデータのサイ
ズを示す。
レスＢ６５ｂ及びスタートアドレスＣ６５ｃは、ストリ
ームデータがＤＭＡ転送される、メモリ１１内に確保さ
れたバッファ領域のスタートアドレスを示す。データサ
イズＡ６７ａ、データサイズＢ６７ｂ及びデータサイズ
Ｃ６７ｃは、ＤＭＡ転送されるストリームデータのサイ
ズを示す。
【００３２】ＤＭＡコマンドビットＡ６６ａ、ＤＭＡコ
マンドビットＢ６６ｂ及びＤＭＡコマンドビットＣ６６
ｃは、次のＤＭＡ転送の操作（ｏｐｅｒａｔｉｏｎ）を
示す。図４は、ＤＭＡコマンドビットの内容を示す図で
ある。ここでは、ＤＭＡコマンドビットは、同一ポート
（ｓａｍｅ−ｐｏｒｔ）６６ｄ、ポートの切り替え（ｃ
ｈａｎｇｅ−ｐｏｒｔ）６６ｅ、チェインリストの終了
（ｅｎｄ−ｏｆ−ｃｈａｉｎ）６６ｆ及びフレームパル
ス待ち（ｗａｉｔ−ｆｏｒ−ｆｒａｍｅ−ｐｕｌｓｅ）
６６ｇの４種類の操作を示す。
マンドビットＢ６６ｂ及びＤＭＡコマンドビットＣ６６
ｃは、次のＤＭＡ転送の操作（ｏｐｅｒａｔｉｏｎ）を
示す。図４は、ＤＭＡコマンドビットの内容を示す図で
ある。ここでは、ＤＭＡコマンドビットは、同一ポート
（ｓａｍｅ−ｐｏｒｔ）６６ｄ、ポートの切り替え（ｃ
ｈａｎｇｅ−ｐｏｒｔ）６６ｅ、チェインリストの終了
（ｅｎｄ−ｏｆ−ｃｈａｉｎ）６６ｆ及びフレームパル
ス待ち（ｗａｉｔ−ｆｏｒ−ｆｒａｍｅ−ｐｕｌｓｅ）
６６ｇの４種類の操作を示す。
【００３３】同一ポート６６ｄは、対応するポートに対
するＤＭＡ転送の終了後にもう１度、同じポートに対し
てＤＭＡ転送することを示す。ポートの切り替え６６ｅ
は、対応するポートに対するＤＭＡ転送の終了後に、違
うポートに対してＤＭＡ転送するか否かを判断すること
を示す。チェインリストの終了６６ｆは、チェインリス
トが終了したことを示す。
するＤＭＡ転送の終了後にもう１度、同じポートに対し
てＤＭＡ転送することを示す。ポートの切り替え６６ｅ
は、対応するポートに対するＤＭＡ転送の終了後に、違
うポートに対してＤＭＡ転送するか否かを判断すること
を示す。チェインリストの終了６６ｆは、チェインリス
トが終了したことを示す。
【００３４】フレームパルス待ち６６ｇは、対応するポ
ートに対するＤＭＡ転送の終了後に、違うポートに対し
てＤＭＡ転送するか否かを判断することと、さらに、同
じポートがフレームパルスを受信するまで、このポート
に対してＤＭＡ転送しないことを示す。コマンドリスト
アドレスＡ６８ａ、コマンドリストアドレスＢ６８ｂ及
びコマンドリストアドレスＣ６８ｃは、それぞれコマン
ドリストＡ６４ａ、コマンドリストＢ６４ｂ及びコマン
ドリストＣ６４ｃのスタートアドレスを示す。
ートに対するＤＭＡ転送の終了後に、違うポートに対し
てＤＭＡ転送するか否かを判断することと、さらに、同
じポートがフレームパルスを受信するまで、このポート
に対してＤＭＡ転送しないことを示す。コマンドリスト
アドレスＡ６８ａ、コマンドリストアドレスＢ６８ｂ及
びコマンドリストアドレスＣ６８ｃは、それぞれコマン
ドリストＡ６４ａ、コマンドリストＢ６４ｂ及びコマン
ドリストＣ６４ｃのスタートアドレスを示す。
【００３５】＜マルチストリームインターフェイス１５
の詳細構成＞図５は、マルチストリームインターフェイ
ス１５の詳細な構成を示す図である。このマルチストリ
ームインターフェイス１５は、ＤＭＡコントローラ２
０、ＢＦＩＦＯ２３、バッファコントローラ３０、バッ
ファ３３ａ，バッファ３３ｂ，バッファ３３ｃ，バッフ
ァ３３ｄ、Ｉ／Ｏコントローラ４０ａ，Ｉ／Ｏコントロ
ーラ４０ｂ，Ｉ／Ｏコントローラ４０ｃ及びＩ／Ｏコン
トローラ４０ｄから構成される。ここで、４×ポート４
２は、図１には示されていないが、他のポートに比べて
ストリームデータが４倍速で転送されるポートであり、
他の外部機器に比べてストリームデータが４倍速で転送
されるＶＣＲ（ビデオカセットレコーダ）等が接続され
る。
の詳細構成＞図５は、マルチストリームインターフェイ
ス１５の詳細な構成を示す図である。このマルチストリ
ームインターフェイス１５は、ＤＭＡコントローラ２
０、ＢＦＩＦＯ２３、バッファコントローラ３０、バッ
ファ３３ａ，バッファ３３ｂ，バッファ３３ｃ，バッフ
ァ３３ｄ、Ｉ／Ｏコントローラ４０ａ，Ｉ／Ｏコントロ
ーラ４０ｂ，Ｉ／Ｏコントローラ４０ｃ及びＩ／Ｏコン
トローラ４０ｄから構成される。ここで、４×ポート４
２は、図１には示されていないが、他のポートに比べて
ストリームデータが４倍速で転送されるポートであり、
他の外部機器に比べてストリームデータが４倍速で転送
されるＶＣＲ（ビデオカセットレコーダ）等が接続され
る。
【００３６】なお、システムバス１２、ポート４１ａ、
ポート４１ｂ、ポート４１ｃ及び４×ポート４２を同じ
図上に示す。ここで、ポート４１ａ、ポート４１ｂ、ポ
ート４１ｃ及び４×ポート４２からは、フレームパルス
が出力されるものとする。また、×ｎｍｏｄｅ４３、Ｆ
Ｐ４４ａ、ＦＰ４４ｂ、ＦＰ４４ｃ及びＦＰ４４ｄは制
御線である。
ポート４１ｂ、ポート４１ｃ及び４×ポート４２を同じ
図上に示す。ここで、ポート４１ａ、ポート４１ｂ、ポ
ート４１ｃ及び４×ポート４２からは、フレームパルス
が出力されるものとする。また、×ｎｍｏｄｅ４３、Ｆ
Ｐ４４ａ、ＦＰ４４ｂ、ＦＰ４４ｃ及びＦＰ４４ｄは制
御線である。
【００３７】なお、図５では、上記以外の制御線等は一
部省略している。ＤＭＡコントローラ２０は、システム
バス１２へのメモリアクセスの制御等を行なうバスコン
トローラ２１とＤＭＡに必要な情報を保持するＤＭＡレ
ジスタ２２とを含む。ＢＦＩＦＯ２３は、双方向のＦＩ
ＦＯメモリ（先入先出メモリ）であり、ＤＭＡコントロ
ーラ２０とバッファコントローラ３０との間で、データ
転送のバッファリングを行う。
部省略している。ＤＭＡコントローラ２０は、システム
バス１２へのメモリアクセスの制御等を行なうバスコン
トローラ２１とＤＭＡに必要な情報を保持するＤＭＡレ
ジスタ２２とを含む。ＢＦＩＦＯ２３は、双方向のＦＩ
ＦＯメモリ（先入先出メモリ）であり、ＤＭＡコントロ
ーラ２０とバッファコントローラ３０との間で、データ
転送のバッファリングを行う。
【００３８】バッファコントローラ３０は、ＢＦＩＦＯ
２３とバッファ３３ａ，バッファ３３ｂ，バッファ３３
ｃ，バッファ３３ｄとの間でデータ転送を行う。さら
に、バッファコントローラ３０は、ＢＦＩＦＯ２３とバ
ッファ３３ａ，バッファ３３ｂ，バッファ３３ｃ，バッ
ファ３３ｄとのデータの転送を制御するバッファインタ
ーフェイス３１と、バッファ間のデータ転送に必要な情
報を保持するバッファレジスタ３２を含む。
２３とバッファ３３ａ，バッファ３３ｂ，バッファ３３
ｃ，バッファ３３ｄとの間でデータ転送を行う。さら
に、バッファコントローラ３０は、ＢＦＩＦＯ２３とバ
ッファ３３ａ，バッファ３３ｂ，バッファ３３ｃ，バッ
ファ３３ｄとのデータの転送を制御するバッファインタ
ーフェイス３１と、バッファ間のデータ転送に必要な情
報を保持するバッファレジスタ３２を含む。
【００３９】バッファ３３ａ，バッファ３３ｂ，バッフ
ァ３３ｃ及びバッファ３３ｄは、例えばフィールドメモ
リであり、バッファコントローラ３０と各Ｉ／Ｏコント
ローラとの間で、データ転送のバッファリングを行う。
バッファ３３ａ，バッファ３３ｂ，バッファ３３ｃ，バ
ッファ３３ｄの各ポート側には、それぞれＩ／Ｏコント
ローラ４０ａ，Ｉ／Ｏコントローラ４０ｂ，Ｉ／Ｏコン
トローラ４０ｃ，Ｉ／Ｏコントローラ４０ｄが接続され
る。
ァ３３ｃ及びバッファ３３ｄは、例えばフィールドメモ
リであり、バッファコントローラ３０と各Ｉ／Ｏコント
ローラとの間で、データ転送のバッファリングを行う。
バッファ３３ａ，バッファ３３ｂ，バッファ３３ｃ，バ
ッファ３３ｄの各ポート側には、それぞれＩ／Ｏコント
ローラ４０ａ，Ｉ／Ｏコントローラ４０ｂ，Ｉ／Ｏコン
トローラ４０ｃ，Ｉ／Ｏコントローラ４０ｄが接続され
る。
【００４０】Ｉ／Ｏコントローラ４０ａは、バッファ３
３ａとポート４１ａ又は４×ポート４２とのデータ転送
を行い、同様に、Ｉ／Ｏコントローラ４０ｂは、バッフ
ァ３３ｂとポート４１ｂ又は４×ポート４２とのデータ
転送を行い、Ｉ／Ｏコントローラ４０ｃは、バッファ３
３ｃとポート４１ｃ又は４×ポート４２とのデータ転送
を行い、Ｉ／Ｏコントローラ４０ｄは、バッファ３３ｄ
とポート４１ｄ又は４×ポート４２とのデータ転送を行
う。
３ａとポート４１ａ又は４×ポート４２とのデータ転送
を行い、同様に、Ｉ／Ｏコントローラ４０ｂは、バッフ
ァ３３ｂとポート４１ｂ又は４×ポート４２とのデータ
転送を行い、Ｉ／Ｏコントローラ４０ｃは、バッファ３
３ｃとポート４１ｃ又は４×ポート４２とのデータ転送
を行い、Ｉ／Ｏコントローラ４０ｄは、バッファ３３ｄ
とポート４１ｄ又は４×ポート４２とのデータ転送を行
う。
【００４１】×ｎｍｏｄｅ４３は、バッファコントロー
ラ３０がＩ／Ｏコントローラ４０ａ，Ｉ／Ｏコントロー
ラ４０ｂ，Ｉ／Ｏコントローラ４０ｃ又はＩ／Ｏコント
ローラ４０ｄを選択するための制御線である。ＦＰ４４
ａは、Ｉ／Ｏコントローラ４０ａがポート４１ａから受
信したフレームパルスを、ＤＭＡコントローラ２０へ伝
達するための制御線であり、同様に、ＦＰ４４ｂは、Ｉ
／Ｏコントローラ４０ｂがポート４１ｂから受信したフ
レームパルスを、ＤＭＡコントローラ２０へ伝達するた
めの制御線であり、ＦＰ４４ｃは、Ｉ／Ｏコントローラ
４０ｃがポート４１ｃから受信したフレームパルスを、
ＤＭＡコントローラ２０へ伝達するための制御線であ
り、ＦＰ４４ｄは、Ｉ／Ｏコントローラ４０ｄがポート
４１ｄから受信したフレームパルスを、ＤＭＡコントロ
ーラ２０へ伝達するための制御線である。
ラ３０がＩ／Ｏコントローラ４０ａ，Ｉ／Ｏコントロー
ラ４０ｂ，Ｉ／Ｏコントローラ４０ｃ又はＩ／Ｏコント
ローラ４０ｄを選択するための制御線である。ＦＰ４４
ａは、Ｉ／Ｏコントローラ４０ａがポート４１ａから受
信したフレームパルスを、ＤＭＡコントローラ２０へ伝
達するための制御線であり、同様に、ＦＰ４４ｂは、Ｉ
／Ｏコントローラ４０ｂがポート４１ｂから受信したフ
レームパルスを、ＤＭＡコントローラ２０へ伝達するた
めの制御線であり、ＦＰ４４ｃは、Ｉ／Ｏコントローラ
４０ｃがポート４１ｃから受信したフレームパルスを、
ＤＭＡコントローラ２０へ伝達するための制御線であ
り、ＦＰ４４ｄは、Ｉ／Ｏコントローラ４０ｄがポート
４１ｄから受信したフレームパルスを、ＤＭＡコントロ
ーラ２０へ伝達するための制御線である。
【００４２】＜ＤＭＡレジスタ２２の詳細構成＞図６
（ａ）は、図５に示したＤＭＡコントローラ２０に含ま
れるＤＭＡレジスタ２２の詳細な構成を示す図である。
このレジスタ群は、ＤＭＡアドレスカウンタ２２ａ、Ｄ
ＭＡデータカウンタ２２ｂ、チェインアドレスカウンタ
２２ｃ、チェインアドレスカウンタ２２ｄ、チェインア
ドレスカウンタ２２ｅ、チェインアドレスカウンタ２２
ｆ、コントロールレジスタ２２ｇ、コントロールレジス
タ２２ｈ、コントロールレジスタ２２ｉ、コントロール
レジスタ２２ｊ及びポートナンバーレジスタ２２ｋから
構成される。
（ａ）は、図５に示したＤＭＡコントローラ２０に含ま
れるＤＭＡレジスタ２２の詳細な構成を示す図である。
このレジスタ群は、ＤＭＡアドレスカウンタ２２ａ、Ｄ
ＭＡデータカウンタ２２ｂ、チェインアドレスカウンタ
２２ｃ、チェインアドレスカウンタ２２ｄ、チェインア
ドレスカウンタ２２ｅ、チェインアドレスカウンタ２２
ｆ、コントロールレジスタ２２ｇ、コントロールレジス
タ２２ｈ、コントロールレジスタ２２ｉ、コントロール
レジスタ２２ｊ及びポートナンバーレジスタ２２ｋから
構成される。
【００４３】ここで、図１に示すメモリ１１には、１個
以上のコマンドリストがあらかじめ格納されており、ま
た、ストリームデータが格納されるメモリ領域が確保さ
れているものとする。ＤＭＡアドレスカウンタ２２ａ
は、４個のポートのうちの１個との間で、次に、ストリ
ームデータがＤＭＡ転送されるメモリ領域のスタートア
ドレスを格納する。
以上のコマンドリストがあらかじめ格納されており、ま
た、ストリームデータが格納されるメモリ領域が確保さ
れているものとする。ＤＭＡアドレスカウンタ２２ａ
は、４個のポートのうちの１個との間で、次に、ストリ
ームデータがＤＭＡ転送されるメモリ領域のスタートア
ドレスを格納する。
【００４４】ＤＭＡデータカウンタ２２ｂは、ＤＭＡア
ドレスカウンタ２２ａに格納されたスタートアドレスが
示すメモリ領域と４個のポートのうちの１個との間で、
ＤＭＡ転送されるストリームデータのサイズを格納す
る。チェインアドレスカウンタ２２ｃ、チェインアドレ
スカウンタ２２ｄ、チェインアドレスカウンタ２２ｅ及
びチェインアドレスカウンタ２２ｆは、１個のポートに
それぞれ１個が対応しており、それぞれ、特定のコマン
ドリストが格納されているメモリのアドレスを格納す
る。
ドレスカウンタ２２ａに格納されたスタートアドレスが
示すメモリ領域と４個のポートのうちの１個との間で、
ＤＭＡ転送されるストリームデータのサイズを格納す
る。チェインアドレスカウンタ２２ｃ、チェインアドレ
スカウンタ２２ｄ、チェインアドレスカウンタ２２ｅ及
びチェインアドレスカウンタ２２ｆは、１個のポートに
それぞれ１個が対応しており、それぞれ、特定のコマン
ドリストが格納されているメモリのアドレスを格納す
る。
【００４５】ここで、特定のチェインアドレスカウンタ
に格納されたアドレスが示すコマンドリストは、そのコ
マンドリストに含まれるメモリ領域の先頭アドレスが前
記アドレスカウンタの内容と対応し、そのコマンドリス
トに含まれるストリームデータのサイズが前記データカ
ウンタの内容と対応する。コントロールレジスタ２２
ｇ、コントロールレジスタ２２ｈ、コントロールレジス
タ２２ｉ及びコントロールレジスタ２２ｊは、１個のポ
ートにそれぞれ１個が対応しており、各ポート毎のＤＭ
Ａ転送の状態を示す。ここでは、コントロールレジスタ
２２ｇ、コントロールレジスタ２２ｈ、コントロールレ
ジスタ２２ｉ及びコントロールレジスタ２２ｊは、それ
ぞれポート４１ａ、ポート４１ｂ、ポート４１ｃ及びポ
ート４１ｄが対応しているものとする。
に格納されたアドレスが示すコマンドリストは、そのコ
マンドリストに含まれるメモリ領域の先頭アドレスが前
記アドレスカウンタの内容と対応し、そのコマンドリス
トに含まれるストリームデータのサイズが前記データカ
ウンタの内容と対応する。コントロールレジスタ２２
ｇ、コントロールレジスタ２２ｈ、コントロールレジス
タ２２ｉ及びコントロールレジスタ２２ｊは、１個のポ
ートにそれぞれ１個が対応しており、各ポート毎のＤＭ
Ａ転送の状態を示す。ここでは、コントロールレジスタ
２２ｇ、コントロールレジスタ２２ｈ、コントロールレ
ジスタ２２ｉ及びコントロールレジスタ２２ｊは、それ
ぞれポート４１ａ、ポート４１ｂ、ポート４１ｃ及びポ
ート４１ｄが対応しているものとする。
【００４６】図６（ｂ）は、コントロールレジスタ２２
ｇの内部のビットフィールドの構成を示した図である。
なお、コントロールレジスタ２２ｈ、コントロールレジ
スタ２２ｉ及びコントロールレジスタ２２ｊは、コント
ロールレジスタ２２ｇと基本的に同じ構成であるのでそ
の説明を省略する。コントロールレジスタ２２ｇは、Ｒ
ＵＮ２２ｌ、ＤＯＮＥ２２ｍ、ＩＯ２２ｎ及びＦＰ２２
ｏから構成される。
ｇの内部のビットフィールドの構成を示した図である。
なお、コントロールレジスタ２２ｈ、コントロールレジ
スタ２２ｉ及びコントロールレジスタ２２ｊは、コント
ロールレジスタ２２ｇと基本的に同じ構成であるのでそ
の説明を省略する。コントロールレジスタ２２ｇは、Ｒ
ＵＮ２２ｌ、ＤＯＮＥ２２ｍ、ＩＯ２２ｎ及びＦＰ２２
ｏから構成される。
【００４７】ＲＵＮ２２ｌは、対応するポート４１ａに
対してＤＭＡ転送を起動するか否かを示す。ＣＰＵ１０
により、対応するポート４１ａに対してＤＭＡ転送を起
動する際に直接セットされる。ここでは、「１」が起動
することを示し、「０」が起動しないことを示すことと
する。ＤＯＮＥ２２ｍは、対応するポート４１ａに対す
るＤＭＡ転送が終了したか否かを示す。対応するポート
４１ａに対するＤＭＡ転送の際に読み出されたコマンド
リストに含まれるＤＭＡコマンドビットが、チェインリ
ストの終了６６ｆの場合にセットされて、対応するポー
ト４１ａに対する１回のＤＭＡ転送が終了したことを示
し、ＣＰＵ１０によりＤＭＡ転送が起動される際にリセ
ットされる。ここでは、「１」が対応するポート４１ａ
に対するＤＭＡ転送が終了したことを示し、「０」がＤ
ＭＡ転送が終了していないことを示すこととする。
対してＤＭＡ転送を起動するか否かを示す。ＣＰＵ１０
により、対応するポート４１ａに対してＤＭＡ転送を起
動する際に直接セットされる。ここでは、「１」が起動
することを示し、「０」が起動しないことを示すことと
する。ＤＯＮＥ２２ｍは、対応するポート４１ａに対す
るＤＭＡ転送が終了したか否かを示す。対応するポート
４１ａに対するＤＭＡ転送の際に読み出されたコマンド
リストに含まれるＤＭＡコマンドビットが、チェインリ
ストの終了６６ｆの場合にセットされて、対応するポー
ト４１ａに対する１回のＤＭＡ転送が終了したことを示
し、ＣＰＵ１０によりＤＭＡ転送が起動される際にリセ
ットされる。ここでは、「１」が対応するポート４１ａ
に対するＤＭＡ転送が終了したことを示し、「０」がＤ
ＭＡ転送が終了していないことを示すこととする。
【００４８】ＩＯ２２ｎは、対応するポート４１ａに対
するＤＭＡ転送の方向を示す。ここでは「０」がポート
４１ａへストリームデータを出力することを示し、
「１」がポート４１ａからストリームデータを入力する
ことを示すこととする。ＦＰ２２ｏは、対応するポート
４１ａからフレームパルスを受信したか否かを示す。な
お、ＦＰ２２ｏは、対応するポート４１ａに対するＤＭ
Ａ転送の際に読み出されたコマンドリストに含まれるＤ
ＭＡコマンドビットが、フレームパルス待ち６６ｇの場
合にはリセットされ、対応するポート４１ａからフレー
ムパルスを受信するとセットされる。ここでは、「０」
がフレームパルス待ち状態を示し、「１」が転送待ち状
態を示すこととする。
するＤＭＡ転送の方向を示す。ここでは「０」がポート
４１ａへストリームデータを出力することを示し、
「１」がポート４１ａからストリームデータを入力する
ことを示すこととする。ＦＰ２２ｏは、対応するポート
４１ａからフレームパルスを受信したか否かを示す。な
お、ＦＰ２２ｏは、対応するポート４１ａに対するＤＭ
Ａ転送の際に読み出されたコマンドリストに含まれるＤ
ＭＡコマンドビットが、フレームパルス待ち６６ｇの場
合にはリセットされ、対応するポート４１ａからフレー
ムパルスを受信するとセットされる。ここでは、「０」
がフレームパルス待ち状態を示し、「１」が転送待ち状
態を示すこととする。
【００４９】ポートナンバーレジスタ２２ｋは、ストリ
ームデータがＤＭＡ転送されるポートの番号を格納す
る。 ＜バスコントローラ２１の詳細構成＞図７は、図５に示
したＤＭＡコントローラ２０に含まれるバスコントロー
ラ２１の詳細な構成を示す図である。
ームデータがＤＭＡ転送されるポートの番号を格納す
る。 ＜バスコントローラ２１の詳細構成＞図７は、図５に示
したＤＭＡコントローラ２０に含まれるバスコントロー
ラ２１の詳細な構成を示す図である。
【００５０】バスコントローラ２１は、フレームパルス
受信部２１ａ、ポート選択部２１ｂ、コマンドリスト転
送部２１ｃ、ストリームデータ転送部２１ｄ及びバッフ
ァコマンド生成部２１ｅから構成される。フレームパル
ス受信部２１ａは、ポート毎にフレームパルスを受信
し、フレームパルスを受信したポートに対応するＦＰを
セットする。
受信部２１ａ、ポート選択部２１ｂ、コマンドリスト転
送部２１ｃ、ストリームデータ転送部２１ｄ及びバッフ
ァコマンド生成部２１ｅから構成される。フレームパル
ス受信部２１ａは、ポート毎にフレームパルスを受信
し、フレームパルスを受信したポートに対応するＦＰを
セットする。
【００５１】ポート選択部２１ｂは、コマンドリスト転
送部２１ｃから渡されたＤＭＡコマンドビットに基づい
て、選択されているポートに対応するＦＰをクリアする
か又は何もせず、また、あらかじめ決められた順序とコ
マンドリスト転送部２１ｃに渡されたＤＭＡコマンドビ
ットとに基づいて、対応するＲＵＮとＦＰとがセットさ
れＤＯＮＥがセットされてないポートの中から、次の順
番のポートを新たに選択するか又は直前に選択したポー
トを再度選択する。
送部２１ｃから渡されたＤＭＡコマンドビットに基づい
て、選択されているポートに対応するＦＰをクリアする
か又は何もせず、また、あらかじめ決められた順序とコ
マンドリスト転送部２１ｃに渡されたＤＭＡコマンドビ
ットとに基づいて、対応するＲＵＮとＦＰとがセットさ
れＤＯＮＥがセットされてないポートの中から、次の順
番のポートを新たに選択するか又は直前に選択したポー
トを再度選択する。
【００５２】コマンドリスト転送部２１ｃは、ポート選
択部２１ｂにより１個のポートが選択される度に、選択
された１個のポートに対応するチェインアドレスカウン
タに格納されたスタートアドレスが示すコマンドリスト
を取得し、そのコマンドリストに含まれるＤＭＡコマン
ドビットをポート選択部２１ｂに渡し、そのコマンドリ
ストに含まれるメモリ領域のスタートアドレスをＤＭＡ
アドレスカウンタ２２ａに転送し、そのコマンドリスト
に含まれるストリームデータのサイズをＤＭＡデータカ
ウンタ２２ｂに転送し、また、対応するチェインアドレ
スカウンタに格納されたスタートアドレスを、次のスタ
ートアドレスに更新する。
択部２１ｂにより１個のポートが選択される度に、選択
された１個のポートに対応するチェインアドレスカウン
タに格納されたスタートアドレスが示すコマンドリスト
を取得し、そのコマンドリストに含まれるＤＭＡコマン
ドビットをポート選択部２１ｂに渡し、そのコマンドリ
ストに含まれるメモリ領域のスタートアドレスをＤＭＡ
アドレスカウンタ２２ａに転送し、そのコマンドリスト
に含まれるストリームデータのサイズをＤＭＡデータカ
ウンタ２２ｂに転送し、また、対応するチェインアドレ
スカウンタに格納されたスタートアドレスを、次のスタ
ートアドレスに更新する。
【００５３】ストリームデータ転送部２１ｄは、コマン
ドリスト転送部２１ｃによりストリームデータのサイズ
がＤＭＡデータカウンタ２２ｂに転送される度に、ポー
ト選択部２１ｂにより選択された１個のポートとＤＭＡ
アドレスカウンタ２２ａに格納されたスタートアドレス
が示すメモリ領域との間で、前記ＤＭＡデータカウンタ
２２ｂに格納されたサイズのストリームデータをＤＭＡ
転送する。
ドリスト転送部２１ｃによりストリームデータのサイズ
がＤＭＡデータカウンタ２２ｂに転送される度に、ポー
ト選択部２１ｂにより選択された１個のポートとＤＭＡ
アドレスカウンタ２２ａに格納されたスタートアドレス
が示すメモリ領域との間で、前記ＤＭＡデータカウンタ
２２ｂに格納されたサイズのストリームデータをＤＭＡ
転送する。
【００５４】バッファコマンド生成部２１ｅは、ポート
選択部２１ｂにより１個のポートが選択される度に、選
択されたポートとＢＦＩＦＯ２３のメモリ容量とＤＭＡ
データカウンタ２２ｂ格納されたストリームデータのサ
イズとに基づいて、選択するバッファ及び転送するデー
タ長に関する情報を含むバッファコマンドを生成し、バ
ッファコントローラ３０へ送信する。
選択部２１ｂにより１個のポートが選択される度に、選
択されたポートとＢＦＩＦＯ２３のメモリ容量とＤＭＡ
データカウンタ２２ｂ格納されたストリームデータのサ
イズとに基づいて、選択するバッファ及び転送するデー
タ長に関する情報を含むバッファコマンドを生成し、バ
ッファコントローラ３０へ送信する。
【００５５】図８は、バッファコマンド生成部により生
成されるバッファコマンド２２ｐの内部のビットフィー
ルドの構成を示した図である。バッファコマンド２２ｐ
は、ＭＯＤＥ２２ｑ及びデータ長２２ｒから構成され
る。ＭＯＤＥ２２ｑは、ストリームデータを転送するバ
ッファの識別情報とデータ転送の方向を示す。
成されるバッファコマンド２２ｐの内部のビットフィー
ルドの構成を示した図である。バッファコマンド２２ｐ
は、ＭＯＤＥ２２ｑ及びデータ長２２ｒから構成され
る。ＭＯＤＥ２２ｑは、ストリームデータを転送するバ
ッファの識別情報とデータ転送の方向を示す。
【００５６】データ長２２ｒは、転送するデータの長さ
を示す。 ＜ＢＦＩＦＯ２３の詳細構成＞図９は、図５に示したＢ
ＦＩＦＯ２３の詳細な構成を示す図である。ＢＦＩＦＯ
２３は、ＦＩＦＯ２５ａ、ＦＩＦＯ２５ｂ、データＩ／
Ｏポート２４ａ及びデータＩ／Ｏポート２４ｂから構成
される。
を示す。 ＜ＢＦＩＦＯ２３の詳細構成＞図９は、図５に示したＢ
ＦＩＦＯ２３の詳細な構成を示す図である。ＢＦＩＦＯ
２３は、ＦＩＦＯ２５ａ、ＦＩＦＯ２５ｂ、データＩ／
Ｏポート２４ａ及びデータＩ／Ｏポート２４ｂから構成
される。
【００５７】なお、ＥｍｐｔｙフラグＥＡ２６ａ、Ｅｍ
ｐｔｙフラグＥＢ２６ｂ、ＦｕｌｌフラグＦＡ２６ｃ、
ＦｕｌｌフラグＦＢ２６ｄ，ＦＤＡ２６ｅ及びＦＤＢ２
６ｆを図上に示す。ＦＩＦＯ２５ａは、ＤＭＡコントロ
ーラ２０からバッファコントローラ３０へのデータ転送
に使用される。
ｐｔｙフラグＥＢ２６ｂ、ＦｕｌｌフラグＦＡ２６ｃ、
ＦｕｌｌフラグＦＢ２６ｄ，ＦＤＡ２６ｅ及びＦＤＢ２
６ｆを図上に示す。ＦＩＦＯ２５ａは、ＤＭＡコントロ
ーラ２０からバッファコントローラ３０へのデータ転送
に使用される。
【００５８】ＦＩＦＯ２５ｂは、バッファコントローラ
３０からＤＭＡコントローラ２０へのデータ転送に使用
される。データＩ／Ｏポート２４ａは、ＤＭＡコントロ
ーラ２０と接続するＦＩＦＯを選択する。データＩ／Ｏ
ポート２４ｂは、バッファコントローラ３０と接続する
ＦＩＦＯを選択する。
３０からＤＭＡコントローラ２０へのデータ転送に使用
される。データＩ／Ｏポート２４ａは、ＤＭＡコントロ
ーラ２０と接続するＦＩＦＯを選択する。データＩ／Ｏ
ポート２４ｂは、バッファコントローラ３０と接続する
ＦＩＦＯを選択する。
【００５９】ＥｍｐｔｙフラグＥＡ２６ａ及びＥｍｐｔ
ｙフラグＥＢ２６ｂは、接続されるＦＩＦＯに格納され
たデータが空であることを示す。ＦｕｌｌフラグＦＡ２
６ｃ及びＦｕｌｌフラグＦＢ２６ｄは、接続されるＦＩ
ＦＯに格納されたデータが満杯であることを示す。ＦＤ
Ａ２６ｅは、ＤＭＡコントローラ２０と接続するバスで
ある。
ｙフラグＥＢ２６ｂは、接続されるＦＩＦＯに格納され
たデータが空であることを示す。ＦｕｌｌフラグＦＡ２
６ｃ及びＦｕｌｌフラグＦＢ２６ｄは、接続されるＦＩ
ＦＯに格納されたデータが満杯であることを示す。ＦＤ
Ａ２６ｅは、ＤＭＡコントローラ２０と接続するバスで
ある。
【００６０】ＦＤＢ２６ｆは、バッファコントローラ３
０と接続するバスである。ＦＩＦＯメモリは、そのメモ
リ領域の全てについて完全な非同期入出力ができる。こ
のように、ＢＦＩＦＯ２３は、このＦＩＦＯメモリを双
方向に備えることにより、データ転送の方向を意識する
ことなく、ＤＭＡコントローラ２０とバッファコントロ
ーラ３０との間の、データ転送のバッファリングを行う
ことができる。
０と接続するバスである。ＦＩＦＯメモリは、そのメモ
リ領域の全てについて完全な非同期入出力ができる。こ
のように、ＢＦＩＦＯ２３は、このＦＩＦＯメモリを双
方向に備えることにより、データ転送の方向を意識する
ことなく、ＤＭＡコントローラ２０とバッファコントロ
ーラ３０との間の、データ転送のバッファリングを行う
ことができる。
【００６１】なお、ＢＦＩＦＯ２３を構成するＦＩＦＯ
２５ａ及びＦＩＦＯ２５ｂのメモリ容量は、ＤＭＡコン
トローラ２０とメモリ１１との間の、バースト転送（連
続データ転送）の１回分に対応する程度の量で十分であ
る。ここでは、ＦＩＦＯ２５ａ及びＦＩＦＯ２５ｂのメ
モリ容量は、それぞれ１ワードを３２ビットとして、３
２ワード分である。
２５ａ及びＦＩＦＯ２５ｂのメモリ容量は、ＤＭＡコン
トローラ２０とメモリ１１との間の、バースト転送（連
続データ転送）の１回分に対応する程度の量で十分であ
る。ここでは、ＦＩＦＯ２５ａ及びＦＩＦＯ２５ｂのメ
モリ容量は、それぞれ１ワードを３２ビットとして、３
２ワード分である。
【００６２】＜バッファインターフェイス３１の詳細構
成＞図１０は、図５に示すバッファインターフェイス３
１の詳細な構成を示す図である。ここでは、ＢＦＩＦＯ
２３からバッファ３３ａ、バッファ３３ｂ、バッファ３
３ｃ又はバッファ３３ｄへ、ストリームデータを転送す
る場合のみ説明する。
成＞図１０は、図５に示すバッファインターフェイス３
１の詳細な構成を示す図である。ここでは、ＢＦＩＦＯ
２３からバッファ３３ａ、バッファ３３ｂ、バッファ３
３ｃ又はバッファ３３ｄへ、ストリームデータを転送す
る場合のみ説明する。
【００６３】バッファインターフェイス３１は、ラッチ
３５ａ、ラッチ３５ｂ、ラッチ３５ｃ、ラッチ３５ｄ及
びバス幅変換部（ＢＵＳ−ｗｉｄｔｈ−ｃｏｎｖｅｒｔ
ｅｒ）３６から構成される。なお、バッファ３３ａ、バ
ッファ３３ｂ、バッファ３３ｃ、バッファ３３ｄ及びバ
ッファレジスタ３２を同じ図上に示す。
３５ａ、ラッチ３５ｂ、ラッチ３５ｃ、ラッチ３５ｄ及
びバス幅変換部（ＢＵＳ−ｗｉｄｔｈ−ｃｏｎｖｅｒｔ
ｅｒ）３６から構成される。なお、バッファ３３ａ、バ
ッファ３３ｂ、バッファ３３ｃ、バッファ３３ｄ及びバ
ッファレジスタ３２を同じ図上に示す。
【００６４】ラッチ３５ａ、ラッチ３５ｂ、ラッチ３５
ｃ及びラッチ３５ｄは、一時的に８ビットのデータを保
持する。ここでは、３２ビットバスＦＤＢを介してＢＦ
ＩＦＯ２３から転送されたデータがそれぞれ８ビットに
４分割されて一次的にラッチされる。バス幅変換部３６
は、バッファを選択しバス幅を３２ビットから８ビット
に変換する。ここでは、例えばバッファ３３ａを選択
し、ラッチ３５ａ、ラッチ３５ｂ、ラッチ３５ｃ及びラ
ッチ３５ｄでラッチされた４つの８ビットデータを、順
番に転送することによって、バス幅を３２ビットから８
ビットに変換する。
ｃ及びラッチ３５ｄは、一時的に８ビットのデータを保
持する。ここでは、３２ビットバスＦＤＢを介してＢＦ
ＩＦＯ２３から転送されたデータがそれぞれ８ビットに
４分割されて一次的にラッチされる。バス幅変換部３６
は、バッファを選択しバス幅を３２ビットから８ビット
に変換する。ここでは、例えばバッファ３３ａを選択
し、ラッチ３５ａ、ラッチ３５ｂ、ラッチ３５ｃ及びラ
ッチ３５ｄでラッチされた４つの８ビットデータを、順
番に転送することによって、バス幅を３２ビットから８
ビットに変換する。
【００６５】なお、選択するバッファ及び転送するデー
タの長さに関する情報を含むバッファコマンドは、デー
タ転送の前にＤＭＡコントローラ２０からバッファコン
トローラ３０に送信され、これに基づいて、バス幅変換
部３６がストリームデータを転送する。また、転送先の
バッファの選択は、必ずしも３２ビット単位でなくても
よく、各ラッチにラッチされた８ビットデータの単位で
もよい。
タの長さに関する情報を含むバッファコマンドは、デー
タ転送の前にＤＭＡコントローラ２０からバッファコン
トローラ３０に送信され、これに基づいて、バス幅変換
部３６がストリームデータを転送する。また、転送先の
バッファの選択は、必ずしも３２ビット単位でなくても
よく、各ラッチにラッチされた８ビットデータの単位で
もよい。
【００６６】さらに、バッファ３３ａ、バッファ３３
ｂ、バッファ３３ｃ又はバッファ３３ｄからＢＦＩＦＯ
２３へストリームデータを転送する場合は、データ転送
の方向及び手順が逆になるだけで容易に実現されるの
で、その説明を省略する。 ＜バッファレジスタ３２の詳細構成＞図１１は、図５に
示したバッファレジスタ３２の詳細な構成を示す図であ
る。
ｂ、バッファ３３ｃ又はバッファ３３ｄからＢＦＩＦＯ
２３へストリームデータを転送する場合は、データ転送
の方向及び手順が逆になるだけで容易に実現されるの
で、その説明を省略する。 ＜バッファレジスタ３２の詳細構成＞図１１は、図５に
示したバッファレジスタ３２の詳細な構成を示す図であ
る。
【００６７】このレジスタ群は、ポートナンバーレジス
タ３２ａ、４×ｍｏｄｅ３２ｂ、ｉｎ／ｏｕｔ３２ｃ、
ｉｎ／ｏｕｔ３２ｄ、ｉｎ／ｏｕｔ３２ｅ、ｉｎ／ｏｕ
ｔ３２ｆ及びデータ長３２ｇから構成される。ポートナ
ンバーレジスタ３２ａは、ストリームデータがバス幅変
換されるポートの番号を格納する。
タ３２ａ、４×ｍｏｄｅ３２ｂ、ｉｎ／ｏｕｔ３２ｃ、
ｉｎ／ｏｕｔ３２ｄ、ｉｎ／ｏｕｔ３２ｅ、ｉｎ／ｏｕ
ｔ３２ｆ及びデータ長３２ｇから構成される。ポートナ
ンバーレジスタ３２ａは、ストリームデータがバス幅変
換されるポートの番号を格納する。
【００６８】４×ｍｏｄｅ３２ｂは、４倍速モードのバ
ス幅変換時にのみセットされる。ｉｎ／ｏｕｔ３２ｃ
は、バッファ３３ａに対するデータ転送の方向を示し、
同様に、ｉｎ／ｏｕｔ３２ｄは、バッファ３３ｂに対す
るデータ転送の方向を示し、ｉｎ／ｏｕｔ３２ｅは、バ
ッファ３３ｃに対するデータ転送の方向を示し、ｉｎ／
ｏｕｔ３２ｆは、バッファ３３ｄに対するデータ転送の
方向を示す。
ス幅変換時にのみセットされる。ｉｎ／ｏｕｔ３２ｃ
は、バッファ３３ａに対するデータ転送の方向を示し、
同様に、ｉｎ／ｏｕｔ３２ｄは、バッファ３３ｂに対す
るデータ転送の方向を示し、ｉｎ／ｏｕｔ３２ｅは、バ
ッファ３３ｃに対するデータ転送の方向を示し、ｉｎ／
ｏｕｔ３２ｆは、バッファ３３ｄに対するデータ転送の
方向を示す。
【００６９】データ長３２ｇは、バス幅変換されるスト
リームデータのデータ長を格納する。なお、これらの各
レジスタは、図８に示すバッファコマンド２２ｐにより
設定される。 ＜バッファ３３ａ、バッファ３３ｂ、バッファ３３ｃ及
びバッファ３３ｄの詳細構成＞図１２は、図５に示すバ
ッファ３３ａの詳細な構成を示す図である。なお、バッ
ファ３３ｂ、バッファ３３ｃ及びバッファ３３ｄは、バ
ッファ３３ａと基本的に同じ構成であるのでその説明を
省略する。
リームデータのデータ長を格納する。なお、これらの各
レジスタは、図８に示すバッファコマンド２２ｐにより
設定される。 ＜バッファ３３ａ、バッファ３３ｂ、バッファ３３ｃ及
びバッファ３３ｄの詳細構成＞図１２は、図５に示すバ
ッファ３３ａの詳細な構成を示す図である。なお、バッ
ファ３３ｂ、バッファ３３ｃ及びバッファ３３ｄは、バ
ッファ３３ａと基本的に同じ構成であるのでその説明を
省略する。
【００７０】ここでは、フィールドメモリ（Ｆｉｅｌｄ
−ｍｅｍｏｒｙ）３４ａを使った例を示す。なお、書き
込み用のデータバスであるＷＤ３４ｂ、読み出し用のデ
ータバスであるＲＤ３４ｃ、書き込みリセットであるＷ
ＲＳＴ３４ｄ、書き込みクロックであるＷＣＬＫ３４
ｅ、読み出しリセットであるＲＲＳＴ３４ｆ、読み出し
クロックであるＲＣＬＫ３４ｇ、ＢＯＡ３４ｈ、ＢＯＢ
３４ｉ、書き込みバスを切り替えるゲート３４ｊ、読み
出しバスを切り替えるゲート３４ｋを図上に示す。
−ｍｅｍｏｒｙ）３４ａを使った例を示す。なお、書き
込み用のデータバスであるＷＤ３４ｂ、読み出し用のデ
ータバスであるＲＤ３４ｃ、書き込みリセットであるＷ
ＲＳＴ３４ｄ、書き込みクロックであるＷＣＬＫ３４
ｅ、読み出しリセットであるＲＲＳＴ３４ｆ、読み出し
クロックであるＲＣＬＫ３４ｇ、ＢＯＡ３４ｈ、ＢＯＢ
３４ｉ、書き込みバスを切り替えるゲート３４ｊ、読み
出しバスを切り替えるゲート３４ｋを図上に示す。
【００７１】フィールドメモリは、ほぼＦＩＦＯメモリ
のような先入れ先出し動作ができるが、そのメモリ領域
の全てについて完全な非同期入出力はできず、一定の周
期で書き込みと読み出しをオーバーラップさせてデータ
転送を行なわなければならない。ここでは、連続したス
トリームデータのデータ転送を行なうので、データが途
切れることはなく、フレームパルスの周期で書き込みと
読み出しをオーバーラップさせてデータ転送を行うこと
ができる。
のような先入れ先出し動作ができるが、そのメモリ領域
の全てについて完全な非同期入出力はできず、一定の周
期で書き込みと読み出しをオーバーラップさせてデータ
転送を行なわなければならない。ここでは、連続したス
トリームデータのデータ転送を行なうので、データが途
切れることはなく、フレームパルスの周期で書き込みと
読み出しをオーバーラップさせてデータ転送を行うこと
ができる。
【００７２】フィールドメモリ３４ａは、ＷＤ３４ｂか
ら書き込まれたデータをＲＤ３４ｃから読み出す。ＷＤ
３４ｂは、ＷＲＳＴ３４ｄによって書き込み位置がフレ
ームごとにリセットされ、ＷＣＬＫ３４ｅに合わせてデ
ータが書き込まれる。ＲＤ３４ｃは、ＲＲＳＴ３４ｆに
よって読み出し位置がフレームごとにリセットされ、Ｒ
ＣＬＫ３４ｇに合わせてデータが読み出される。
ら書き込まれたデータをＲＤ３４ｃから読み出す。ＷＤ
３４ｂは、ＷＲＳＴ３４ｄによって書き込み位置がフレ
ームごとにリセットされ、ＷＣＬＫ３４ｅに合わせてデ
ータが書き込まれる。ＲＤ３４ｃは、ＲＲＳＴ３４ｆに
よって読み出し位置がフレームごとにリセットされ、Ｒ
ＣＬＫ３４ｇに合わせてデータが読み出される。
【００７３】ＢＯＡ３４ｈは、バッファコントローラ３
０と接続される。ＢＯＢ３４ｉは、Ｉ／Ｏコントローラ
４０ａと接続される。ゲート３４ｊとゲート３４ｋは、
バッファコントローラ３０とＩ／Ｏコントローラ４０ａ
との間で、両方向のデータ転送を行うために、ＢＯＡ３
４ｈとＢＯＢ３４ｉの２つのバスを切り替える。
０と接続される。ＢＯＢ３４ｉは、Ｉ／Ｏコントローラ
４０ａと接続される。ゲート３４ｊとゲート３４ｋは、
バッファコントローラ３０とＩ／Ｏコントローラ４０ａ
との間で、両方向のデータ転送を行うために、ＢＯＡ３
４ｈとＢＯＢ３４ｉの２つのバスを切り替える。
【００７４】このように、バッファ３３ａは、バスを切
り替えることによって、データ転送の方向を決定し、バ
ッファコントローラ３０とＩ／Ｏコントローラ４０ａと
の間で、連続したストリームデータのデータ転送のバッ
ファリングを行うことができる。なお、バッファ３３ａ
を構成するフィールドメモリ３４ａのメモリ容量は、数
（２〜３）フレーム分程度の量で十分である。ここで
は、フィールドメモリ３４ａのメモリ容量は、２フレー
ム分の２５０Ｋｂｙｔｅである。
り替えることによって、データ転送の方向を決定し、バ
ッファコントローラ３０とＩ／Ｏコントローラ４０ａと
の間で、連続したストリームデータのデータ転送のバッ
ファリングを行うことができる。なお、バッファ３３ａ
を構成するフィールドメモリ３４ａのメモリ容量は、数
（２〜３）フレーム分程度の量で十分である。ここで
は、フィールドメモリ３４ａのメモリ容量は、２フレー
ム分の２５０Ｋｂｙｔｅである。
【００７５】＜ＦＰ４４ａ、ＦＰ４４ｂ、ＦＰ４４ｃ及
びＦＰ４４ｄの詳細構成＞図１３は、図５に示す制御線
ＦＰ４４ａを示す図である。なお、ＦＰ４４ｂ、ＦＰ４
４ｃ及びＦＰ４４ｄは、ＦＰ４４ａと基本的に同じ構成
であるのでその説明を省略する。Ｉ／Ｏコントローラ４
０ａによりポート４１ａから受信されたフレームパルス
が、制御線ＦＰ４４ａを介してＤＭＡコントローラ２０
へ伝達され、図６（ｂ）に示すＦＰ２２ｏがセットされ
る。 ＜動作＞まず、図１に示すシステムにおいて、ＨＤＤ１
４ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ及びＨＤＤ１４ｄに
格納されたストリームデータをマルチストリームインタ
ーフェイス１５を介して出力する場合の動作について説
明する。
びＦＰ４４ｄの詳細構成＞図１３は、図５に示す制御線
ＦＰ４４ａを示す図である。なお、ＦＰ４４ｂ、ＦＰ４
４ｃ及びＦＰ４４ｄは、ＦＰ４４ａと基本的に同じ構成
であるのでその説明を省略する。Ｉ／Ｏコントローラ４
０ａによりポート４１ａから受信されたフレームパルス
が、制御線ＦＰ４４ａを介してＤＭＡコントローラ２０
へ伝達され、図６（ｂ）に示すＦＰ２２ｏがセットされ
る。 ＜動作＞まず、図１に示すシステムにおいて、ＨＤＤ１
４ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ及びＨＤＤ１４ｄに
格納されたストリームデータをマルチストリームインタ
ーフェイス１５を介して出力する場合の動作について説
明する。
【００７６】＜ＣＰＵ１０の動作＞図１４は、本発明に
係るデータ転送システムを用いた場合の、ＣＰＵ１０に
おけるストリームデータの転送の処理の流れを示す図で
ある。以下にその動作を説明する。 １．あるユーザからあるストリームデータの転送要求が
発生する（ステップＳ１）。
係るデータ転送システムを用いた場合の、ＣＰＵ１０に
おけるストリームデータの転送の処理の流れを示す図で
ある。以下にその動作を説明する。 １．あるユーザからあるストリームデータの転送要求が
発生する（ステップＳ１）。
【００７７】２．特定されたストリームデータを１フレ
ーム単位毎に、ＨＤＤ１４ａ、ＨＤＤ１４ｂ、ＨＤＤ１
４ｃ又はＨＤＤ１４ｄからメモリ１１へＤＭＡ転送する
ためのＨＤＤコマンドを作成して、メモリ１１に一旦記
憶する（ステップＳ２）。 ３．ＳＣＳＩインターフェイス１３がＨＤＤコマンドを
受け付けられるようになるまで待つ（ステップＳ３）。
ーム単位毎に、ＨＤＤ１４ａ、ＨＤＤ１４ｂ、ＨＤＤ１
４ｃ又はＨＤＤ１４ｄからメモリ１１へＤＭＡ転送する
ためのＨＤＤコマンドを作成して、メモリ１１に一旦記
憶する（ステップＳ２）。 ３．ＳＣＳＩインターフェイス１３がＨＤＤコマンドを
受け付けられるようになるまで待つ（ステップＳ３）。
【００７８】４．メモリ１１からＳＣＳＩインターフェ
イス１３へ、ステップＳ２で作成したＨＤＤコマンドを
転送する（ステップＳ４）。 ５．メモリ１１に格納された１フレーム単位のストリー
ムデータを、メモリ１１から特定された外部機器へＤＭ
Ａ転送するための外部機器別コマンドとコマンドリスト
を作成してメモリ１１に記憶する（ステップＳ５）。
イス１３へ、ステップＳ２で作成したＨＤＤコマンドを
転送する（ステップＳ４）。 ５．メモリ１１に格納された１フレーム単位のストリー
ムデータを、メモリ１１から特定された外部機器へＤＭ
Ａ転送するための外部機器別コマンドとコマンドリスト
を作成してメモリ１１に記憶する（ステップＳ５）。
【００７９】６．ＳＣＳＩインターフェイス１３によ
り、ストリームデータの１フレーム単位が、ＨＤＤ１４
ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ又はＨＤＤ１４ｄから
メモリ１１へＤＭＡ転送されるのを待つ（ステップＳ
６）。 ７．マルチストリームインターフェイス１５が外部機器
別コマンドを受け付けられるようになるまで待つ（ステ
ップＳ７）。
り、ストリームデータの１フレーム単位が、ＨＤＤ１４
ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ又はＨＤＤ１４ｄから
メモリ１１へＤＭＡ転送されるのを待つ（ステップＳ
６）。 ７．マルチストリームインターフェイス１５が外部機器
別コマンドを受け付けられるようになるまで待つ（ステ
ップＳ７）。
【００８０】８．メモリ１１からマルチストリームイン
ターフェイス１５へ、ステップＳ５で作成された外部機
器別コマンドを転送する（ステップＳ８）。 ９．転送要求されたストリームデータが全フレーム転送
されたか否かを判断し、全フレーム転送されたと判断さ
れた場合は動作を終了し、まだ全フレーム転送されてい
ないと判断された場合は、ステップＳ２のＨＤＤコマン
ドの作成へ戻る（ステップＳ９）。
ターフェイス１５へ、ステップＳ５で作成された外部機
器別コマンドを転送する（ステップＳ８）。 ９．転送要求されたストリームデータが全フレーム転送
されたか否かを判断し、全フレーム転送されたと判断さ
れた場合は動作を終了し、まだ全フレーム転送されてい
ないと判断された場合は、ステップＳ２のＨＤＤコマン
ドの作成へ戻る（ステップＳ９）。
【００８１】ＣＰＵ１０は、接続された外部機器毎に、
上記の動作を並列に実行する。ここで、メモリ１１内に
確保されたバッファ領域は、ユーザ空間では論理アドレ
スで示されるが、データ転送時は物理アドレスで示され
る。したがって、データ転送時は、バッファ領域の論理
アドレスが物理アドレスに変換されて４ＫＢのデータサ
イズ毎にばらばらになっている状態に基づいて、コマン
ドリストが作られる。
上記の動作を並列に実行する。ここで、メモリ１１内に
確保されたバッファ領域は、ユーザ空間では論理アドレ
スで示されるが、データ転送時は物理アドレスで示され
る。したがって、データ転送時は、バッファ領域の論理
アドレスが物理アドレスに変換されて４ＫＢのデータサ
イズ毎にばらばらになっている状態に基づいて、コマン
ドリストが作られる。
【００８２】なお、通常は、コマンドリストに含まれる
ＤＭＡ転送のデータサイズは、１ページ分の４ＫＢであ
るが、４ＫＢのデータサイズを確保できない場合があ
る。例えば、ストリームデータの１フレームが１０、０
００バイトの場合には、４０９６バイト、４０９６バイ
ト及び１８０８バイトの３つに分割される為、最後の１
８０８バイトが４ＫＢのデータサイズを確保できない。
ＤＭＡ転送のデータサイズは、１ページ分の４ＫＢであ
るが、４ＫＢのデータサイズを確保できない場合があ
る。例えば、ストリームデータの１フレームが１０、０
００バイトの場合には、４０９６バイト、４０９６バイ
ト及び１８０８バイトの３つに分割される為、最後の１
８０８バイトが４ＫＢのデータサイズを確保できない。
【００８３】ここで、このバッファ領域は、ページアウ
トされないように、ＯＳに対してロックされた領域であ
る。 ＜ＳＣＳＩインターフェイス１３の動作＞ＳＣＳＩイン
ターフェイス１３は、ＣＰＵ１０により、特定されたス
トリームデータを１フレーム単位毎に、ＨＤＤ１４ａ、
ＨＤＤ１４ｂ、ＨＤＤ１４ｃ又はＨＤＤ１４ｄからメモ
リ１１へＤＭＡ転送するためのコマンドを転送され、こ
のコマンドに基づいて、ストリームデータの１フレーム
単位を、ＨＤＤ１４ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ又
はＨＤＤ１４ｄからメモリ１１へＤＭＡ転送する。な
お、ＳＣＳＩインターフェイス１３の詳細な動作につい
ては、従来のＤＭＡ転送装置と同様なので、その説明を
省略する。
トされないように、ＯＳに対してロックされた領域であ
る。 ＜ＳＣＳＩインターフェイス１３の動作＞ＳＣＳＩイン
ターフェイス１３は、ＣＰＵ１０により、特定されたス
トリームデータを１フレーム単位毎に、ＨＤＤ１４ａ、
ＨＤＤ１４ｂ、ＨＤＤ１４ｃ又はＨＤＤ１４ｄからメモ
リ１１へＤＭＡ転送するためのコマンドを転送され、こ
のコマンドに基づいて、ストリームデータの１フレーム
単位を、ＨＤＤ１４ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ又
はＨＤＤ１４ｄからメモリ１１へＤＭＡ転送する。な
お、ＳＣＳＩインターフェイス１３の詳細な動作につい
ては、従来のＤＭＡ転送装置と同様なので、その説明を
省略する。
【００８４】＜マルチストリームインターフェイス１５
の動作＞マルチストリームインターフェイス１５は、Ｃ
ＰＵ１０により、メモリ１１に格納された１フレーム単
位のストリームデータをメモリ１１から特定された外部
機器へＤＭＡ転送するためのコマンドと、コマンドリス
トのアドレスを転送され、このコマンドとコマンドリス
トのアドレスに基づいて、メモリ１１に格納されたコマ
ンドリストを読み出し、このコマンドリストに基づい
て、ストリームデータの１フレーム単位を、メモリ１１
から特定された外部機器へＤＭＡ転送する。なお、マル
チストリームインターフェイス１５の詳細な動作につい
ては後述する。
の動作＞マルチストリームインターフェイス１５は、Ｃ
ＰＵ１０により、メモリ１１に格納された１フレーム単
位のストリームデータをメモリ１１から特定された外部
機器へＤＭＡ転送するためのコマンドと、コマンドリス
トのアドレスを転送され、このコマンドとコマンドリス
トのアドレスに基づいて、メモリ１１に格納されたコマ
ンドリストを読み出し、このコマンドリストに基づい
て、ストリームデータの１フレーム単位を、メモリ１１
から特定された外部機器へＤＭＡ転送する。なお、マル
チストリームインターフェイス１５の詳細な動作につい
ては後述する。
【００８５】次に、上記のようなＤＭＡ転送で用いられ
る、バッファをフレーム単位で管理する方法とダブルバ
ッファ方式でメモリ１１内のバッファ領域を管理する方
法について説明する。 ＜バッファをフレーム単位で管理する方法とダブルバッ
ファ方式でメモリ１１内のバッファ領域を管理する方法
＞ビデオデータは連続した複数のフレームで構成され、
通常は３０フレームで１秒の画像に相当する。例えば３
０Ｍｂｐｓのデータレートのビデオデータの場合では、
１フレーム当りのデータサイズは１２５ＫＢとなる。
る、バッファをフレーム単位で管理する方法とダブルバ
ッファ方式でメモリ１１内のバッファ領域を管理する方
法について説明する。 ＜バッファをフレーム単位で管理する方法とダブルバッ
ファ方式でメモリ１１内のバッファ領域を管理する方法
＞ビデオデータは連続した複数のフレームで構成され、
通常は３０フレームで１秒の画像に相当する。例えば３
０Ｍｂｐｓのデータレートのビデオデータの場合では、
１フレーム当りのデータサイズは１２５ＫＢとなる。
【００８６】バッファをフレーム単位で管理する方法
は、一旦メモリ１１内のバッファ領域に１フレーム分の
ストリームデータを格納し、この１フレームをマルチス
トリームインターフェイス１５に転送することである。
ダブルバッファ方式でメモリ１１内のバッファ領域を管
理する方法は、１フレームのサイクルごとに、ダブルバ
ッファの一方のバッファをＳＣＳＩインターフェイス１
３が使用し、他方のバッファをマルチストリームインタ
ーフェイス１５が使用することであり、並行して２つの
インターフェイスの処理を実行することができる。
は、一旦メモリ１１内のバッファ領域に１フレーム分の
ストリームデータを格納し、この１フレームをマルチス
トリームインターフェイス１５に転送することである。
ダブルバッファ方式でメモリ１１内のバッファ領域を管
理する方法は、１フレームのサイクルごとに、ダブルバ
ッファの一方のバッファをＳＣＳＩインターフェイス１
３が使用し、他方のバッファをマルチストリームインタ
ーフェイス１５が使用することであり、並行して２つの
インターフェイスの処理を実行することができる。
【００８７】なお、各ポートからストリームデータを入
力する場合も、出力の場合とデータ転送の方向及び手順
が逆になるだけで容易に実現される。各ポートから取り
込まれたストリームデータは、マルチストリームインタ
ーフェイス１５によってメモリ１１上のバッファ領域に
一旦格納され、ＳＣＳＩインターフェイス１３によって
ＨＤＤ１４ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ又はＨＤＤ
１４ｄに格納される。
力する場合も、出力の場合とデータ転送の方向及び手順
が逆になるだけで容易に実現される。各ポートから取り
込まれたストリームデータは、マルチストリームインタ
ーフェイス１５によってメモリ１１上のバッファ領域に
一旦格納され、ＳＣＳＩインターフェイス１３によって
ＨＤＤ１４ａ、ＨＤＤ１４ｂ、ＨＤＤ１４ｃ又はＨＤＤ
１４ｄに格納される。
【００８８】次に、システムバス１２におけるデータ転
送の動作について説明する。 ＜システムバス１２におけるデータ転送の動作＞システ
ムバス１２として例えばＰＣＩローカルバスを使用して
いる場合などでは、メモリアドレスとデータとは多重化
されている。このため、システムバス１２上には先ずア
ドレスが出力されて、メモリ１１のロケーションが特定
される。このアドレスの出力に続いてデータが出力さ
れ、このアドレスで指定されたメモリ１１のロケーショ
ンから順に複数のデータが転送される。このようなデー
タ転送をバースト転送と呼ぶ。つまり、一つのバースト
転送では、先頭がアドレスで、残りがデータということ
が決まっている。従って、この時のアドレスは先頭値だ
けであり、ひとつのバストランザクションの間は、アド
レスの先頭値から連続するアドレスに対しての転送が可
能である。１回のバースト転送長は、例えばＰＣＩロー
カルバスの場合は、ＰＣＩローカルバス上のデバイスに
固有のレイテンシタイマで指定される値以下の大きさで
ある。ここでは、ＢＦＩＦＯ２３の容量とする。また、
１回のＰＣＩローカルバス上のバースト転送トランザク
ションは、バスのマスタとなるデバイスがバス要求（Ｒ
ＥＱ）を出力し、バス使用許可（ＧＮＴ）が返されてか
らアクセスを開始する。
送の動作について説明する。 ＜システムバス１２におけるデータ転送の動作＞システ
ムバス１２として例えばＰＣＩローカルバスを使用して
いる場合などでは、メモリアドレスとデータとは多重化
されている。このため、システムバス１２上には先ずア
ドレスが出力されて、メモリ１１のロケーションが特定
される。このアドレスの出力に続いてデータが出力さ
れ、このアドレスで指定されたメモリ１１のロケーショ
ンから順に複数のデータが転送される。このようなデー
タ転送をバースト転送と呼ぶ。つまり、一つのバースト
転送では、先頭がアドレスで、残りがデータということ
が決まっている。従って、この時のアドレスは先頭値だ
けであり、ひとつのバストランザクションの間は、アド
レスの先頭値から連続するアドレスに対しての転送が可
能である。１回のバースト転送長は、例えばＰＣＩロー
カルバスの場合は、ＰＣＩローカルバス上のデバイスに
固有のレイテンシタイマで指定される値以下の大きさで
ある。ここでは、ＢＦＩＦＯ２３の容量とする。また、
１回のＰＣＩローカルバス上のバースト転送トランザク
ションは、バスのマスタとなるデバイスがバス要求（Ｒ
ＥＱ）を出力し、バス使用許可（ＧＮＴ）が返されてか
らアクセスを開始する。
【００８９】通常のストリームデータのバースト転送
は、例えば１フレームが１２５ＫＢの場合は、連続的に
１２５ＫＢの領域が順番にＤＭＡ転送される訳ではな
く、数個から数十個の連続するデータ単位に区切られて
実行される。こうする事によって、システムバス１２上
に多数のデバイス（ＣＰＵ１０、メモリ１１、ＳＣＳＩ
インターフェイス１３又はマルチストリームインターフ
ェイス１５等）が接続されていたとしても、システムバ
ス１２にバス要求ＲＥＱを出しているデバイスに順にシ
ステムバス１２の使用権を割り当てながらバースト転送
を行なうことで、効率的にシステムバス１２を使用して
データ転送を行なうことができる。なお、これは、スト
リームデータの入力と出力に関りなく実行される。
は、例えば１フレームが１２５ＫＢの場合は、連続的に
１２５ＫＢの領域が順番にＤＭＡ転送される訳ではな
く、数個から数十個の連続するデータ単位に区切られて
実行される。こうする事によって、システムバス１２上
に多数のデバイス（ＣＰＵ１０、メモリ１１、ＳＣＳＩ
インターフェイス１３又はマルチストリームインターフ
ェイス１５等）が接続されていたとしても、システムバ
ス１２にバス要求ＲＥＱを出しているデバイスに順にシ
ステムバス１２の使用権を割り当てながらバースト転送
を行なうことで、効率的にシステムバス１２を使用して
データ転送を行なうことができる。なお、これは、スト
リームデータの入力と出力に関りなく実行される。
【００９０】＜マルチストリームインターフェイス１５
の詳細な動作＞ ＜バスコントローラ２１の詳細な動作＞図１５は、本発
明に係るデータ転送システムを用いた場合の、バスコン
トローラ２１におけるストリームデータの転送の処理の
流れを示す図である。以下、図１、図２、図３、図４、
図５、図６（ａ）、図６（ｂ）、図８及び図１１を用い
てその動作を説明する。
の詳細な動作＞ ＜バスコントローラ２１の詳細な動作＞図１５は、本発
明に係るデータ転送システムを用いた場合の、バスコン
トローラ２１におけるストリームデータの転送の処理の
流れを示す図である。以下、図１、図２、図３、図４、
図５、図６（ａ）、図６（ｂ）、図８及び図１１を用い
てその動作を説明する。
【００９１】ここでは、図２に示すストリームデータと
図３に示すチェインリストが、あらかじめメモリ１１に
格納されており、さらに、ポート４１ａに対応するコン
トロールレジスタ２２ｇの内容であるＤＯＮＥ２２ｍが
「１」の時に、ＣＰＵ１０によりチェインアドレスカウ
ンタ２２ｃに図３に示すコマンドリストＡ６４ａのコマ
ンドリストアドレスＡ６８ａが転送され、コントロール
レジスタ２２ｇの内容であるＲＵＮ２２ｌに「１」、Ｄ
ＯＮＥ２２ｍに「０」、ＩＯ２２ｎに「０」及びＦＰ２
２ｏに「０」が転送されるものとする。
図３に示すチェインリストが、あらかじめメモリ１１に
格納されており、さらに、ポート４１ａに対応するコン
トロールレジスタ２２ｇの内容であるＤＯＮＥ２２ｍが
「１」の時に、ＣＰＵ１０によりチェインアドレスカウ
ンタ２２ｃに図３に示すコマンドリストＡ６４ａのコマ
ンドリストアドレスＡ６８ａが転送され、コントロール
レジスタ２２ｇの内容であるＲＵＮ２２ｌに「１」、Ｄ
ＯＮＥ２２ｍに「０」、ＩＯ２２ｎに「０」及びＦＰ２
２ｏに「０」が転送されるものとする。
【００９２】１．ポート番号ｐｎの初期設定を行なう。
なお、このポート番号ｐｎは、０、１、２及び３がそれ
ぞれポート４１ａ、ポート４１ｂ、ポート４１ｃ及びポ
ート４１ｄに対応する番号であり、ここでは、初期値と
して「０」を代入する（ステップＳ１１）。 ２．ポート番号ｐｎに対応するポートのコントロールレ
ジスタの内容が、ＲＵＮ＝１、ＤＯＮＥ＝０及びＦＰ＝
１であるか否かを判断する。ここでＲＵＮ＝１は、対応
するポートに対してＤＭＡ転送を起動することを示し、
ＤＯＮＥ＝０は、対応するポートに対するＤＭＡ転送が
終了していなことを示し、ＦＰ＝１は、対応するポート
からフレームパルスを受信したことを示すこととする。
このうち、１つでも条件を満たさないと判断された場合
はポート番号ｐｎをインクリメントしに行き、全ての条
件を満たすと判断された場合は、ＤＭＡ転送しに行く
（ステップＳ１２）。
なお、このポート番号ｐｎは、０、１、２及び３がそれ
ぞれポート４１ａ、ポート４１ｂ、ポート４１ｃ及びポ
ート４１ｄに対応する番号であり、ここでは、初期値と
して「０」を代入する（ステップＳ１１）。 ２．ポート番号ｐｎに対応するポートのコントロールレ
ジスタの内容が、ＲＵＮ＝１、ＤＯＮＥ＝０及びＦＰ＝
１であるか否かを判断する。ここでＲＵＮ＝１は、対応
するポートに対してＤＭＡ転送を起動することを示し、
ＤＯＮＥ＝０は、対応するポートに対するＤＭＡ転送が
終了していなことを示し、ＦＰ＝１は、対応するポート
からフレームパルスを受信したことを示すこととする。
このうち、１つでも条件を満たさないと判断された場合
はポート番号ｐｎをインクリメントしに行き、全ての条
件を満たすと判断された場合は、ＤＭＡ転送しに行く
（ステップＳ１２）。
【００９３】３．１つでも条件を満たさないと判断され
た場合は、次のポートの判断を行う為、ポート番号ｐｎ
をインクリメントする（ステップＳ１３）。 ４．ポート番号ｐｎが、最大のポートナンバーより大き
い場合は、ポート番号ｐｎの初期設定へ行く。ここで
は、最大のポートナンバー「３」より大きい場合は、初
期値「０」を代入しにステップＳ１１へ行き、最大のポ
ートナンバー「３」より大きくない場合は、コントロー
ルレジスタを判断しにステップＳ１２へ行く（ステップ
Ｓ１４）。
た場合は、次のポートの判断を行う為、ポート番号ｐｎ
をインクリメントする（ステップＳ１３）。 ４．ポート番号ｐｎが、最大のポートナンバーより大き
い場合は、ポート番号ｐｎの初期設定へ行く。ここで
は、最大のポートナンバー「３」より大きい場合は、初
期値「０」を代入しにステップＳ１１へ行き、最大のポ
ートナンバー「３」より大きくない場合は、コントロー
ルレジスタを判断しにステップＳ１２へ行く（ステップ
Ｓ１４）。
【００９４】５．ステップＳ１２により全ての条件を満
たすと判断された場合は、ポート番号ｐｎに対応するポ
ートのチェインアドレスカウンタに格納されたコマンド
リストアドレスが示すコマンドリストを取得し、そのコ
マンドリストに含まれるスタートアドレスをＤＭＡアド
レスカウンタに転送し、そのコマンドリストに含まれる
ストリームデータのサイズをＤＭＡデータカウンタに転
送し、また、チェインアドレスカウンタに格納されたコ
マンドリストアドレスを、次のコマンドリストアドレス
に更新する。
たすと判断された場合は、ポート番号ｐｎに対応するポ
ートのチェインアドレスカウンタに格納されたコマンド
リストアドレスが示すコマンドリストを取得し、そのコ
マンドリストに含まれるスタートアドレスをＤＭＡアド
レスカウンタに転送し、そのコマンドリストに含まれる
ストリームデータのサイズをＤＭＡデータカウンタに転
送し、また、チェインアドレスカウンタに格納されたコ
マンドリストアドレスを、次のコマンドリストアドレス
に更新する。
【００９５】ここでは、例えば、全ての条件を満たすと
判断された場合は、ポート番号ｐｎ「０」に対応するポ
ート４１ａのチェインアドレスカウンタ２２ｃに格納さ
れたコマンドリストアドレスＡ６８ａが示すコマンドリ
ストＡ６４ａを取得し、そのコマンドリストＡ６４ａに
含まれるスタートアドレスＡ６５ａをＤＭＡアドレスカ
ウンタ２２ａに転送し、そのコマンドリストＡ６４ａに
含まれるデータサイズＡ６７ａをＤＭＡデータカウンタ
２２ｂに転送し、また、チェインアドレスカウンタ２２
ｃに格納されたコマンドリストアドレスＡ６８ａを、イ
ンクリメントして次のコマンドリストアドレスＢ６８ｂ
に更新する（ステップＳ１５）。
判断された場合は、ポート番号ｐｎ「０」に対応するポ
ート４１ａのチェインアドレスカウンタ２２ｃに格納さ
れたコマンドリストアドレスＡ６８ａが示すコマンドリ
ストＡ６４ａを取得し、そのコマンドリストＡ６４ａに
含まれるスタートアドレスＡ６５ａをＤＭＡアドレスカ
ウンタ２２ａに転送し、そのコマンドリストＡ６４ａに
含まれるデータサイズＡ６７ａをＤＭＡデータカウンタ
２２ｂに転送し、また、チェインアドレスカウンタ２２
ｃに格納されたコマンドリストアドレスＡ６８ａを、イ
ンクリメントして次のコマンドリストアドレスＢ６８ｂ
に更新する（ステップＳ１５）。
【００９６】６．バスコントローラ２１が、ポート番号
ｐｎとそのポート番号ｐｎに対応するポートのコントロ
ールレジスタの内容とＢＦＩＦＯ２３のメモリ容量とＤ
ＭＡデータカウンタ２２ｂの内容とに基づいてバッファ
コマンド２２ｐを生成し、データ長３２ｇの内容が
「０」になるのを待って、バッファコマンド２２ｐをバ
ッファコントローラ３０へ送信し、ＤＭＡアドレスカウ
ンタ２２ａに格納されたスタートアドレスで示されるメ
モリ１１内のバッファ領域とＢＦＩＦＯ２３の間で、ス
トリームデータをバースト転送し、バースト転送した分
だけ、ＤＭＡアドレスカウンタ２２ａに格納されたスタ
ートアドレスをインクリメントしＤＭＡデータカウンタ
２２ｂに格納されたデータサイズをデクリメントする。
ここでは、例えばポート番号ｐｎ「０」とポート４１ａ
のコントロールレジスタ２２ｇの内容とＢＦＩＦＯ２３
のメモリ容量とＤＭＡデータカウンタ２２ｂの内容とに
基づいてバッファコマンド２２ｐを生成し、バッファコ
ントローラ３０へ送信し、ＤＭＡアドレスカウンタ２２
ａに格納されたスタートアドレスで示されるメモリ１１
内のバッファ領域とＢＦＩＦＯ２３の間で、３２ワード
分のストリームデータをバースト転送し、ＤＭＡアドレ
スカウンタ２２ａの内容を３２ワード分インクリメント
しＤＭＡデータカウンタ２２ｂの内容を３２ワード分デ
クリメントする（ステップＳ１６）。
ｐｎとそのポート番号ｐｎに対応するポートのコントロ
ールレジスタの内容とＢＦＩＦＯ２３のメモリ容量とＤ
ＭＡデータカウンタ２２ｂの内容とに基づいてバッファ
コマンド２２ｐを生成し、データ長３２ｇの内容が
「０」になるのを待って、バッファコマンド２２ｐをバ
ッファコントローラ３０へ送信し、ＤＭＡアドレスカウ
ンタ２２ａに格納されたスタートアドレスで示されるメ
モリ１１内のバッファ領域とＢＦＩＦＯ２３の間で、ス
トリームデータをバースト転送し、バースト転送した分
だけ、ＤＭＡアドレスカウンタ２２ａに格納されたスタ
ートアドレスをインクリメントしＤＭＡデータカウンタ
２２ｂに格納されたデータサイズをデクリメントする。
ここでは、例えばポート番号ｐｎ「０」とポート４１ａ
のコントロールレジスタ２２ｇの内容とＢＦＩＦＯ２３
のメモリ容量とＤＭＡデータカウンタ２２ｂの内容とに
基づいてバッファコマンド２２ｐを生成し、バッファコ
ントローラ３０へ送信し、ＤＭＡアドレスカウンタ２２
ａに格納されたスタートアドレスで示されるメモリ１１
内のバッファ領域とＢＦＩＦＯ２３の間で、３２ワード
分のストリームデータをバースト転送し、ＤＭＡアドレ
スカウンタ２２ａの内容を３２ワード分インクリメント
しＤＭＡデータカウンタ２２ｂの内容を３２ワード分デ
クリメントする（ステップＳ１６）。
【００９７】７．ＤＭＡデータカウンタ２２ｂに格納さ
れたデータサイズが「０」か否かを判断する。データサ
イズが「０」であると判断された場合は、ＤＭＡコマン
ドビットのチェックへ行き、「０」でないと判断された
場合は、「０」になるまで、バースト転送を繰り返す
（ステップＳ１７）。 ８．データサイズが「０」であると判断された場合は、
ステップＳ１５で取得したコマンドリストに含まれるＤ
ＭＡコマンドビットの値をチェックして、以下のステッ
プで次のＤＭＡ転送の操作を決定する。ここでは、ＤＭ
ＡコマンドビットＡ６６ａの値をチェックする（ステッ
プＳ１８）。
れたデータサイズが「０」か否かを判断する。データサ
イズが「０」であると判断された場合は、ＤＭＡコマン
ドビットのチェックへ行き、「０」でないと判断された
場合は、「０」になるまで、バースト転送を繰り返す
（ステップＳ１７）。 ８．データサイズが「０」であると判断された場合は、
ステップＳ１５で取得したコマンドリストに含まれるＤ
ＭＡコマンドビットの値をチェックして、以下のステッ
プで次のＤＭＡ転送の操作を決定する。ここでは、ＤＭ
ＡコマンドビットＡ６６ａの値をチェックする（ステッ
プＳ１８）。
【００９８】９．ＤＭＡコマンドビットの値がチェイン
リストの終了６６ｆを示す場合は、ＤＯＮＥをセットし
て割り込み信号を生成し、別のポートに対してＤＭＡ転
送する為に、ステップＳ１３へ戻る（ステップＳ１９、
ステップＳ２０）。 １０．ＤＭＡコマンドビットの値がフレームパルス待ち
６６ｇを示す場合は、ＦＰをリセットして、別のポート
に対してＤＭＡ転送する為に、ステップＳ１３へ戻る
（ステップＳ２１、ステップＳ２２）。
リストの終了６６ｆを示す場合は、ＤＯＮＥをセットし
て割り込み信号を生成し、別のポートに対してＤＭＡ転
送する為に、ステップＳ１３へ戻る（ステップＳ１９、
ステップＳ２０）。 １０．ＤＭＡコマンドビットの値がフレームパルス待ち
６６ｇを示す場合は、ＦＰをリセットして、別のポート
に対してＤＭＡ転送する為に、ステップＳ１３へ戻る
（ステップＳ２１、ステップＳ２２）。
【００９９】１１．ＤＭＡコマンドビットの値が同一ポ
ート６６ｄを示す場合は、同じポートに対してＤＭＡ転
送する為に、ステップＳ１５へ戻る。ＤＭＡコマンドビ
ットの値がポートの切り替え６６ｅを示す場合は、別の
ポートに対してＤＭＡ転送する為に、ステップＳ１３へ
戻る（ステップＳ２３）。 ＜バッファコントローラ３０の詳細な動作＞図１６は、
本発明に係るデータ転送システムを用いた場合の、バッ
ファコントローラ３０におけるストリームデータのバス
変換の処理の流れを示す図である。以下、図５、図８、
図１０及び図１１を用いてその動作を説明する。
ート６６ｄを示す場合は、同じポートに対してＤＭＡ転
送する為に、ステップＳ１５へ戻る。ＤＭＡコマンドビ
ットの値がポートの切り替え６６ｅを示す場合は、別の
ポートに対してＤＭＡ転送する為に、ステップＳ１３へ
戻る（ステップＳ２３）。 ＜バッファコントローラ３０の詳細な動作＞図１６は、
本発明に係るデータ転送システムを用いた場合の、バッ
ファコントローラ３０におけるストリームデータのバス
変換の処理の流れを示す図である。以下、図５、図８、
図１０及び図１１を用いてその動作を説明する。
【０１００】１．図１５のステップＳ１５に示すよう
に、バッファインターフェイス３１は、バスコントロー
ラ２１からバッファコマンド２２ｐを転送されると（ス
テップＳ３１）、バッファコマンド２２ｐに含まれるＭ
ＯＤＥ２２ｑに基づいて、ポートに対応するナンバーを
ポートナンバーレジスタ３２ａに設定し、ポートに対応
するｉｎ／ｏｕｔにデータ転送の方向を設定し、さら
に、バッファコマンド２２ｐに含まれるデータ長２２ｒ
に基づいて、データ長３２ｇを設定する（ステップＳ３
２）。
に、バッファインターフェイス３１は、バスコントロー
ラ２１からバッファコマンド２２ｐを転送されると（ス
テップＳ３１）、バッファコマンド２２ｐに含まれるＭ
ＯＤＥ２２ｑに基づいて、ポートに対応するナンバーを
ポートナンバーレジスタ３２ａに設定し、ポートに対応
するｉｎ／ｏｕｔにデータ転送の方向を設定し、さら
に、バッファコマンド２２ｐに含まれるデータ長２２ｒ
に基づいて、データ長３２ｇを設定する（ステップＳ３
２）。
【０１０１】２．図１５のステップＳ１６に示すよう
に、バスコントローラ２１によりストリームデータがＢ
ＦＩＦＯ２３へバースト転送され、ＢＦＩＦＯ２３がス
トリームデータを格納すると、バッファインターフェイ
ス３１がＤＭＡコントローラ２０に非同期で、バス変換
を開始する（ステップＳ３３）。 ３．ラッチ３５ａ、ラッチ３５ｂ、ラッチ３５ｃ及びラ
ッチ３５ｄが、一時的に８ビットのデータを保持する。
ここでは、３２ビットバスＦＤＢを介してＢＦＩＦＯ２
３から転送されたデータが、８ビット毎に４分割されて
一次的にラッチされる（ステップＳ３４）。
に、バスコントローラ２１によりストリームデータがＢ
ＦＩＦＯ２３へバースト転送され、ＢＦＩＦＯ２３がス
トリームデータを格納すると、バッファインターフェイ
ス３１がＤＭＡコントローラ２０に非同期で、バス変換
を開始する（ステップＳ３３）。 ３．ラッチ３５ａ、ラッチ３５ｂ、ラッチ３５ｃ及びラ
ッチ３５ｄが、一時的に８ビットのデータを保持する。
ここでは、３２ビットバスＦＤＢを介してＢＦＩＦＯ２
３から転送されたデータが、８ビット毎に４分割されて
一次的にラッチされる（ステップＳ３４）。
【０１０２】４．バス幅変換部３６が、バッファを選択
しバス幅を３２ビットから８ビットに変換する。ここで
は、例えばバッファ３３ａを選択し（ステップＳ３
５）、ラッチ３５ａ、ラッチ３５ｂ、ラッチ３５ｃ及び
ラッチ３５ｄでラッチされた４つの８ビットデータを、
順番に転送することによって、バス幅を３２ビットから
８ビットに変換する（ステップＳ３６〜ステップＳ３
９）。
しバス幅を３２ビットから８ビットに変換する。ここで
は、例えばバッファ３３ａを選択し（ステップＳ３
５）、ラッチ３５ａ、ラッチ３５ｂ、ラッチ３５ｃ及び
ラッチ３５ｄでラッチされた４つの８ビットデータを、
順番に転送することによって、バス幅を３２ビットから
８ビットに変換する（ステップＳ３６〜ステップＳ３
９）。
【０１０３】５．１回のバス幅変換が終了すると、転送
したデータの分だけデータ長３２ｇの値をデクリメント
する（ステップＳ４０）。 ６．データ長３２ｇの値が「０」であるか否かを判断す
る。「０」であると判断された場合は、新たなバッファ
コマンド２２ｐの転送を受け付ける為にステップＳ３１
へ行き、「０」でないと判断された場合は、次の３２ビ
ットをバス変換する為にステップＳ３３へ行く（ステッ
プＳ４１）。
したデータの分だけデータ長３２ｇの値をデクリメント
する（ステップＳ４０）。 ６．データ長３２ｇの値が「０」であるか否かを判断す
る。「０」であると判断された場合は、新たなバッファ
コマンド２２ｐの転送を受け付ける為にステップＳ３１
へ行き、「０」でないと判断された場合は、次の３２ビ
ットをバス変換する為にステップＳ３３へ行く（ステッ
プＳ４１）。
【０１０４】＜ｎ倍速入力／出力の詳細な動作＞ｎ倍速
入力／出力については、図５に４ｘｐｏｒｔ４２の接続
とｘｎｍｏｄｅ４３の接続を示したが、この動作は、基
本的には前述の非同期マルチストリームのＤＭＡ転送動
作と同じである。異なる点は、図１１に示すバッファレ
ジスタ３２内の４ｘｍｏｄｅ３２ｂに、バッファコマン
ドにより４倍速モードが設定され、ここからｘｎｍｏｄ
ｅ４３で示す制御信号が、Ｉ／Ｏコントローラ４０ａ、
Ｉ／Ｏコントローラ４０ｂ、Ｉ／Ｏコントローラ４０ｃ
及びＩ／Ｏコントローラ４０ｄに伝えられて、各ポート
が４ｘｐｏｒｔ４２に切替えられる点である。
入力／出力については、図５に４ｘｐｏｒｔ４２の接続
とｘｎｍｏｄｅ４３の接続を示したが、この動作は、基
本的には前述の非同期マルチストリームのＤＭＡ転送動
作と同じである。異なる点は、図１１に示すバッファレ
ジスタ３２内の４ｘｍｏｄｅ３２ｂに、バッファコマン
ドにより４倍速モードが設定され、ここからｘｎｍｏｄ
ｅ４３で示す制御信号が、Ｉ／Ｏコントローラ４０ａ、
Ｉ／Ｏコントローラ４０ｂ、Ｉ／Ｏコントローラ４０ｃ
及びＩ／Ｏコントローラ４０ｄに伝えられて、各ポート
が４ｘｐｏｒｔ４２に切替えられる点である。
【０１０５】例えば外部機器からの入力の場合は、４ｘ
ｐｏｒｔ４２からの信号が１フレームごとに別々のＩ／
Ｏコントローラに順次入力される。なお、ここでは、４
倍速の接続を説明したが、これを２つのポートと接続す
れば２倍速となり、また、８つのポートと接続すれば８
倍速となり、必要に応じて接続するポート数を決めれば
よい。
ｐｏｒｔ４２からの信号が１フレームごとに別々のＩ／
Ｏコントローラに順次入力される。なお、ここでは、４
倍速の接続を説明したが、これを２つのポートと接続す
れば２倍速となり、また、８つのポートと接続すれば８
倍速となり、必要に応じて接続するポート数を決めれば
よい。
【０１０６】＜複数ポートの同時動作＞図１７は、本発
明に係るＤＭＡコントローラ２０を用いた場合の、複数
ポートの同時動作の処理を示す図である。図１８は、ポ
ート４１ａにストリームデータをＤＭＡ転送する為のチ
ェインリストを示す図である。
明に係るＤＭＡコントローラ２０を用いた場合の、複数
ポートの同時動作の処理を示す図である。図１８は、ポ
ート４１ａにストリームデータをＤＭＡ転送する為のチ
ェインリストを示す図である。
【０１０７】図１９は、ポート４１ｂにストリームデー
タをＤＭＡ転送する為のチェインリストを示す図であ
る。図２０は、ポート４１ｃにストリームデータをＤＭ
Ａ転送する為のチェインリストを示す図である。図２１
は、ポート４１ｄにストリームデータをＤＭＡ転送する
為のチェインリストを示す図である。
タをＤＭＡ転送する為のチェインリストを示す図であ
る。図２０は、ポート４１ｃにストリームデータをＤＭ
Ａ転送する為のチェインリストを示す図である。図２１
は、ポート４１ｄにストリームデータをＤＭＡ転送する
為のチェインリストを示す図である。
【０１０８】以下、図１７、図１８、図１９、図２０及
び図２１を用いてその動作を説明する。なお、メモリ１
１には、図１８、図１９、図２０及び図２１のチェイン
リストと、これらのチェインリストが示すストリームデ
ータとが、各ポート毎のＤＭＡ転送コマンドの転送前に
あらかじめ格納されるものとする。
び図２１を用いてその動作を説明する。なお、メモリ１
１には、図１８、図１９、図２０及び図２１のチェイン
リストと、これらのチェインリストが示すストリームデ
ータとが、各ポート毎のＤＭＡ転送コマンドの転送前に
あらかじめ格納されるものとする。
【０１０９】１．ＣＰＵ１０によりポート４１ａへのＤ
ＭＡ転送コマンドが転送された後、バスコントローラ２
１がポート４１ａからフレームパルス９１ａを受信する
（タイムｔ１）。 ２．フレームパルス９１ａを受信すると、ポート４１ａ
のコマンドリストＡＡ７１ａに基づいて、スタートアド
レスＡＡ７２ａから始まる４０９６バイト分のストリー
ムデータのＤＭＡ転送Ａ９５ａを開始する（タイムｔ１
〜）。
ＭＡ転送コマンドが転送された後、バスコントローラ２
１がポート４１ａからフレームパルス９１ａを受信する
（タイムｔ１）。 ２．フレームパルス９１ａを受信すると、ポート４１ａ
のコマンドリストＡＡ７１ａに基づいて、スタートアド
レスＡＡ７２ａから始まる４０９６バイト分のストリー
ムデータのＤＭＡ転送Ａ９５ａを開始する（タイムｔ１
〜）。
【０１１０】３．ＤＭＡ転送Ａ９５ａが終了すると、ポ
ート４１ａのＤＭＡコマンドビットＡＡ７３ａの値が
「００」なので、同じポート４１ａの次のコマンドリス
トＡＢ７１ｂに基づいて、スタートアドレスＡＢ７２ｂ
から始まる４０９６バイト分のストリームデータのＤＭ
Ａ転送Ａ９５ｂを開始する（タイムｔ２〜）。 ４．ＣＰＵ１０によりポート４１ｂへのＤＭＡ転送コマ
ンドが転送された後、バスコントローラ２１がポート４
１ｂからフレームパルス９２ａを受信する（タイムｔ
３）。
ート４１ａのＤＭＡコマンドビットＡＡ７３ａの値が
「００」なので、同じポート４１ａの次のコマンドリス
トＡＢ７１ｂに基づいて、スタートアドレスＡＢ７２ｂ
から始まる４０９６バイト分のストリームデータのＤＭ
Ａ転送Ａ９５ｂを開始する（タイムｔ２〜）。 ４．ＣＰＵ１０によりポート４１ｂへのＤＭＡ転送コマ
ンドが転送された後、バスコントローラ２１がポート４
１ｂからフレームパルス９２ａを受信する（タイムｔ
３）。
【０１１１】５．ＤＭＡ転送Ａ９５ｂが終了すると、ポ
ート４１ａのＤＭＡコマンドビットＡＢ７３ｂの値が
「０１」なので、次のポート４１ｂのコマンドリストＢ
Ａ７６ａに基づいて、スタートアドレスＢＡ７７ｂから
始まる４０９６バイト分のストリームデータのＤＭＡ転
送Ｂ９６ａを開始する（タイムｔ４〜）。 ６．ＤＭＡ転送Ｂ９６ａが終了すると、ポート４１ｂの
ＤＭＡコマンドビットＢＡ７８ａの値が「００」なの
で、同じポート４１ｂの次のコマンドリストＢＢ７６ｂ
に基づいて、スタートアドレスＢＢ７７ｂから始まる４
０９６バイト分のストリームデータのＤＭＡ転送Ｂ９６
ｂを開始する（タイムｔ５〜）。
ート４１ａのＤＭＡコマンドビットＡＢ７３ｂの値が
「０１」なので、次のポート４１ｂのコマンドリストＢ
Ａ７６ａに基づいて、スタートアドレスＢＡ７７ｂから
始まる４０９６バイト分のストリームデータのＤＭＡ転
送Ｂ９６ａを開始する（タイムｔ４〜）。 ６．ＤＭＡ転送Ｂ９６ａが終了すると、ポート４１ｂの
ＤＭＡコマンドビットＢＡ７８ａの値が「００」なの
で、同じポート４１ｂの次のコマンドリストＢＢ７６ｂ
に基づいて、スタートアドレスＢＢ７７ｂから始まる４
０９６バイト分のストリームデータのＤＭＡ転送Ｂ９６
ｂを開始する（タイムｔ５〜）。
【０１１２】７．ＤＭＡ転送Ｂ９６ｂが終了すると、ポ
ート４１ｂのＤＭＡコマンドビットＢＢ７８ｂの値が
「０１」なので、次のポートのＤＭＡ転送を開始しよう
とするが、ポート４１ｃ及びポート４１ｄはＤＭＡ転送
コマンドが転送されていないのでパスし、ポート４１ａ
のコマンドリストＡＣ７１ｃに基づいて、スタートアド
レスＡＣ７２ｃから始まる１８０８バイト分のストリー
ムデータのＤＭＡ転送Ａ９５ｃを開始する（タイムｔ６
〜）。
ート４１ｂのＤＭＡコマンドビットＢＢ７８ｂの値が
「０１」なので、次のポートのＤＭＡ転送を開始しよう
とするが、ポート４１ｃ及びポート４１ｄはＤＭＡ転送
コマンドが転送されていないのでパスし、ポート４１ａ
のコマンドリストＡＣ７１ｃに基づいて、スタートアド
レスＡＣ７２ｃから始まる１８０８バイト分のストリー
ムデータのＤＭＡ転送Ａ９５ｃを開始する（タイムｔ６
〜）。
【０１１３】８．ＤＭＡ転送Ａ９５ｃが終了すると、ポ
ート４１ａのＤＭＡコマンドビットＡＣ７３ｃの値が
「１１」なので、ポート４１ａはフレームパルスＡ待ち
となり、次のポート４１ｂのコマンドリストＢＣ７６ｃ
に基づいて、スタートアドレスＢＣ７７ｃから始まる１
８０８バイト分のストリームデータのＤＭＡ転送Ｂ９６
ｃを開始する（タイムｔ７〜）。
ート４１ａのＤＭＡコマンドビットＡＣ７３ｃの値が
「１１」なので、ポート４１ａはフレームパルスＡ待ち
となり、次のポート４１ｂのコマンドリストＢＣ７６ｃ
に基づいて、スタートアドレスＢＣ７７ｃから始まる１
８０８バイト分のストリームデータのＤＭＡ転送Ｂ９６
ｃを開始する（タイムｔ７〜）。
【０１１４】９．ＤＭＡ転送Ｂ９６ｃが終了すると、ポ
ート４１ｂのＤＭＡコマンドビットＢＣ７８ｃの値が
「１１」なので、ポート４１ｂはフレームパルスＢ待ち
となり、次のポートのＤＭＡ転送を開始しようとする
が、ポート４１ｃ及びポート４１ｄはＤＭＡ転送コマン
ドが転送されていないのでパスされ、ポート４１ａはフ
レームパルスＡ待ちなのでパスされ、ポート４１ｂはフ
レームパルスＢ待ちなのでパスされる（タイムｔ８）。
ート４１ｂのＤＭＡコマンドビットＢＣ７８ｃの値が
「１１」なので、ポート４１ｂはフレームパルスＢ待ち
となり、次のポートのＤＭＡ転送を開始しようとする
が、ポート４１ｃ及びポート４１ｄはＤＭＡ転送コマン
ドが転送されていないのでパスされ、ポート４１ａはフ
レームパルスＡ待ちなのでパスされ、ポート４１ｂはフ
レームパルスＢ待ちなのでパスされる（タイムｔ８）。
【０１１５】１０．バスコントローラ２１がポート４１
ａからフレームパルス９１ｂを受信する（タイムｔ
９）。 １１．「２．」の（タイムｔ１〜）の動作と同様にし
て、ＤＭＡ転送Ａ９５ｄを開始する（タイムｔ９〜）。 １２．ＣＰＵ１０によりポート４１ｃへのＤＭＡ転送コ
マンドが転送された後、バスコントローラ２１がポート
４１ｃからフレームパルス９３ａを受信する（タイムｔ
１０）。
ａからフレームパルス９１ｂを受信する（タイムｔ
９）。 １１．「２．」の（タイムｔ１〜）の動作と同様にし
て、ＤＭＡ転送Ａ９５ｄを開始する（タイムｔ９〜）。 １２．ＣＰＵ１０によりポート４１ｃへのＤＭＡ転送コ
マンドが転送された後、バスコントローラ２１がポート
４１ｃからフレームパルス９３ａを受信する（タイムｔ
１０）。
【０１１６】１３．ＤＭＡ転送Ａ９５ｄが終了すると、
「３．」の（タイムｔ２〜）の動作と同様にして、ＤＭ
Ａ転送Ａ９５ｅを開始する（タイムｔ１１〜）。 １４．バスコントローラ２１がポート４１ｂからフレー
ムパルス９２ｂを受信する（タイムｔ１２）。 １５．ＤＭＡ転送Ａ９５ｅが終了すると、「５．」の
（タイムｔ４〜）の動作と同様にして、ＤＭＡ転送Ｂ９
６ｄを開始する（タイムｔ１３〜）。
「３．」の（タイムｔ２〜）の動作と同様にして、ＤＭ
Ａ転送Ａ９５ｅを開始する（タイムｔ１１〜）。 １４．バスコントローラ２１がポート４１ｂからフレー
ムパルス９２ｂを受信する（タイムｔ１２）。 １５．ＤＭＡ転送Ａ９５ｅが終了すると、「５．」の
（タイムｔ４〜）の動作と同様にして、ＤＭＡ転送Ｂ９
６ｄを開始する（タイムｔ１３〜）。
【０１１７】１６．ＤＭＡ転送Ｂ９６ｄが終了すると、
「６．」の（タイムｔ５〜）の動作と同様にして、ＤＭ
Ａ転送Ｂ９６ｅを開始する（タイムｔ１４〜）。 １７．ＤＭＡ転送Ｂ９６ｅが終了すると、ポート４１ｂ
のＤＭＡコマンドビットＢＥ７８ｅの値が「０１」なの
で、次のポート４１ｃのコマンドリストＣＡ８１ａに基
づいて、スタートアドレスＣＡ８２ａから始まる４０９
６バイト分のストリームデータのＤＭＡ転送Ｃ９７ａを
開始する（タイムｔ１５〜）。
「６．」の（タイムｔ５〜）の動作と同様にして、ＤＭ
Ａ転送Ｂ９６ｅを開始する（タイムｔ１４〜）。 １７．ＤＭＡ転送Ｂ９６ｅが終了すると、ポート４１ｂ
のＤＭＡコマンドビットＢＥ７８ｅの値が「０１」なの
で、次のポート４１ｃのコマンドリストＣＡ８１ａに基
づいて、スタートアドレスＣＡ８２ａから始まる４０９
６バイト分のストリームデータのＤＭＡ転送Ｃ９７ａを
開始する（タイムｔ１５〜）。
【０１１８】１８．ＤＭＡ転送Ｃ９７ａが終了すると、
ポート４１ｃのＤＭＡコマンドビットＣＡ８３ａの値が
「００」なので、同じポート４１ｃの次のコマンドリス
トＣＢ８１ｂに基づいて、スタートアドレスＣＢ８２ｂ
から始まる４０９６バイト分のストリームデータのＤＭ
Ａ転送Ｃ９７ｂを開始する（タイムｔ１６〜）。 １９．ＤＭＡ転送Ｃ９７ｂが終了すると、ポート４１ｃ
のＤＭＡコマンドビットＣＢ８３ｂの値が「０１」なの
で、次のポートのＤＭＡ転送を開始しようとするが、ポ
ート４１ｄはＤＭＡ転送コマンドが転送されていないの
でパスされ、ポート４１ａのコマンドリストＡＦ７１ｆ
に基づいて、スタートアドレスＡＦ７２ｆから始まる１
８０８バイト分のストリームデータのＤＭＡ転送Ａ９５
ｆを開始する（タイムｔ１７〜）。
ポート４１ｃのＤＭＡコマンドビットＣＡ８３ａの値が
「００」なので、同じポート４１ｃの次のコマンドリス
トＣＢ８１ｂに基づいて、スタートアドレスＣＢ８２ｂ
から始まる４０９６バイト分のストリームデータのＤＭ
Ａ転送Ｃ９７ｂを開始する（タイムｔ１６〜）。 １９．ＤＭＡ転送Ｃ９７ｂが終了すると、ポート４１ｃ
のＤＭＡコマンドビットＣＢ８３ｂの値が「０１」なの
で、次のポートのＤＭＡ転送を開始しようとするが、ポ
ート４１ｄはＤＭＡ転送コマンドが転送されていないの
でパスされ、ポート４１ａのコマンドリストＡＦ７１ｆ
に基づいて、スタートアドレスＡＦ７２ｆから始まる１
８０８バイト分のストリームデータのＤＭＡ転送Ａ９５
ｆを開始する（タイムｔ１７〜）。
【０１１９】２０．ＤＭＡ転送Ａ９５ｆが終了すると、
「８．」の（タイムｔ７〜）の動作と同様にして、ＤＭ
Ａ転送Ｂ９６ｆを開始する（タイムｔ１８〜）。 ２１．ＤＭＡ転送Ｂ９６ｆが終了すると、ポート４１ｂ
のＤＭＡコマンドビットＢＦ７８ｆの値が「１１」なの
で、ポート４１ｂはフレームパルスＢ待ちとなり、次の
ポート４１ｃのコマンドリストＣＣ８１ｃに基づいて、
スタートアドレスＣＣ８２ｃから始まる１８０８バイト
分のストリームデータのＤＭＡ転送Ｃ９７ｃを開始する
（タイムｔ１９〜）。
「８．」の（タイムｔ７〜）の動作と同様にして、ＤＭ
Ａ転送Ｂ９６ｆを開始する（タイムｔ１８〜）。 ２１．ＤＭＡ転送Ｂ９６ｆが終了すると、ポート４１ｂ
のＤＭＡコマンドビットＢＦ７８ｆの値が「１１」なの
で、ポート４１ｂはフレームパルスＢ待ちとなり、次の
ポート４１ｃのコマンドリストＣＣ８１ｃに基づいて、
スタートアドレスＣＣ８２ｃから始まる１８０８バイト
分のストリームデータのＤＭＡ転送Ｃ９７ｃを開始する
（タイムｔ１９〜）。
【０１２０】２２．ＤＭＡ転送Ｃ９７ｃが終了すると、
ポート４１ｃのＤＭＡコマンドビットＣＣ８３ｃの値が
「１１」なので、ポート４１ｃはフレームパルスＣ待ち
となり、次のポートのＤＭＡ転送を開始しようとする
が、ポート４１ｄはＤＭＡ転送コマンドが転送されてい
ないのでパスされ、ポート４１ａはフレームパルスＡ待
ちなのでパスされ、ポート４１ｂはフレームパルスＢ待
ちなのでパスされ、ポート４１ｃはフレームパルスＣ待
ちなのでパスされる（タイムｔ２０）。
ポート４１ｃのＤＭＡコマンドビットＣＣ８３ｃの値が
「１１」なので、ポート４１ｃはフレームパルスＣ待ち
となり、次のポートのＤＭＡ転送を開始しようとする
が、ポート４１ｄはＤＭＡ転送コマンドが転送されてい
ないのでパスされ、ポート４１ａはフレームパルスＡ待
ちなのでパスされ、ポート４１ｂはフレームパルスＢ待
ちなのでパスされ、ポート４１ｃはフレームパルスＣ待
ちなのでパスされる（タイムｔ２０）。
【０１２１】２３．ＣＰＵ１０によりポート４１ｄへの
ＤＭＡ転送コマンドが転送された後、バスコントローラ
２１がポート４１ｄからフレームパルス９４ａを受信す
る（タイムｔ２１）。 ２４．フレームパルス９４ａを受信すると、ポート４１
ｄのコマンドリストＤＡ８６ａに基づいて、スタートア
ドレスＤＡ８７ａから始まる４０９６バイト分のストリ
ームデータのＤＭＡ転送Ｄ９８ａを開始する（タイムｔ
２１〜）。
ＤＭＡ転送コマンドが転送された後、バスコントローラ
２１がポート４１ｄからフレームパルス９４ａを受信す
る（タイムｔ２１）。 ２４．フレームパルス９４ａを受信すると、ポート４１
ｄのコマンドリストＤＡ８６ａに基づいて、スタートア
ドレスＤＡ８７ａから始まる４０９６バイト分のストリ
ームデータのＤＭＡ転送Ｄ９８ａを開始する（タイムｔ
２１〜）。
【０１２２】２５．ＤＭＡ転送Ｄ９８ａが終了すると、
ポート４１ｄのＤＭＡコマンドビットＤＡ８８ａの値が
「００」なので、同じポート４１ｄの次のコマンドリス
トＤＢ８６ｂに基づいて、スタートアドレスＤＢ８７ｂ
から始まる４０９６バイト分のストリームデータのＤＭ
Ａ転送Ｄ９８ｂを開始する（タイムｔ２２〜）。 ２６．ＤＭＡ転送Ｄ９８ｂが終了すると、ポート４１ｄ
のＤＭＡコマンドビットＤＢ８８ｂの値が「０１」なの
で、次のポートのＤＭＡ転送を開始しようとするが、ポ
ート４１ａはフレームパルスＡ待ちなのでパスされ、ポ
ート４１ｂはフレームパルスＢ待ちなのでパスされ、ポ
ート４１ｃはフレームパルスＣ待ちなのでパスされ、次
のポート４１ｄのコマンドリストＤＣ８６ｃに基づい
て、スタートアドレスＤＣ８７ｃから始まる１８０８バ
イト分のストリームデータのＤＭＡ転送Ｄ９８ｃを開始
する（タイムｔ２３〜）。
ポート４１ｄのＤＭＡコマンドビットＤＡ８８ａの値が
「００」なので、同じポート４１ｄの次のコマンドリス
トＤＢ８６ｂに基づいて、スタートアドレスＤＢ８７ｂ
から始まる４０９６バイト分のストリームデータのＤＭ
Ａ転送Ｄ９８ｂを開始する（タイムｔ２２〜）。 ２６．ＤＭＡ転送Ｄ９８ｂが終了すると、ポート４１ｄ
のＤＭＡコマンドビットＤＢ８８ｂの値が「０１」なの
で、次のポートのＤＭＡ転送を開始しようとするが、ポ
ート４１ａはフレームパルスＡ待ちなのでパスされ、ポ
ート４１ｂはフレームパルスＢ待ちなのでパスされ、ポ
ート４１ｃはフレームパルスＣ待ちなのでパスされ、次
のポート４１ｄのコマンドリストＤＣ８６ｃに基づい
て、スタートアドレスＤＣ８７ｃから始まる１８０８バ
イト分のストリームデータのＤＭＡ転送Ｄ９８ｃを開始
する（タイムｔ２３〜）。
【０１２３】２７．ＤＭＡ転送Ｄ９８ｃが終了すると、
ポート４１ｄのＤＭＡコマンドビットＤＣ８８ｃの値が
「１１」なので、ポート４１ｄはフレームパルスＤ待ち
となり、次のポートのＤＭＡ転送を開始しようとする
が、ポート４１ａはフレームパルスＡ待ちなのでパスさ
れ、ポート４１ｂはフレームパルスＢ待ちなのでパスさ
れ、ポート４１ｃはフレームパルスＣ待ちなのでパスさ
れ、ポート４１ｄはフレームパルスＤ待ちなのでパスさ
れる（タイムｔ２４）。
ポート４１ｄのＤＭＡコマンドビットＤＣ８８ｃの値が
「１１」なので、ポート４１ｄはフレームパルスＤ待ち
となり、次のポートのＤＭＡ転送を開始しようとする
が、ポート４１ａはフレームパルスＡ待ちなのでパスさ
れ、ポート４１ｂはフレームパルスＢ待ちなのでパスさ
れ、ポート４１ｃはフレームパルスＣ待ちなのでパスさ
れ、ポート４１ｄはフレームパルスＤ待ちなのでパスさ
れる（タイムｔ２４）。
【０１２４】２８．「２．」の（タイムｔ１〜）の動作
と同様にして、ＤＭＡ転送Ａ９５ｇを開始する（タイム
ｔ２５〜）。 ２９．バスコントローラ２１がポート４１ｃからフレー
ムパルス９３ｂを受信する（タイムｔ２６）。 ３０．ＤＭＡ転送Ａ９５ｇが終了すると、ポート４１ａ
のＤＭＡコマンドビットＡＧ７３ｇの値が「０１」なの
で、次のポートのＤＭＡ転送を開始しようとするが、ポ
ート４１ｂはフレームパルスＢ待ちなのでパスされ、次
のポート４１ｃのコマンドリストＣＤ８１ｄに基づい
て、スタートアドレスＣＤ８２ｄから始まる４０９６バ
イト分のストリームデータのＤＭＡ転送Ｃ９７ｄを開始
する（タイムｔ２７〜）。
と同様にして、ＤＭＡ転送Ａ９５ｇを開始する（タイム
ｔ２５〜）。 ２９．バスコントローラ２１がポート４１ｃからフレー
ムパルス９３ｂを受信する（タイムｔ２６）。 ３０．ＤＭＡ転送Ａ９５ｇが終了すると、ポート４１ａ
のＤＭＡコマンドビットＡＧ７３ｇの値が「０１」なの
で、次のポートのＤＭＡ転送を開始しようとするが、ポ
ート４１ｂはフレームパルスＢ待ちなのでパスされ、次
のポート４１ｃのコマンドリストＣＤ８１ｄに基づい
て、スタートアドレスＣＤ８２ｄから始まる４０９６バ
イト分のストリームデータのＤＭＡ転送Ｃ９７ｄを開始
する（タイムｔ２７〜）。
【０１２５】３１．バスコントローラ２１がポート４１
ｂからフレームパルス９２ｃを受信する（タイムｔ２
８）。 ３２．ＤＭＡ転送Ｃ９７ｄが終了すると、「１７．」の
（タイムｔ１５〜）の動作と同様にして、ＤＭＡ転送Ｃ
９７ｅを開始する（タイムｔ２９〜）。 ３３．ＤＭＡ転送Ｃ９７ｅが終了すると、ポート４１ｃ
のＤＭＡコマンドビットＣＥ８３ｅの値が「０１」なの
で、次のポートのＤＭＡ転送を開始しようとするが、ポ
ート４１ｄはフレームパルスＤ待ちなのでパスされ、次
のポート４１ａのコマンドリストＡＨ７１ｈに基づい
て、スタートアドレスＡＨ７２ｈから始まる４０９６バ
イト分のストリームデータのＤＭＡ転送Ａ９５ｈを開始
する（タイムｔ３０〜）。
ｂからフレームパルス９２ｃを受信する（タイムｔ２
８）。 ３２．ＤＭＡ転送Ｃ９７ｄが終了すると、「１７．」の
（タイムｔ１５〜）の動作と同様にして、ＤＭＡ転送Ｃ
９７ｅを開始する（タイムｔ２９〜）。 ３３．ＤＭＡ転送Ｃ９７ｅが終了すると、ポート４１ｃ
のＤＭＡコマンドビットＣＥ８３ｅの値が「０１」なの
で、次のポートのＤＭＡ転送を開始しようとするが、ポ
ート４１ｄはフレームパルスＤ待ちなのでパスされ、次
のポート４１ａのコマンドリストＡＨ７１ｈに基づい
て、スタートアドレスＡＨ７２ｈから始まる４０９６バ
イト分のストリームデータのＤＭＡ転送Ａ９５ｈを開始
する（タイムｔ３０〜）。
【０１２６】３４．ＤＭＡ転送Ａ９５ｈが終了すると、
「１５．」の（タイムｔ１３〜）の動作と同様にして、
ＤＭＡ転送Ｂ９６ｇを開始する（タイムｔ３１〜）。 ３５．ＤＭＡ転送Ｂ９６ｇが終了すると、ポート４１ｂ
のＤＭＡコマンドビットＢＧ７８ｇの値が「０１」なの
で、次のポート４１ｃのコマンドリストＣＦ８１ｆに基
づいて、スタートアドレスＣＦ８２ｆから始まる１８０
８バイト分のストリームデータのＤＭＡ転送Ｃ９７ｆを
開始する（タイムｔ３２〜）。
「１５．」の（タイムｔ１３〜）の動作と同様にして、
ＤＭＡ転送Ｂ９６ｇを開始する（タイムｔ３１〜）。 ３５．ＤＭＡ転送Ｂ９６ｇが終了すると、ポート４１ｂ
のＤＭＡコマンドビットＢＧ７８ｇの値が「０１」なの
で、次のポート４１ｃのコマンドリストＣＦ８１ｆに基
づいて、スタートアドレスＣＦ８２ｆから始まる１８０
８バイト分のストリームデータのＤＭＡ転送Ｃ９７ｆを
開始する（タイムｔ３２〜）。
【０１２７】３６．ＤＭＡ転送Ｃ９７ｆが終了すると、
ポート４１ｃのＤＭＡコマンドビットＣＦ８３ｆの値が
「１１」なので、ポート４１ｃはフレームパルスＣ待ち
となり、次のポートのＤＭＡ転送を開始しようとする
が、ポート４１ｄはフレームパルスＤ待ちなのでパスさ
れ、次のポート４１ａのコマンドリストＡＩ７１ｉに基
づいて、スタートアドレスＡＩ７２ｉから始まる１８０
８バイト分のストリームデータのＤＭＡ転送Ａ９５ｉを
開始する（タイムｔ３３〜）。
ポート４１ｃのＤＭＡコマンドビットＣＦ８３ｆの値が
「１１」なので、ポート４１ｃはフレームパルスＣ待ち
となり、次のポートのＤＭＡ転送を開始しようとする
が、ポート４１ｄはフレームパルスＤ待ちなのでパスさ
れ、次のポート４１ａのコマンドリストＡＩ７１ｉに基
づいて、スタートアドレスＡＩ７２ｉから始まる１８０
８バイト分のストリームデータのＤＭＡ転送Ａ９５ｉを
開始する（タイムｔ３３〜）。
【０１２８】３７．ＤＭＡ転送Ａ９５ｉが終了すると、
ポート４１ａのＤＭＡコマンドビットＡＩ７３ｉの値が
「１０」なので、ポート４１ａはチェインリスト終了と
なり、次のポート４１ｂのコマンドリストＢＨ７６ｈに
基づいて、スタートアドレスＢＨ７７ｈから始まる４０
９６バイト分のストリームデータのＤＭＡ転送Ｂ９６ｈ
を開始する（タイムｔ３４〜）。
ポート４１ａのＤＭＡコマンドビットＡＩ７３ｉの値が
「１０」なので、ポート４１ａはチェインリスト終了と
なり、次のポート４１ｂのコマンドリストＢＨ７６ｈに
基づいて、スタートアドレスＢＨ７７ｈから始まる４０
９６バイト分のストリームデータのＤＭＡ転送Ｂ９６ｈ
を開始する（タイムｔ３４〜）。
【０１２９】３８．ＤＭＡ転送Ｂ９６ｈが終了すると、
ポート４１ｂのＤＭＡコマンドビットＢＨ７８ｈの値が
「０１」なので、次のポートのＤＭＡ転送を開始しよう
とするが、ポート４１ｃはフレームパルスＣ待ちなので
パスされ、ポート４１ｄはフレームパルスＤ待ちなので
パスされ、ポート４１ａはチェインリスト終了なのでパ
スされ、次のポート４１ｂのコマンドリストＢＩ７６ｉ
に基づいて、スタートアドレスＢＩ７７ｉから始まる１
８０８バイト分のストリームデータのＤＭＡ転送Ｂ９６
ｉを開始する（タイムｔ３５〜）。
ポート４１ｂのＤＭＡコマンドビットＢＨ７８ｈの値が
「０１」なので、次のポートのＤＭＡ転送を開始しよう
とするが、ポート４１ｃはフレームパルスＣ待ちなので
パスされ、ポート４１ｄはフレームパルスＤ待ちなので
パスされ、ポート４１ａはチェインリスト終了なのでパ
スされ、次のポート４１ｂのコマンドリストＢＩ７６ｉ
に基づいて、スタートアドレスＢＩ７７ｉから始まる１
８０８バイト分のストリームデータのＤＭＡ転送Ｂ９６
ｉを開始する（タイムｔ３５〜）。
【０１３０】３９．ＤＭＡ転送Ｂ９６ｉが終了すると、
ポート４１ｂのＤＭＡコマンドビットＢＩ７８ｉの値が
「１０」なので、ポート４１ｂはチェインリスト終了と
なり、次のポートのＤＭＡ転送を開始しようとするが、
ポート４１ｃはフレームパルスＣ待ちなのでパスされ、
ポート４１ｄはフレームパルスＤ待ちなのでパスされ、
ポート４１ａはチェインリスト終了なのでパスされる
（タイムｔ３６） ４０．「２３．〜２７．」の（タイムｔ２１〜タイムｔ
２４）の動作と同様にして、ＤＭＡ転送Ｄ９８ｄ〜ＤＭ
Ａ転送Ｄ９８ｆを実行する（タイムｔ３７〜タイムｔ４
０）。
ポート４１ｂのＤＭＡコマンドビットＢＩ７８ｉの値が
「１０」なので、ポート４１ｂはチェインリスト終了と
なり、次のポートのＤＭＡ転送を開始しようとするが、
ポート４１ｃはフレームパルスＣ待ちなのでパスされ、
ポート４１ｄはフレームパルスＤ待ちなのでパスされ、
ポート４１ａはチェインリスト終了なのでパスされる
（タイムｔ３６） ４０．「２３．〜２７．」の（タイムｔ２１〜タイムｔ
２４）の動作と同様にして、ＤＭＡ転送Ｄ９８ｄ〜ＤＭ
Ａ転送Ｄ９８ｆを実行する（タイムｔ３７〜タイムｔ４
０）。
【０１３１】４１．「２３．〜２７．」の（タイムｔ２
１〜タイムｔ２４）の動作と同様にして、ＤＭＡ転送Ｃ
９７ｇ〜ＤＭＡ転送Ｃ９７ｉを実行する（タイムｔ４１
〜タイムｔ４４）。 ４２．「２３．〜２７．」の（タイムｔ２１〜タイムｔ
２４）の動作と同様にして、ＤＭＡ転送Ｄ９８ｇ〜ＤＭ
Ａ転送Ｄ９８ｉを実行する（タイムｔ４５〜タイムｔ４
８）。
１〜タイムｔ２４）の動作と同様にして、ＤＭＡ転送Ｃ
９７ｇ〜ＤＭＡ転送Ｃ９７ｉを実行する（タイムｔ４１
〜タイムｔ４４）。 ４２．「２３．〜２７．」の（タイムｔ２１〜タイムｔ
２４）の動作と同様にして、ＤＭＡ転送Ｄ９８ｇ〜ＤＭ
Ａ転送Ｄ９８ｉを実行する（タイムｔ４５〜タイムｔ４
８）。
【０１３２】以上のようにして、本発明は、ＣＰＵがＤ
ＭＡ転送に必要な情報を示すチェインリストをポート毎
に生成することによって、ポート毎に一回のＤＭＡ転送
で転送されるストリームデータのサイズや同一ポートで
連続して実行されるＤＭＡ転送の回数を任意に設定する
ことができる。このポート毎のチェインリストはメモリ
に格納され、そのアドレスがポート毎のチェインアドレ
スカウンタに転送される。
ＭＡ転送に必要な情報を示すチェインリストをポート毎
に生成することによって、ポート毎に一回のＤＭＡ転送
で転送されるストリームデータのサイズや同一ポートで
連続して実行されるＤＭＡ転送の回数を任意に設定する
ことができる。このポート毎のチェインリストはメモリ
に格納され、そのアドレスがポート毎のチェインアドレ
スカウンタに転送される。
【０１３３】ここで、ＣＰＵからのポート毎のデータ転
送要求コマンドと各ポートからのフレーム要求信号とが
ポート毎のコントロールレジスタに転送されると、デー
タ転送要求コマンドとフレーム要求信号とが転送された
ポートだけに順番に、対応するチェインアドレスカウン
タに格納されたアドレスが示すチェインリストが取得さ
れＤＭＡ転送されるので、ポート間の同期を取ることな
く、ポート間のデータ転送の割合がほぼチェインリスト
で設定した通りになる。
送要求コマンドと各ポートからのフレーム要求信号とが
ポート毎のコントロールレジスタに転送されると、デー
タ転送要求コマンドとフレーム要求信号とが転送された
ポートだけに順番に、対応するチェインアドレスカウン
タに格納されたアドレスが示すチェインリストが取得さ
れＤＭＡ転送されるので、ポート間の同期を取ることな
く、ポート間のデータ転送の割合がほぼチェインリスト
で設定した通りになる。
【０１３４】なお、本発明はこれら実施の形態に限られ
ないことは勿論である。即ち、ＢＦＩＦＯ２３のＤＭＡ
コントローラ側とバッファコントローラ側は同じビット
幅でなくてもよく、また、ＢＦＩＦＯ２３と各バッファ
のバス幅は同じでもよい。また、各バッファは、ｆｉｅ
ｌｄ ｍｅｍｏｒｙの代わりに双方向のＦＩＦＯやＤＲ
ＡＭを使用してもよい。
ないことは勿論である。即ち、ＢＦＩＦＯ２３のＤＭＡ
コントローラ側とバッファコントローラ側は同じビット
幅でなくてもよく、また、ＢＦＩＦＯ２３と各バッファ
のバス幅は同じでもよい。また、各バッファは、ｆｉｅ
ｌｄ ｍｅｍｏｒｙの代わりに双方向のＦＩＦＯやＤＲ
ＡＭを使用してもよい。
【０１３５】さらに、ＤＭＡアドレスカウンタ２２ａの
値は、ベースアドレスとＤＭＡデータカウンタ２２ｂの
値を加算して生成してもよい。ここでは、ＤＭＡデータ
カウンタ２２ｂは、データ転送毎にその値を順次インク
リメントしていくが、この値をベースアドレスに加算す
ることでアドレスを生成してもよい。なお、解像度が高
くビットレートが高いストリームデータの場合、例え
ば、１フレームのサイズが１２５，０００バイトの場合
は、１フレーム分のコマンドリストは、３１エントリか
ら成り、これがポート毎に切替えられながらＤＭＡ転送
される。ここで、１つのポートについて見れば、他のポ
ートがコマンドリストのどの部分を実行しているかに関
係なく、ほぼ同じ性能でＤＭＡ転送することになる。
値は、ベースアドレスとＤＭＡデータカウンタ２２ｂの
値を加算して生成してもよい。ここでは、ＤＭＡデータ
カウンタ２２ｂは、データ転送毎にその値を順次インク
リメントしていくが、この値をベースアドレスに加算す
ることでアドレスを生成してもよい。なお、解像度が高
くビットレートが高いストリームデータの場合、例え
ば、１フレームのサイズが１２５，０００バイトの場合
は、１フレーム分のコマンドリストは、３１エントリか
ら成り、これがポート毎に切替えられながらＤＭＡ転送
される。ここで、１つのポートについて見れば、他のポ
ートがコマンドリストのどの部分を実行しているかに関
係なく、ほぼ同じ性能でＤＭＡ転送することになる。
【０１３６】また、ＤＭＡ転送の方向は、各ポートに対
応するコントロールレジスタ内に保持されており、各Ｄ
ＭＡコマンドごとに切替えが行なわれるので、ＢＦＩＦ
Ｏ２３で複数のポートのデータが混じることはない。
応するコントロールレジスタ内に保持されており、各Ｄ
ＭＡコマンドごとに切替えが行なわれるので、ＢＦＩＦ
Ｏ２３で複数のポートのデータが混じることはない。
【０１３７】
（ＤＭＡレジスタの構造のみ）以上の説明から明らかな
ように、本発明に係るデータ転送装置は、ｎ個のポート
とメモリとの間でストリームデータをそれぞれＤＭＡ転
送するデータ転送装置であって、ｎは２以上の整数であ
り、前記メモリには少なくとも１組のコマンドリストが
あらかじめ格納されておりまたストリームデータが格納
されるメモリ領域が確保され、前記コマンドリストはそ
れぞれストリームデータが格納されるメモリ領域の先頭
アドレスと格納されるストリームデータのサイズとを含
み、ｎ個のポートに対して兼用されｎ個のポートのうち
の１個との間で次にストリームデータがＤＭＡ転送され
るメモリ領域の先頭アドレスを格納するアドレスカウン
タと、ｎ個のポートに対して兼用され前記アドレスカウ
ンタに格納された先頭アドレスが示すメモリ領域とｎ個
のポートのうちの１個との間でＤＭＡ転送されるストリ
ームデータのサイズを格納するデータカウンタと、１個
のポートにそれぞれ１個が対応しておりそれぞれ特定の
コマンドリストが格納されているメモリのアドレスを格
納するｎ個のチェインアドレスカウンタとを備え、特定
のチェインアドレスカウンタに格納されたアドレスが示
すコマンドリストはそのコマンドリストに含まれるメモ
リ領域の先頭アドレスが前記アドレスカウンタの内容と
対応しそのコマンドリストに含まれるストリームデータ
のサイズが前記データカウンタの内容と対応し、前記デ
ータ転送装置は、さらに、前記特定のチェインアドレス
カウンタに対応するポートと前記アドレスカウンタに格
納された先頭アドレスが示すメモリ領域との間で前記デ
ータカウンタに格納されたサイズのストリームデータを
ＤＭＡ転送するストリームデータ転送手段を備えること
を特徴とする。
ように、本発明に係るデータ転送装置は、ｎ個のポート
とメモリとの間でストリームデータをそれぞれＤＭＡ転
送するデータ転送装置であって、ｎは２以上の整数であ
り、前記メモリには少なくとも１組のコマンドリストが
あらかじめ格納されておりまたストリームデータが格納
されるメモリ領域が確保され、前記コマンドリストはそ
れぞれストリームデータが格納されるメモリ領域の先頭
アドレスと格納されるストリームデータのサイズとを含
み、ｎ個のポートに対して兼用されｎ個のポートのうち
の１個との間で次にストリームデータがＤＭＡ転送され
るメモリ領域の先頭アドレスを格納するアドレスカウン
タと、ｎ個のポートに対して兼用され前記アドレスカウ
ンタに格納された先頭アドレスが示すメモリ領域とｎ個
のポートのうちの１個との間でＤＭＡ転送されるストリ
ームデータのサイズを格納するデータカウンタと、１個
のポートにそれぞれ１個が対応しておりそれぞれ特定の
コマンドリストが格納されているメモリのアドレスを格
納するｎ個のチェインアドレスカウンタとを備え、特定
のチェインアドレスカウンタに格納されたアドレスが示
すコマンドリストはそのコマンドリストに含まれるメモ
リ領域の先頭アドレスが前記アドレスカウンタの内容と
対応しそのコマンドリストに含まれるストリームデータ
のサイズが前記データカウンタの内容と対応し、前記デ
ータ転送装置は、さらに、前記特定のチェインアドレス
カウンタに対応するポートと前記アドレスカウンタに格
納された先頭アドレスが示すメモリ領域との間で前記デ
ータカウンタに格納されたサイズのストリームデータを
ＤＭＡ転送するストリームデータ転送手段を備えること
を特徴とする。
【０１３８】これによって、アドレスカウンタとデータ
カウンタとストリームデータ転送手段とが、複数のポー
トに対して兼用される。従って、比較的少ないハードウ
エア量で、複数のポートに複数のストリームデータを転
送することができ、しかも拡張が容易である。 （コマンドリスト生成手段の追加）ここで、前記データ
転送装置は、さらに、コマンドリストを生成し前記メモ
リに格納しこのコマンドリストのアドレスをストリーム
データがＤＭＡ転送されるポートに対応するチェインア
ドレスカウンタに転送するコマンドリスト生成手段を備
えることを特徴とすることもできる。
カウンタとストリームデータ転送手段とが、複数のポー
トに対して兼用される。従って、比較的少ないハードウ
エア量で、複数のポートに複数のストリームデータを転
送することができ、しかも拡張が容易である。 （コマンドリスト生成手段の追加）ここで、前記データ
転送装置は、さらに、コマンドリストを生成し前記メモ
リに格納しこのコマンドリストのアドレスをストリーム
データがＤＭＡ転送されるポートに対応するチェインア
ドレスカウンタに転送するコマンドリスト生成手段を備
えることを特徴とすることもできる。
【０１３９】これによって、ポート毎にコマンドリスト
を生成することができる。従って、各ポートに均等にＤ
ＭＡ転送を割り当てることも、特定のポートに特定の割
合でＤＭＡ転送を割り当てることもできる。 （ポート選択手段とコマンドリスト転送手段の追加）ま
た、前記データ転送装置は、さらに、前記ｎ個のポート
から１個のポートを選択するポート選択手段と、前記ポ
ート選択手段により１個のポートが選択される度に前記
ポート選択手段により選択された１個のポートに対応す
るチェインアドレスカウンタに格納されたアドレスが示
すコマンドリストを取得しそのコマンドリストに含まれ
るメモリ領域の先頭アドレスを前記アドレスカウンタに
転送しそのコマンドリストに含まれるストリームデータ
のサイズを前記データカウンタに転送しまた前記チェイ
ンアドレスカウンタに格納されたアドレスを次のアドレ
スに更新するコマンドリスト転送手段とを備え、前記ス
トリームデータ転送手段は前記コマンドリスト転送手段
によりストリームデータのサイズが前記データカウンタ
に転送される度に前記ポート選択手段により選択された
１個のポートと前記アドレスカウンタに格納された先頭
アドレスが示すメモリ領域との間で前記データカウンタ
に格納されたサイズのストリームデータをＤＭＡ転送す
ることを特徴とすることもできる。
を生成することができる。従って、各ポートに均等にＤ
ＭＡ転送を割り当てることも、特定のポートに特定の割
合でＤＭＡ転送を割り当てることもできる。 （ポート選択手段とコマンドリスト転送手段の追加）ま
た、前記データ転送装置は、さらに、前記ｎ個のポート
から１個のポートを選択するポート選択手段と、前記ポ
ート選択手段により１個のポートが選択される度に前記
ポート選択手段により選択された１個のポートに対応す
るチェインアドレスカウンタに格納されたアドレスが示
すコマンドリストを取得しそのコマンドリストに含まれ
るメモリ領域の先頭アドレスを前記アドレスカウンタに
転送しそのコマンドリストに含まれるストリームデータ
のサイズを前記データカウンタに転送しまた前記チェイ
ンアドレスカウンタに格納されたアドレスを次のアドレ
スに更新するコマンドリスト転送手段とを備え、前記ス
トリームデータ転送手段は前記コマンドリスト転送手段
によりストリームデータのサイズが前記データカウンタ
に転送される度に前記ポート選択手段により選択された
１個のポートと前記アドレスカウンタに格納された先頭
アドレスが示すメモリ領域との間で前記データカウンタ
に格納されたサイズのストリームデータをＤＭＡ転送す
ることを特徴とすることもできる。
【０１４０】これによって、順次ポートを選択し、選択
されたポートに対してＤＭＡ転送することができる。従
って、複数のポートを調停することができる。 （コマンドの追加とポート選択手段の限定）また、前記
コマンドリストはそれぞれ、さらに、次に選択されるポ
ートを変更するか否かを示すコマンドを含み、前記コマ
ンドリスト転送手段は、さらに、前記ポート選択手段に
より１個のポートが選択される度に前記ポート選択手段
により選択された１個のポートに対応するチェインアド
レスカウンタに格納されたアドレスが示すコマンドリス
トを取得しそのコマンドリストに含まれるコマンドを前
記ポート選択手段へ渡し、前記ポート選択手段は前記ス
トリームデータ転送手段によりＤＭＡ転送が終了した場
合にあらかじめ決められた順序と前記コマンドリスト転
送手段に渡されたコマンドとに基づいて次の順番のポー
トを新たに選択するか又は直前に選択したポートを再度
選択することを特徴とすることもできる。
されたポートに対してＤＭＡ転送することができる。従
って、複数のポートを調停することができる。 （コマンドの追加とポート選択手段の限定）また、前記
コマンドリストはそれぞれ、さらに、次に選択されるポ
ートを変更するか否かを示すコマンドを含み、前記コマ
ンドリスト転送手段は、さらに、前記ポート選択手段に
より１個のポートが選択される度に前記ポート選択手段
により選択された１個のポートに対応するチェインアド
レスカウンタに格納されたアドレスが示すコマンドリス
トを取得しそのコマンドリストに含まれるコマンドを前
記ポート選択手段へ渡し、前記ポート選択手段は前記ス
トリームデータ転送手段によりＤＭＡ転送が終了した場
合にあらかじめ決められた順序と前記コマンドリスト転
送手段に渡されたコマンドとに基づいて次の順番のポー
トを新たに選択するか又は直前に選択したポートを再度
選択することを特徴とすることもできる。
【０１４１】これによって、連続してＤＭＡ転送する回
数をポート毎に設定することができる。従って、各ポー
トに均等にＤＭＡ転送の回数を割り当てることも、特定
のポートに特定の割合でＤＭＡ転送の回数を割り当てる
こともできる。 （転送要求信号の追加）また、前記ｎ個のポートのうち
少なくとも１個からは一定量のストリームデータの転送
要求を示す転送要求信号が出力され、前記データ転送装
置は、さらに、ポート毎に転送要求信号を受信する受信
手段を備え、前記ポート選択手段はポートを選択する場
合に前記受信手段により転送要求信号が受信されたポー
トのみを選択することを特徴とすることもできる。
数をポート毎に設定することができる。従って、各ポー
トに均等にＤＭＡ転送の回数を割り当てることも、特定
のポートに特定の割合でＤＭＡ転送の回数を割り当てる
こともできる。 （転送要求信号の追加）また、前記ｎ個のポートのうち
少なくとも１個からは一定量のストリームデータの転送
要求を示す転送要求信号が出力され、前記データ転送装
置は、さらに、ポート毎に転送要求信号を受信する受信
手段を備え、前記ポート選択手段はポートを選択する場
合に前記受信手段により転送要求信号が受信されたポー
トのみを選択することを特徴とすることもできる。
【０１４２】これによって、転送要求信号を発信したポ
ートに対してのみＤＭＡ転送することができる。従っ
て、ポート毎の転送要求に添ってＤＭＡ転送することが
できる。 （転送要求信号を一定時間毎に受信）また、前記ｎ個の
ポートのうち少なくとも１個からは転送要求信号が一定
時間毎に出力され、前記受信手段は、さらに、１個のポ
ートにそれぞれ１個が対応しており前記受信手段により
対応するポートから転送要求信号が受信された場合に要
求ビットをセットするｎ個の要求ビット記憶手段を含
み、前記コマンドは次に選択されるポートを変更するこ
とを示す場合は、さらに、選択されているポートに対応
する要求ビット記憶手段にセットされた要求ビットをク
リアするか否かを示し、前記ポート選択手段は前記コマ
ンドリスト転送手段に渡されたコマンドに基づいて選択
されているポートに対応する要求ビット記憶手段にセッ
トされた要求ビットをクリアするか又は何もせず、ま
た、ポートを選択する場合に対応する要求ビット記憶手
段に要求ビットがセットされているポートのみを選択す
ることを特徴とすることもできる。
ートに対してのみＤＭＡ転送することができる。従っ
て、ポート毎の転送要求に添ってＤＭＡ転送することが
できる。 （転送要求信号を一定時間毎に受信）また、前記ｎ個の
ポートのうち少なくとも１個からは転送要求信号が一定
時間毎に出力され、前記受信手段は、さらに、１個のポ
ートにそれぞれ１個が対応しており前記受信手段により
対応するポートから転送要求信号が受信された場合に要
求ビットをセットするｎ個の要求ビット記憶手段を含
み、前記コマンドは次に選択されるポートを変更するこ
とを示す場合は、さらに、選択されているポートに対応
する要求ビット記憶手段にセットされた要求ビットをク
リアするか否かを示し、前記ポート選択手段は前記コマ
ンドリスト転送手段に渡されたコマンドに基づいて選択
されているポートに対応する要求ビット記憶手段にセッ
トされた要求ビットをクリアするか又は何もせず、ま
た、ポートを選択する場合に対応する要求ビット記憶手
段に要求ビットがセットされているポートのみを選択す
ることを特徴とすることもできる。
【０１４３】これによって、要求ビットのクリア後に、
転送要求信号を発信したポートに対してのみＤＭＡ転送
することができる。従って、ポート毎に同期をとりなが
らＤＭＡ転送することができる。 （バス幅変換手段の追加）また、前記データ転送装置
は、さらに、前記ポート選択手段により１個のポートが
選択される度に選択されたポートと前記データカウンタ
に格納されたストリームデータのサイズとに基づいてバ
ス幅変換コマンドを生成しバス幅変換手段へ送信するバ
ス幅変換コマンド生成手段を備え、バス幅変換コマンド
はポートを特定する情報と転送するストリームデータの
データ長を特定する情報とを含み、前記データ転送装置
は、さらに、前記バス幅変換コマンドに基づいて前記バ
ス幅変換コマンドが示すポートのバス幅と前記メモリの
バス幅とを変換しながら当該ポートとの間で前記バス幅
変換コマンドが示すデータ長のストリームデータを転送
するバス幅変換手段を備え、前記バス幅変換手段はｎ個
のポートに対して兼用され、前記ストリームデータ転送
手段は前記ポート選択手段により選択された１個のポー
トの代わりに前記バス幅変換手段との間でストリームデ
ータをＤＭＡ転送することを特徴とすることもできる。
転送要求信号を発信したポートに対してのみＤＭＡ転送
することができる。従って、ポート毎に同期をとりなが
らＤＭＡ転送することができる。 （バス幅変換手段の追加）また、前記データ転送装置
は、さらに、前記ポート選択手段により１個のポートが
選択される度に選択されたポートと前記データカウンタ
に格納されたストリームデータのサイズとに基づいてバ
ス幅変換コマンドを生成しバス幅変換手段へ送信するバ
ス幅変換コマンド生成手段を備え、バス幅変換コマンド
はポートを特定する情報と転送するストリームデータの
データ長を特定する情報とを含み、前記データ転送装置
は、さらに、前記バス幅変換コマンドに基づいて前記バ
ス幅変換コマンドが示すポートのバス幅と前記メモリの
バス幅とを変換しながら当該ポートとの間で前記バス幅
変換コマンドが示すデータ長のストリームデータを転送
するバス幅変換手段を備え、前記バス幅変換手段はｎ個
のポートに対して兼用され、前記ストリームデータ転送
手段は前記ポート選択手段により選択された１個のポー
トの代わりに前記バス幅変換手段との間でストリームデ
ータをＤＭＡ転送することを特徴とすることもできる。
【０１４４】これによって、バス幅を変更することがで
きるので、各ポートのバス幅とメモリのバス幅とを一致
させなくてもよい。従って、いろいろなバス幅のポート
を接続することができる。また、各ポートへのバス幅を
少なくでき、配線が減少しハードウェアが簡単になる。 （第１バッファ手段の追加）また、前記データ転送装置
は、さらに、前記メモリと前記バス幅変換手段との間で
ストリームデータをバッファリングする第１バッファ手
段を備え、前記第１バッファ手段はｎ個のポートに対し
て兼用され、前記ストリームデータ転送手段は前記バス
幅変換手段の代わりに前記第１バッファ手段との間でス
トリームデータをＤＭＡ転送することを特徴とすること
もできる。
きるので、各ポートのバス幅とメモリのバス幅とを一致
させなくてもよい。従って、いろいろなバス幅のポート
を接続することができる。また、各ポートへのバス幅を
少なくでき、配線が減少しハードウェアが簡単になる。 （第１バッファ手段の追加）また、前記データ転送装置
は、さらに、前記メモリと前記バス幅変換手段との間で
ストリームデータをバッファリングする第１バッファ手
段を備え、前記第１バッファ手段はｎ個のポートに対し
て兼用され、前記ストリームデータ転送手段は前記バス
幅変換手段の代わりに前記第１バッファ手段との間でス
トリームデータをＤＭＡ転送することを特徴とすること
もできる。
【０１４５】これによって、ストリームデータをバッフ
ァリングすることができるので、各ポートとメモリと
の、バス幅の違いや一回の転送速度の差等による総合的
な転送レートの差を調整することができる。従って、メ
モリやシステムバス等のハードウェア資源を有効に活用
することができる。 （第２バッファ手段の追加）また、前記データ転送装置
は、さらに、１個のポートにそれぞれ１個が対応してお
り対応するポートと前記バス幅変換手段との間でストリ
ームデータをバッファリングするｎ個の第２バッファ手
段を備え、前記バス幅変換手段は当該ポートの代わりに
前記第２バッファ手段との間でストリームデータを転送
することを特徴とすることもできる。
ァリングすることができるので、各ポートとメモリと
の、バス幅の違いや一回の転送速度の差等による総合的
な転送レートの差を調整することができる。従って、メ
モリやシステムバス等のハードウェア資源を有効に活用
することができる。 （第２バッファ手段の追加）また、前記データ転送装置
は、さらに、１個のポートにそれぞれ１個が対応してお
り対応するポートと前記バス幅変換手段との間でストリ
ームデータをバッファリングするｎ個の第２バッファ手
段を備え、前記バス幅変換手段は当該ポートの代わりに
前記第２バッファ手段との間でストリームデータを転送
することを特徴とすることもできる。
【０１４６】これによって、ストリームデータをバッフ
ァリングすることができるので、ＤＭＡ転送の変動をバ
ッファ容量分だけ吸収できる。従って、複数のポートに
対して、安定したデータ転送を行うことができる。 （ｍ倍速ポートとＩ／Ｏコントローラの追加）また、前
記データ転送装置は、さらに、ｍ倍速ポートとメモリと
の間でストリームデータをＤＭＡ転送し、ｍはｎ以下の
整数であり、前記データ転送装置は、さらに、ｍ個の第
２バッファ手段のうちの１個にそれぞれ１個が対応して
おり対応するポート又はｍ倍速ポートを選択し対応する
第２バッファ手段と対応するポート又はｍ倍速ポートと
の間でストリームデータの入出力をコントロールするｍ
個の第１Ｉ／Ｏコントローラと、前記ｍ個の第２バッフ
ァ手段以外の（ｎ−ｍ）個の第２バッファ手段のうちの
１個にそれぞれ１個が対応しており対応する第２バッフ
ァ手段と対応するポートとの間でストリームデータの入
出力をコントロールする（ｎ−ｍ）個の第２Ｉ／Ｏコン
トローラとを備え、前記ｎ個の第２バッファ手段は対応
するポートの代わりに対応するＩ／Ｏコントローラとの
間でストリームデータをバッファリングし、前記ｍ倍速
ポートはｍ個の第１Ｉ／Ｏコントローラと接続されてお
り前記ｎ個のポートは、それぞれｍ個の第１Ｉ／Ｏコン
トローラと（ｎ−ｍ）個の第２Ｉ／Ｏコントローラと接
続されていることを特徴とすることもできる。
ァリングすることができるので、ＤＭＡ転送の変動をバ
ッファ容量分だけ吸収できる。従って、複数のポートに
対して、安定したデータ転送を行うことができる。 （ｍ倍速ポートとＩ／Ｏコントローラの追加）また、前
記データ転送装置は、さらに、ｍ倍速ポートとメモリと
の間でストリームデータをＤＭＡ転送し、ｍはｎ以下の
整数であり、前記データ転送装置は、さらに、ｍ個の第
２バッファ手段のうちの１個にそれぞれ１個が対応して
おり対応するポート又はｍ倍速ポートを選択し対応する
第２バッファ手段と対応するポート又はｍ倍速ポートと
の間でストリームデータの入出力をコントロールするｍ
個の第１Ｉ／Ｏコントローラと、前記ｍ個の第２バッフ
ァ手段以外の（ｎ−ｍ）個の第２バッファ手段のうちの
１個にそれぞれ１個が対応しており対応する第２バッフ
ァ手段と対応するポートとの間でストリームデータの入
出力をコントロールする（ｎ−ｍ）個の第２Ｉ／Ｏコン
トローラとを備え、前記ｎ個の第２バッファ手段は対応
するポートの代わりに対応するＩ／Ｏコントローラとの
間でストリームデータをバッファリングし、前記ｍ倍速
ポートはｍ個の第１Ｉ／Ｏコントローラと接続されてお
り前記ｎ個のポートは、それぞれｍ個の第１Ｉ／Ｏコン
トローラと（ｎ−ｍ）個の第２Ｉ／Ｏコントローラと接
続されていることを特徴とすることもできる。
【０１４７】これによって、ｍ倍速の入出力ポートにも
ポート側のわずかな配線の追加で対応でき、ソフトウエ
アをほとんど同じにすることができる。従って、非常に
使い易いシステムとなる。 （データ転送システム）本発明に係るデータ転送システ
ムは、大規模記憶装置からｎ個のポートへストリームデ
ータをそれぞれＤＭＡ転送するデータ転送システムであ
って、ｎは２以上の整数であり、あらかじめストリーム
データが格納されている大規模記憶装置と、ストリーム
データが格納される領域が確保されているメモリと、第
１コマンドリストを生成するコマンドリスト生成手段と
を備え、前記第１コマンドリストは前記大規模記憶装置
に格納されたストリームデータを特定する情報とストリ
ームデータが格納されるメモリ領域のアドレスを特定す
る情報と格納されるストリームデータのサイズを特定す
る情報とを含み、前記データ転送システムは、さらに、
前記コマンドリスト生成手段から転送された第１コマン
ドリストに基づいて大規模記憶装置からメモリへサイズ
の特定されたストリームデータをＤＭＡ転送する第１デ
ータ転送装置を備え、前記コマンドリスト生成手段は、
さらに、前記第１コマンドリストを前記第１データ転送
装置に転送し第２コマンドリストを生成し前記メモリに
格納し、前記第２コマンドリストはストリームデータが
格納されるメモリ領域の先頭アドレスと格納されるスト
リームデータのサイズと次に選択されるポートを変更す
るか否かを示すコマンドとを含み、前記データ転送シス
テムは、さらに、第２データ転送装置を備え、前記第２
データ転送装置は、ｎ個のポートに対して兼用されｎ個
のポートのうちの１個へ次にストリームデータがＤＭＡ
転送されるメモリ領域の先頭アドレスを格納するアドレ
スカウンタと、ｎ個のポートに対して兼用され前記アド
レスカウンタに格納された先頭アドレスが示すメモリ領
域からｎ個のポートのうちの１個へＤＭＡ転送されるス
トリームデータのサイズを格納するデータカウンタと、
１個のポートにそれぞれ１個が対応しておりそれぞれ特
定の第２コマンドリストが格納されているメモリのアド
レスを格納するｎ個のチェインアドレスカウンタとを含
み、特定のチェインアドレスカウンタに格納されたアド
レスが示す第２コマンドリストはその第２コマンドリス
トに含まれるメモリ領域の先頭アドレスが前記アドレス
カウンタの内容と対応しその第２コマンドリストに含ま
れるストリームデータのサイズが前記データカウンタの
内容と対応し、前記第２データ転送装置は、さらに、前
記ｎ個のポートから１個のポートを選択するポート選択
手段と、前記ポート選択手段により１個のポートが選択
される度に前記ポート選択手段により選択された１個の
ポートに対応するチェインアドレスカウンタに格納され
たアドレスが示す第２コマンドリストを取得しその第２
コマンドリストに含まれるメモリ領域の先頭アドレスを
前記アドレスカウンタに転送しその第２コマンドリスト
に含まれるストリームデータのサイズを前記データカウ
ンタに転送しその第２コマンドリストに含まれるコマン
ドを前記ポート選択手段へ渡し、また、前記チェインア
ドレスカウンタに格納されたアドレスを次のアドレスに
更新するコマンドリスト転送手段と、前記アドレスカウ
ンタに格納された先頭アドレスが示すメモリ領域から前
記ポート選択手段により選択された１個のポートへ前記
データカウンタに格納されたサイズのストリームデータ
をＤＭＡ転送するストリームデータ転送手段とを含み、
前記ポート選択手段は前記ストリームデータ転送手段に
よりＤＭＡ転送が終了した場合にあらかじめ決められた
順序と前記コマンドリスト転送手段に渡されたコマンド
とに基づいて次の順番のポートを新たに選択するか又は
直前に選択したポートを再度選択し、前記ストリームデ
ータ転送手段は前記コマンドリスト転送手段によりスト
リームデータのサイズが前記データカウンタに転送され
る度に前記アドレスカウンタに格納された先頭アドレス
が示すメモリ領域から前記ポート選択手段により選択さ
れた１個のポートへ前記データカウンタに格納されたサ
イズのストリームデータをＤＭＡ転送し、前記コマンド
リスト生成手段は、さらに、前記第１データ転送装置に
よりサイズの特定されたストリームデータがメモリへＤ
ＭＡ転送されるのを待ってこの第２コマンドリストのア
ドレスをストリームデータがＤＭＡ転送されるポートに
対応するチェインアドレスカウンタに転送することを特
徴とする。
ポート側のわずかな配線の追加で対応でき、ソフトウエ
アをほとんど同じにすることができる。従って、非常に
使い易いシステムとなる。 （データ転送システム）本発明に係るデータ転送システ
ムは、大規模記憶装置からｎ個のポートへストリームデ
ータをそれぞれＤＭＡ転送するデータ転送システムであ
って、ｎは２以上の整数であり、あらかじめストリーム
データが格納されている大規模記憶装置と、ストリーム
データが格納される領域が確保されているメモリと、第
１コマンドリストを生成するコマンドリスト生成手段と
を備え、前記第１コマンドリストは前記大規模記憶装置
に格納されたストリームデータを特定する情報とストリ
ームデータが格納されるメモリ領域のアドレスを特定す
る情報と格納されるストリームデータのサイズを特定す
る情報とを含み、前記データ転送システムは、さらに、
前記コマンドリスト生成手段から転送された第１コマン
ドリストに基づいて大規模記憶装置からメモリへサイズ
の特定されたストリームデータをＤＭＡ転送する第１デ
ータ転送装置を備え、前記コマンドリスト生成手段は、
さらに、前記第１コマンドリストを前記第１データ転送
装置に転送し第２コマンドリストを生成し前記メモリに
格納し、前記第２コマンドリストはストリームデータが
格納されるメモリ領域の先頭アドレスと格納されるスト
リームデータのサイズと次に選択されるポートを変更す
るか否かを示すコマンドとを含み、前記データ転送シス
テムは、さらに、第２データ転送装置を備え、前記第２
データ転送装置は、ｎ個のポートに対して兼用されｎ個
のポートのうちの１個へ次にストリームデータがＤＭＡ
転送されるメモリ領域の先頭アドレスを格納するアドレ
スカウンタと、ｎ個のポートに対して兼用され前記アド
レスカウンタに格納された先頭アドレスが示すメモリ領
域からｎ個のポートのうちの１個へＤＭＡ転送されるス
トリームデータのサイズを格納するデータカウンタと、
１個のポートにそれぞれ１個が対応しておりそれぞれ特
定の第２コマンドリストが格納されているメモリのアド
レスを格納するｎ個のチェインアドレスカウンタとを含
み、特定のチェインアドレスカウンタに格納されたアド
レスが示す第２コマンドリストはその第２コマンドリス
トに含まれるメモリ領域の先頭アドレスが前記アドレス
カウンタの内容と対応しその第２コマンドリストに含ま
れるストリームデータのサイズが前記データカウンタの
内容と対応し、前記第２データ転送装置は、さらに、前
記ｎ個のポートから１個のポートを選択するポート選択
手段と、前記ポート選択手段により１個のポートが選択
される度に前記ポート選択手段により選択された１個の
ポートに対応するチェインアドレスカウンタに格納され
たアドレスが示す第２コマンドリストを取得しその第２
コマンドリストに含まれるメモリ領域の先頭アドレスを
前記アドレスカウンタに転送しその第２コマンドリスト
に含まれるストリームデータのサイズを前記データカウ
ンタに転送しその第２コマンドリストに含まれるコマン
ドを前記ポート選択手段へ渡し、また、前記チェインア
ドレスカウンタに格納されたアドレスを次のアドレスに
更新するコマンドリスト転送手段と、前記アドレスカウ
ンタに格納された先頭アドレスが示すメモリ領域から前
記ポート選択手段により選択された１個のポートへ前記
データカウンタに格納されたサイズのストリームデータ
をＤＭＡ転送するストリームデータ転送手段とを含み、
前記ポート選択手段は前記ストリームデータ転送手段に
よりＤＭＡ転送が終了した場合にあらかじめ決められた
順序と前記コマンドリスト転送手段に渡されたコマンド
とに基づいて次の順番のポートを新たに選択するか又は
直前に選択したポートを再度選択し、前記ストリームデ
ータ転送手段は前記コマンドリスト転送手段によりスト
リームデータのサイズが前記データカウンタに転送され
る度に前記アドレスカウンタに格納された先頭アドレス
が示すメモリ領域から前記ポート選択手段により選択さ
れた１個のポートへ前記データカウンタに格納されたサ
イズのストリームデータをＤＭＡ転送し、前記コマンド
リスト生成手段は、さらに、前記第１データ転送装置に
よりサイズの特定されたストリームデータがメモリへＤ
ＭＡ転送されるのを待ってこの第２コマンドリストのア
ドレスをストリームデータがＤＭＡ転送されるポートに
対応するチェインアドレスカウンタに転送することを特
徴とする。
【０１４８】また、本発明に係るデータ転送システム
は、ｎ個のポートから大規模記憶装置へストリームデー
タをそれぞれＤＭＡ転送するデータ転送システムであっ
て、ｎは２以上の整数であり、ストリームデータが格納
される領域が確保されている大規模記憶装置と、ストリ
ームデータが格納される領域が確保されているメモリ
と、第２コマンドリストを生成し前記メモリに格納する
コマンドリスト生成手段とを備え、前記第２コマンドリ
ストはストリームデータが格納されるメモリ領域の先頭
アドレスと格納されるストリームデータのサイズと次に
選択されるポートを変更するか否かを示すコマンドとを
含み、前記データ転送システムは、さらに、第２データ
転送装置を備え、前記第２データ転送装置は、ｎ個のポ
ートに対して兼用されｎ個のポートのうちの１個から次
にストリームデータがＤＭＡ転送されるメモリ領域の先
頭アドレスを格納するアドレスカウンタと、ｎ個のポー
トに対して兼用されｎ個のポートのうちの１個から前記
アドレスカウンタに格納された先頭アドレスが示すメモ
リ領域へＤＭＡ転送されるストリームデータのサイズを
格納するデータカウンタと、１個のポートにそれぞれ１
個が対応しておりそれぞれ特定の第２コマンドリストが
格納されているメモリのアドレスを格納するｎ個のチェ
インアドレスカウンタとを含み、特定のチェインアドレ
スカウンタに格納されたアドレスが示す第２コマンドリ
ストはその第２コマンドリストに含まれるメモリ領域の
先頭アドレスが前記アドレスカウンタの内容と対応しそ
の第２コマンドリストに含まれるストリームデータのサ
イズが前記データカウンタの内容と対応し、前記第２デ
ータ転送装置は、さらに、前記ｎ個のポートから１個の
ポートを選択するポート選択手段と、前記ポート選択手
段により１個のポートが選択される度に前記ポート選択
手段により選択された１個のポートに対応するチェイン
アドレスカウンタに格納されたアドレスが示す第２コマ
ンドリストを取得しその第２コマンドリストに含まれる
メモリ領域の先頭アドレスを前記アドレスカウンタに転
送しその第２コマンドリストに含まれるストリームデー
タのサイズを前記データカウンタに転送しその第２コマ
ンドリストに含まれるコマンドを前記ポート選択手段へ
渡し、また、前記チェインアドレスカウンタに格納され
たアドレスを、次のアドレスに更新するコマンドリスト
転送手段と、前記ポート選択手段により選択された１個
のポートから前記アドレスカウンタに格納された先頭ア
ドレスが示すメモリ領域へ前記データカウンタに格納さ
れたサイズのストリームデータをＤＭＡ転送するストリ
ームデータ転送手段とを含み、前記ポート選択手段は前
記ストリームデータ転送手段によりＤＭＡ転送が終了し
た場合にあらかじめ決められた順序と前記コマンドリス
ト転送手段に渡されたコマンドとに基づいて次の順番の
ポートを新たに選択するか又は直前に選択したポートを
再度選択し、前記ストリームデータ転送手段は前記コマ
ンドリスト転送手段によりストリームデータのサイズが
前記データカウンタに転送される度に前記ポート選択手
段により選択された１個のポートから前記アドレスカウ
ンタに格納された先頭アドレスが示すメモリ領域へ前記
データカウンタに格納されたサイズのストリームデータ
をＤＭＡ転送し、前記コマンドリスト生成手段は、さら
に、前記第２コマンドリストのアドレスを前記第２デー
タ転送装置に転送し第１コマンドリストを生成し前記メ
モリに格納し、前記第１コマンドリストは前記大規模記
憶装置に格納されたストリームデータを特定する情報と
ストリームデータが格納されるメモリ領域のアドレスを
特定する情報と格納されるストリームデータのサイズを
特定する情報とを含み、前記データ転送システムは、さ
らに、前記コマンドリスト生成手段から転送された第１
コマンドリストに基づいてメモリから大規模記憶装置へ
サイズの特定されたストリームデータをＤＭＡ転送する
第１データ転送装置を備え、前記コマンドリスト生成手
段は、さらに、前記第２データ転送装置によりサイズの
特定されたストリームデータがメモリへＤＭＡ転送され
るのを待ってこの第１コマンドリストを前記第１データ
転送装置に転送することを特徴とすることもできる。
は、ｎ個のポートから大規模記憶装置へストリームデー
タをそれぞれＤＭＡ転送するデータ転送システムであっ
て、ｎは２以上の整数であり、ストリームデータが格納
される領域が確保されている大規模記憶装置と、ストリ
ームデータが格納される領域が確保されているメモリ
と、第２コマンドリストを生成し前記メモリに格納する
コマンドリスト生成手段とを備え、前記第２コマンドリ
ストはストリームデータが格納されるメモリ領域の先頭
アドレスと格納されるストリームデータのサイズと次に
選択されるポートを変更するか否かを示すコマンドとを
含み、前記データ転送システムは、さらに、第２データ
転送装置を備え、前記第２データ転送装置は、ｎ個のポ
ートに対して兼用されｎ個のポートのうちの１個から次
にストリームデータがＤＭＡ転送されるメモリ領域の先
頭アドレスを格納するアドレスカウンタと、ｎ個のポー
トに対して兼用されｎ個のポートのうちの１個から前記
アドレスカウンタに格納された先頭アドレスが示すメモ
リ領域へＤＭＡ転送されるストリームデータのサイズを
格納するデータカウンタと、１個のポートにそれぞれ１
個が対応しておりそれぞれ特定の第２コマンドリストが
格納されているメモリのアドレスを格納するｎ個のチェ
インアドレスカウンタとを含み、特定のチェインアドレ
スカウンタに格納されたアドレスが示す第２コマンドリ
ストはその第２コマンドリストに含まれるメモリ領域の
先頭アドレスが前記アドレスカウンタの内容と対応しそ
の第２コマンドリストに含まれるストリームデータのサ
イズが前記データカウンタの内容と対応し、前記第２デ
ータ転送装置は、さらに、前記ｎ個のポートから１個の
ポートを選択するポート選択手段と、前記ポート選択手
段により１個のポートが選択される度に前記ポート選択
手段により選択された１個のポートに対応するチェイン
アドレスカウンタに格納されたアドレスが示す第２コマ
ンドリストを取得しその第２コマンドリストに含まれる
メモリ領域の先頭アドレスを前記アドレスカウンタに転
送しその第２コマンドリストに含まれるストリームデー
タのサイズを前記データカウンタに転送しその第２コマ
ンドリストに含まれるコマンドを前記ポート選択手段へ
渡し、また、前記チェインアドレスカウンタに格納され
たアドレスを、次のアドレスに更新するコマンドリスト
転送手段と、前記ポート選択手段により選択された１個
のポートから前記アドレスカウンタに格納された先頭ア
ドレスが示すメモリ領域へ前記データカウンタに格納さ
れたサイズのストリームデータをＤＭＡ転送するストリ
ームデータ転送手段とを含み、前記ポート選択手段は前
記ストリームデータ転送手段によりＤＭＡ転送が終了し
た場合にあらかじめ決められた順序と前記コマンドリス
ト転送手段に渡されたコマンドとに基づいて次の順番の
ポートを新たに選択するか又は直前に選択したポートを
再度選択し、前記ストリームデータ転送手段は前記コマ
ンドリスト転送手段によりストリームデータのサイズが
前記データカウンタに転送される度に前記ポート選択手
段により選択された１個のポートから前記アドレスカウ
ンタに格納された先頭アドレスが示すメモリ領域へ前記
データカウンタに格納されたサイズのストリームデータ
をＤＭＡ転送し、前記コマンドリスト生成手段は、さら
に、前記第２コマンドリストのアドレスを前記第２デー
タ転送装置に転送し第１コマンドリストを生成し前記メ
モリに格納し、前記第１コマンドリストは前記大規模記
憶装置に格納されたストリームデータを特定する情報と
ストリームデータが格納されるメモリ領域のアドレスを
特定する情報と格納されるストリームデータのサイズを
特定する情報とを含み、前記データ転送システムは、さ
らに、前記コマンドリスト生成手段から転送された第１
コマンドリストに基づいてメモリから大規模記憶装置へ
サイズの特定されたストリームデータをＤＭＡ転送する
第１データ転送装置を備え、前記コマンドリスト生成手
段は、さらに、前記第２データ転送装置によりサイズの
特定されたストリームデータがメモリへＤＭＡ転送され
るのを待ってこの第１コマンドリストを前記第１データ
転送装置に転送することを特徴とすることもできる。
【０１４９】これによって、複数のポートを調停するこ
とができるので、複数のストリームデータを効率よく転
送することができる。また、複数の入出力装置に対する
転送を比較的少ないハードウエア量で実現することがで
き、しかも拡張が容易である。さらに、この複数のスト
リームデータは非同期であってもよく、非同期な各ポー
トに均等にＤＭＡ転送を割り当てることも、特定のポー
トに特定の割合でＤＭＡ転送を割り当てることもでき
る。
とができるので、複数のストリームデータを効率よく転
送することができる。また、複数の入出力装置に対する
転送を比較的少ないハードウエア量で実現することがで
き、しかも拡張が容易である。さらに、この複数のスト
リームデータは非同期であってもよく、非同期な各ポー
トに均等にＤＭＡ転送を割り当てることも、特定のポー
トに特定の割合でＤＭＡ転送を割り当てることもでき
る。
【０１５０】また、互いに他のポートの転送状態に影響
されずに、ストリームデータを転送できる。従って、シ
ステムバス上には各ポートのデータがバースト転送単位
で分散され、システム全体としてマルチポートマルチデ
バイスのデータ転送を効率よく実行できる。
されずに、ストリームデータを転送できる。従って、シ
ステムバス上には各ポートのデータがバースト転送単位
で分散され、システム全体としてマルチポートマルチデ
バイスのデータ転送を効率よく実行できる。
【図１】本発明の実施例におけるデータ転送システムの
概略を示す図である。
概略を示す図である。
【図２】ストリームデータが一次的に格納される、メモ
リ１１内に確保されたバッファ領域を示す図である。
リ１１内に確保されたバッファ領域を示す図である。
【図３】メモリ１１に格納されるコマンドリストの構成
を示す図である。
を示す図である。
【図４】ＤＭＡコマンドビットの内容を示す図である。
【図５】マルチストリームインターフェイス１５の詳細
な構成を示す図である。
な構成を示す図である。
【図６】図６（ａ）は、ＤＭＡレジスタ２２の詳細な構
成を示す図である。図６（ｂ）は、コントロールレジス
タ２２ｇの内部のビットフィールドの構成を示した図で
ある。
成を示す図である。図６（ｂ）は、コントロールレジス
タ２２ｇの内部のビットフィールドの構成を示した図で
ある。
【図７】バスコントローラ２１の詳細な構成を示す図で
ある。
ある。
【図８】バッファコマンド生成部により生成されるバッ
ファコマンド２２ｐの内部のビットフィールドの構成を
示した図である。
ファコマンド２２ｐの内部のビットフィールドの構成を
示した図である。
【図９】ＢＦＩＦＯ２３の詳細な構成を示す図である。
【図１０】バッファインターフェイス３１の詳細な構成
を示す図である。
を示す図である。
【図１１】バッファレジスタ３２の詳細な構成を示す図
である。
である。
【図１２】バッファ３３ａの詳細な構成を示す図であ
る。
る。
【図１３】制御線ＦＰ４４ａを示す図である。
【図１４】本発明に係るデータ転送システムを用いた場
合の、ＣＰＵ１０におけるストリームデータの転送の処
理の流れを示す図である。
合の、ＣＰＵ１０におけるストリームデータの転送の処
理の流れを示す図である。
【図１５】本発明に係るデータ転送システムを用いた場
合の、バスコントローラ２１におけるストリームデータ
の転送の処理の流れを示す図である。
合の、バスコントローラ２１におけるストリームデータ
の転送の処理の流れを示す図である。
【図１６】本発明に係るデータ転送システムを用いた場
合の、バッファコントローラ３０におけるストリームデ
ータのバス変換の処理の流れを示す図である。
合の、バッファコントローラ３０におけるストリームデ
ータのバス変換の処理の流れを示す図である。
【図１７】本発明に係るＤＭＡコントローラ２０を用い
た場合の、複数ポートの同時動作の処理を示す図であ
る。
た場合の、複数ポートの同時動作の処理を示す図であ
る。
【図１８】ポート４１ａにストリームデータをＤＭＡ転
送する為のチェインリストを示す図である。
送する為のチェインリストを示す図である。
【図１９】ポート４１ｂにストリームデータをＤＭＡ転
送する為のチェインリストを示す図である。
送する為のチェインリストを示す図である。
【図２０】ポート４１ｃにストリームデータをＤＭＡ転
送する為のチェインリストを示す図である。
送する為のチェインリストを示す図である。
【図２１】ポート４１ｄにストリームデータをＤＭＡ転
送する為のチェインリストを示す図である。
送する為のチェインリストを示す図である。
【図２２】従来のデータ転送システムの概略を示す図で
ある。
ある。
１０ ＣＰＵ
１１ メモリ
１２ システムバス
１３ ＳＣＳＩインターフェイス
１４ａ、１４ｂ、１４ｃ、１４ｄ ＨＤＤ（ハードディ
スクドライブ） １５ マルチストリームインターフェイス １６ａ、１６ｂ、１６ｃ ビデオモニター １７ ビデオカセットレコーダ ２０ ＤＭＡコントローラ ２１ バスコントローラ ２１ａ フレームパルス受信部 ２１ｂ ポート選択部 ２１ｃ コマンドリスト転送部 ２１ｄ ストリームデータ転送部 ２１ｅ バッファコマンド生成部 ２２ ＤＭＡレジスタ ２２ａ ＤＭＡアドレスカウンタ ２２ｂ ＤＭＡデータカウンタ ２２ｃ、２２ｄ、２２ｅ、２２ｆ チェインアドレスカ
ウンタ ２２ｇ、２２ｈ、２２ｉ、２２ｊ コントロールレジス
タ ２２ｋ ポートナンバーレジスタ ２２ｌ ＲＵＮ（コントロールレジスタの構成要素） ２２ｍ ＤＯＮＥ（コントロールレジスタの構成要素） ２２ｎ ＩＯ（コントロールレジスタの構成要素） ２２ｏ ＦＰ（コントロールレジスタの構成要素） ２３ ＢＦＩＦＯ（バッファ） ２４ａ、２４ｂ Ｉ／Ｏポート ２５ａ、２５ｂ ＦＩＦＯ（バッファ） ２６ａ フラグＥＡ（制御線） ２６ｂ フラグＥＢ（制御線） ２６ｃ フラグＦＡ（制御線） ２６ｄ フラグＦＢ（制御線） ２６ｅ ＦＤＡ（バス） ２６ｆ ＦＤＢ（バス） ３０ バッファコントローラ ３１ バッファインターフェイス ３２ バッファレジスタ ３２ａ ポートナンバーレジスタ ３２ｂ ４×ｍｏｄｅ（レジスタ） ３２ｃ、３２ｄ、３２ｅ、３２ｆ ｉｎ／ｏｕｔ（レジ
スタ） ３２ｇ データ長（レジスタ） ３３ａ、３３ｂ、３３ｃ、３３ｄ バッファ ３４ａ フィールドメモリ ３４ｂ ＷＤ（書き込み用のデータバス） ３４ｃ ＲＤ（読み出し用のデータバス） ３４ｄ ＷＲＳＴ（書き込みリセット用制御線） ３４ｅ ＷＣＬＫ（書き込みクロック用制御線） ３４ｆ ＲＲＳＴ（読み出しリセット用制御線） ３４ｇ ＲＣＬＫ（読み出しクロック用制御線） ３４ｈ ＢＯＡ（バス） ３４ｉ ＢＯＢ（バス） ３４ｊ、３４ｋ ゲート ３５ａ、３５ｂ、３５ｃ、３５ｄ ラッチ ３６ バス幅変換部 ４０ａ、４０ｂ、４０ｃ、４０ｄ Ｉ／Ｏコントローラ ４１ａ、４１ｂ、４１ｃ、４１ｄ ポート ４２ ４×ポート ４３ ×ｎｍｏｄｅ（制御線） ４４ａ、４４ｂ、４４ｃ、４４ｄ ＦＰ（制御線） ５０ａ、５０ｂ、５０ｃ、５０ｄ ストリームインター
フェイス
スクドライブ） １５ マルチストリームインターフェイス １６ａ、１６ｂ、１６ｃ ビデオモニター １７ ビデオカセットレコーダ ２０ ＤＭＡコントローラ ２１ バスコントローラ ２１ａ フレームパルス受信部 ２１ｂ ポート選択部 ２１ｃ コマンドリスト転送部 ２１ｄ ストリームデータ転送部 ２１ｅ バッファコマンド生成部 ２２ ＤＭＡレジスタ ２２ａ ＤＭＡアドレスカウンタ ２２ｂ ＤＭＡデータカウンタ ２２ｃ、２２ｄ、２２ｅ、２２ｆ チェインアドレスカ
ウンタ ２２ｇ、２２ｈ、２２ｉ、２２ｊ コントロールレジス
タ ２２ｋ ポートナンバーレジスタ ２２ｌ ＲＵＮ（コントロールレジスタの構成要素） ２２ｍ ＤＯＮＥ（コントロールレジスタの構成要素） ２２ｎ ＩＯ（コントロールレジスタの構成要素） ２２ｏ ＦＰ（コントロールレジスタの構成要素） ２３ ＢＦＩＦＯ（バッファ） ２４ａ、２４ｂ Ｉ／Ｏポート ２５ａ、２５ｂ ＦＩＦＯ（バッファ） ２６ａ フラグＥＡ（制御線） ２６ｂ フラグＥＢ（制御線） ２６ｃ フラグＦＡ（制御線） ２６ｄ フラグＦＢ（制御線） ２６ｅ ＦＤＡ（バス） ２６ｆ ＦＤＢ（バス） ３０ バッファコントローラ ３１ バッファインターフェイス ３２ バッファレジスタ ３２ａ ポートナンバーレジスタ ３２ｂ ４×ｍｏｄｅ（レジスタ） ３２ｃ、３２ｄ、３２ｅ、３２ｆ ｉｎ／ｏｕｔ（レジ
スタ） ３２ｇ データ長（レジスタ） ３３ａ、３３ｂ、３３ｃ、３３ｄ バッファ ３４ａ フィールドメモリ ３４ｂ ＷＤ（書き込み用のデータバス） ３４ｃ ＲＤ（読み出し用のデータバス） ３４ｄ ＷＲＳＴ（書き込みリセット用制御線） ３４ｅ ＷＣＬＫ（書き込みクロック用制御線） ３４ｆ ＲＲＳＴ（読み出しリセット用制御線） ３４ｇ ＲＣＬＫ（読み出しクロック用制御線） ３４ｈ ＢＯＡ（バス） ３４ｉ ＢＯＢ（バス） ３４ｊ、３４ｋ ゲート ３５ａ、３５ｂ、３５ｃ、３５ｄ ラッチ ３６ バス幅変換部 ４０ａ、４０ｂ、４０ｃ、４０ｄ Ｉ／Ｏコントローラ ４１ａ、４１ｂ、４１ｃ、４１ｄ ポート ４２ ４×ポート ４３ ×ｎｍｏｄｅ（制御線） ４４ａ、４４ｂ、４４ｃ、４４ｄ ＦＰ（制御線） ５０ａ、５０ｂ、５０ｃ、５０ｄ ストリームインター
フェイス
Claims (16)
- 【請求項１】 ｎ個のポートとメモリとの間で、ストリ
ームデータを、それぞれＤＭＡ転送するデータ転送装置
であって、 ｎは２以上の整数であり、 前記メモリには、少なくとも１組のコマンドリストがあ
らかじめ格納されており、また、ストリームデータが格
納されるメモリ領域が確保され、 前記コマンドリストはそれぞれ、次に選択されるポート
を変更するか否かを示すコマンドを含み、前記ｎ個のポートから１個のポートを選択するポート選
択手段と、 前記ポート選択手段により選択された１個のポートと前
記メモリ領域との間で、前記ストリームデータをＤＭＡ
転送するストリームデータ転送手段とを備え、 前記ポート選択手段は、前記ストリームデータ転送手段
によりＤＭＡ転送が終了した場合に、あらかじめ決めら
れた順序と選択されているポートに対応するコマンドリ
ストに含まれるコマンドとに基づいて、次の順番のポー
トを新たに選択するか又は選択されているポートを再度
選択することを特徴とするデータ転送装置。 - 【請求項２】 前記データ転送装置は、さらに、 コマンドリストを生成し、前記メモリに格納するコマン
ドリスト生成手段を備えることを特徴とする請求項１記
載のデータ転送装置。 - 【請求項３】 前記ｎ個のポートのうち少なくとも１個
からは、一定量のストリームデータの転送要求を示す転
送要求信号が出力され、 前記データ転送装置は、さらに、 ポート毎に転送要求信号を受信する受信手段を備え、 前記ポート選択手段は、ポートを選択する場合に、前記
受信手段により転送要求信号が受信されたポートのみを
選択することを特徴とする請求項１記載のデータ転送装
置。 - 【請求項４】 前記データ転送装置は、さらに、 コマンドリストを生成し、前記メモリに格納するコマン
ドリスト生成手段を備えることを特徴とする請求項３記
載のデータ転送装置。 - 【請求項５】 前記ｎ個のポートのうち少なくとも１個
からは、転送要求信号が一定時間毎に出力され、 前記受信手段は、さらに、 １個のポートにそれぞれ１個が対応しており、前記受信
手段により対応するポートから転送要求信号が受信され
た場合に、要求ビットをセットするｎ個の要求ビット記
憶手段を含み、 前記コマンドは、次に選択されるポートを変更すること
を示す場合は、さらに、選択されているポートに対応す
る要求ビット記憶手段にセットされた要求ビットをクリ
アするか否かを示し、 前記ポート選択手段は、選択されているポートに対応す
るコマンドリストに含まれるコマンドに基づいて、選択
されているポートに対応する要求ビット記憶手段にセッ
トされた要求ビットをクリアするか又は何もせず、ま
た、ポートを選択する場合に、対応する要求ビット記憶
手段に要求ビットがセットされているポートのみを選択
することを特徴とする請求項３記載のデータ転送装置。 - 【請求項６】 前記データ転送装置は、さらに、 コマンドリストを生成し、前記メモリに格納するコマン
ドリスト生成手段を備えることを特徴とする請求項５記
載のデータ転送装置。 - 【請求項７】 前記データ転送装置は、さらに、 前記ポート選択手段により１個のポートが選択される度
に、選択されたポートと前記データカウンタに格納され
たストリームデータのサイズとに基づいて、バス幅変換
コマンドを生成し、バス幅変換手段へ送信するバス幅変
換コマンド生成手段を備え、 バス幅変換コマンドは、ポートを特定する情報と、転送
するストリームデータのデータ長を特定する情報とを含
み、 前記データ転送装置は、さらに、 前記バス幅変換コマンドに基づいて、前記バス幅変換コ
マンドが示すポートのバス幅と前記メモリのバス幅とを
変換しながら、当該ポートとの間で、前記バス幅変換コ
マンドが示すデータ長のストリームデータを転送するバ
ス幅変換手段を備え、 前記バス幅変換手段は、ｎ個のポートに対して兼用さ
れ、 前記ストリームデータ転送手段は、前記ポート選択手段
により選択された１個のポートの代わりに、前記バス幅
変換手段との間で、ストリームデータをＤＭＡ転送する
ことを特徴とする請求項５記載のデータ転送装置。 - 【請求項８】 前記データ転送装置は、さらに、 コマンドリストを生成し、前記メモリに格納するコマン
ドリスト生成手段を備えることを特徴とする請求項７記
載のデータ転送装置。 - 【請求項９】 前記データ転送装置は、さらに、 前記メモリと前記バス幅変換手段との間で、ストリーム
データをバッファリングする第１バッファ手段を備え、 前記第１バッファ手段は、ｎ個のポートに対して兼用さ
れ、 前記ストリームデータ転送手段は、前記バス幅変換手段
の代わりに、前記第１バッファ手段との間で、ストリー
ムデータをＤＭＡ転送することを特徴とする請求項７記
載のデータ転送装置。 - 【請求項１０】 前記データ転送装置は、さらに、 コマンドリストを生成し、前記メモリに格納するコマン
ドリスト生成手段を備えることを特徴とする請求項９記
載のデータ転送装置。 - 【請求項１１】 前記データ転送装置は、さらに、 １個のポートにそれぞれ１個が対応しており、対応する
ポートと前記バス幅変換手段との間で、ストリームデー
タをバッファリングするｎ個の第２バッファ手段を備
え、 前記バス幅変換手段は、当該ポートの代わりに、前記第
２バッファ手段との間で、ストリームデータを転送する
ことを特徴とする請求項９記載のデータ転送装置。 - 【請求項１２】 前記データ転送装置は、さらに、 コマンドリストを生成し、前記メモリに格納するコマン
ドリスト生成手段を備えることを特徴とする請求項１１
記載のデータ転送装置。 - 【請求項１３】 前記データ転送装置は、さらに、ｍ倍
速ポートとメモリとの間で、ストリームデータをＤＭＡ
転送し、 ｍはｎ以下の整数であり、 前記データ転送装置は、さらに、 ｍ個の第２バッファ手段のうちの１個にそれぞれ１個が
対応しており、対応するポート又はｍ倍速ポートを選択
し、対応する第２バッファ手段と対応するポート又はｍ
倍速ポートとの間で、ストリームデータの入出力をコン
トロールするｍ個の第１Ｉ／Ｏコントローラと、 前記ｍ個の第２バッファ手段以外の（ｎ−ｍ）個の第２
バッファ手段のうちの１個にそれぞれ１個が対応してお
り、対応する第２バッファ手段と対応するポートとの間
で、ストリームデータの入出力をコントロールする（ｎ
−ｍ）個の第２Ｉ／Ｏコントローラとを備え、 前記ｎ個の第２バッファ手段は、対応するポートの代わ
りに、対応するＩ／Ｏコントローラとの間で、ストリー
ムデータをバッファリングし、 前記ｍ倍速ポートは、ｍ個の第１Ｉ／Ｏコントローラと
接続されており、前記ｎ個のポートは、それぞれｍ個の
第１Ｉ／Ｏコントローラと（ｎ−ｍ）個の第２Ｉ／Ｏコ
ントローラと接続されていることを特徴とする請求項１
１記載のデータ転送装置。 - 【請求項１４】 前記データ転送装置は、さらに、 コマンドリストを生成し、前記メモリに格納するコマン
ドリスト生成手段を備えることを特徴とする請求項１３
記載のデータ転送装置。 - 【請求項１５】 大規模記憶装置からｎ個のポートへ、
ストリームデータを、それぞれＤＭＡ転送するデータ転
送システムであって、 ｎは２以上の整数であり、 あらかじめストリームデータが格納されている大規模記
憶装置と、 ストリームデータが格納される領域が確保されているメ
モリと、 第１コマンドリストを生成するコマンドリスト生成手段
とを備え、 前記第１コマンドリストは、前記大規模記憶装置に格納
されたストリームデータを特定する情報と、ストリーム
データが格納されるメモリ領域のアドレスを特定する情
報と、格納されるストリームデータのサイズを特定する
情報とを含み、 前記データ転送システムは、さらに、 前記コマンドリスト生成手段から転送された第１コマン
ドリストに基づいて、大規模記憶装置からメモリへ、サ
イズの特定されたストリームデータをＤＭＡ転送する第
１データ転送装置を備え、 前記コマンドリスト生成手段は、さらに、前記第１コマ
ンドリストを前記第１データ転送装置に転送し、第２コ
マンドリストを生成し、前記メモリに格納し、 前記第２コマンドリストは、ストリームデータが格納さ
れるメモリ領域の先頭アドレスと、格納されるストリー
ムデータのサイズと、次に選択されるポートを変更する
か否かを示すコマンドとを含み、 前記データ転送システムは、さらに、 第２データ転送装置を備え、 前記第２データ転送装置は、 ｎ個のポートに対して兼用され、ｎ個のポートのうちの
１個へ、次に、ＤＭＡ転送されるストリームデータが格
納されているメモリ領域の先頭アドレスを格納するアド
レスカウンタと、 ｎ個のポートに対して兼用され、前記アドレスカウンタ
に格納された先頭アドレスが示すメモリ領域からｎ個の
ポートのうちの１個へ、ＭＡ転送されるストリームデー
タのサイズを格納するデータカウンタと、 １個のポートにそれぞれ１個が対応しており、それぞ
れ、特定の第２コマンドリストが格納されているメモリ
のアドレスを格納するｎ個のチェインアドレスカウンタ
とを含み、 特定のチェインアドレスカウンタに格納されたアドレス
が示す第２コマンドリストは、その第２コマンドリスト
に含まれるメモリ領域の先頭アドレスが前記アドレスカ
ウンタの内容と対応し、その第２コマンドリストに含ま
れるストリームデータのサイズが前記データカウンタの
内容と対応し、 前記第２データ転送装置は、さらに、 前記ｎ個のポートから１個のポートを選択するポート選
択手段と、 前記ポート選択手段により１個のポートが選択される度
に、前記ポート選択手段により選択された１個のポート
に対応するチェインアドレスカウンタに格納されたアド
レスが示す第２コマンドリストを取得し、その第２コマ
ンドリストに含まれるメモリ領域の先頭アドレスを前記
アドレスカウンタに転送し、その第２コマンドリストに
含まれるストリームデータのサイズを前記データカウン
タに転送し、その第２コマンドリストに含まれるコマン
ドを前記ポート選択手段へ渡し、また、前記チェインア
ドレスカウンタに格納されたアドレスを、次のアドレス
に更新するコマンドリスト転送手段と、 前記アドレスカウンタに格納された先頭アドレスが示す
メモリ領域から前記ポート選択手段により選択された１
個のポートへ、前記データカウンタに格納されたサイズ
のストリームデータをＤＭＡ転送するストリームデータ
転送手段とを含み、 前記ポート選択手段は、前記ストリームデータ転送手段
によりＤＭＡ転送が終了した場合に、あらかじめ決めら
れた順序と前記コマンドリスト転送手段に渡されたコマ
ンドとに基づいて、次の順番のポートを新たに選択する
か又は選択されているポートを再度選択し、 前記ストリームデータ転送手段は、前記コマンドリスト
転送手段によりストリームデータのサイズが前記データ
カウンタに転送される度に、前記アドレスカウンタに格
納された先頭アドレスが示すメモリ領域から前記ポート
選択手段により選択された１個のポートへ、前記データ
カウンタに格納されたサイズのストリームデータをＤＭ
Ａ転送し、 前記コマンドリスト生成手段は、さらに、前記第１デー
タ転送装置によりサイズの特定されたストリームデータ
がメモリへＤＭＡ転送されるのを待って、この第２コマ
ンドリストのアドレスを、ストリームデータがＤＭＡ転
送されるポートに対応するチェインアドレスカウンタに
転送することを特徴とするデータ転送システム。 - 【請求項１６】ｎ個のポートから大規模記憶装置へ、ス
トリームデータを、それぞれＤＭＡ転送するデータ転送
システムであって、 ｎは２以上の整数であり、 ストリームデータが格納される領域が確保されている大
規模記憶装置と、 ストリームデータが格納される領域が確保されているメ
モリと、 第２コマンドリストを生成し、前記メモリに格納するコ
マンドリスト生成手段とを備え、 前記第２コマンドリストは、ストリームデータが格納さ
れるメモリ領域の先頭アドレスと、格納されるストリー
ムデータのサイズと、次に選択されるポートを変更する
か否かを示すコマンドとを含み、 前記データ転送システムは、さらに、 第２データ転送装置を備え、 前記第２データ転送装置は、 ｎ個のポートに対して兼用され、ｎ個のポートのうちの
１個から、次に、ストリームデータがＤＭＡ転送される
メモリ領域の先頭アドレスを格納するアドレスカウンタ
と、 ｎ個のポートに対して兼用され、ｎ個のポートのうちの
１個から前記アドレスカウンタに格納された先頭アドレ
スが示すメモリ領域へ、ＤＭＡ転送されるストリームデ
ータのサイズを格納するデータカウンタと、 １個のポートにそれぞれ１個が対応しており、それぞ
れ、特定の第２コマンドリストが格納されているメモリ
のアドレスを格納するｎ個のチェインアドレスカウンタ
とを含み、 特定のチェインアドレスカウンタに格納されたアドレス
が示す第２コマンドリストは、その第２コマンドリスト
に含まれるメモリ領域の先頭アドレスが前記アドレスカ
ウンタの内容と対応し、その第２コマンドリストに含ま
れるストリームデータのサイズが前記データカウンタの
内容と対応し、 前記第２データ転送装置は、さらに、 前記ｎ個のポートから１個のポートを選択するポート選
択手段と、 前記ポート選択手段により１個のポートが選択される度
に、前記ポート選択手段により選択された１個のポート
に対応するチェインアドレスカウンタに格納されたアド
レスが示す第２コマンドリストを取得し、その第２コマ
ンドリストに含まれるメモリ領域の先頭アドレスを前記
アドレスカウンタに転送し、その第２コマンドリストに
含まれるストリームデータのサイズを前記データカウン
タに転送し、その第２コマンドリストに含まれるコマン
ドを前記ポート選択手段へ渡し、また、前記チェインア
ドレスカウンタに格納されたアドレスを、次のアドレス
に更新するコマンドリスト転送手段と、 前記ポート選択手段により選択された１個のポートから
前記アドレスカウンタに格納された先頭アドレスが示す
メモリ領域へ、前記データカウンタに格納されたサイズ
のストリームデータをＤＭＡ転送するストリームデータ
転送手段とを含み、 前記ポート選択手段は、前記ストリームデータ転送手段
によりＤＭＡ転送が終了した場合に、あらかじめ決めら
れた順序と前記コマンドリスト転送手段に渡されたコマ
ンドとに基づいて、次の順番のポートを新たに選択する
か又は選択されているポートを再度選択し、 前記ストリームデータ転送手段は、前記コマンドリスト
転送手段によりストリームデータのサイズが前記データ
カウンタに転送される度に、前記ポート選択手段により
選択された１個のポートから前記アドレスカウンタに格
納された先頭アドレスが示すメモリ領域へ、前記データ
カウンタに格納されたサイズのストリームデータをＤＭ
Ａ転送し、 前記コマンドリスト生成手段は、さらに、前記第２コマ
ンドリストのアドレスを前記第２データ転送装置に転送
し、第１コマンドリストを生成し、前記メモリに格納
し、 前記第１コマンドリストは、前記大規模記憶装置に格納
されたストリームデータを特定する情報と、ストリーム
データが格納されるメモリ領域のアドレスを特定する情
報と、格納されるストリームデータのサイズを特定する
情報とを含み、 前記データ転送システムは、さらに、 前記コマンドリスト生成手段から転送された第１コマン
ドリストに基づいて、メモリから大規模記憶装置へ、サ
イズの特定されたストリームデータをＤＭＡ転送する第
１データ転送装置を備え、 前記コマンドリスト生成手段は、さらに、前記第２デー
タ転送装置によりサイズの特定されたストリームデータ
がメモリへＤＭＡ転送されるのを待って、この第１コマ
ンドリストを前記第１データ転送装置に転送することを
特徴とするデータ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28549797A JP3484056B2 (ja) | 1996-10-18 | 1997-10-17 | データ転送装置及びデータ転送システム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-275774 | 1996-10-18 | ||
| JP27577496 | 1996-10-18 | ||
| JP28549797A JP3484056B2 (ja) | 1996-10-18 | 1997-10-17 | データ転送装置及びデータ転送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10177541A JPH10177541A (ja) | 1998-06-30 |
| JP3484056B2 true JP3484056B2 (ja) | 2004-01-06 |
Family
ID=26551614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28549797A Expired - Lifetime JP3484056B2 (ja) | 1996-10-18 | 1997-10-17 | データ転送装置及びデータ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3484056B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4340519B2 (ja) | 2003-11-04 | 2009-10-07 | 富士通株式会社 | 情報処理端末 |
| JP4641391B2 (ja) * | 2004-06-08 | 2011-03-02 | キヤノン株式会社 | ダイレクトメモリアクセス装置及びその制御方法、データ処理装置 |
| US7698473B2 (en) | 2005-01-05 | 2010-04-13 | Sony Computer Entertainment Inc. | Methods and apparatus for list transfers using DMA transfers in a multi-processor system |
| JP5196293B2 (ja) * | 2007-10-11 | 2013-05-15 | ワイアイケー株式会社 | 半導体試験装置 |
| JP5226341B2 (ja) | 2008-02-27 | 2013-07-03 | 富士通株式会社 | チャネル装置、情報処理システム、及びデータ転送方法 |
| JP2009277040A (ja) * | 2008-05-15 | 2009-11-26 | Oki Joho Systems:Kk | データ転送処理装置およびデータ転送処理方法 |
| JP5254710B2 (ja) * | 2008-09-01 | 2013-08-07 | 株式会社ソニー・コンピュータエンタテインメント | データ転送装置、データ転送方法およびプロセッサ |
| JP5585171B2 (ja) * | 2010-03-31 | 2014-09-10 | 富士通株式会社 | ストレージ制御装置、ストレージシステム及びストレージ制御方法 |
-
1997
- 1997-10-17 JP JP28549797A patent/JP3484056B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10177541A (ja) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5928339A (en) | DMA-transferring stream data apparatus between a memory and ports where a command list includes size and start address of data stored in the memory | |
| KR0163234B1 (ko) | 데이타 스트리밍 메카니즘, 스트리밍 장치 어댑터, 컴퓨터 시스템 및 데이타 처리 시스템 | |
| JP3271125B2 (ja) | データを転送する方法と装置及びデータ転送をインタリーブする装置 | |
| US6061687A (en) | Linked lists of transfer descriptors scheduled at intervals | |
| JP3273202B2 (ja) | 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ | |
| EP1093252A2 (en) | Access control device for IEEE 1394 Bus | |
| CZ290716B6 (cs) | Počítačový systém s více médii | |
| US5594878A (en) | Bus interface structure and system for controlling the bus interface structure | |
| JP3484056B2 (ja) | データ転送装置及びデータ転送システム | |
| US6047340A (en) | Method for transmitting data, and apparatus for transmitting data and medium | |
| JP4798849B2 (ja) | グラフィックスエンジンマスターモード動作の改良 | |
| JP3780776B2 (ja) | データ転送制御装置及び電子機器 | |
| JP4703074B2 (ja) | 電子ネットワークにおけるコンテクストを切り換える装置及び方法 | |
| US5911152A (en) | Computer system and method for storing data in a buffer which crosses page boundaries utilizing beginning and ending buffer pointers | |
| JPH10307790A (ja) | 高速プロセッサ | |
| US20040162924A1 (en) | Apparatus and method for transmitting data by means of direct memory access medium | |
| JPS6145269B2 (ja) | ||
| JP3327900B2 (ja) | データ処理装置 | |
| JP2001067306A (ja) | バスインターフェース装置およびデータ転送装置 | |
| US5875299A (en) | disk access apparatus for performing a stride processing of data | |
| KR100327388B1 (ko) | 디지털 방송의 메모리 제어 장치 | |
| JPH11331209A (ja) | データ収集装置およびメモリコントローラ | |
| KR101116613B1 (ko) | 메모리 액세스 제어 장치 및 방법 | |
| JPS61256847A (ja) | パケツト交換機 | |
| JPH0246967B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |