CN1897279A - 电子基板及其制造方法，电光学装置，及电子设备 - Google Patents

电子基板及其制造方法，电光学装置，及电子设备 Download PDF

Info

Publication number
CN1897279A
CN1897279A CNA2006101062250A CN200610106225A CN1897279A CN 1897279 A CN1897279 A CN 1897279A CN A2006101062250 A CNA2006101062250 A CN A2006101062250A CN 200610106225 A CN200610106225 A CN 200610106225A CN 1897279 A CN1897279 A CN 1897279A
Authority
CN
China
Prior art keywords
pattern
resistive element
electric substrate
wiring pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101062250A
Other languages
English (en)
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1897279A publication Critical patent/CN1897279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种电子基板，具有：基板；和配线图案，其设于所述基板上，形成电阻元件的一部分的配线各要素与其他部分不同。

Description

电子基板及其制造方法，电光学装置，及电子设备
技术领域
本发明涉及电子基板及其制造方法，电光学装置，及电子设备。
背景技术
近年来，伴随着电子设备的小型化及高机能化，半导体装置要求封装(package)的小型化或高密度化。作为一个例子，已知有在半导体元件上使用多晶硅以使电阻内置的技术。例如，在特开昭58-7848号公报中，公开有采用在多晶硅中掺杂了杂质的多结晶粒界以形成电阻的技术。另外，在特开2003-46026号公报中，公开有通过厚膜形成法，在半导体元件上的再配置配线部涂布电阻糊料、使之硬化，从而形成电阻部的技术。
采用设于基板上的电阻等的被动元件进行电阻(impedance)控制等时，需要高精度地管理电阻值，但要确保上述的技术中所要求的精度很困难，存在无法得到可靠性高的电阻部这样的问题。另外，在上述技术中，需要用于形成电阻部的独立的工艺，产生生产性降低这样的问题。
发明内容
本发明目的在于，提供一种电子基板及其制造方法，电光学装置，及电子设备，其能够容易地形成高精度的电阻部。
本发明的电子基板，具有：基板；配线图案，其设于所述基板上，形成电阻元件的一部分的配线各要素与其他的部分不同。
根据该电子基板，配线图案的一部分与其他部分比较，电阻值变高，如此使配线各要素不同，从而能够容易地形成电阻元件。此电阻元件，因为由配线图案形成，所以无需用于形成电阻元件的独立的另一种工艺，能够避免生产性的降低。通过调整配线图案的配线各要素，能够高精度地形成具有希望的电阻值的电阻元件。
作为此配线图案，可以采用如下结构：与电极部连接的结构，和至少一部分形成连接端子的结构。
另外，作为配线图案，也可以作为与电极部连接，至少一部分连接于外部端子的结构(例如，W-CSP(Wafer Level Chip Size Package)封装体)。
在此电子基板中，优选对应于所述配线图案中的所述电阻元件的部分的宽度与其他的部分不同，或者，对应于所述配线图案中的所述电阻元件的部分的厚度与其他的部分不同。
在此电子基板中，优选对应于所述配线图案中的所述电阻元件的部分的层的数比其他部分少。在此情况下，所述配线图案具有：第一图案；第二图案，其由与所述第一图案不同的材料被形成于所述第一图案上，能够形成对应于所述电阻元件的所述第二图案的一部分被去除的结构。在此结构中，例如通过蚀刻等去除第二图案的一部分，由此能够在配线图案上局部性地形成由第一图案组成的电阻元件。通过选择对应第二图案的蚀刻材料，能够容易地只去除第二图案。在此情况下，所述第一图案，优选使用比所述第二图案电阻值大的材料形成。由此，可以容易地形成电阻值大的电阻元件。
在此电子基板中，优选由密封材密封所述电阻元件。由此，可以保护电阻元件，防止腐蚀和短路。
在此电子基板中，优选所述电阻元件形成于应力缓和层上。由此，即使向基板施加热应力，也能够抑制电阻元件的可靠性和寿命的降低。
在此电子基板中，优选所述连接端子是一种凸块(bump)电极：其具有至少其顶部由所述配线图案覆盖的树脂核心。据此，因为能够在凸块电极的附近形成电阻元件，所以能够最短地形成凸块电极和电阻元件之间的路径，能够极小地配线。
在此电子基板中，还优选具有半导体元件。据此，因为能够在半导体元件的附近形成电阻元件，所以能够最短地形成半导体元件和电阻元件之间的路径，能够极小地配线。
在此情况下，作为半导体元件，可以形成如下结构：根据形成于能动区域的配线图案而形成晶体管等的开关(switching)元件的结构；和将内置半导体元件的半导体芯片安装于能动区域的结构。在此电子基板中，也可以在所述基板上半导体元件呈非搭载状态。即未设有半导体元件，例如也可以是硅基板状态。
本发明的电光学装置，其特征在于，具有上述的电子基板。另外，本发明的电子设备，其特征在于，具有上述的电子基板或电光学装置。由此，能够得到高精度地形成有电阻元件的高品质的电光学装置及电子设备，并且能够实现不降低生产性的、有效的电光学装置制造及电子设备制造。
本发明的电子基板的制造方法，具有：在基板上形成配线图案的工序；使所述配线图案的一部分的配线各要素与其他部分不同而形成电阻元件的工序。
根据此制造方法，使配线各要素不同，以使得配线图案的一部分与其他部分比较电阻值高，如此能够容易地形成电阻元件。此电阻元件，因为由配线图案形成，所以无需用于形成电阻元件的另一种独立的工艺，能够避免生产性的降低。通过调整配线图案的配线各要素，能够高精度地形成具有希望的电阻值的电阻元件。作为此配线图案，可以采用如下结构：与电极部连接的结构；和至少有一部分形成连接端子的结构。另外，作为配线图案，也可以作为与电极部连接，至少一部分连接于外部端子的结构(例如，W-CSP(Wafer Level Chip Size Package)封装体)。
在此制造方法中，优选形成所述电阻元件的工序，具有除去所述配线图案的一部分的工序。
在此制造方法中，优选所述配线图案具有：第一图案；第二图案，其由与所述第一图案不同的材料形成于所述第一图案上，形成所述电阻元件的工序，具有除去对应于所述电阻元件的所述第二图案的一部分的工序。在此制造方法中，通过例如蚀刻等除去第二图案的一部分，由此能够在配线图案上局部地形成由第一图案构成的电阻元件。通过选择对应于第二图案的蚀刻材料，能够轻易地只除去第二图案。在此情况下，所述第一图案，优选由比所述第二图案电阻值大的材料形成。据此，可以容易地形成电阻值大的电阻元件。
在此制造方法中，优选具有由密封材密封所述电阻元件的工序。由此，可以保护电阻元件，防止腐蚀和短路。
在此制造方法中，还优先具有：在所述配图图上形成保持膜的工序；剥离所述配线图案的一部分的区域中的所述保护膜，而形成开口部的工序，形成所述电阻元件的工序，具有通过所述开口部，除去所述配线图案的一部分的工序。由此，在连接端子上，例如为了设置焊球而形成保护膜时，与连接端子用的开口部一起形成电阻元件用的开口部，如果通过此电阻元件用的开口部除去配线图案的一部分，则不用设置形成另外的电阻元件用的开口部的工序，可以容易地形成电阻元件。
附图说明
图1是表示作为电光学装置的一实施方式的液晶显示装置的模式图。
图2是液晶显示装置中的半导体装置的安装结构的说明图。
图3是半导体装置的立体图。
图4A及4B是放大表示半导体装置的端子部分的图。
图5A、5B、5C、5D、5E、5F及5G，是用于说明半导体装置的制造方法的工序图。
图6A、6B、6C、6D及6E，是用于说明封装体的制造方法的工序图。
图7是表示封装体的变形例的剖面图。
图8是表示电子设备的一个示例的立体图。
图9A及9B是表示电阻元件的变形例的平面图。
图10A及10B是表示电阻元件的变形例的平面图。
图11是用于说明微调整电阻值的方法的图。
图12是表示温度和电阻值的关系的图。
具体实施方式
以下，参照从图1至图12，说明本发明的实施方式。
[电光学装置]
图1是表示作为电光学装置的一实施方式的液晶显示装置的模式图。图示的液晶显示装置100，具有：液晶面板110；半导体装置121。根据需要，可以适当地设置未图示的偏光板、反射片、背景光(back light)等的附属构件。
液晶面板110，具有由玻璃和塑料等构成的基板111及112。基板111和基板112被相对配置，通过未图示的密封材等相互粘合。在基板111和基板112之间封入作为电光学物质的液晶(未图示)。在基板111的内面上，形成有由ITO(Indium Tin Oxide)等的透明导电体构件的电极111a。在基板112的内面上，形成有与上述电极111a相对配置的电极112a。使电极111a及电极112a垂直地配置。电极111a及电极112a被引出至基板突出部111T，在其端部，分别形成有电极端子111bx及电极端子111cx。另外，在基板突出部111T的端缘附近形成有输入配线111d，在其内端部还形成有端子111dx。
在基板突出部111T上，通过密封树脂122，安装有半导体装置121。半导体装置121，是例如驱动液晶面板110的液晶驱动用IC芯片。在半导体装置121的下面，形成有未图示的多个的凸块电极，这些凸块分别被导电连接于基板突出部111T上的端子111bx、111cx、111dx。
在形成于输入配线111d的外端部的输入端子111dy上，通过各向异性导电膜124而安装有软性配线基板123。输入端子111dy，分别导电连接于设于软性配线基板123上的未图示的配线。通过软性配线基板123，从外部向输入端子111dy供给控制信号、显像信号、电源电位等，在半导体装置121中生成液晶驱动用的驱动信号，供于液晶面板110。
根据如上构成的本实施方式的液晶显示装置100，通过半导体装置121，向电极111a和电极112a之间外加适当的电压，由此能够使相对配置有两电极111a、112a的像素部分的液晶再取向而调制光线，据此能够在液晶面板110内的排列有像素的显示区域，形成希望的图像。
图2是图1的H-H线的侧面剖面图，是上述液晶显示装置100中的半导体装置121的安装结构的说明图。如图2所示，在半导体装置121的能动面(图示为下面)上，作为IC侧端子，设有多个的凸块电极10作为连接端子，其先端直接导电接触于上述基板111的端子111bx、111dx。在凸块电极10和端子111bx、111dx之间的导电接触部分的周围，填充有由热硬化性树脂等构成的被硬化的密封树脂122。
(第1实施方式)
接下来，说明作为第1实施形成的电子基板的半导体装置121的端子构造。图3是表示形成有端子的半导体装置121的能动面侧的构造的部分立体图。
半导体装置121，是例如驱动液晶显示装置的像素的IC芯片，在其能动面侧，形成有薄膜晶体管等的多个的电子元件，和连接各电子元件间的配线等的电子电路(集成电路)等的半导体元件(均未图示)。
在图3所示的半导体装置121中，沿着基板P的能动面121a的长边，整列配置有多个的电极极板(电极部)24。此电极极板24，被从上述的电子元件等引出，作为电子电路的外部电极发挥作用。另外，在能动面121a的电极极板列24a的内侧，沿此电极极板列24a，形成有直线状连接的树脂突起12。此外，从各电极极板24的表面到树脂突起12的表面，形成有作为结合各电极极板24和树脂突起12的顶部的配线图案(金属配线)的多个的导电膜20。凸块电极10，其构成为包括作为核心的树脂突起12，和配设于树脂突起12的表面的各导电膜20。还有，在图3的示例中，在电极极板列24a的内侧配置树脂突起12，不过也可以在电极极板24a的外侧配置树脂突起12。
图4A及4B，是表示凸块电极10的要部结构的图，图4A是凸块电极的周边的平面放大图，图4B4A-A线的侧面剖面图。
如图4A及4B所示，在半导体装置121的能动面121a的周围边缘部，排列形成有由Al等的导电性材料构成的多个电极极板24。在半导体装置121的能动面整体，形成有由SiN等的电绝缘性材料构成的作为保护膜的钝化(passivation)膜26。在上述的各电极极板24的表面，形成有钝化膜26的开口部26a。也可以在钝化膜26上，在开口部以外的整个表面或一部分，再形成应力缓和性高的、聚酰亚胺等的有机树脂膜。
在此钝化膜26的表面，在电极极板列24a的内侧，形成有树脂突起12。树脂突起12，从半导体装置121的能动面121a突出形成，以大致相同的高度直线状地延伸，与电极极板列24a平行配设。树脂突起12，由具有弹性的如下树脂材构成：聚酰亚胺树脂和丙烯树脂；酚醛树脂；环氧树脂；硅酮树脂；变性聚酰亚胺树脂等，使用例如喷墨(ink jet)法形成。树脂突起12的剖面形状，优选为如图4B所示的半圆形和梯形等易于弹性变形的形状。如此，在与对手侧基板的抵接时，可以容易地使凸块电极10弹性变形，能够提高与手手侧基板的导电连接的可靠性。
从各电极极板24的表面越过树脂突起12的表面，形成有结合各电极极板24和树脂突起12的顶部的导电膜20。导电膜20，在与电极极板24相反侧的端部，通过在与导电膜20垂直的方向上延伸的导电膜(配线图案)21，成形为与邻接的导电膜20连接的大致U字形。导电膜20、21，具有双层配线结构，该双层配线结构由如下构成：配置于下层的导电膜(第一图案)20a、21a；层叠于导电膜20a、21a上的导电膜(第二图案)20b、21b。
在本实施方式中，均通过溅射，由TiW形成导电膜20a、21a，厚度为3000～7000(这里为3000)，导电膜20b、21b，由比导电膜20a、21a电阻值大的Au形成，厚度为1000～5000(这里为1000)。在导电膜21中，设有除去导电膜21b的一部分使导电膜21a露出而形成的电阻元件R。
所使用的各个导电膜的材质、膜组成和电阻部的面积，可能根据希望得到的电阻值而适度变更。以下，在本实施方式中，说明双层导电膜的结构，虽然详情将后述，但也可以根据希望得到的电阻值和温度特性，组合三层以上的导电膜。另外，导电膜的形成，除溅射以外，还可以采用蒸镀、镀敷等公知的方法。
如前图1所示，上述的凸块电极10，通过密封树脂122被热压接于基板111上的端子111bx。密封树脂122是热硬化性树脂，在安装前为未硬化状态或半硬化状态。如果密封树脂122呈未硬化状态，则安装前在半导体装置121的能动面(图示为下面)或基板111的表面涂布密封树脂122即可。如果密封树脂122呈半硬化状态，则作为膜状或片状，在半导体装置121和基板111之间配置密封树脂122即可。作为密封树脂122，一般采用环氧树脂，不过，也可以是能够达到相同的目的的其他树脂。
半导体装置121的安装，如下而进行：使用未图示的热压头，一边加热及加压，一边将半导体装置121配置于基板111上。这时，密封树脂122在初期由于加热而软化，挤开该软化的树脂，使凸块电极10的顶部与端子111bx导电接触。由于上述的加压，作为内部树脂的树脂突起12被挤压，在接触方向(图示为上下方向)上进行弹性变形。若以此状态再继续加热，则因为密封树脂122交联而热硬化，所以即使解除外加压力，由于密封树脂122，凸块电极10也可以与端子111bx导电接触，并且保持为弹性变形的状态。
[半导体装置的制造方法]
接下来，说明半导体装置的制造方法，特别是形成上述凸块电极10的工序。
图5A～5G，是表示半导体装置121的制造方法的一个示例的工序图。此制造工序，具有：形成钝化膜26的工序；形成树脂突起12的工序；形成导电膜20、21的工序。在本实施方式中，采用喷墨法形成树脂突起12。
首先，如图5A所示，在形成有未图示的半导体元件的基板P的能动面121a上，形成钝化膜26。即，通过成膜法在基板P上形成SiO2和SiN等的钝化膜之后，通过使用光刻法(photolithography)的图案形成，形成电极极板24露出的开口部26a。开口部26a的形成，是在钝化膜26上，通过旋涂法、浸渍法、喷涂法等形成抗蚀层(resist)，再采用形成有规定的图案的掩膜(mask)，对抗蚀层实施曝光处理及显影处理，形成规定形状的抗蚀图(resist pattern)(未图示)。此后，将此抗蚀图作为掩膜，进行所述膜的蚀刻，形成使电极极板24露出的开口部26a，使用剥离液等除去抗蚀图。在蚀刻中，优选使用干蚀刻(dry etching)，作为干蚀刻最好使用反应性离子蚀刻(RIE：Reactive Ion Etching)。作为蚀刻也可以使用湿法蚀刻法。
在钝化膜26上，也可以再采用光刻法等，在开口部以外的整个表面或一部分，形成应力缓和性高的、聚酰亚胺等的有机树脂膜。即，由以下方法形成的电阻元件R，也可以形成于有机树脂膜(绝缘膜)上。
接着，如图5B所示，在形成有电极极板24及钝化膜26的基板P的能动面121a上，采用喷墨法(液滴吐出方式)形成树脂突起12。此喷墨法，从设于液滴吐出头的喷嘴，吐出(滴下)控制在1滴的液量的液滴状的树脂材(液体材料)，并且使喷嘴面向基板P，再使喷嘴和基板P相对移动，由此在基板P上形成树脂材的预期形状的膜图案。通过热处理此膜图案而得到树脂突起12。
在此，通过从液滴吐出头滴下大量的液滴而进行树脂材的配置，可以任意设定由树脂材组成的膜的形状，并且基于树脂材的层叠的树脂突起12的厚膜化成为可能。例如，通过重复在基板P上配置树脂材的工序，和干燥树脂材的工序，树脂材的干燥膜被层叠，从而能够确实地使树脂突起12厚膜化。另外，通过从设于液滴吐出头的多个喷嘴滴下包含树脂材的液滴，可以逐个部分地控制树脂材的配置量和配置的时刻。以光刻法等形成树脂突起12，通过在硬化时使突起周边垂下，也可以得到希望的树脂突起12的形状。
接着，如图5C所示，从电极极板24的表面至树脂突起12的表面，形成作为覆盖电极极板24和树脂突起12的顶部的金属配线的导电膜20a、21a。导电膜20a、21a，在此不进行图案形成，而是全面地制膜。
接着，如图5D所示，通过溅射在导电膜20a、21a上形成导电膜20b、21b。导电膜20b、21b也不进行图案形成，而是全面地制膜。此后，与钝化膜26同样，通过使用光刻法的图案形成，形成图3、4A、及4B所示的形状的导电膜20b、21b。
具体来说，是在导电膜20b、21b上，通过旋涂法、浸渍法、喷涂法等形成抗蚀层，再采用形成有规定的图案的掩膜，对抗蚀层实施曝光处理及显影处理，形成规定形状的抗蚀图(规定的配线图案以外的区域开口的图案)。此后，将此抗蚀图作为掩膜，进行所述膜的蚀刻，通过使用剥离液等除去抗蚀图，得到规定形状的导电膜20b、21b。
接着，通过将图案形成的导电膜20b、21b作为掩膜，进行蚀刻处理，如图5E所示，导电膜20a、21a被图案形成为与导电膜20b、21b相同的形状。其结果，形成有层叠为双层的导电膜20、21。
接着，为了形成电阻元件R，如图5F所示，在导电膜20、21(在未形成导电膜20、21的区域为钝化膜26)上，通过与上述相同的方法，形成抗蚀层(树脂材)22。
接下来，使用掩膜，其具有对应于电阻元件R的形状、位置的开口，对抗蚀层实施曝光处理及显影处理，如图5G所示，在抗蚀层22形成开口部22a。将抗蚀层22作为掩膜，选择性地进行蚀刻仅除去导电膜21b，使导电膜21a露出。作为这时的蚀刻液，可使用例如氯化铁和过硫酸铵等。通过使用剥离液等除去抗蚀层22，如图4A及4B所示，导电膜21之中，形成有电阻值高的电阻元件R。
这里，电阻元件R的材质和膜厚、面积，根据所要求的电阻值而设定。构成导电膜的20a、21a的TiW厚1000的情况下，为7×10-2Ω/μm2左右，构成导电膜的20b、21b的Au厚3000的情况下，为2×10-4Ω/μm2左右。当电阻元件R被要求70Ω的电阻值时，以例如幅10μm，长100μm的大小除去导电膜20b、21b而形成电阻元件R即可。这时，与位于上层的导电膜20b、21b相比，位于下层的导电膜20a、21a的电阻值大的结构，有利于得到更大的电阻值。
通过变更上述的导电膜的厚度，或者电阻元件R的面积，能够容易地形成例如作为终端电阻值一般被采用的50Ω的电阻元件R。
此后，如图4B双点划线所示，通过由阻焊膜(solder resist)等的树脂材料(密封材)覆盖电阻元件R而形成密封膜23。由此，电阻元件R的耐湿性等提高。保护模23，优选其形成至少要覆盖电阻元件R，例如能够通过采用光刻法和液滴吐出方式、印刷法、分配法(dispense)等形成。
如以上说明，在本实施方式中，是在导电膜21的配线各要素(线宽、厚度)之中，使一部分的厚度与其他的部分不同，具体来说，因为只利用导电膜21a，很薄地形成导电膜21的一部分来形成电阻元件，所以无需重新安装电阻构件等，就能够容易地形成电阻部。
另外，在本实施方式中，因为通过电极极板24，在半导体元件的附近形成电阻元件R，所以能够使从半导体元件向电阻元件R的电路径最短地形成，可以让多余的配线最小。为此，能够最小地抑制配线产生的寄生电容、短截线(stub)等，特别是能够使高频区域的电特性(损耗、噪音辐射)提高。
另外，在本实施方式中，因为能够根据形成电阻元件R的材料、及电阻元件R的面积来设定电阻值，所以可以高精度确保希望的电阻值，能够使作为半导体装置(电子基板)121的可靠性提高。
特别是在本实施方式中，因为形成导电膜20、21，是通过溅射、镀敷、光刻法等，膜组成及厚度精度、尺寸精度优异的方法，所以可以更高精度地控制、管理电阻元件R的电阻值。
另外，在本实施方式中，因为是通过除去双层结构的导电膜21之中的导电膜21b，而形成电阻元件R，所以要根据位于上层的导电膜21b的材料适当地选择蚀刻液，由此能够容易地形成电阻元件R。
特别是在本实施方式中，因为位于下层的导电膜21a具有比上层的导电膜21b大的电阻，所以可能容易地得到更大的电阻值。
总之，在本实施方式中，根据作为电阻的必要值，在膜的种类和层叠结构的导电膜中，无论选择使用哪层的导电膜，都能够使电阻的范围、耐容许电流值的设计选择度提高。还有，三层以上的结构也同样。
(第2实施方式)
继续，说明第2实施方式的电子基板。在第2实施方式中，参照图6A～6E，说明将本发明应用于作为电子基板的W-CSP(Wafer Level Chip SizePackage)封装体的情况。在这些图中，对于与图1～5G所示的第1实施方式的结构要素相同的要素，附加同一符号，省略其说明。
在本实施方式中，对于图6A所示的封装体(电子基板)CSP，采用形成焊球的工序，形成电阻元件。
在此封装体CSP中，具有导电膜20a、20b的双层结构的导电膜20，在连接于电极极板24的一端侧，在钝膜26上配线，在另一端侧，在形成于钝膜26上的应力缓和层33上配线。
应力缓和层33，由树脂(合成树脂)形成。作为用于形成该应力缓和层33的形成材料，可以是聚酰亚胺树脂、硅酮变性聚酰亚胺树脂、环氧树脂、硅酮变性环氧树脂、丙烯树脂、酚醛树脂、BCB(benzocyclobutene)及PBO(polybenzoxazole)等绝缘性的材料。
接下来，说明对封装体CSP，形成焊球及电阻元件的步骤。
首先，如图6A所示，在包含导电膜20上(没有形成导电膜20的区域中钝化膜26或应力缓和层33上)的基板P上的整个面，通过旋涂法、浸渍法、喷涂法等涂布阻焊剂(solder resist)42(形成阻焊层42)。
接着，采用具有对应焊球部及电阻元件的形状、位置的开口的掩膜，对抗蚀层实施曝光处理及蚀刻处理，如图6B所示，在阻焊层42上，形成导电膜20(导电膜20b)露出的焊球用的开口部42a及电阻元件用的开口部42b。此后，如图6C所示，在开口部42a内的导电膜20上作为凸块，搭载由例如无铅焊锡构成的焊球43。
然后，如图6D所示，将阻焊层42作为掩膜，选择性地蚀刻只除去导电膜20b，使导电膜20a露出。作为这时的蚀刻液，使用例如氯化铁和过硫酸铵等。
由此，在导电膜20的一部分中，形成由导电膜20a构成的电阻元件R。此后，如图6E所示，通过由树脂等的密封材44密封开口部42b，使电阻元件R的耐湿性等提高。如此，内置电阻元件R的封装体CSP完成。
在本实施方式中，与上述第1实施方式同样，对于W-CSP等的封装体，也能够容易地内置高精度地设定了电阻值的电阻元件R。
还有，在上述第2实施方式中，是作为挟隔焊球43，在电极极板24的相反侧设置电阻元件R的结构，但并不限定于此，例如图7所示，也可是在从电极极板24到朝向焊球43的导电膜20(所谓再配置配线)的途中，设置电阻元件R的结构。
[电子设备]
接下来，说明具有上述的电光学装置或半导体装置的电子设备。
图8是表示本发明的电子设备的一个示例的立体图。该图所示的移动电话1300，具有上述的电光学装置作为小尺寸的显示部1301，多个的操作按钮1302，接耳端1303，及话筒1304。
上述的电光学装置，不限于上述移动电话，还能够适用作为如下的图像显示机构：电子书；个人电脑；数字静物摄影机；液晶电视；取景器型或监视器直视型的录像机；汽车导航装置；寻呼机；电子笔记本；电子计算器；文字处理机；工作站；电视电话；POS终端；具有触摸屏的设备等等，无论在任何情况下，都能够提供高精度地确保电阻值，品质优异的电子设备。
以上，参照附图，说明本发明的最佳的实施方式，不过，本发明当然不被限定于涉及到的示例。在上述的示例中所示的各结构构件的各个形状和组合等是一个例子，在没有超出本发明的主旨的范围中，可以基于设计要求等进行各种变更。
例如，在上述实施方式中，是在导电膜21上形成电阻元件R的结构，但并不限定于此，也可以是在导电膜20形成电阻元件的结构。另外，在上述实施例中，是邻接的导电膜20由导电膜21连接的结构，但并不限于此，也可以作为在成为外部连接端子的再配置配线的一部分，设置电阻元件的结构。
此外，在上述实施方式中，是在导电膜20与电极极板24相反侧的端部，由导电膜21连接的结构，但除此之外，也可以例如像图9A所示，是在凸块电极10和电极极板24之间，通过导电膜21连接导电膜20的结构，和如图9B所示，是在电极极板24侧的端部，通过导电膜21连接导电膜20的结构。
另外，在上述实施方式中，是通过除去双层结构的电极膜21之中的一层，而形成电阻元件R的结构，但并不限定于此，即使是一层构造的电极膜和三层以上的电极膜也可以适用。例如，如果是一层构造的电极膜，则可以通过调整例如蚀刻时间，使电阻部的厚度比其他位置的厚度薄，如此调整而成为预期的电阻值。另外，作为三层构造的电极膜，通过例如溅射形成Tiw-Cu后，通过镀敷能够成为层叠Cu的结构。除去镀Cu产生的电极膜，利用溅射由Tiw-Cu形成电阻元件，除去Cu(溅射)-Cu(镀敷)的电极膜，仅以Tiw的电极膜也可以形成电阻元件。
此外，即使是双层构造的电极膜，在厚度方向也会有一部分上层的导电膜21b残留，也可以由残留的导电膜21b及下层的导电膜21a形成电阻元件。此外也可以构成为：在除去导电膜21b之后，对于导电膜21a也实施蚀刻处理，通过更薄的导电膜21a，形成具有更高的电阻值的电阻元件。在任何情况下，通过根据希望的电阻值部分地除去导电膜，都可以容易地形成具有该电阻值的电阻元件。
此外，作为形成电阻元件的方法，不限定于除去厚度方向的情况。通过使导电膜(配线图案)的一部分的幅度与其他的部分相比小也能够实现。也可以形成如下的电阻元件：例如，如图10A所示，由与其他的部分相比要细的线宽、具有弯曲的形状的蛇行型的电极膜所形成的电阻值大的电阻元件，和如图10B所示，具有电阻大的颈缩部(收缩形状)的电阻元件。
另外，在上述实施方式中，对通过导电膜的厚度和幅度调整电阻元件的电阻值加以说明，但如图11所示，对于在导电膜21的一部分使导电膜21a露出而形成的电阻元件R，也可以构成为：采用激光等切边(trimming)，而设置切割下导电膜21a的一部分(除去)的切口部Ra。
这时，通过调整切口部Ra的大小(即关于导电膜21a的大小)，也能够微调整电阻值，可以更容易地形成高精度的电阻元件。特别是，在上述实施方式中，因为在半导体装置121的表面附近配置有电阻元件R，所以可以容易地进行电阻值的微调整。
另外，上述实施方式所示的导电膜(电阻元件)的材料是一个示例，其他的例如也可以使用Ag、Ni、Pd、Al、Cr、Ti、W、NiV等，或无铅焊锡等的导电性材料等。在此情况下，采用多种的材料形成层叠结构的导电膜时，优选使位于下层的导电膜比位于上层的导电膜电阻值大，如此而选择材料。
通过材料的选择和组合，得到的不仅是想要的电阻值，例如，着眼于各材料所持有的电阻-温度特性，通过适当地对它们进行组合，也能够得到想要的电阻-温度特性。
另外，上述的导电膜20、21，在本实施方式中，使用溅射和镀敷法而形成，不过也可以采用喷墨法。
另外，在上述实施方式中，使用了电子基板具有半导体元件而成的半导体装置的例子，作为本发明的电子基板，不一定要设置半导体元件，也包括：在例如半导体芯片等的外部设备的搭载区域(能动区域)，未搭载外部设备的非搭载状态的硅基板；和玻璃基板；陶瓷基板；有机基板；薄膜基板。在此情况下，本发明的电子基板，也可以构成为：其通过凸块电极10，而连接于例如具有半导体元件的电路基板等，也可以在这些基板上嵌入其他的电子电路。它们也可以是液晶面板、等离子显示器、晶体振荡器等的电子设备。
另外，在这些实施方式中，所形成的电阻元件，因为可以采用配线的一部分形成，所以可以不必一定连接于电子基板的电极上，只要有助于电极之间的连接，也可以不与外部电极和外部端子连接。
另外，在电子设备中，上实施方式中，还例示了具有电光学装置的移动电话，但是，不一定需要具有电光学装置，不具有电光学装置，具有上述的电子基板的电子设备也包含于本发明。
此外，本发明可以全面适用于采用了多层膜配线的电子设备。例如，也可以适用于将对于温度变动的电阻值的变动特性为反比关系的导电膜层叠的配线图案。例如，如图12所示，通过将由具有随温度上升电阻值增加的特性的材料(例如RuO2)形成的导电膜，和由具有随温度上升电阻值下降的特性的材料(例如Ta2N)层叠，对于能够解除温度漂移的配线图案也可以适用。

Claims (25)

1、一种电子基板，其中，具有：
基板；配线图案，其设于所述基板上，形成电阻元件的一部分的配线各要素与其他部分不同。
2、根据权利要求1所述的电子基板，其中，
所述配线图案与电极部连接。
3、根据权利要求2所述的电子基板，其中，
所述配线图案具有连接端子。
4、根据权利要求3所述的电子基板，其中，
所述连接端子是一种凸块电极，其具有至少其顶部由所述配线图案覆盖的树脂核心。
5、根据权利要求1所述的电子基板，其中，
所述配线图案连接于电极部及外部端子。
6、根据权利要求1至5中的任一项所述的电子基板，其中，
所述配线图案中的对应于所述电阻元件的部分的宽度与其他部分不同。
7、根据权利要求1至5中的任一项所述的电子基板，其中，
所述配线图案中的对应于所述电阻元件的部分的厚度与其他部分不同。
8、根据权利要求1至5中的任一项所述的电子基板，其中，
所述配线图案中的对应于所述电阻元件的部分的层数比其他部分少。
9、根据权利要求8所述的电子基板，其中，
所述配线图案具有：第一图案；第二图案，其由与所述第一图案不同的材料形成于所述第一图案上，
对应于所述电阻元件的所述第二图案的一部分被除去。
10、根据权利要求9所述的电子基板，其中，
所述第一图案的材料比所述第二图案的材料的电阻值高。
11、根据权利要求1至10中的任一项所述的电子基板，其中，
所述电阻元件形成于应力缓和层上。
12、根据权利要求1至11中的任一项所述的电子基板，其中，
所述电阻元件由密封材密封。
13、根据权利要求1至12中的任一项所述的电子基板，其中，
还具有半导体元件。
14、根据权利要求1至12中的任一项所述的电子基板，其中，
在所述基板上半导体元件为非搭载状态。
15、一种电光学装置，其中，
安装有权利要求1至14中的任一项所述的电子基板。
16、一种电子设备，其中，
具有权利要求1至14中的任一项所述的电子基板、或权利要求15所述的电光学装置。
17、一种电子基板的制造方法，其中，具有：
在基板上形成配线图案的工序；
使所述配线图案的一部分的配线各要素与其他的部分不同而形成电阻元件的工序。
18、根据权利要求17所述的电子基板的制造方法，其中，
还具有将所述配线图案与电极部连接的工序。
19、根据权利要求18所述的电子基板的制造方法，其中，
所述配线图案具有连接端子。
20、根据权利要求17所述的电子基板的制造方法，其中，
所述配线图案连接于电极部及外部端子。
21、根据权利要求17至20中的任一项所述的电子基板的制造方法，其中，
形成所述电阻元件的工序具有除去所述配线图案的一部分的工序。
22、根据权利要求21所述的电子基板的制造方法，其中，
所述配线图案具有：第一图案；第二图案，其由与所述第一图案不同的材料形成于所述第一图案上，
形成所述电阻元件的工序，具有除去对应于所述电阻元件的所述第二图案的一部分的工序。
23、根据权利要求22所述的电子基板的制造方法，其中，
所述第一图案的材料比所述第二图案的电阻值高。
24、根据权利要求21至23中的任一项所述的电子基板的制造方法，其中，
还具有：在所述配线图案上形成保护膜的工序；剥离所述配线图案的一部分的区域的所述保护膜而形成开口部的工序，
形成所述电阻元件的工序，具有通过所述开口部除去所述配线图案的一部分的工序。
25、根据权利要求17至24中的任一项所述的电子基板的制造方法，其中，
还具有由密封材密封所述电阻元件的工序。
CNA2006101062250A 2005-07-14 2006-07-10 电子基板及其制造方法，电光学装置，及电子设备 Pending CN1897279A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005205464 2005-07-14
JP2005205464A JP4419926B2 (ja) 2005-07-14 2005-07-14 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010101264954A Division CN101807554B (zh) 2005-07-14 2006-07-10 电子基板及其制造方法、电光学装置、及电子设备

Publications (1)

Publication Number Publication Date
CN1897279A true CN1897279A (zh) 2007-01-17

Family

ID=37398715

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006101062250A Pending CN1897279A (zh) 2005-07-14 2006-07-10 电子基板及其制造方法，电光学装置，及电子设备
CN2010101264954A Expired - Fee Related CN101807554B (zh) 2005-07-14 2006-07-10 电子基板及其制造方法、电光学装置、及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010101264954A Expired - Fee Related CN101807554B (zh) 2005-07-14 2006-07-10 电子基板及其制造方法、电光学装置、及电子设备

Country Status (7)

Country Link
US (1) US8143728B2 (zh)
EP (1) EP1744605A3 (zh)
JP (1) JP4419926B2 (zh)
KR (1) KR100881377B1 (zh)
CN (2) CN1897279A (zh)
SG (1) SG129367A1 (zh)
TW (1) TWI326121B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572376B2 (ja) 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4683082B2 (ja) * 2007-09-04 2011-05-11 エプソンイメージングデバイス株式会社 半導体装置、半導体実装構造、電気光学装置
KR101666192B1 (ko) 2010-02-02 2016-10-14 삼성전자 주식회사 반도체 칩 및 이를 포함하는 반도체 모듈
JP2014179637A (ja) * 2014-05-01 2014-09-25 Lapis Semiconductor Co Ltd 薄膜抵抗素子
CA2956967A1 (en) * 2014-08-21 2016-02-25 Stella & Dot Llc Accessories with sliding keepsakes
US11393752B2 (en) * 2019-03-20 2022-07-19 Rohm Co., Ltd. Electronic component

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587848A (ja) 1981-07-07 1983-01-17 Citizen Watch Co Ltd 集積回路
JPS63152164A (ja) 1986-12-17 1988-06-24 Fuji Electric Co Ltd 半導体装置
US5038132A (en) * 1989-12-22 1991-08-06 Texas Instruments Incorporated Dual function circuit board, a resistor element therefor, and a circuit embodying the element
DE4136198A1 (de) * 1991-11-02 1993-05-06 Deutsche Aerospace Ag, 8000 Muenchen, De Verfahren zur herstellung eines strukturierten duennfilm-widerstandsschichtsystems sowie schaltungsanordnung mit einem insbesondere nach diesem verfahren hergestellten duennfilm-widerstandsschichtsystem
JP3136714B2 (ja) 1991-11-20 2001-02-19 ヤマハ株式会社 抵抗形成法
JP2833326B2 (ja) 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH07115096A (ja) 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
JPH1084084A (ja) * 1996-07-17 1998-03-31 Seiko Epson Corp 半導体装置および半導体装置の製造方法
TW571373B (en) 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
SE511682C2 (sv) 1998-03-05 1999-11-08 Etchtech Sweden Ab Motstånd i elektriska ledare på eller i mönsterkort, substrat och halvledarbrickor
US6193911B1 (en) 1998-04-29 2001-02-27 Morton International Incorporated Precursor solution compositions for electronic devices using CCVD
JP2001010098A (ja) * 1999-06-29 2001-01-16 Kyocera Corp サーマルヘッド
JP2001053235A (ja) * 1999-08-11 2001-02-23 Sony Corp 薄膜抵抗およびその製造方法
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2002169487A (ja) * 2000-09-22 2002-06-14 Seiko Epson Corp 電気光学装置及び電子機器
TW574752B (en) 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
JP4045083B2 (ja) 2000-12-25 2008-02-13 株式会社ルネサステクノロジ 半導体モジュールおよび実装構造体
JP3702858B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
TW552686B (en) 2001-07-12 2003-09-11 Hitachi Ltd Electronic circuit component
JP4122143B2 (ja) 2001-07-26 2008-07-23 太陽誘電株式会社 半導体装置及びその製造方法
JP2003121868A (ja) 2001-10-09 2003-04-23 Seiko Epson Corp 電気光学パネル及びその製造方法、電気光学装置、並びに電子機器
JP2003124393A (ja) 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
JP3856304B2 (ja) * 2002-03-25 2006-12-13 株式会社リコー Ｃｓｐにおける抵抗素子およびｃｓｐを備えた半導体装置
JP3804797B2 (ja) * 2002-10-11 2006-08-02 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4165256B2 (ja) 2003-03-05 2008-10-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、及び電子機器
JP2004296761A (ja) 2003-03-27 2004-10-21 Mitsumi Electric Co Ltd 半導体装置
JP4329524B2 (ja) 2003-12-15 2009-09-09 ソニー株式会社 半導体装置およびその製造方法
JP4610205B2 (ja) * 2004-02-18 2011-01-12 株式会社リコー 半導体装置
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器

Also Published As

Publication number Publication date
JP4419926B2 (ja) 2010-02-24
KR100881377B1 (ko) 2009-02-02
JP2007027307A (ja) 2007-02-01
CN101807554A (zh) 2010-08-18
US20070015363A1 (en) 2007-01-18
KR20070009409A (ko) 2007-01-18
TWI326121B (en) 2010-06-11
SG129367A1 (en) 2007-02-26
EP1744605A3 (en) 2008-06-11
TW200709357A (en) 2007-03-01
US8143728B2 (en) 2012-03-27
EP1744605A2 (en) 2007-01-17
CN101807554B (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
TWI257650B (en) Method for mounting semiconductor device, as well as circuit board, electrooptic device, and electronic device
CN1291456C (zh) 半导体器件及其制造方法、电路板、电光装置及电子仪器
CN1716586A (zh) 半导体装置、电路基板、电光学装置以及电子机器
CN1897279A (zh) 电子基板及其制造方法，电光学装置，及电子设备
CN1940661A (zh) 液晶显示器及其制造方法
CN100419997C (zh) 电子基板的制造方法、及电光装置的制造方法
CN1819169A (zh) 电子部件、电光学装置及电子机器
US11742467B2 (en) Backplane, preparation method with dual damascene steps
JP4826852B2 (ja) 半導体装置、電気光学装置及び電子機器
CN1893024A (zh) 电子基板与其制法、电光学装置的制法及电子设备的制法
JP4862390B2 (ja) 電子基板の製造方法
JP5088309B2 (ja) 電子基板及び電気光学装置並びに電子機器
US10090269B2 (en) Bump structure, display device including a bump structure, and method of manufacturing a bump structure
CN1691300A (zh) 半导体装置安装方法、电路基板、电光学装置和电子仪器
JP2009049154A (ja) 半導体装置、実装構造体、電気光学装置、電子機器
JP2010182707A (ja) 集積回路チップの実装構造およびその製造方法
JP2008096641A (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070117