CN1892999B - 闪存器件的制造方法 - Google Patents

闪存器件的制造方法 Download PDF

Info

Publication number
CN1892999B
CN1892999B CN200610091782XA CN200610091782A CN1892999B CN 1892999 B CN1892999 B CN 1892999B CN 200610091782X A CN200610091782X A CN 200610091782XA CN 200610091782 A CN200610091782 A CN 200610091782A CN 1892999 B CN1892999 B CN 1892999B
Authority
CN
China
Prior art keywords
gate line
film
oxidation film
memory cell
hdp oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610091782XA
Other languages
English (en)
Other versions
CN1892999A (zh
Inventor
洪韺玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1892999A publication Critical patent/CN1892999A/zh
Application granted granted Critical
Publication of CN1892999B publication Critical patent/CN1892999B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Abstract

本发明提供了一种闪存器件的制造方法，其中在形成栅极线之后，在所述栅极线之间形成高度至少与浮置栅极高度相同的HDP氧化物膜。使用氮化物膜在余下的空间中形成间隙壁。因此，可以降低浮置栅极之间的电容。在进行离子注入工艺之后，可以除去间隙壁。因此可以保证器件的接触容限。

Description

闪存器件的制造方法
技术领域
本发明一般而言涉及闪存器件的制造方法，且具体而言涉及一种形成与栅极线之间的浮置栅极高度相同的HDP氧化物膜然后使用氮化物膜形成栅极间隙壁的方法。
背景技术
通常，在闪存器件中，如果在漏区边缘形成强电场，热载流子增加，使器件特性退化。为了防止该问题，在栅极线的侧壁上形成由绝缘材料形成的栅极间隙壁。该栅极间隙壁用作形成源/漏区的高浓度离子注入工艺中的离子注入掩模。对于70nm级器件的更高集成度，优选在高浓度离子注入工艺之后除去该栅极间隙壁。
图1A和1B是示出现有技术中闪存器件的制造方法的剖面图。
参考图1A，在半导体衬底10上依次形成隧穿氧化物膜11、用于浮置栅极的第一多晶硅层12、ONO结构的介电层13、用于控制栅极的第二多晶硅层14、和盖层氧化物膜15，该半导体衬底10中通过通常的工艺方法分隔了有源区和隔离区。
通过光刻工艺依次蚀刻盖层氧化物膜15、第二多晶硅层14、介电层13、第一多晶硅层12、和隧穿氧化物膜11，形成希望图案的栅极线16。然后进行离子注入工艺在栅极线16中形成自对准的离子注入区17。
参考图1B，缓冲氧化物膜18形成在包括栅极线16的整个表面上。然后形成用于防止半导体衬底10在后续的回蚀工艺中被蚀刻破坏的氮化物膜19。
此后，用于形成间隙壁的氧化物膜20形成在包括氮化物膜19的整个表面上。进行回蚀工艺使得氧化物膜20仅保留在栅极线16的侧壁，因此形成栅极间隙壁20。
如果使用上述氧化物膜形成栅极间隙壁，字线的电容被减小且单元的干扰特性相应得到改进。然而，回蚀工艺不能通过湿法蚀刻的方法进行。结果，由于栅极间隙壁不能被除去而存在器件尺寸增加且有效管芯减小的缺点。
相反，如果使用氮化物膜形成间隙壁，氮化物膜间隙壁保留在浮置栅极线之间。因此，浮置栅极的电容增加且单元的干扰特性退化。
发明内容
本发明的一个实施例提供了闪存器件的制造方法，其中在形成闪存器件的栅极之后，在存储单元的栅极线之间形成与浮置栅极具有相同高度的HDP氧化物膜，且使用氮化物膜在选择晶体管的栅极线的侧壁上形成栅极间隙壁，因此改进器件的干扰特性，通过回蚀工艺除去间隙壁，且减小器件尺寸。
根据本发明实施例的闪存器件的制造方法包括如下步骤：在半导体衬底上形成栅极线；在包括该栅极线的半导体衬底上方形成缓冲氧化物膜、在栅极线之间的单元区域中形成具有预定高度的HDP氧化物膜、以及在栅极线的暴露侧壁上形成氮化物膜间隙壁。
根据本发明的另一实施例的闪存器件的制造方法包括如下步骤：提供半导体衬底，在半导体衬底中形成有选择晶体管的栅极线和存储单元的栅极线的；在该整个结构上形成缓冲氧化物膜；仅在选择晶体管的栅极线与存储单元的栅极线之间的区域中和存储单元的栅极线之间的区域中形成具有预定高度的HDP氧化物膜；以及在包括选择晶体管的栅极线和存储单元的栅极线的整个结构上沉积氮化物膜，并通过蚀刻工艺使氮化物膜仅保留在选择晶体管的栅极线的侧壁上，因此形成栅极间隙壁。
附图说明
通过参考下面结合附图的详细描述，本发明的更完全的理解及其许多附加的优点将更清楚且变得更容易理解，在附图中相同的参考标号表示相同或相似的元件，其中：
图1A和1B是示出现有技术中的闪存器件的制造方法的剖面图；以及
图2A到2D是示出根据本发明的实施例的闪存器件的制造方法的剖面图。
具体实施方式
在下面的详细描述中，仅通过示例的方法示出并描述了本发明的特定示范性实施例。本领域的技术人员将认识到，所描述的实施例可以以其他方式实施例，而不脱离本发明的精神或范畴。
图2A到2D是示出根据本发明实施例的闪存器件的制造方法的剖面图。
参考图2A，在半导体衬底100上依次形成隧穿氧化物膜101、用于浮置栅极的第一多晶硅层102、介电层103、用于控制栅极的第二多晶硅层104、和盖膜105，在该半导体衬底中通过适当工艺分隔有源区和隔离区。隧穿氧化物膜101、第一多晶硅层102、介电层103、第二多晶硅层104和盖膜105形成栅极线106。介电层103具有第一氧化物膜、氮化物膜、和第二氧化物膜依次堆叠的ONO结构。
然后通过光刻工艺依次蚀刻盖层氧化物膜105、第二多晶硅层104、介电层103、第一多晶硅层102和隧穿氧化物膜101，因此形成选择晶体管的栅极线SSL、DSL和存储单元的栅极线(Cell)。
此后，进行离子注入工艺以形成离子注入区107。
可以通过使用各种合适的改进工艺形成浮置栅极和控制栅极。本发明也可以应用于通过改进工艺形成的浮置栅极和控制栅极。
参考图2B，在包括栅极线106的整个表面上形成缓冲氧化物膜108。在包括缓冲氧化物膜108的整个表面上形成HDP氧化物膜109。该HDP氧化物膜109可以形成为具有高于选择晶体管的栅极线DSL或SSL与存储单元的栅极线Cell之间的浮置栅极102的高度。该HDP氧化物膜109可以形成为具有高于存储单元的栅极线(Cell)之间的浮置栅极102的高度。
参考图2C，通过回蚀工艺蚀刻HDP氧化物膜109，使得HDP氧化物膜109仅留在栅极线106之间。栅极线106之间的HDP氧化物膜109可以保留与浮置栅极102一样的高度。
在回蚀工艺中，由于存储单元的栅极线(Cell)之间的距离窄，其他部分例如选择晶体管的栅极线之间的HDP氧化物膜被除去，但存储单元的栅极线之间的HDP氧化物膜保持不变。
参考图2D，在包括栅极线106的整个表面上形成氮化物膜110。此后，进行蚀刻工艺使得氮化物膜110保留在选择晶体管栅极线SSL、DSL的侧壁上，因此形成栅极间隙壁110。
栅极间隙壁110用作形成源/漏区(未示出)的高浓度离子注入工艺中的离子注入掩模。在高浓度离子注入工艺之后，通过湿法蚀刻工艺剥除栅极间隙壁110。因此可以保证器件的接触容限。
如上所述，在根据本发明实施例的闪存器件中，在栅极线106之间形成与浮置栅极102高度相同的HDP氧化物膜。因此，可以降低浮置栅极102之间的电容。这可以数学地表示如下。
1、在缓冲氧化物膜、氮化物膜和用于间隙壁的氧化物膜形成在浮置栅极之间的情况，可以通过采用缓冲氧化物膜电容(Cox1)、氮化物膜电容(Cnit)和用于间隙壁的氧化物膜的电容(Cox2)而得到浮置栅极之间的总电容(Ctotal)。
由于1/Ctotal＝1/Cox1+1/Cnit+1/Cox2且Cnit＝1.87Cox_inter，Cox1＝Cox2，
1/Ctotal＝1/Cox+1/1.87Cox_inter+1/Cox
＝2/Cox+1/1.87Cox_inter
＝(2×1.87Cox_inter+Cox)/(1.87Cox_inter×Cox)
因此，Ctotal＝(1.87Cox_inter×Cox)/(2×1.87Cox_inter+Cox)。
此时，如果Cox_inter
Figure 06191782X_0
Cox，
Ctotal1.87Cox/4.74＝0.3945Cox
2、在浮置栅极之间仅存在缓冲氧化物膜和HDP氧化物膜的情况，可以通过采用缓冲氧化物膜电容(Cox1)和HDP氧化物膜电容(Cox2)而得到浮置栅极之间的电容(Ctotal)。
1/Ctotal＝1/Cox1+1/Cox_inter+1/Cox2
＝2/Cox+1/Cox_inter
＝(2×Cox_inter+Cox)/(Cox×Cox_inter)
因此，Ctotal＝(Cox×Cox_inter)/(2×Cox_inter+Cox)
CtotalCox/3＝0.3333Cox
因此，与在浮置栅极之间形成缓冲氧化物膜、氮化物膜和用于间隙壁的氧化物膜的情况相比，在浮置栅极之间仅形成缓冲氧化物膜和HDP氧化物膜的情况具有约15.5％的浮置栅极电容减小效果。
如上所述，根据本发明，在形成缓冲氧化物膜之后，在栅极线之间形成具有与浮置栅极高度相同的HDP氧化物膜。因此，可以减小浮置栅极的电容。此外，由于使用氮化物膜形成间隙壁，可以在后续离子注入工艺之后除去间隙壁。因此可以避免器件尺寸增加。
虽然结合实际示范性实施例描述了本发明，但本发明不限于公开的实施例，而是相反，本发明旨在覆盖包括在所附权利要求的精神和范畴内的各种改进和等同布置。

Claims (4)

1.一种闪存器件的制造方法，所述方法包括如下步骤：
在半导体衬底上形成具有侧壁的栅极线；
在包括所述栅极线的所述半导体衬底上方形成缓冲氧化物膜；
在所述栅极线之间的单元区域中形成HDP氧化物膜，其中所述HDP氧化物膜的高度至少与所述栅极线的浮置栅极高度一样；和
在所述栅极线的暴露侧壁上形成氮化物膜间隙壁。
2.如权利要求1所述的方法，包括通过在包括所述栅极线的整个表面上沉积氮化物膜，然后通过蚀刻工艺使所述氮化物膜仅保留在栅极线的侧壁上而形成间隙壁。
3.一种闪存器件的制造方法，该方法包括如下步骤：
提供半导体衬底，在所述半导体衬底中形成具有侧壁的选择晶体管的栅极线和具有侧壁的存储单元的栅极线；
在所述整个结构上形成缓冲氧化物膜；
仅在所述选择晶体管的栅极线和存储单元的栅极线之间的区域中和所述存储单元的栅极线之间的区域中形成HDP氧化物膜，其中所述HDP氧化物膜的高度至少与所述栅极线的浮置栅极高度一样；和
在所述包括选择晶体管的栅极线和存储单元的栅极线的整个结构上沉积氮化物膜，并通过蚀刻工艺使所述氮化物仅保留在所述选择晶体管的栅极线的侧壁上，因此形成栅极间隙壁。
4.如权利要求3所述的方法，包括通过在包括缓冲氧化物膜的半导体衬底上形成HDP氧化物膜并通过回蚀工艺部分蚀刻该HDP氧化物膜使得所述HDP氧化物膜仅保留在选择晶体管的栅极线与存储单元的栅极线之间的区域中和所述存储单元的栅极线之间的区域中而形成HDP氧化物膜。
CN200610091782XA 2005-06-30 2006-06-12 闪存器件的制造方法 Expired - Fee Related CN1892999B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050057828A KR100680465B1 (ko) 2005-06-30 2005-06-30 플래시 메모리 소자의 제조 방법
KR57828/05 2005-06-30

Publications (2)

Publication Number Publication Date
CN1892999A CN1892999A (zh) 2007-01-10
CN1892999B true CN1892999B (zh) 2012-08-22

Family

ID=37590121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610091782XA Expired - Fee Related CN1892999B (zh) 2005-06-30 2006-06-12 闪存器件的制造方法

Country Status (3)

Country Link
US (1) US7572697B2 (zh)
KR (1) KR100680465B1 (zh)
CN (1) CN1892999B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824630B1 (ko) * 2006-12-29 2008-04-24 동부일렉트로닉스 주식회사 게이트 패턴 측벽에 스페이서 패턴을 갖는 반도체 장치 및그 제조 방법
WO2012059793A1 (en) * 2010-11-05 2012-05-10 Nokia Corporation Method and apparatus for scheduling radio frequency resources in a multiple-radio-stacks context
US10635694B2 (en) * 2015-12-14 2020-04-28 Pivotal Software, Inc. Deploying updates in a distributed database systems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010055879A (ko) * 1999-12-13 2001-07-04 윤종용 노어형 플래쉬 메모리소자의 제조방법
US6417046B1 (en) * 2000-05-05 2002-07-09 Taiwan Semiconductor Manufacturing Company Modified nitride spacer for solving charge retention issue in floating gate memory cell
KR20020003761A (ko) 2000-07-03 2002-01-15 윤종용 이중 스페이서를 갖는 비휘발성 메모리 소자 제조 방법
US6355524B1 (en) * 2000-08-15 2002-03-12 Mosel Vitelic, Inc. Nonvolatile memory structures and fabrication methods
KR100381953B1 (ko) * 2001-03-16 2003-04-26 삼성전자주식회사 노어형 플래시 메모리 소자의 제조방법
JP2005044844A (ja) * 2003-07-23 2005-02-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100546936B1 (ko) * 2004-10-21 2006-01-26 주식회사 하이닉스반도체 반도체 메모리 소자의 금속배선 형성방법
KR100671627B1 (ko) * 2004-10-25 2007-01-19 주식회사 하이닉스반도체 플래쉬 메모리소자의 소스 콘택 형성방법
KR100672123B1 (ko) * 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Also Published As

Publication number Publication date
US7572697B2 (en) 2009-08-11
US20070004138A1 (en) 2007-01-04
KR100680465B1 (ko) 2007-02-08
CN1892999A (zh) 2007-01-10
KR20070002342A (en) 2007-01-05

Similar Documents

Publication Publication Date Title
US6768161B2 (en) Semiconductor device having floating gate and method of producing the same
US7745284B2 (en) Method of manufacturing flash memory device with conductive spacers
KR100605510B1 (ko) 제어게이트 연장부를 갖는 플래시메모리소자의 제조방법
US8546217B2 (en) Flash memory and method for forming the same
US7851311B2 (en) Method of manufacturing non-volatile memory device
JP4250616B2 (ja) 半導体集積回路装置及びその製造方法
KR100602081B1 (ko) 높은 커플링비를 갖는 불휘발성 메모리 소자 및 그 제조방법
US9530683B2 (en) Forming source/drain zones with a dielectric plug over an isolation region between active regions
KR100870339B1 (ko) 플래시 메모리 소자의 제조방법
CN1892999B (zh) 闪存器件的制造方法
KR20070049731A (ko) 플래시 메모리 및 그 제조방법
JP2011066052A (ja) 半導体装置の製造方法および半導体装置
KR100673011B1 (ko) 노어형 플래시 메모리 장치 및 그 제조 방법
KR100646946B1 (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법
US8963220B2 (en) Shallow trench isolation for a memory
KR100671603B1 (ko) 플래시 메모리 소자의 제조 방법
KR100607329B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100680487B1 (ko) 낸드 플래시 메모리 소자의 절연막 스페이서 형성 방법
KR100604532B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100688579B1 (ko) Ｎａｎｄ형 플래쉬 메모리 소자 및 그 제조 방법
KR20040046881A (ko) 저저항 제어게이트 전극을 갖는 플래쉬 메모리 셀 및 그제조방법
JP2009302308A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
KR20090007873A (ko) 반도체 소자의 스페이서 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20070110

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20140612

EXPY Termination of patent right or utility model