CN1870290A - 晶体管结构及电子设备 - Google Patents

晶体管结构及电子设备 Download PDF

Info

Publication number
CN1870290A
CN1870290A CNA2006100847418A CN200610084741A CN1870290A CN 1870290 A CN1870290 A CN 1870290A CN A2006100847418 A CNA2006100847418 A CN A2006100847418A CN 200610084741 A CN200610084741 A CN 200610084741A CN 1870290 A CN1870290 A CN 1870290A
Authority
CN
China
Prior art keywords
base
layer
emitter
contact point
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100847418A
Other languages
English (en)
Inventor
高桥彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1870290A publication Critical patent/CN1870290A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明揭示一种晶体管结构，不加大元件尺寸而能够避免电场集中，扩大安全工作区域，而且与已有的平稳电阻配置方式相比，更能够降低集电极与射极之间的饱和电压。第1基极配线(6)与第2基极配线(8)不用导电性材料连接只用基极层(3d)连接，连接第1与第2基极配线(6、8)的基极层(3d)构成平稳电阻(15)。而且，不加大元件尺寸就能够避免电场集中，能够扩大安全工作区域，而且与已有的平稳电阻配置方式相比，也降低了集电极与射极之间的饱和电压。

Description

晶体管结构及电子设备
技术领域
本发明涉及晶体管结构以及电子设备，特别涉及有效地适用于大电流以及中电流的晶体管，使用在例如调节器等的半导体器件、逆变器、电动机驱动器、灯驱动器、DC-DC变换器等电子设备的技术。
背景技术
图12A表示已有的网状射极PNP晶体管的主要部分的平面图，图12B是图12A的K-K线剖视图。在形成集电极层的P型半导体基板1的表面上，形成P型外延层2。在P型外延层2的表面上，形成N型基极层3，在该基极层的表面上，网状地形成射极层、即P型网状射极层4。
芯片表面覆盖硅氧化膜等绝缘层5。在芯片表面的绝缘层5上，设置导电性材料构成的第1基极配线6与基极电极。在网状射极层4上形成岛状基极层3a。作为该岛状基极层3a、以及网状射极层4的周边部的基极层3b，在网状射极层4部分围绕的基极层3b上的绝缘层5上，设置基极接触点开口7。所述基极层3a、3b利用充填在基极接触点开口7内的导电性材料的充填部8a电气连接在第2基极配线。利用导电性材料电气连接第1与第2基极配线6、8。
在网状射极层4上的绝缘层5上，设置射极接触点开口9。所述网状射极层4利用充填在射极接触点开口9的导电性材料的充填部与图示外的射极配线和射极电气连接。还在形成集电极层的P型半导体基板1的背面设置集射极电极10，构成PNP晶体管。
图13A是表示已有的具有平稳电阻的网状射极PNP晶体管的主要部分的平面图，图13B是图13A的M-M线剖视图。这样的晶体管结构公开示于例如特开昭64-59857号公报。该晶体管结构中，在射极层4上形成岛状基极3a。作为该岛状基极层3a、以及射极层4的周边部的基极层3b，在该射极层4部分围绕的基极层3b上，形成与构成射极层4的射极扩散层同极、即相同导电型的扩散层11。因此从基极到射极扩散层的电流路径狭窄，增加了基极-射极间的电阻值。这样的电阻通常称为平稳电阻12。利用该平稳电阻12，能够限制基极电流，能够扩大安全工作领域。
近来来为了降低半导体元件的价格，进一步在缩小芯片面积。但是一旦缩小芯片面积，就会出现晶体管的集电极-射极间的饱和电压上升的问题。
图14是概略表示网状射极结构的晶体管元件的平面图。所述“元件”是指在所述已有的网状射极结构的晶体管的情况下，由形成于网状射极内的一个岛状基极区域与围绕该岛状基极区域的射极区域构成的单一的晶体管。为了避免上述问题，所以有了单纯缩小元件尺寸，确保射极周围长度，使集电极-射极间电压下降的技术。但是，在这种情况下，在集电极-射极间电压高的区域中使晶体管工作时，会具有引起晶体管的局部上电场集中，安全工作区域狭小的问题。
在特开昭64-59857号公报所述的技术中，由于配置了平稳电阻，因此具有安全工作区域大的优点，但是会具有下面所述的问题。(1)集电极-射极间饱和电压变大。(2)元件尺寸缩小变得困难，降低芯片价格变得困难。
发明内容
本发明的目的在于提供一种晶体管结构和电子设备，不加大元件尺寸就能够避免电场集中，扩大安全工作区域，而且与已有的平稳电阻配置方式相比，能够使集电极-射极间的饱和电压下降。
本发明的晶体管结构，是在平面型半导体的芯片表面的集电极层上形成基极层的晶体管的结构，
在基极层上形成射极层，在基极层上形成绝缘层，在该绝缘层上形成第1基极接触点开口，
在第1基极接触点开口内充填导电性材料，在绝缘层上形成第1基极配线与基极电极，
在第1基极接触点开口与射极层之间的基极层、即在射极层或形成于射极层间的基极层上的绝缘层上形成第2基极接触点开口，
在第2基极接触点开口内充填导电性材料，在绝缘层上形成第2基极配线，
以基极层，连接第1基极配线与第2基极配线。
采用本发明，则不利用导电性材料连接第1基极配线与第2基极配线，而使用基极层进行连接，所以产生下面所述的效果。能够在不使元件尺寸变大的情况下避免电场集中，能够扩大安全工作区域。与已有的平稳电阻配置方式相比，能够使集电极-射极间的饱和电压下降。
又，在本发明中，在连接第1基极配线与第2基极配线的基极层上形成与射极层相同导电型的扩散层。
采用本发明，则在连接第1基极配线与第2基极配线的基极层上，形成与射极层相同导电型的扩散层，因此从基极电极到所述扩散层的电流路径狭窄，增加了基极-射极间的电阻值。从而能够进一步加大安全工作区域。
又，在本发明中，在连接第1基极配线与第2基极配线的基极层上，形成与射极层相同导电型的多个岛状扩散层。
采用本发明，则由于在基极层上形成与射极层相同导电型的多个岛状扩散层，因此能够利用这些岛状扩散层形成平稳电阻。与串联地附加射极层与扩散层那样的已有的结构相比，能够谋求使元件尺寸小型化。
又，在本发明中，网状地形成连接第1基极配线与第2基极配线的基极层。
采用本发明，则利用形成网状的基极层，能够不使元件尺寸变大而又可以避免电场集中，这样就能够扩大安全工作区域，而且与已有的平稳电阻的配置方式相比，能够使集电极-基极间的饱和电压下降。
又，在本发明中，网状地形成第1基极接触点开口。
采用本发明，则由于网状地形成第1基极接触点开口，所以作为充填在第1基极接触点开口内的导电性材料的充填部的第1基极接触点的电流路径狭窄，增加了基极-射极间的电阻值。从而能够形成更大的安全工作区域。
又，在本发明中，充填在连续配置的第1基极接触点开口内的导电性材料的充填部的终端部分具有第2基极接触点开口之间的、第1基极接触点开口的延长方向的平行方向上的元件间隔的一半长度。
采用本发明，则由于充填在的第1基极接触点开口内的导电性材料的充填部的终端部分具有第2基极接触点开口之间的，第1基极接触点开口的延长方向的平行方向上的元件间隔的一半长度，因此能够使从第2基极配线流过的基极电流均匀化。
又，在本发明中，第1基极接触点开口配设成其延长方向与第2基极配线交叉。
采用本发明，则第1基极接触点开口配设成使其延长方向与第2基极配线交叉。利用这样的第1基极接触点结构与配置能够使从多条第2基极配线流过的基极电流均匀化。
又，在本发明中，晶体管是网状地形成射极层的网状射极层构成的网状射极晶体管。
又，在本发明中，晶体管是多个岛状射极层地所构成射极层的多射极晶体管。
采用本发明，则能够不增大元件尺寸而又避免电场集中，能够实现使安全工作区域变大并使集电极-射极间的饱和电压下降的网状射极晶体管或多射极晶体管。
又，本发明的电子设备是含有所述晶体管结构的电子设备。
采用本发明，则能够实现含有这样的晶体管结构的电子设备。
附图说明
本发明的目的、特点以及优点由于以下的详细说明和附图会更加明确。
图1A是表示本发明实施形态1的网状射极PNP晶体管的主要部分的平面图，图1B是图1A的A-A线剖视图。
图2A是表示本发明实施形态2的多射极PNP晶体管的主要部分的平面图，图2B是图2A的B-B线剖视图。
图3A是表示本发明实施形态3的网状射极PNP晶体管的主要部分的平面图，图3B是图3A的C-C线剖视图。
图4A是表示实施形态3的变更形态的多射极PNP晶体管的主要部分的平面图，图4B是图4A的D-D线剖视图。
图5A是表示本发明实施形态4的网状射极PNP晶体管的主要部分的平面图，图5B是图5A的E-E线剖视图。
图6A是表示本发明实施形态4的变更形态的多射极PNP晶体管的主要部分的平面图，图6B是图6A的F-F线剖视图。
图7A是表示本发明实施形态5的网状射极PNP晶体管的主要部分的平面图，图7B是图7A的G-G线剖视图。
图8A是表示本发明实施形态5的变更形态的多射极PNP晶体管的主要部分的平面图，图8B是图8A的H-H线剖视图。
图9A是表示本发明实施形态6的网状射极PNP晶体管的主要部分的平面图，图9B是图9A的I-I线剖视图。
图10A是表示本发明实施形态6的变更形态的多射极PNP晶体管的主要部分的平面图，图10B是图10A的J-J线剖视图。
图11是概略表示本发明实施形态7的网状射极PNP晶体管的平面图。
图12A表示已有的网状射极PNP晶体管，图12A是主要部分的平面图，图12B是图12A的K-K线剖视图。
图13A是表示具备已有的平稳电阻的网状射极PNP晶体管的主要部分的平面图，图13B是图13A的M-M线剖视图。
图14是概略表示网状射极结构的晶体管元件的平面图。
具体实施方式
以下，参照附图就多个形态对实施本发明用的实施形态进行说明。在各形态中对应于前面的形态中说明的事项的部分被赋予相同的参照标号，省略重复的说明。在仅对结构的一部分进行说明的情况下，结构的其他部分与前面说明的形态相同。不仅是各实施形态中具体说明的部分的组合，特别是如果在组合中不发生障碍，也可以对实施形态相互之间实施部分组合。
图1A是表示本发明实施形态1的网状射极PNP晶体管的主要部分的平面图，图1B是图1A的A-A线剖视图。本实施形态的晶体管结构，适用于例如调节器等半导体器件、逆变器、电动机驱动器、灯驱动器、DC-DC变换器等电子设备。但是并不限于这些电子设备。在实施形态1的网状射极PNP晶体管(也称为第1晶体管)中，在形成集电极层的P型半导体基板1的表面上，形成P型外延层2。在P型外延层2的表面上形成N型基极层3。在该基极层3的表面上形成作为成网状的射极层的P型网状射极层4。
在形成网状射极层4的所述基极层3上，形成硅氧化膜等绝缘层5。在网状射极层4的外侧一方的基极层3c上的绝缘层5上，设置第1基极接触点开口13。在该第1基极接触点开口13内充填导电性材料，在绝缘层5上以所述导电性材料形成电气连接在基极层3的第1基极配线6和基极电极。也就是说，基极层3c通过充填在第1基极接触点开口13内的导电性材料的充填部6a，电气连接在第1基极配线6和基极电极。作为是被网状射极层4围绕的基极层3a的岛状基极层3、以及网状射极层4的周边部的基极层3b，在被网状射极层4部分包围的基极层3b上的绝缘层5上，设置第2基极接触点开口14。在第2基极接触点开口14内充填导电性材料，在绝缘层5上以所述导电性材料形成电气连接在岛状基极层3a、以及网状射极层4的周边部的基极层3b的第2基极配线8。即、岛状基极层3a与网状射极层4的周边部的基极层3b通过充填在第2基极接触点开口14内的导电性材料的充填部8a电气连接在第2基极配线8。在网状射极层4上的绝缘层5上设置射极接触点开口9。所述网状射极层4通过充填在射极接触点开口内的导电性材料的充填部电气连接图示以外的射极配线与射极电极。还在形成集电极层的P型半导体基板1的背面上设置集电极10，构成网状射极PNP晶体管。上述第1基极配线6与第2基极配线8不以导电性材料连接，仅以充填部6a、8a间的基极层3d连接。连接这些第1与第2基极配线6、8的基极层3d形成平稳电阻15。
采用如上所述说明的第1晶体管，特别是不使用导电性材料连接第1配线6与第2配线8，仅以基极层3d连接，就能够达到下面所述的效果。能够不增大元件尺寸(例如一边为85μm，另一边为60μm的矩形的元件尺寸)并避免电场集中，能够扩大安全工作区域。又，与已有的平稳电阻配置方式相比，能够使集电极-射极间的饱和电压下降。具体如表1中所表述的本晶体管(这次发明的结构)与已有产品(以往的结构)的集电极-射极间电压20V的安全工作区域、集电极-射极间饱和电压等。
表1
  本次发明的结构 已有的结构
平稳电阻：无   平稳电阻：有
  芯片尺寸   1.43×1.07mm 1.43×1.07mm   1.43×1.07mm
  元件尺寸   85×60μm 85×60μm   110×85μm
  安全工作区域VCE＝22.5V   能够耐受集电极电流＝1.2A以下的电流 能够耐受集电极电流＝0.56A以下的电流   能够耐受集电极电流＝1.2A以下的电流
  集电极-射极间饱和电压   0.47V 0.3V   0.62V
图2A是表示本发明实施形态2的多射极PNP晶体管的主要部分的平面图，图2B是图2A的B-B线剖视图。在实施形态2的多射极PNP晶体管(也称为第2晶体管)中，在形成集电极层的P型半导体基板1表面上形成P型外延层2。在P型外延层2的表面形成N型的基极层3。在该基极层3的表面上形成P型的射极层4。该射极层4在基极层3上形成为多个岛状射极层。
在形成射极层4的基极层3上，形成硅氧化膜等绝缘层5。在射极层4外侧方的基极层3c上的绝缘层5上，设置第1基极接触点开口13。在该第1基极接触点开口13内充填导电性材料，在绝缘层5上以所述导电性材料形成电气连接在基极层3c的第1基极配线6与基极电极。即基极层3c通过充填在第1基极接触点开口13内的导电性材料的充填部6a电气连接在第1基极配线6与基极电极。在形成于多个岛状射极层4之间的基极层3e上的绝缘层5上，设置第2基极接触点开口14。在第2基极接触点开口14内充填导电性材料，在绝缘层5上以所述导电性材料形成与形成于岛状射极层4之间的基极层3e连接的第2基极配线8。即形成于岛状射极层4之间的基极层3e通过充填在第2基极接触点开口14内的导电性材料的充填部8a电气连接在第2基极配线8。在岛状射极层4上的绝缘层5上，设置射极接触点开口9。所述岛状射极层4利用充填在射极接触点开口9内的导电性材料的充填部电气连接在图示以外的射极配线以及射极电极。还有，在形成集电极的P型半导体基板1的背面上设置集电极10，构成多射极PNP晶体管。所述第1基极配线6与第2基极配线8不以导电性材料连接，仅以充填部6a、8a间的基极层3d连接。连接这些第1和第2基极配线6、8的基极层3d形成平稳电阻15。
采用以上说明的第2晶体管，则由于不使用导电性材料连接第1基极配线6与第2基极配线8，仅以基极层3d连接，所以能够达到与第1晶体管相同的效果。也就是说，在多射极PNP晶体管中，也能够不增大元件尺寸而避免电场集中，扩大安全工作区域。又，与已有的平稳电阻配置方式相比，更能够使集电极-射极间的饱和电压下降。
图3A是表示本发明实施形态3的网状射极PNP晶体管的主要部分的平面图，图3B是图3A的C-C线剖视图。在实施形态3的网状射极PNP晶体管(也称为第3晶体管)中，在连接第1基极配线6与第2基极配线8的基极层3d上形成与P行射极层4相同导电型的扩散层16，连接第1基极配线与第2基极配线的基极层3d形成平稳电阻15。形成与其他第1晶体管相同的结构。
采用以上说明的第3晶体管，则由于在连接第1基极配线6与第2基极配线8的基极层3d上形成与射极层4相同导电型的扩散层16，因此从基极电极到所述扩散层16的电流路径狭窄，增加了基极-射极间的电阻值。从而更能够进一步增大安全工作区域。取得与其他第1晶体管相同的效果。
图4A是表示实施形态3的变更形态的多射极PNP晶体管的主要部分的平面图，图4B是图4A的D-D线剖视图。在所述变更形态的多射极PNP晶体管中，在连接多射极PNP晶体管的第1基极配线6与第2基极配线2的基极层3d上，形成与P型射极层4相同导电型的扩散层16，因此连接第1基极配线6与第2基极配线8的基极层3d形成平稳电阻15。形成与其他实施形态2的多射极PNP晶体管相同的结构。
采用以上说明的变更形态的多射极PNP晶体管，则由于在连接第1射极配线6与第2射极配线8的基极层3d上形成与P型射极层4相同导电型的扩散层16，因此从基极到所述扩散层16的电流路径狭窄，增加了基极-射极间的电阻值。从而更能够进一步增大安全工作区域。达到与其他第2晶体管相同的效果。
图5A是表示本发明实施形态4的网状射极PNP晶体管的主要部分的平面图，图5B是图5A的E-E线剖视图。在实施形态4的网状射极PNP晶体管(也称为第4晶体管)中，由于在连接第1基极配线6与第2基极配线8的基极层3d上形成与P型射极层4相同导电型的多个岛状扩散层17，因此连接第1基极配线6与第2基极配线8的基极层3d形成平稳电阻15。形成与其他第1晶体管相同的结构。
采用以上说明的第4晶体管，则由于在连接第1基极配线6与第2基极配线8的基极层3d上形成与P型射极层4相同导电型的多个岛状扩散层17，因此能够利用这些岛状扩散层17实现平稳电阻15。与串联地附加射极层与扩散层那样的已有结构相比，能够实现元件尺寸的小型化。达到与其他第1晶体管相同的效果。
图6A是表示本发明实施形态4的变更形态的多射极PNP晶体管的主要部分的平面图，图6B是图6A的F-F线剖视图。在所述变更形态的多射极PNP型晶体管中，由于在连接第1基极配线6与第2基极配线8的基极层3d上形成与P型射极层4相同导电型的多个岛状扩散层17，因此连接第1基极配线6与第2基极配线8的基极层3d形成平稳电阻15。形成与其他第2晶体管相同的结构。
采用以上说明的变更形态的多射极PNP晶体管，则由于在连接第1基极配线6与第2基极配线8的基极层3d上形成与P型射极层4相同极的多个岛状扩散层17，因此能够利用这些岛状扩散层17实现平稳电阻15。与串联地附加射极层与扩散层那样的已有的结构相比，能够谋求元件尺寸的小型化。达到与其他第2晶体管相同的效果。
图7A是表示本发明实施形态5的网状射极PNP晶体管的主要部分的平面图，图7B是图7A的G-G线剖视图。实施形态5的网状射极PNP晶体管(也称为第5晶体管)中，由于连接第1基极配线6与第5基极配线8的基极层3d形成网状，因此连接第1基极配线6与第2基极配线8的基极层3d形成平稳电阻。形成与其他第1晶体管相同的结构。
采用以上说明的第5晶体管，则连接第1基极配线6与第2基极配线8的基极层3d形成为网状。利用该形成为网状的基极层3d，能够使元件尺寸不增大而避免电场集中，扩大安全工作区域，与已有的平稳电阻配置方式相比，能够使集电极-射极间的饱和电压下降。
图8A是表示本发明实施形态5的变更形态的多射极PNP晶体管的主要部分的平面图，图8B是图8A的H-H线剖视图。在所述变更形态的多射极PNP晶体管中，连接第1基极配线6与第2基极配线8的基极层3d形成网状，连接第1基极配线6与第2基极配线9的基极层3d形成平稳电阻15。形成与其他第2晶体管相同的结构。
采用以上说明的所述变更形态的多射极PNP晶体管，则利用形成网状的基极层3d能够使元件尺寸不增大而避免电场集中，扩大安全工作区域，与已有的平稳电阻配置方式相比，能够进一步使集电极-射极间的饱和电压下降。达到与其他第2晶体管相同的效果。
图9A是表示本发明实施形态6的网状射极PNP晶体管的主要部分的平面图，图9B是图9A的I-I线剖视图。实施形态6的网状射极PNP晶体管(也称为第6晶体管)中，为电气连接基极层3c与第1基极配线6而设置的第1基极接触点开口13形成网状。形成与其他第1晶体管相同的结构。在本实施形态中，以第1晶体管作为基准，使第1基极接触点开口13形成网状，但也可以以第3～第5晶体管中的任一个为基准，使第1基极接触点开口13形成网状。
采用以上说明的第6晶体管，则连接第1基极配线6与第2基极配线8的基极层3d形成平稳电阻15，并且网状地形成第1基极接触点开口13，所以作为充填在第1基极接触点开口13内的导电性材料的充填部6a的第1基极接触点的电流路径狭窄，增大了基极-发射极间的电阻值。因此更能够增大安全工作区域。
图10A是表示本发明实施形态6的变更形态的多射极PNP晶体管的主要部分的剖视图，图10B是图10A的J-J线剖视图。在所述变更形态的多射极PNP晶体管中，网状地形成为电气连接基极层3c与第1基极配线6设置的第1基极接触点开口13。形成与其他第2晶体管相同的结构。在本实施形态中，将第2晶体管作为基准，网状地形成第1基极接触点开口13，但也可以以第3～第5晶体管为基准，网状地形成第1基极接触点开口13。
采用以上说明的变更形态的多射极PNP晶体管，则连接第1基极配线6与第2基极配线8的基极层3d形成平稳电阻，并且网状地形成第1基极接触点开口13，所以作为充填在第1基极接触点开口13内的导电性材料的充填部6a的第1基极接触点的电流路径狭窄，增加了基极-射极间的电阻值。从而更能够进一步扩大安全工作区域。取得与其他第2晶体管相同的效果。
图11是概略表示本发明实施形态7的网状射极PNP晶体管的平面图。在实施形态7的网状射极PNP晶体管(也称为第7晶体管)中，连续配置的第1基极接触点开口13内充填的导电性材料的充填部6a、即第1基极接触点的终端部分形成为第2基极接触点开口14间的第1基极接触点开口13的延长方向的平行方向上的单元间隔(L)的一半长度(L/2)。该终端部分定义为所述充填部6a中，最外侧-端侧的第2基极配线8的延长线与所述充填部6a的交叉点起向外侧方延伸的部分。即作为所述充填部6a的第1基极接触点可以看作关于以第2基极配线8连接的多个单元所构成的1个单元列，以第2基极配线8的延长线为中心，向两侧各延伸所述单元间隔(L)的一半(L/2)的导体片，即与所述单元间隔(L)相等长度的导体片多片相互连接的集合体。换句话说，这样构成的第1基极接触点可以看作长度L的多片导体片在导体延长方向上相互连接的导体。第1基极接触点开口13其延长方向配设为不与第2基极配线8的延长方向平行。总之，第1基极接触点开口13配设为其延长方向与第2基极平行8交叉。形成与其他第1晶体管相同的结构。
采用以上说明的第7晶体管，则充填在第1基极接触点开口13内的导电性材料的充填部6a，即第1基极接触点的终端部分具有第2基极接触点开口14间的第1基极接触点开口13的延长方向的平行方向上的单元间隔(L)的一半(L/2)长度，因此对各元件列将长度L的导体片加以分割，使从第2基极配线8流过的基极电流均匀化是可能的。第1基极接触点开口13配设为其延伸方向与第2基极配线8交叉。利用这样的第1基极接触点结构和配置，能够使从多个第2基极配线8流过的基极电流均匀化。
作为本发明的其他实施形态，也可以连续配置第1晶体管，使其一部分形成与第3晶体管那样的P型射极层相同导电型的多个扩散层。在这样的情况下，当多条配置于连续配置的第1基极配线上的第2基极配线的长度不同时，能够形成使基极电流均匀化的有效手段。在各实施形态中都使用PNP晶体管，但也可以使用NPN晶体管。即使是NPN晶体管，也能够得到与各实施形态相同的效果。此外，在不脱离本发明宗旨的范围内也可以以附加各种变更的形态实施。
本发明在不脱离其精神或主要特征的情况下，能够以各种形态实施。因此，所述实施形态在所有的点上不过是单纯的例示，本发明的范围是权利要求书的范围所示的内容，而不限于说明书正文本身。还有，属于权利要求书范围内的变形或变更也全在本发明的范围内。

Claims (10)

1.一种晶体管结构，其特征在于，
在平面型半导体芯片的表面的集电极层(1)上形成基极层(3)，
在基极层(3)上形成射极层(4)，在基极层(3)上形成绝缘层(5)，在该绝缘层(5)上形成第1基极接触点开口(13)，
在第1基极接触点开口(13)内充填导电性材料，在绝缘层(5)上形成第1基极配线(6)与基极电极，
在第1基极接触点开口(13)与射极层(4)之间的基极层(3a、3e)、即在射极层(4)或形成于射极层(4)之间的基极层(3a、3e)上的绝缘层(5)上形成第2基极接触点开口(14)，
在第2基极接触点开口(14)内充填导电性材料，在绝缘层(5)上形成第2基极配线(8)，
以基极层(3d)，连接第1基极配线(6)与第2基极配线(8)。
2.权利要求1所述的晶体管结构，其特征在于，
在连接第1基极配线(6)与第2基极配线(8)的基极层(3d)上，形成与射极层(4)相同的导电型的扩散层(16)。
3.权利要求1所述的晶体管结构，其特征在于，
在连接第1基极配线(6)与第2基极配线(8)的基极层(3d)上，形成与射极层(4)相同的导电型的多个岛状扩散层(17)。
4.权利要求1所述的晶体管结构，其特征在于，
网状地形成连接第1基极配线(6)与第2基极配线(8)的基极层(3d)。
5.权利要求1所述的晶体管结构，其特征在于，
网状地形成第1基极接触点开口(13)。
6.权利要求1所述的晶体管结构，其特征在于，
充填在连续配置的第1基极接触点开口(13)内的导电性材料的充填部(6a)的终端部分，具有平行于第2基极接触点开口(14)间的、第1基极接触点开口(13)的延伸方向的方向的元件间隔(L)的一半(L/2)的长度。
7.权利要求1所述的晶体管结构，其特征在于，
第1基极接触点开口(13)配设成其延长方向与第2基极配线(8)相交叉。
8.权利要求1所述的晶体管结构，其特征在于，
晶体管是网状地形成射极层(4)的网状射极层构成的网状射极晶体管。
9.权利要求1所述的晶体管结构，其特征在于，
晶体管是多个岛状射极层地构成射极层(4)的多射极晶体管。
10.一种电子设备，其特征在于，
包含权利要求1所述的晶体管结构。
CNA2006100847418A 2005-05-23 2006-05-19 晶体管结构及电子设备 Pending CN1870290A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005149683 2005-05-23
JP2005149683A JP2006332117A (ja) 2005-05-23 2005-05-23 トランジスタ構造および電子機器

Publications (1)

Publication Number Publication Date
CN1870290A true CN1870290A (zh) 2006-11-29

Family

ID=37443884

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100847418A Pending CN1870290A (zh) 2005-05-23 2006-05-19 晶体管结构及电子设备

Country Status (5)

Country Link
US (1) US20060261373A1 (zh)
JP (1) JP2006332117A (zh)
KR (1) KR100742741B1 (zh)
CN (1) CN1870290A (zh)
TW (1) TW200727488A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190181251A1 (en) * 2017-12-07 2019-06-13 Qualcomm Incorporated Mesh structure for heterojunction bipolar transistors for rf applications

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3918080A (en) * 1968-06-21 1975-11-04 Philips Corp Multiemitter transistor with continuous ballast resistor
US4686557A (en) * 1980-09-19 1987-08-11 Siemens Aktiengesellschaft Semiconductor element and method for producing the same
JPS5799771A (en) * 1980-12-12 1982-06-21 Hitachi Ltd Semiconductor device
JPS57138174A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Semiconductor device
US4486770A (en) * 1981-04-27 1984-12-04 General Motors Corporation Isolated integrated circuit transistor with transient protection
DE3329241A1 (de) * 1983-08-12 1985-02-21 Siemens AG, 1000 Berlin und 8000 München Leistungstransistor
US4656496A (en) * 1985-02-04 1987-04-07 National Semiconductor Corporation Power transistor emitter ballasting
JPH0744188B2 (ja) * 1989-04-28 1995-05-15 株式会社東海理化電機製作所 バイポーラトランジスタ
EP0560123A3 (en) * 1992-03-12 1994-05-25 Siemens Ag Power transistor with multiple finger contacts
US5374844A (en) * 1993-03-25 1994-12-20 Micrel, Inc. Bipolar transistor structure using ballast resistor
JPH08279562A (ja) * 1994-07-20 1996-10-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
US5554880A (en) * 1994-08-08 1996-09-10 Semicoa Semiconductors Uniform current density and high current gain bipolar transistor
KR100210330B1 (ko) * 1996-12-30 1999-07-15 윤종용 바이폴라 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2006332117A (ja) 2006-12-07
KR100742741B1 (ko) 2007-07-25
KR20060121094A (ko) 2006-11-28
TW200727488A (en) 2007-07-16
US20060261373A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
CN1181548C (zh) 半导体集成电路
CN1879222A (zh) 沟槽栅极场效应器件
CN101064304A (zh) 半导体装置及其制造方法
CN1925170A (zh) 横向双扩散场效应晶体管及含有它的集成电路
CN101515597A (zh) 半导体装置
CN1131823A (zh) 功率集成电路
CN1574393A (zh) 半导体器件的制造方法
CN101079421A (zh) 半导体装置及其制造方法
CN1967873A (zh) 半导体器件
CN1619831A (zh) 绝缘栅型半导体装置
CN1828897A (zh) 半导体装置
CN1298057C (zh) 半导体装置
CN1324716C (zh) 半导体元件
CN1150620C (zh) 薄膜半导体集成电路
CN1134608A (zh) 具有静电保护作用的半导体集成电路器件
CN1136611C (zh) 半导体器件
CN1870290A (zh) 晶体管结构及电子设备
CN1171317C (zh) 具有双极型晶体管的半导体装置
CN1426109A (zh) 半导体集成电路装置
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
CN1050226C (zh) 半导体器件
CN1176490A (zh) 半导体集成电路
CN1713379A (zh) 半导体保护装置
CN1325548A (zh) 晶体管阵列
CN85108621A (zh) 半导体集成电路器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication