CN1868059A - 用于防止和缓解半导体器件中的短路的系统和方法 - Google Patents

用于防止和缓解半导体器件中的短路的系统和方法 Download PDF

Info

Publication number
CN1868059A
CN1868059A CNA2004800303456A CN200480030345A CN1868059A CN 1868059 A CN1868059 A CN 1868059A CN A2004800303456 A CNA2004800303456 A CN A2004800303456A CN 200480030345 A CN200480030345 A CN 200480030345A CN 1868059 A CN1868059 A CN 1868059A
Authority
CN
China
Prior art keywords
insulating material
semiconductor device
conductor
temperature
insulated particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800303456A
Other languages
English (en)
Inventor
拉凯什·巴蒂施
斯科特·C·库利克
安德鲁·F·赫梅尔
沃尔特·冯泽格恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kulicke and Soffa Investments Inc
Original Assignee
Kulicke and Soffa Investments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kulicke and Soffa Investments Inc filed Critical Kulicke and Soffa Investments Inc
Publication of CN1868059A publication Critical patent/CN1868059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种封装包括多个元件的半导体器件的方法。该方法包括将绝缘材料施加到该半导体器件的至少一部分，其中所述绝缘材料包括绝缘颗粒，其直径小于提供元件间互连的相邻的导体之间的间隙。该方法还包括使绝缘材料固化。

Description

用于防止和缓解半导体器件中的短路的系统和方法
发明领域
本发明涉及半导体器件的封装，尤其涉及一种在封装的半导体器件中防止和缓解短路的方法。
发明背景
在半导体器件的制造中，通常利用导体(例如，键合引线)来提供在半导体器件的元件之间的互连。例如，图1示出常规半导体器件100的一部分。半导体器件100包括引线框架102和引线框架触点102a。将半导体元件(例如，管芯)104安装在引线框架102上。键合引线106在半导体元件104与引线框架触点102a之间提供互连。在键合引线106、半导体元件104和引线框架触点102a上设置包覆模(overmold)108(即模塑化合物)。在图1所示的结构中，在半导体器件100中包含大量的键合引线106以在半导体元件104的各个连接点与相应的引线框架触点102a之间提供互连。
在半导体器件100的制造工艺期间，会在相邻的键合引线106之间发生短路或在与一条或多条键合引线106的连接中发生开路。例如，在制造期间，键合引线106的移动(例如，倾斜、偏移等)会导致相邻键合引线106之间的短路。
图2示出包含覆盖引线106的密封剂210的常规半导体器件200。密封剂210还覆盖键合引线106与半导体元件104和引线框架102a中的每一个之间的连接点。在其他方面，图2所示的元件与上述关于图1所示和所述的元件相似。
图3是与图1所示的器件相似的常规半导体器件100的透视图。示出半导体元件104安装在引线框架102上。多条键合引线106在半导体元件104与相应的引线框架触点102a之间提供互连。在半导体元件104和键合引线106上提供包覆模108(在图3中被部分切除)。
发现在图1-3所示的常规半导体器件结构中存在各种问题。如上所述，在半导体器件的制造和移动期间，键合引线106在连接点之一(即在半导体元件104或引线框架触点102a)上可能变得松动(即开路)。此外，特别是当施加包覆模108时相邻的键合引线106可能朝向彼此移动(例如，倾斜)，由此在半导体器件中造成短路。考虑到期望减小半导体器件的尺寸(并相应地期望增加半导体器件中的导体密度)，这些情况就特别成问题。这些制造缺点会在批量半导体中产生有缺陷的器件，导致更高的制造成本和很差的可靠性。同样地，期望提供一种改进的半导体器件的制造方法，特别是对于节距非常细微的引线键合的半导体器件。
发明内容
为了克服现有技术的不足，在本发明的典型实施例中，提供一种封装包括多个元件的半导体器件的方法。该方法包括向半导体器件的至少一部分施加绝缘材料，其中绝缘材料包括直径小于相邻导体之间的间隙的绝缘颗粒，所述导体提供元件之间的互连。该方法还包括使绝缘材料固化。
根据本发明的另一典型实施例，提供一种半导体器件。该半导体器件包括多个半导体元件、以及在多个半导体元件之间提供互连的多个导体。该半导体器件还包括绝缘材料，所述绝缘材料包括直径小于相邻导体之间的间隙的绝缘颗粒。绝缘材料至少覆盖多个导体的一部分。
附图简述
下面参照附图说明本发明的典型实施例，在附图中：
图1是现有技术的半导体器件中的元件之间的互连的剖面侧视图；
图2是现有技术的半导体器件中的元件之间的密封后的互连的剖面侧视图；
图3是现有技术的半导体器件中的元件之间的多个互连的透视图；
图4(A)到4(C)是示出半导体器件中的短路导体的示意图；
图5(A)到5(C)是示出用于根据本发明的典型实施例分开半导体器件中的短路导体的步骤的示意图；
图6是根据本发明典型实施例的半导体器件中的元件之间的绝缘互连的透视图；
图7是示出根据本发明的典型实施例通过绝缘材料分开的导体的剖面图；
图8是示出根据本发明典型实施例的绝缘材料中的硅石颗粒大小分布的图表；
图9是示出根据本发明典型实施例的绝缘材料中的硅石颗粒大小分布的另一图表；以及
图10是示出根据本发明典型实施例的半导体器件的封装方法的流程图。
发明的详细说明
现在将参考附图说明本发明的所选实施例的优选特征。应该理解的是本发明的精神和范围不限于为说明而选择的实施例。同样，应该注意的是没有按照特定的刻度或比例来绘制附图。应该想到可以在本发明的范围内修改下文中所述的任何结构和材料。
如在本文中所使用的那样，术语半导体器件涉及范畴很广的器件，其包括封装的半导体器件，例如集成电路、存储器件、BGA(即，球栅阵列)、DSP(即，数字信号处理器)、QFP(即，四平封装)、PBGA(即，塑料球栅阵列)、BOC(板级芯片(board on chip))、COB(即，板上芯片)、CABGA(芯片阵列球栅阵列)；以及分立器件(即未封装的器件，在一个电路板上可以有不止一个器件)。此外，术语半导体元件指的是半导体器件的任何部分，包括衬底、管芯、芯片、引线框架、引线框架触点等。
一般情况下，在一个典型实施例中，本发明涉及在某些制造步骤(例如，包覆模制引线间距非常细微的半导体器件)期间防止键合引线偏移。在另一典型实施例中，本发明涉及缓解短路的键合引线(例如，在引线间距非常细微和细微的器件中)。
更具体地讲，本发明涉及绝缘材料(例如，密封剂、聚合物材料、环氧树脂等)的施加和固化，包括绝缘颗粒(例如，无机粉末、硅石颗粒等)的限定分布，使得一部分绝缘颗粒流过引线键合的半导体器件中的键合引线之间的间隔(例如，细微或非常细微的间隔)。根据各种典型实施例，本发明涉及促使可能接触(即，短路)的键合引线移动，使得在施加绝缘材料之后，短路的键合引线不再接触，并且实际上通过包括绝缘颗粒的绝缘材料而彼此绝缘。发现这种包括分散绝缘材料以增强短路消除效果的方法的工艺特别适用于在某些制造步骤(例如，树脂转移模塑工艺、滴胶封装(glob top encapsulation)等)期间防止产生短路。
除了在处理期间缓解已有的键合引线短路之外，施加绝缘材料还基本上缓解了在引线键合的半导体器件(例如，引线间距非常细微的引线键合的半导体器件)的组装期间发生的键合引线短路。该方法在半导体器件的滴胶封装期间以及在半导体器件的树脂转移模制期间(即，当在键合导体之后，施加绝缘材料/密封剂时)提高半导体器件制造产量方面特别有用。使用绝缘材料(和相关的工艺)允许以高成品率模制间距非常细微的引线，而基本上对于引线环(wire loop)的长度、引线偏移或以线低垂没有限制。
图4(A)到4(C)示出短路的键合引线的例子。例如，键合引线在包含在半导体器件中的半导体元件之间提供互连(例如，如图1-3所示)。图4(A)示出相邻的键合引线400和402。引线400和402中的至少一条朝向对方稍微弯曲，因此，发生短路。当键合引线400和402中的一条(或两条)向另一条弯曲时，可能发生图4(A)所示类型的短路。这种类型的短路被称为切线短路。
图4(B)示出相邻的键合引线404和406。键合引线406扭曲(kink)，因此在键合引线406的扭曲部分和相邻的键合引线404之间发生短路。这种类型的短路被称为扭曲短路。
图4(C)示出相邻的键合引线408和410。键合引线408和410中的一条(或两条)向另一条弯曲，因此键合引线408和410中的一条位于键合引线408和410中的另一条的顶部上。这种类型的短路被称为高度交叉的短路。
图5(A)到5(C)示出缓解半导体器件的相邻键合引线之间的短路的方法。图5(A)示出相邻的键合引线500和502。键合引线500和502相对于彼此是短路的(在位置501)，如前面参照图4(A)所示和所述的那样。密封剂504已经施加到图5(A)中的短路键合引线500和502上。密封剂504的毛细作用(如这里进一步所述的那样)指向将键合引线500和502推向一起的方向，如在位置508所示的那样。
图5(B)示出键合引线500和502继续相对于彼此短路；然而，密封剂504已经覆盖了图5(B)所示的键合引线500和502中的每一条长度的主要部分。此外，密封剂504将包含在密封剂504中的绝缘颗粒(例如硅石颗粒)吸引(draw)在键合引线500和502之间。例如，在图5(B)中已经将绝缘颗粒506吸引在键合引线500和502之间，特别地将其引向在位置501上的键合引线500和502之间的短路。密封剂504的毛细作用力现在起作用，从而将键合引线500和502分开，如图5(B)中的位置508所示；然而，随着密封剂504的毛细作用力从图5(B)的底部到其顶部继续作用下去，将在位置510上使键合引线500和502彼此拉近。
图5(C)示出密封剂504完全覆盖键合引线500和502的所示部分。已经将绝缘颗粒506吸引到位置501中，并且缓解了键合引线500和502之间的短路。例如，可以通过键合引线500和502的松弛而将绝缘颗粒506吸引到位置501中，由此寻找它们各自的平衡位置。
根据涉及本发明的某些实验数据，发明人已经确定通过绝缘材料(包括绝缘颗粒)的毛细作用力和表面张力，可以在高达80％的情况下克服相邻的键合引线之间的短路。此外，已经确定在本文中所述的方法在除去切线短路的键合引线(例如，图4(A))方面极其成功，而在除去扭曲短路的键合引线(例如，图4(B))和高度交叉短路的键合引线(例如，图4(C))方面有一些不太成功。不管哪种短路类型，都可以利用在本文中所公开的技术来消除大约80％(有时，百分比甚至更高)的短路。
此外，如果在施加绝缘材料之前清洗(例如，等离子体清洗)键合引线，可以克服百分比甚至更高的键合引线的短路。
图6示出根据本发明典型实施例的半导体器件600的切除侧视图。半导体器件600包括安装在引线框架602上的半导体元件604(例如，管芯)。例如，可以使用粘接剂将半导体元件604安装到引线框架602上。键合引线606提供半导体元件604和引线框架触点602a之间的互连。在将包覆模施加到该器件之前，将绝缘材料610施加到该器件，以便至少覆盖键合引线606的一部分。例如，可以将绝缘材料610施加到半导体元件604(例如，管芯604)的顶表面上，并从此使其分散和分布到键合引线606上。或者，可以将绝缘材料606直接施加到键合引线606上。绝缘材料606包括绝缘颗粒(图6中未示出)(例如硅石颗粒)，所述绝缘颗粒优选具有小于相邻的键合引线606之间的间隔的直径。在本发明的本实施例中，在将绝缘材料606施加到该器件之后，绝缘颗粒分布在相邻的键合引线606之间，由此提供用于减少、防止或缓解短路的绝缘分离。
例如，绝缘材料610可以是聚合物材料，例如环氧树脂密封剂材料。另外，根据本发明的典型实施例，分布在绝缘材料606中的绝缘颗粒具有大约为4.1μm的平均粒度、4.5μm的中值粒度和20μm的最大粒度。例如，这些绝缘颗粒可以是球形硅石颗粒。
将绝缘材料设计成使得其具有允许产生引线间毛细作用力和表面张力的粘度，由此绝缘颗粒在键合引线之间移动。设计粘度至少部分涉及绝缘材料的设计分散温度，以及使用的绝缘材料分散剂的类型。例如，在室温下，当分散时，粘度可以在10000和30000厘泊之间。通过加热绝缘材料和/或半导体器件可以减小粘度。
图7是键合引线706a、706b和706c的剖面图。例如，键合引线706a、706b和706c在半导体器件中提供半导体元件(图7中未示出)和引线框架触点(图7中未示出)之间的互连。绝缘材料712设置在键合引线706a、706b和706c的至少一部分上。在图7所示的本发明典型实施例中，绝缘材料712包括绝缘颗粒/小珠。绝缘小珠可以具有各种不同的尺寸，并且由于绝缘小珠小于相邻的键合引线之间(例如，键合引线706a和706b之间)的距离，所以绝缘小珠分散到相邻的键合引线之间的位置中，由此提供增强的相邻键合引线之间的稳定性和绝缘性。
图7示出代表键合引线706a和706b之间的中心到中心的距离(即，引线间距)的距离“d1”。此外，图7还示出了代表键合引线706a和706b之间的间隔的距离“d2”。根据本发明的典型实施例，可以将绝缘材料施加到引线间距非常细微的键合引线半导体器件。例如，这种器件中的距离d1可以为大约35μm或以下，而这种器件中的距离d2可以为大约15μm或以下。通过在键合引线的至少一部分上提供绝缘材料(例如，将绝缘小珠分散在其中)，可以将本发明的改进的键合引线稳定性和绝缘性应用于距离d1和d2的值很小的引线间距非常细微的引线键合的半导体器件。
发现通过根据在本文中所述的方法制造半导体器件，可以增加半导体器件内的导体密度(即，键合引线密度)，按照希望的那样导致半导体器件的尺寸减小或空间效率增加。
包括在根据本发明的各种典型实施例所使用的绝缘材料中的绝缘颗粒/小珠可以是各种类型的绝缘颗粒中的任何一种。例如，颗粒可以由硅石填充剂构成。此外，绝缘颗粒可以是具有不同的尺寸和形状的各种类型。
图8是示出在根据本发明的典型实施例的绝缘材料中使用的两种截然不同的硅石填充剂(例如，SiO2)的典型颗粒大小(即，颗粒直径)分布的柱形统计图表。在图10所示的典型分布中，硅石2的小珠的颗粒大小的范围从大约0.05微米到大约0.5微米。此外，硅石1的小珠的颗粒大小的分布范围从大约0.5微米到大约20微米。图8的柱形统计图表的y-轴示出硅石1颗粒和硅石2颗粒中的每一种的各个尺寸的百分比。
已经证明图8中示出的硅石填充剂当被分散在根据本发明的特定典型实施例的绝缘材料(例如，环氧树脂)中时特别有利。对于指定为硅石1的球形硅石类型，单独的硅石直径大小的分布为：0％大于24微米；1.1％小于24微米而大于16微米；4.0％小于16微米而大于12微米；11.5％小于12微米而大于8微米；12.8％小于8微米而大于6微米；35.8％小于6微米而大于3微米；13.3％小于3微米而大于2微米；12.5％小于2微米而大于1微米；7.0％小于1微米而大于0.5微米，以及2.0％小于0.5微米而大于0微米。对于指定为硅石2的球形硅石类型，单独的硅石直径大小的分布为：0％大于0.6微米；0.5％小于0.6微米而大于0.5微米；7.03％小于0.5微米而大于0.45微米；9.13％小于0.45微米而大于0.4微米；12.83％小于0.4微米而大于0.35微米；13.43％小于0.35微米而大于0.3微米；13.33％小于0.35微米而大于0.3微米；9.33％小于0.3微米而大于0.25微米；5.83％小于0.25微米而大于0.2微米，4.33％小于0.2微米而大于0.15微米；5.83％小于0.15微米而大于0.1微米，5.93％小于0.1微米而大于0.09微米；5.53％小于0.09微米而大于0.08微米，4.93％小于0.08微米而大于0.07微米；1.73％小于0.07微米而大于0.06微米，以及0.31％小于0.06微米。
如上所述，可以将不同类型和尺寸的绝缘颗粒(例如，硅石颗粒)混合在根据本发明的特定典型实施例的绝缘材料中。例如，以硅石1分布的颗粒可以与以硅石2分布的颗粒混合。在一个实施例中，将10份的以硅石1分布的颗粒与3份的以硅石2分布的颗粒混合。在图9中提供示出这种混合物的SiO2颗粒大小分布的柱形统计图表。
对于图9所示的球形硅石的混合物，硅石直径大小的单独分布为：0％大于24微米；0.85％小于24微米而大于16微米；3.08％小于16微米而大于12微米；8.85％小于12微米而大于8微米；9.85％小于8微米而大于6微米；27.54％小于6微米而大于3微米；10.23％小于3微米而大于2微米；9.62％小于2微米而大于1微米；5.5％小于1微米而大于0.6微米；3.16％小于0.6微米而大于0.5微米；2.11％小于0.5微米而大于0.45微米；2.96％小于0.45微米而大于0.4微米；3.1％小于0.4微米而大于0.35微米；3.08％小于0.35微米而大于0.3微米；2.15％小于0.3微米而大于0.25微米；1.35％小于0.25微米而大于0.2微米；1.0％小于0.2微米而大于0.15微米；1.35％小于0.15微米而大于0.1微米；1.37％小于0.1微米而大于0.09微米；1.28％小于0.09微米而大于0.08微米；1.14％小于0.08微米而大于0.07微米；0.4％小于0.07微米而大于0.06微米；0.07％小于0.06微米而大于0.05微米；以及0％小于0.05微米。
已经发现施加根据本发明的绝缘材料在制造期间(例如，在施加绝缘材料之后的包覆模制工艺期间)在防止半导体封装中的键合引线出现引线偏移方面特别有用，其中最长键合引线的长度与直径的比大于250。在某些实施例中，该工艺包括分散绝缘材料(例如，在半导体器件仍然处于引线键合机上时)，之后提供一段时间，用于材料的流动。例如，流动时间可以从两秒到50秒(更具体地讲在7和25秒之间)，这取决于几个条件，例如半导体器件的尺寸、半导体器件的温度、分散期间的绝缘材料的温度、以及提供元件之间的互连的导体的密度。此后，使用加热、UV辐射、可见光辐射和IR辐射中的某些组合而使绝缘材料固化。
如在本文中所提及的那样，施加包括特定尺寸和数量的绝缘颗粒的绝缘材料在提高绝缘材料在短路的键合引线对之间流动并且使其分离的能力方面特别有用。例如，可以使用小直径无机颗粒填充在键合引线之间。此外，使用的绝缘材料(例如，聚合物树脂)的类型可以提高绝缘材料/密封剂的表面能特性，以使短路的预防和减少性能最大化。
例如，绝缘颗粒(即填充剂颗粒)的尺寸明显小于相邻的键合引线之间的间隙，并以特定的尺寸和数量进行添加，以改进绝缘材料的流动。可以通过暴露于UV辐射源或暴露于UV辐射源、可见光辐射和红外辐射的组合而使绝缘材料/密封剂快速固化。当刚好在引线键合之前或之后施加绝缘材料时，以及当键合引线长度比键合引线直径大至少250倍时，在本文中所公开的方法是特别有用。
通过在本文中所公开的各个典型实施例，本发明可以提供一种封装的半导体器件，其具有更长的、更细的键合引线并通过更小的焊盘间距而具有更高的I/O连接密度。半导体器件的产量也增加了，特别是对于键合后基板处理(post-bond substrate handling)、包覆模制和滴胶封装。通过向器件施加包括小尺寸和中间尺寸的绝缘颗粒(例如，球形硅石颗粒)组合的绝缘材料，以分散和分布在相邻的键合引线之间，然后利用加热、暴露于辐射(紫外线、可见光和/或红外线)，和/或通过热批量处理(thermal batch process)使绝缘材料固化/凝胶化(例如，在引线键合机(wirebonder)上)，来防止引线间距细微、直径小的引线键合半导体器件的短路，由此可以提高半导体器件的产量。根据本发明的典型实施例，在引线键合之后，一旦可行就立刻使用自动分散机施加包括小尺寸和中间尺寸的球形硅石组合的绝缘材料。
绝缘材料的固化和/或凝胶化可以根据所使用的本发明的实施例而变化。例如，可以利用加热和暴露于紫外线辐射，直接在引线键合机上使绝缘材料固化/凝胶化。根据本发明的另一典型实施例，可以通过加热和暴露于紫外线、可见光和红外辐射使绝缘材料在引线键合机上固化/凝胶化。根据本发明的又一典型实施例，可以利用热批量处理使绝缘材料固化/凝胶化。
绝缘材料可以是包括基本上为球形的硅石颗粒的环氧密封剂材料，所述硅石颗粒至少部分地小于引线间距非常细微的引线键合半导体器件中的相邻键合引线之间的空间。在这个实施例中，可以将密封剂材料设计成特定强度、持续时间和波长分布的紫外线辐射、可见光辐射、和/或红外辐射使密封剂材料快速凝胶化或至少部分固化。此外，可以将绝缘材料的特性及其施加工艺参数设计成当将绝缘材料分散到引线键合的半导体器件上时，其覆盖整个键合引线，或者键合引线的一部分。
此外，可以在许多方向中的任何一个方向上施加绝缘材料。例如，可以从引线框架触点向半导体器件的内部半导体元件(例如，管芯)施加绝缘材料。或者，可以从半导体器件的内部半导体元件(例如，管芯)向半导体器件的引线框架触点施加绝缘材料。另一选择是从键合引线自身的正上方(或正下方)施加绝缘材料。
在施加绝缘材料之前，例如，优选将半导体器件加热到50℃和125℃之间的温度，更具体地加热到80℃和100℃之间的温度。此外，例如，还优选将绝缘材料分散机加热到35℃和85℃之间的温度，更具体地加热到50℃和70℃之间的温度。通过加热绝缘材料分散机中的绝缘材料，更容易分散绝缘材料。
如上所述，绝缘材料优选包括含有绝缘颗粒的填充剂材料。例如，可以通过硅石的组合来组成(assemble)填充剂材料，所述硅石的尺寸分布是根据不同的标准来确定的。例如，尺寸分布可以基于下列目的：(1)使小的硅石颗粒进入到相邻的键合引线环之间的狭窄空间中，由此使键合引线分开；(2)促使硅石(例如，通过毛细作用力)提供相邻键合引线之间的相对高水平的电隔离；(3)使硅石和绝缘材料的其余部分(例如，聚合物)固定在原位以稳定键合引线，由此维持绝缘材料的电绝缘能力；(4)在施加绝缘材料期间使对易损坏的引线环的干扰最小；(5)增加硅石颗粒的封装密度，以实现低CTE；以及(6)提供绝缘材料的平滑流动能力。
施加绝缘材料的过程可以包括分散绝缘材料，以及在半导体器件处于引线键合机上的同时固化绝缘材料，从而在刚刚完成引线键合工艺之后或者之后不久，稳定和保持细键合引线的易损坏的环。
此外，可以在对后续的半导体器件进行引线键合的同时进行绝缘材料的分散，从而实现相对快速和有效的制造工艺。例如，当第一半导体器件从绝缘材料分散机接收绝缘材料(并且然后固化/凝胶化)时，对第二半导体器件进行引线键合。可以对相同引线键合设备上的第一和第二半导体器件施加这种操作(即，施加绝缘材料，以及固化/凝胶化绝缘材料)。
如上所述，在刚刚进行引线键合之后(或差不多在刚刚进行引线键合之后，或者在进行引线键合之后一旦可行就立刻使用自动分散机)施加绝缘材料/密封剂，并且通过施加热量和应用辐射能曝光(例如，紫外线、可见光、或红外线)中的至少一种，或者通过热批量处理来进行固化/凝胶化。例如，用于固化绝缘材料的热处理可包括：(1)温度的倾斜上升；(2)均热处理的一段时间；(3)温度的倾斜下降。
可以将用于加热和分散绝缘材料(包括绝缘颗粒)的分散装置设置为增添到已有引线键合装置中的新的子系统，或者可以将其设置成单独的系统。
通过在本文中所公开的本发明的各个实施例，得到了以下好处：(1)绝缘颗粒允许绝缘材料填充在键合引线之间(这在利用引线间距非常细微的引线键合的半导体器件中是特别有价值的)；(2)提供一种对成本潜在较高的密封材料的需求很小的半导体器件，这与利用相同材料来模制整个封装的半导体器件相反；以及(3)可以使用成本较低的常规模制化合物或滴胶密封材料(和相关设备)来包覆模制该封装。
可以将用于便于本发明各个实施例的施加系统设计成：通过包括绝缘材料的施加而确保封装工艺不使生产率降低。例如，通过使用软件控制和传感器融合，该系统可以在执行引线键合操作的同时集成分散和固化绝缘材料的功能。此外，在施加绝缘材料之后，当封装工艺继续进行时(例如，经过树脂转移模制、滴胶封装等)，防止细键合引线移动，这种移动将导致相邻的键合引线短路。这至少部分是由于绝缘材料(例如，模制化合物或密封剂)的快速流动。
图10是示出封装根据上述本发明各个方案的半导体器件的方法的流程图。在任选步骤1002，将目标半导体器件加热到50℃和125℃之间的温度，更具体地加热到80℃°和100C°之间的温度。在任选步骤1004，将绝缘材料加热(例如，在分散机中)到35C°和85C°之间的温度，更具体地加热到50℃和70℃之间的温度。在步骤1006，将绝缘材料(例如，环氧树脂)施加到半导体器件的至少一部分上，以分开彼此接触(即，短路)的相邻键合导体。绝缘材料包括绝缘颗粒(例如，球形硅石颗粒)，其直径小于相邻导体之间的间隙，所述导体提供元件间的互连。在步骤1008，使绝缘材料固化。例如，可以使用在本文中所公开的技术中的任何一种技术，例如通过利用加热、辐射能(例如，紫外线辐射、可见光辐射和/或红外线辐射)、以及暴露于热处理，来使绝缘材料固化。在任选步骤1010，利用包覆模密封剂封装半导体器件。这样，就提供了一种封装的半导体器件。
应该理解的是，在将最后一层密封剂丝网印刷或模版印刷到半导体器件上的过程中，可以将本发明的各个实施例成功地应用于细键合引线环的保持。
虽然已经主要针对绝缘材料是诸如环氧树脂的聚合物材料的情况，对本发明进行了说明，但本发明不限于此。可以利用各种可选的绝缘材料，只要该材料为键合导体提供所希望的毛细作用、表面张力、绝缘值、以及稳定性就行。
虽然已经主要针对颗粒是硅石颗粒的情况，对本发明进行了说明，但本发明不限于此。可以在绝缘材料中使用各种可选的颗粒或小珠，只要所述颗粒可以如希望的那样分散在相邻的导体之间就行。
虽然已经主要针对利用加热、辐射能、以及热处理来进行固化操作情况，对本发明进行了说明，但本发明不限于此。可以使用各种可选的固化操作，只要固化方法与所使用的特殊绝缘材料一致就行。
应该理解的是，在不脱离本发明的范围的情况下可以对所示实施例进行其他修改，本发明的范围被单独地限定在附属的权利要求中。

Claims (35)

1、一种封装包括多个元件的半导体器件的方法，该方法包括以下步骤：
将绝缘材料施加到所述半导体器件的至少一部分，该绝缘材料包括绝缘颗粒，所述绝缘颗粒的直径小于提供互连元件之间互连的相邻的导体之间的间隙；以及
使所述绝缘材料固化。
2、根据权利要求1所述的方法，其中所述施加步骤包括施加含有硅石颗粒和聚合物树脂的绝缘材料。
3、根据权利要求1所述的方法，其中所述固化步骤包括将所述绝缘材料暴露给紫外线、可见光和红外线辐射中的至少一种。
4、根据权利要求1所述的方法，其中所述固化步骤包括加热所述绝缘材料，以及将所述绝缘材料暴露给紫外线、可见光和红外线辐射中的至少一种。
5、根据权利要求1所述的方法，其中所述固化步骤包括对所述绝缘材料施加热处理，其包括温度的倾斜上升、保温、和温度的倾斜下降。
6、根据权利要求1所述的方法，其中所述施加步骤包括将所述绝缘材料施加到所述器件，其中所述绝缘颗粒占所述绝缘材料体积的50％到85％。
7、根据权利要求1所述的方法，其中所述施加步骤包括将所述绝缘材料施加到所述器件，其中所述绝缘颗粒具有20微米的最大直径。
8、根据权利要求1所述的方法，其中所述施加步骤包括将所述绝缘材料施加到所述器件，其中所述绝缘颗粒具有大约4.5微米的中值直径。
9、根据权利要求1所述的方法，其中所述施加步骤包括将所述绝缘材料施加到所述器件，其中所述绝缘颗粒具有大约4.1微米的平均直径。
10、根据权利要求1所述的方法，其中通过所述施加步骤，所述绝缘颗粒分散在所述导体中的相邻导体之间，由此提供导体之间的绝缘分离。
11、根据权利要求1所述的方法，还包括以下步骤：
在所述施加步骤之前，将所述半导体器件加热到50℃和125℃之间的温度。
12、根据权利要求1所述的方法，还包括以下步骤：
在所述施加步骤之前，将所述半导体器件加热到80℃和100℃之间的温度。
13、根据权利要求1所述的方法，还包括以下步骤：
在所述施加步骤之前，将所述绝缘材料加热到35℃和85℃之间的温度。
14、根据权利要求1所述的方法，还包括以下步骤：
在所述施加步骤之前，将所述绝缘材料加热到50℃和70℃之间的温度。
15、根据权利要求1所述的方法，还包括以下步骤：
密封所述半导体器件。
16、根据权利要求15所述的方法，其中所述密封步骤包括利用包覆模密封剂来密封所述半导体器件。
17、根据权利要求15所述的方法，其中所述密封步骤包括利用滴胶密封剂来密封所述半导体器件。
18、根据权利要求1所述的方法，其中所述施加步骤包括将所述绝缘材料施加到位于基本上为所述半导体器件的中心部分上的半导体元件，从而所述绝缘材料从该半导体元件分散到所述多个导体上。
19、根据权利要求1所述的方法，还包括以下步骤：
将所述绝缘颗粒中的至少一个吸引在所述导体中的相邻导体之间，由此使所述导体中的所述相邻导体分离，在所述吸引步骤之前所述导体中的所述相邻导体先前彼此接触。
20、根据权利要求1所述的方法，还包括以下步骤：
在所述固化步骤之前，提供在2和50秒之间的一段时间，用于所述绝缘材料的流动，根据所述半导体器件的尺寸、所述半导体器件的温度、所述施加步骤期间的所述绝缘材料的温度、以及提供所述元件间互连的所述导体的密度中的至少一种来选择所述一段时间。
21、根据权利要求1所述的方法，还包括以下步骤：
在所述固化步骤之前，提供在7和25秒之间的一段时间，用于所述绝缘材料的流动，所述时间根据所述半导体器件的尺寸、所述半导体器件的温度、所述施加步骤期间的所述绝缘材料的温度、以及提供元件间互连的所述导体的密度中的至少一种来选择所述一段时间。
22、一种半导体器件，包括：
多个半导体元件；
多个导体，提供所述多个半导体元件之间的互连；
包括绝缘颗粒的绝缘材料，所述绝缘颗粒的直径小于所述多个导体中的相邻导体之间的间隙，所述绝缘材料覆盖所述多个导体的至少一部分。
23、根据权利要求22所述的半导体器件，其中所述绝缘材料包括聚合物树脂，所述绝缘颗粒是硅石颗粒。
24、根据权利要求22所述的半导体器件，其中通过紫外线、可见光和红外线辐射中的至少一种而使所述绝缘材料至少部分固化。
25、根据权利要求22所述的半导体器件，其中所述绝缘颗粒占所述绝缘材料体积的50％到85％。
26、根据权利要求22所述的半导体器件，其中所述绝缘颗粒具有20微米的最大直径。
27、根据权利要求22所述的半导体器件，其中所述绝缘颗粒具有大约4.5微米的中值直径。
28、根据权利要求22所述的半导体器件，其中所述绝缘颗粒具有大约4.1微米的平均直径。
29、根据权利要求22所述的半导体器件，其中所述绝缘颗粒提供所述多个导体中的至少两个导体之间的绝缘分离。
30、根据权利要求22所述的半导体器件，还包括密封所述多个半导体元件、所述多个导体和所述绝缘材料的密封层。
31、根据权利要求30所述的半导体器件，其中所述密封层包括包覆模密封剂。
32、根据权利要求30所述的半导体器件，其中所述密封层包括滴胶密封剂。
33、根据权利要求30所述的半导体器件，其中所述多个导体中的每一个的长度比其直径至少大250倍。
34、根据权利要求24所述的半导体器件，其中在固化所述绝缘材料之前，提供在2和50秒之间的一段时间，用于所述绝缘材料的流动，所述时间根据所述半导体器件的尺寸、所述半导体器件的温度、所述绝缘材料在施加到所述多个导体的所述部分期间的温度、以及提供所述元件间互连的所述导体的密度中的至少一种来选择所述一段时间。
35、根据权利要求24所述的半导体器件，其中在固化所述绝缘材料之前，提供在7和25秒之间的一段时间，用于所述绝缘材料的流动，根据所述半导体器件的尺寸、所述半导体器件的温度、所述绝缘材料在施加到所述多个导体的所述部分期间的温度、以及提供所述元件间互连的所述导体的密度中的至少一种来选择所述一段时间。
CNA2004800303456A 2003-10-16 2004-06-07 用于防止和缓解半导体器件中的短路的系统和方法 Pending CN1868059A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/686,892 2003-10-16
US10/686,892 US6847122B1 (en) 2003-10-16 2003-10-16 System and method for preventing and alleviating short circuiting in a semiconductor device

Publications (1)

Publication Number Publication Date
CN1868059A true CN1868059A (zh) 2006-11-22

Family

ID=34063549

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800303456A Pending CN1868059A (zh) 2003-10-16 2004-06-07 用于防止和缓解半导体器件中的短路的系统和方法

Country Status (6)

Country Link
US (1) US6847122B1 (zh)
JP (1) JP2007534153A (zh)
KR (1) KR20060098377A (zh)
CN (1) CN1868059A (zh)
TW (1) TWI248177B (zh)
WO (1) WO2005041299A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616460A (zh) * 2017-10-04 2019-04-12 三菱电机株式会社 电力用半导体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179688B2 (en) * 2003-10-16 2007-02-20 Kulicke And Soffa Industries, Inc. Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method
WO2006076604A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Processes for planarizing substrates and encapsulating printable electronic features
US7598599B2 (en) * 2006-03-09 2009-10-06 Stats Chippac Ltd. Semiconductor package system with substrate having different bondable heights at lead finger tips
US8912667B2 (en) 2012-01-31 2014-12-16 Freescale Semiconductor, Inc. Packaged integrated circuit using wire bonds
EP2830087A1 (en) * 2013-07-26 2015-01-28 Hamilton Sundstrand Corporation Method for interconnection of electrical components on a substrate
DE102017100527A1 (de) * 2017-01-12 2018-07-12 Danfoss Silicon Power Gmbh Leistungsmodul mit optimiertem Bonddraht-Layout
US10685934B2 (en) 2017-07-10 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623759A (en) 1979-08-01 1981-03-06 Hitachi Ltd Resin-sealed semiconductor device and manufacture thereof
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPS6331149A (ja) 1986-07-25 1988-02-09 Fujitsu Ltd 半導体装置
US4974057A (en) 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
JP2712618B2 (ja) 1989-09-08 1998-02-16 三菱電機株式会社 樹脂封止型半導体装置
JPH04158557A (ja) * 1990-10-22 1992-06-01 Matsushita Electron Corp 樹脂封止型半導体装置とその製造方法
US5206794A (en) * 1991-12-20 1993-04-27 Vlsi Technology, Inc. Integrated circuit package with device and wire coat assembly
US5331205A (en) 1992-02-21 1994-07-19 Motorola, Inc. Molded plastic package with wire protection
US5310702A (en) * 1992-03-20 1994-05-10 Kulicke And Soffa Industries, Inc. Method of preventing short-circuiting of bonding wires
US5656830A (en) * 1992-12-10 1997-08-12 International Business Machines Corp. Integrated circuit chip composite having a parylene coating
JP3400548B2 (ja) * 1993-06-29 2003-04-28 三菱レイヨン株式会社 高純度球状シリカの製造方法
US5434105A (en) 1994-03-04 1995-07-18 National Semiconductor Corporation Process for attaching a lead frame to a heat sink using a glob-top encapsulation
JPH0837252A (ja) 1994-07-22 1996-02-06 Nec Corp 半導体装置
US5736792A (en) * 1995-08-30 1998-04-07 Texas Instruments Incorporated Method of protecting bond wires during molding and handling
US6297078B1 (en) 1997-12-31 2001-10-02 Intel Corporation Integrated circuit package with bond wires at the corners of an integrated circuit
JP2000063630A (ja) * 1998-08-21 2000-02-29 Nippon Chem Ind Co Ltd 微細球状シリカ及び液状封止樹脂組成物
JP2000332165A (ja) * 1999-05-17 2000-11-30 Toray Ind Inc 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP3765952B2 (ja) 1999-10-19 2006-04-12 富士通株式会社 半導体装置
US6368899B1 (en) 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US6344401B1 (en) 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
US6340846B1 (en) 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
US6608390B2 (en) 2001-11-13 2003-08-19 Kulicke & Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616460A (zh) * 2017-10-04 2019-04-12 三菱电机株式会社 电力用半导体装置
CN109616460B (zh) * 2017-10-04 2023-02-24 三菱电机株式会社 电力用半导体装置

Also Published As

Publication number Publication date
KR20060098377A (ko) 2006-09-18
WO2005041299A1 (en) 2005-05-06
JP2007534153A (ja) 2007-11-22
TWI248177B (en) 2006-01-21
US6847122B1 (en) 2005-01-25
TW200515560A (en) 2005-05-01

Similar Documents

Publication Publication Date Title
CN1092398C (zh) 抗裂半导体封装及其制造方法和制造设备
US6340846B1 (en) Making semiconductor packages with stacked dies and reinforced wire bonds
CN1292475C (zh) 半导体封装及其制造方法
US8624408B2 (en) Circuit device and method of manufacturing the same
US7109586B2 (en) System for reducing or eliminating semiconductor device wire sweep
US20130056774A1 (en) Lens, package and packaging method for semiconductor light-emitting device
JP2005109100A (ja) 半導体装置およびその製造方法
US20070096342A1 (en) Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method
CN1551351A (zh) 半导体多芯片封装和制备方法
CN1832154A (zh) 散热器及使用该散热器的封装体
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
CN1868059A (zh) 用于防止和缓解半导体器件中的短路的系统和方法
CN1674265A (zh) 树脂密封型半导体装置及其制造方法
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
JP3455667B2 (ja) 樹脂封止型半導体装置の製造方法および樹脂封止型半導体装置
TW201210093A (en) LED package structure for increasing heat-dissipating efficiency and method of making the same
CN1172369C (zh) 具散热片的半导体封装件
CN101127333B (zh) 半导体器件及其制造方法
CN1146984C (zh) 半导体封装用芯片支持基片、半导体装置及其制造方法
CN107833866A (zh) 一次封装成型的增强散热的封装结构及制造方法
JP2003124401A (ja) モジュールおよびその製造方法
CN1722397A (zh) 减少或消除半导体器件布线偏移的方法及用其制造的器件
JPH08162486A (ja) 半導体素子の樹脂封止方法
US8614397B2 (en) Circuit device
CN101840866A (zh) 芯片级尺寸封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication