CN1853347A - Pll频率合成器 - Google Patents

Pll频率合成器 Download PDF

Info

Publication number
CN1853347A
CN1853347A CNA2004800265187A CN200480026518A CN1853347A CN 1853347 A CN1853347 A CN 1853347A CN A2004800265187 A CNA2004800265187 A CN A2004800265187A CN 200480026518 A CN200480026518 A CN 200480026518A CN 1853347 A CN1853347 A CN 1853347A
Authority
CN
China
Prior art keywords
frequency
signal
circuit
mentioned
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800265187A
Other languages
English (en)
Other versions
CN100590978C (zh
Inventor
佐佐木亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1853347A publication Critical patent/CN1853347A/zh
Application granted granted Critical
Publication of CN100590978C publication Critical patent/CN100590978C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种PLL频率合成器，可以提高附近的载噪比(C/N)，缩短相位同步时间以及降低剩余调频(FM)。在该装置中，从输入端I1输入的信号和从分频器输出的信号在相位比较器(101)进行相位比较，对应于相位差的电流信号，在截止频率不同的多个环路滤波器(103)或(104)转换成电压信号，被输出至电压控制振荡器(106)。电压控制振荡器(106)振荡对应于所输入的电压信号的频率信号。振荡信号在分支点P1分支后被输出至分频器(107)和输出端01。可变容量电容器(108)连接于在分支点P1的后段再次分支的分支点P2，控制电路(109)连动于环路滤波器的切换控制来控制容量。

Description

PLL频率合成器
技术领域
本发明涉及振荡同步于输入信号相位的信号的PLL频率合成器。
背景技术
以往，众所周知的PLL频率合成器，如在专利文献1中描述的内容。图1是表示以往的PLL频率合成器的结构方块图。该图中，多个PLL电路10-1～10-n分别输出与输入信号相位同步的振荡信号。多个PLL电路10-1～10-n具有对于输入信号并列设置的截止频率各异的环路滤波器。具体地以PLL电路10-1为例，输入信号在相位比较器11中和从电压控制振荡器13输出的振荡信号进行相位比较，该比较结果通过环路滤波器12输出至电压控制振荡器13，同时输出至同步监视器20。
同步监视器20根据从各PLL电路的相位比较器输出的比较结果，检测相位同步的PLL电路，控制电路30通过在检测出的相位同步PLL电路中，根据可以改变的条件选择1个PLL电路来控制切换器40，获得所选择的PLL电路的输出信号(振荡信号)。
此处，作为控制电路30选择PLL电路的条件，有选择具有截止频率最高的环路滤波器的PLL电路的情况和选择具有截止频率最低的环路滤波器的PLL电路的情况。在选择具有截止频率最高的环路滤波器的PLL电路时，PLL频率合成器可以提高附近的载噪比(C/N)，缩短相位同步时间。另外，在选择具有截止频率最低的环路滤波器的PLL电路时，PLL频率合成器可以降低作为频率波动成分的剩余调频(FM)。另外，附近的载噪比(C/N)是指电压控制振荡器的输出频谱附近的载噪比(C/N)。再者，剩余的调制(FM)是表示电压控制振荡器的短时间内的频率波动量，其值可通过调制度分析仪来测定。
如上所述，以往的PLL频率合成器分别具有截止频率各异的多个环路滤波器，并通过切换环路滤波器，从而可以获得适合于系统所要求的特性的振荡信号。
顺便，用图2和图3来表示环路滤波器的示例性结构。图2是二阶环路滤波器的示例性结构，图3是滞后/超前滤波器(Lag LeadFilter)的示例性结构。
专利文献1：日本专利申请第2001-292059号公开公报
发明内容
但是，以往的PLL频率合成器存在如下问题：在截止频率高时，虽然可以提高附近的载噪比(C/N)，缩短相位同步时间，但增大了剩余调制(FM)。另外，在截止频率低时，尽管可以降低剩余调制(FM)，却不能够提高附近的载噪比(C/N)和缩短相位同步时间。
本发明的目的在于提供能够提高附近的载噪比(C/N)，缩短相位同步时间以及降低剩余调制(FM)的PLL频率合成器。
本发明的PLL频率合成器包括，截止频率不同的多个环路滤波器；振荡对应于从上述环路滤波器输出的电压的频率信号的振荡单元；设置在上述振荡单元和振荡信号输出端之间，对上述多条环路滤波器的每个，消除不同频率波动成分的可变的频率波动成分消除电路；以及连动于上述环路滤波器的切换来控制上述频率波动成分消除电路的控制单元。
根据该结构，通过连动于环路滤波器的切换来控制频率波动成分消除电路，则在切换环路滤波器，并使之变成适合于系统所要求的特性的截止频率时，如果使用截止频率高的环路滤波器，就可以防止附近的载噪比(C/N)和相位同步时间特性的恶化，降低频率波动成分。另外，如果使用截止频率低的环路滤波器，则可进一步降低频率波动成分，因此，仅增加所降低分量的截止频率即可提高附近的载噪比(C/N)和缩短相位同步时间。
根据本发明，通过将从每个环路滤波器具有不同的频率波动成分的振荡信号中消除频率波动成分的频率波动成分消除电路设置在电压控制振荡器和振荡信号输出端之间，连动于环路滤波器的切换来控制频率波动成分消除电路，则截止频率高时，可以防止附近的载噪比(C/N)和相位同步时间特性的恶化，降低频率波动成分，而截止频率低时，可进一步降低频率波动成分，因此，仅增加所降低分量的截止频率即可提高附近的载噪比(C/N)和缩短相位同步时间。由此，就可以提高载噪比(C/N)，缩短相位同步时间，降低剩余调制(FM)。
附图说明
图1是表示以往的PLL频率合成器的结构方块图。
图2是表示二阶环路滤波器的结构方块图。
图3是表示滞后/超前滤波器的结构方块图。
图4是表示本发明的实施方式1涉及的PLL频率合成器的结构方块图。
图5是表示本发明的实施方式2涉及的PLL频率合成器的结构方块图。
图6是表示本发明的实施方式3涉及的PLL频率合成器的结构方块图。
图7是表示本发明的实施方式4涉及的PLL频率合成器的结构方块图。
图8是表示本发明的实施方式5涉及的PLL频率合成器的结构方块图。
具体实施方式
以下参考附图说明本发明的实施方式。
(实施方式1)
图4是表示本发明的实施方式1涉及的PLL频率合成器的结构方块图。在此图中，相位比较器101比较从输入端I1输入的信号和从分频器107输出的信号的相位，对应于相位差的电流信号，通过开关电路102输出至环路滤波器103或104。
环路滤波器103和104，其截止频率各异，将从相位比较器101输出的电流信号转换成电压信号后，通过开关电路105输出至电压控制振荡器106。此处，环路滤波器103的截止频率为低于环路滤波器104的截止频率的频率。
电压控制振荡器106将对应于从环路滤波器103或104输出的电压的频率的振荡信号，在分支点P1进行分支，输出至分频器107和输入端O1。分频器107将从电压控制振荡器106输出的振荡信号的频率进行分频，并将分频后的信号输出至相位比较器101。
作为频率波动成分消除电路的可变容量电容器108，其一端连接于电压控制振荡器106的输出线(将连接点作为P2)，另一端接地。另外，其是可变容量的电容器，根据控制电路109的控制来改变容量。
控制电路109根据从输入端I2输入的信号，控制开关电路102和105，以及可变容量电容器108，以便使用环路滤波器103或104中的任何一个。从输入端I2输入的信号将是高附近的载噪比(C/N)模式和高速相位同步模式或者是低剩余调频(FM)模式的任何一种模式通知控制电路109。此处，所谓模式是指频率合成器的操作状态，以便使之变为系统所要求的特性。
接着，说明具有上述结构的PLL频率合成器的操作。当从输入端I2输入的信号将高附近的载噪比(C/N)模式和高速相位同步模式通知控制电路109时，控制电路109就控制开关电路102和105，则各开关电路与环路滤波器104相连接。
在相位比较器101，比较从输入端I1输入的信号和从分频器107输出的信号的相位差，对应于相位差的电流信号通过环路滤波器104转换成电压信号，该电压信号被输出至电压控制振荡器106。
在电压控制振荡器106，对应于从环路滤波器104输出的电压信号的频率的振荡信号，被输出至分频器107和输出端O1。在分频器107，从电压控制振荡器106输出的振荡信号的频率被分频。输出至输出端O1的振荡信号，由于可变容量电容器108接地，如果因振荡信号的频率波动而自谐振，则变为短路状态，由于吸收该频率波动，可以降低作为频率波动成分的剩余调频(FM)。由此，在使用截止频率高的环路滤波器时，可以降低剩余调频(FM)，因此，仅增加所降低分量的截止频率，即可进一步提高附近的载噪比(C/N)。但是，由于剩余调频(FM)和附近的载噪比(C/N)是权衡关系，因而如果提高附近的载噪比(C/N)，则不能降低剩余调频(FM)。
另外，从输入端I2输入的信号，如果将低剩余调频(FM)通知控制电路109，则控制电路109控制开关电路102和105，各开关电路就与环路滤波器103相连接。
在相位比较器101，比较从输入端I1输入的信号和分频器107输出的信号的相位差，对应于相位差的电流信号在环路滤波器103转换成电压信号，该电压信号被输出至电压控制振荡器106。
在电压控制振荡器106，对应于从环路滤波器103输出的电压信号的频率的振荡信号，被输出至分频器107和输出端O1。在分频器107，从电压控制振荡器106输出的振荡信号的频率被分频。输出至输出端O1的振荡信号，可通过可变容量电容器108降低剩余调频(FM)。由此，在使用截止频率低的环路滤波器时，与以往相比，可进一步降低剩余调频(FM)。另外，如果系统所要求的剩余调频(FM)的特性与以往相当就可以的话，仅增加可降低剩余调频(FM)的分量的截止频率，即可提高附近的载噪比(C/N)。
此处，可变容量电容器108的容量，可以预先设定为分别在高附近的载噪比(C/N)和高速相位同步模式时和低剩余调频(FM)模式时，用剩余调频(FM)自谐振的值。另外，可变容量电容器108不包括在PLL电路的环电路中，因而可避免附近的载噪比(C/N)特性和相位同步时间特性的恶化。
如上所述，根据本实施方式，通过将可变容量电容器连接于在反馈电压控制振荡器的输出的分支点的后段再次分支的信号线上，连动于环路滤波器的切换，改变可变容量电容器的容量，则在截止频率高时，可以防止附近的载噪比(C/N)和相位同步时间特性的恶化，降低剩余调频(FM)。在截止频率低时，可进一步降低剩余调频(FM)，因此，仅增加所降低分量的截止频率，即可提高附近的载噪比(C/N)，缩短相位同步时间。由此，就可以提高附近的载噪比(C/N)，缩短相位同步时间以及降低剩余调频(FM)。
(实施方式2)
图5是表示本发明的实施方式2涉及的PLL频率合成器的结构方块图。但是，图5和图4的相同部分附以与图4相同的标号，其详细说明从略。图5和图4的区别在于将可变容量电容器108改变为谐振电路201。
设定作为频率波动成分消除电路的谐振电路201，以便使高附近的载噪比(C/N)和高速相位同步模式时的剩余调频(FM)成分和低剩余调频(FM)模式时的剩余调频(FM)成分分别成为谐振频率，在谐振时就变为短路状态。由此，就可降低剩余调频(FM)。
此处，通过预先求出各模式时的剩余调频(FM)成分，由控制电路109控制谐振电路201，就可在各模式中使谐振电路201产生谐振。
如上所述，根据本实施方式，通过将谐振电路连接于在反馈电压控制振荡器的输出的分支点的后段再次分支的信号线上，连动于环路滤波器的切换，改变谐振电路的谐振频率，则在截止频率高时，可以防止附近的载噪比(C/N)和相位同步时间特性的恶化，降低剩余调频(FM)。在截止频率低时，可进一步降低剩余调频(FM)，因此，仅增加所降低分量的截止频率，即可提高载噪比(C/N)，缩短相位同步时间。由此，就可以提高附近的载噪比(C/N)，缩短相位同步时间以及降低剩余调频(FM)。
(实施方式3)
图6是表示本发明涉及的实施方式3的PLL合成器的结构方块图。但是，附图6和图4的相同部分附以与图4相同的标号，其详细说明从略。图6和图4的区别在于增加了电感线圈301和可变电阻303，以及将可变容量电容器108改变为可变容量电容器303。
被并联的电感线圈301和可变电阻302相连接，电感线圈301和可变电阻302的一端连接在分支点P2上。电感线圈301和可变电阻302的另一端通过可变容量电容器303来接地。可变电阻302受控制电路109的控制，可以改变阻抗值。
电感线圈301和可变容量电容器303，使高附近的载噪比(C/N)和高速相位同步模式时的剩余调频(FM)成分和低剩余调频(FM)状态时的剩余调频(FM)成分分别成为谐振频率，在产生直列谐振时就变为短路状态。由此，就可降低剩余调频(FM)成分。即电感线圈301、可变电阻302、可变容量电容器303作为频率波动成分消除电路而发挥作用。
此处，通过预先求出各模式时的剩余调频(FM)成分，由控制电路109控制可变容量电容器303以及可变电阻302，就可在各模式中使可变容量电容器303和电感线圈301产生谐振。
如上所述，根据本实施方式，将并联的电感线圈和可变电阻与可变容量电容器串联，连动于环路滤波器的切换，改变可变容量电容器的容量和可变电阻的阻抗值，则在截止频率高时，可以防止附近的载噪比(C/N)和相位同步时间特性的恶化，降低剩余调频(FM)。在截止频率低时，可进一步降低剩余调频(FM)，因此，仅增加所降低分量的截止频率，即可提高附近的载噪比(C/N)，缩短相位同步时间。由此，就可以提高附近的载噪比(C/N)，缩短相位同步时间以及降低剩余调频(FM)。
(实施方式4)
图7是表示本发明的实施方式4涉及的PLL频率合成器的结构方块图。但是，图7和图4的相同部分附以与图4相同的标号，其详细说明从略。图7和图4的区别在于增加了电容器401和电感线圈403以及可变电阻404，并将可变容量电容器108改变为可变容量电容器402。
电容器401的一端连接在分支点P1上，另一端连接于并联的可变容量电容器402，电感线圈403以及可变电阻404。
可变容量电容器402和电感线圈403，使高附近的载噪比(C/N)和高速相位同步模式时的剩余调频(FM)成分和低剩余调频(FM)状态时的剩余调频(FM)成分成为谐振频率，在产生并列谐振时就变为短路状态。由此，就可降低剩余的调频(FM)成分。即电容器401、可变容量电容器402、电感线圈403、可变电阻404作为频率波动成分消除电路而发挥作用。
此处，通过预先求出各模式时的剩余调频(FM)成分，由控制电路109控制可变容量电容器402以及可变电阻404，就可在各模式中使可变容量电容器402和电感线圈403产生谐振。
如上所述，根据本实施方式，将可变容量电容器、电感线圈以及可变电阻并联，再将这些与电容器串联，连动于环路滤波器的切换，改变可变容量电容器的容量和可变电阻的阻抗值，则在截止频率高时，可以防止附近的载噪比(C/N)和相位同步时间特性的恶化，降低剩余调频(FM)。在截止频率低时，可进一步降低剩余调频(FM)，因此，仅增加所降低分量的截止频率，即可提高附近的载噪比(C/N)，缩短相位同步时间。由此，就可以提高附近的载噪比(C/N)，缩短相位同步时间以及降低剩余调频(FM)。
(实施方式5)
图8是表示本发明的实施方式5涉及的PLL频率合成器的结构方块图。但是，图8和图4的相同部分附以与图4相同的标号，其详细说明从略。图8和图4的区别在于增加了电阻501～503。
电阻501被设置在电压控制振荡器106的输出端和分支点P1之间，电阻502被设置在分支点P1和P2之间。另外，电阻503被设置在分支点P1和分频器107之间，即被设置在反馈信号线上。
此处，在高附近的载噪比(C/N)和高速相位同步模式时以及低剩余调频(FM)模式时，由于可以改变可变容量电容器108的容量，因而导致输出阻抗发生变化。但是通过连接电阻501～503，可以缓和阻抗的变化程度，因而可以减小电压控制振荡器106的输出阻抗的变化。
如上所述，根据本实施方式，通过利用电阻将电压控制振荡器的输出端和分频器连接，同时利用电阻将电压控制振荡器的输出端和可变容量电容器连接，就可降低电压控制振荡器的输出阻抗的变化量。为此，可与连接在PLL频率合成器的后段的电路相匹配，实现系统的稳定化。
另外，上述各实施方式中的PLL频率合成器可以适用于便携式电话，PHS(相位调整器)、无线局域网(Wireless LAN)等各种无线通信装置。
还有，在上述各实施方式中，对使用2个环路滤波器时的情况进行了说明，但是，本发明不限于此，也可以使用1个或者3个或者更多的环路滤波器。
在本发明的第一实施方式中，PLL频率合成器包括，截止频率不同的多个环路滤波器；
振荡对应于从上述环路滤波器输出的电压的频率信号的振荡单元；设置在上述振荡单元和振荡信号输出端之间，对上述多个环路滤波器的每个，消除不同频率波动成分的可变的频率波动成分消除电路；以及连动于上述环路滤波器的切换来进行上述频率波动成分消除电路的控制的控制单元。
根据该结构，通过连动于环路滤波器的切换来控制频率波动成分消除电路，则在切换环路滤波器，并使之变成适合于系统所要求的特性的截止频率时，如果使用截止频率高的环路滤波器，就可以防止附近的载噪比(C/N)和相位同步时间特性的恶化，降低频率波动成分。另外，如果使用截止频率低的环路滤波器，则可进一步降低频率波动成分。因而，仅增加所降低分量的截止频率即可提高附近的载噪比(C/N)和缩短相位同步时间。
本发明的第2实施方式的PLL频率合成器中，上述频率波动成分消除电路是按照不同的频率波动成分而分别自谐振的可变容量电容器。
根据该结构，将频率波动成分消除电路作为可变容量电容器，并将可变容量电容器接地，则在自谐振时，可变容量电容器就变为短路状态，可消除频率波动成分。
本发明的第3实施方式的PLL频率合成器中，
上述频率波动成分消除电路是根据不同的频率波动成分而分别谐振的谐振电路。
根据该结构，将频率波动成分消除电路作为按照不同的频率波动成分而分别谐振的谐振电路，并将谐振电路接地，则在谐振时，谐振电路就变成短路状态，可消除频率波动成分。
本发明的第4实施方式的PLL频率合成器中，还包括：分别设置在反馈来自上述振荡单元的输出的信号线从上述振荡单元的输出线分支的分支点和上述振荡单元之间、上述反馈信号线、以及从上述分支点的后段的输出线的电阻。
根据该结构，通过在反馈来自振荡单元的输出的信号线从振荡单元的输出线分支的分支点和振荡单元之间，反馈信号线上、以及从分支点的后段的输出线上分别设置电阻，则振荡单元的输出阻抗即使发生变化，也可缓和其阻抗的变化程度，从而可以降低振荡单元的输出阻抗的变化。
本发明的第5实施方式中，无线通信装置包括上述实施方式中的PLL频率合成器。
根据该结构，通过连动于环路滤波器的切换来控制频率波动成分消除电路，则在切换环路滤波器，并使之变成适合于系统所要求的特性的截止频率时，如果使用截止频率高的环路滤波器，就可以防止附近的载噪比(C/N)和相位同步时间特性的恶化，降低频率波动成分。另外，如果使用截止频率低的环路滤波器，则可进一步降低频率波动成分。因此，仅增加所降低分量的截止频率即可提高附近的载噪比(C/N)和缩短相位同步时间。
本说明书是根据2003年9月29日申请的日本专利第2003-336800号。其内容全部包含于此作为参考。
工业实用性
本发明涉及的PLL频率合成器具有提高附近的载噪比(C/N)、缩短相位同步时间以及降低剩余调频(FM)的效果，可适用于便携式电话、相位调整器(PHS)、无线局域网(Wireless LAN)等各种无线通信装置。
权利要求书
(按照条约第19条的修改)
1.一种PLL频率合成器，包括：
截止频率不同的多个环路滤波器；
振荡对应于从上述多个环路滤波器中的任何一个环路滤波器输出的电压的频率信号的振荡单元；
设置在上述振荡单元和振荡信号输出端之间，对上述多个环路滤波器的每个，消除不同频率波动成分的可变的频率波动成分消除电路；以及
连动于上述环路滤波器的切换来控制上述频率波动成分消除电路的控制单元。
2.如权利要求1所述的PLL频率合成器，其中，
上述频率波动成分消除电路是根据不同的频率波动成分而分别自谐振的可变容量电容器。
3.如权利要求1所述的PLL频率合成器，其中，
上述频率波动成分消除电路是根据不同的频率波动成分而分别谐振的谐振电路。
4.如权利要求1所述的PLL频率合成器，还包括：
分别设置在反馈来自上述振荡单元的输出的信号线从上述振荡单元的输出线分支的分支点和上述振荡单元之间、上述反馈信号线、以及从上述分支点的后段的输出线的电阻。
5.一种无线通信装置，包括根据权利要求1的PLL频率合成器。

Claims (5)

1.一种PLL频率合成器，包括：
截止频率不同的多个环路滤波器；
振荡对应于从上述环路滤波器输出的电压的频率信号的振荡单元；
设置在上述振荡单元和振荡信号输出端之间、对上述多个环路滤波器的每个，消除不同频率波动成分的可变的频率波动成分消除电路；以及
连动于上述环路滤波器的切换来控制上述频率波动成分消除电路的控制单元。
2.如权利要求1所述的PLL频率合成器，其中，
上述频率波动成分消除电路是根据不同的频率波动成分而分别自谐振的可变容量电容器。
3.如权利要求1所述的PLL频率合成器，其中，
上述频率波动成分消除电路是根据不同的频率波动成分而分别谐振的谐振电路。
4.如权利要求1所述的PLL频率合成器，还包括：
分别设置在反馈来自上述振荡单元的输出的信号线从上述振荡单元的输出线分支的分支点和上述振荡单元之间、上述反馈信号线、以及从上述分支点的后段的输出线的电阻。
5.一种无线通信装置，包括根据权利要求1的PLL频率合成器。
CN200480026518A 2003-09-29 2004-09-17 Pll频率合成器 Expired - Fee Related CN100590978C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP336800/2003 2003-09-29
JP2003336800A JP3840468B2 (ja) 2003-09-29 2003-09-29 Ｐｌｌ周波数シンセサイザ

Publications (2)

Publication Number Publication Date
CN1853347A true CN1853347A (zh) 2006-10-25
CN100590978C CN100590978C (zh) 2010-02-17

Family

ID=34386106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480026518A Expired - Fee Related CN100590978C (zh) 2003-09-29 2004-09-17 Pll频率合成器

Country Status (5)

Country Link
US (1) US7394323B2 (zh)
EP (1) EP1662662A4 (zh)
JP (1) JP3840468B2 (zh)
CN (1) CN100590978C (zh)
WO (1) WO2005031978A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101867370A (zh) * 2009-04-16 2010-10-20 恩益禧电子股份有限公司 Pll电路
CN102946249A (zh) * 2012-12-10 2013-02-27 北京中科飞鸿科技有限公司 一种频率综合器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8073416B2 (en) * 2007-10-25 2011-12-06 Qualcomm Incorporated Method and apparatus for controlling a bias current of a VCO in a phase-locked loop
US7812677B2 (en) * 2007-11-30 2010-10-12 Itt Manufacturing Enterprises, Inc. Synthesizer characterization in real time
US8299826B2 (en) * 2009-08-25 2012-10-30 Sitime Corporation Phase locked loop circuitry having switched resistor loop filter circuitry, and methods of operating same
FR2952197B1 (fr) * 2009-10-29 2012-08-31 Commissariat Energie Atomique Dispositif de generation de signaux d'horloge a comparaison asymetrique d'erreurs de phase
US8222932B2 (en) * 2010-02-23 2012-07-17 Agilent Technologies, Inc. Phase-locked loop with switched phase detectors
US9154143B2 (en) 2011-01-26 2015-10-06 Renesas Electronics Corporation Semiconductor device
US9182295B1 (en) 2011-09-09 2015-11-10 Sitime Corporation Circuitry and techniques for resistor-based temperature sensing
JP6344390B2 (ja) * 2013-08-08 2018-06-20 株式会社ソシオネクスト 並列共振回路
JP7210891B2 (ja) * 2018-03-29 2023-01-24 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934092A (en) * 1971-09-21 1976-01-20 General Electric Company Four channel stereophonic broadcasting system
US4516083A (en) * 1982-05-14 1985-05-07 Motorola, Inc. Fast lock PLL having out of lock detector control of loop filter and divider
JPH04249920A (ja) 1991-01-08 1992-09-04 Fujitsu Ltd Ｐｌｌ回路
JPH1065527A (ja) * 1996-08-21 1998-03-06 Nec Corp 位相同期発振回路
GB2330706B (en) * 1997-04-14 2001-06-06 Mitsubishi Electric Corp Pll frequency synthesizer and portable terminal employing the pll frequency synthesizer
EP0903860A1 (en) * 1997-09-17 1999-03-24 Matsushita Electric Industrial Co., Ltd. PLL frequency synthesizer
JPH11225068A (ja) * 1998-02-04 1999-08-17 Mitsumi Electric Co Ltd 信号発生装置
JP4529225B2 (ja) 2000-04-04 2010-08-25 株式会社デンソー 位相同期発振装置
JP3786567B2 (ja) 2000-07-31 2006-06-14 アイコム株式会社 無線通信機
US6538518B1 (en) * 2000-12-26 2003-03-25 Juniper Networks, Inc. Multi-loop phase lock loop for controlling jitter in a high frequency redundant system
JP2003023353A (ja) * 2001-07-09 2003-01-24 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
US6538499B1 (en) * 2002-01-09 2003-03-25 Xilinx, Inc. Low jitter transmitter architecture with post PLL filter
US6972633B2 (en) * 2003-08-27 2005-12-06 Nokia Corporation Calibrating a loop-filter of a phase locked loop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101867370A (zh) * 2009-04-16 2010-10-20 恩益禧电子股份有限公司 Pll电路
CN102946249A (zh) * 2012-12-10 2013-02-27 北京中科飞鸿科技有限公司 一种频率综合器

Also Published As

Publication number Publication date
EP1662662A4 (en) 2007-11-07
US7394323B2 (en) 2008-07-01
JP2005109608A (ja) 2005-04-21
JP3840468B2 (ja) 2006-11-01
EP1662662A1 (en) 2006-05-31
CN100590978C (zh) 2010-02-17
WO2005031978A1 (ja) 2005-04-07
US20070035347A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
CN1853347A (zh) Pll频率合成器
CN1245046C (zh) 频率合成器
CN1202042A (zh) 环路状态受控的多频带锁相环频率合成器
CN1088286C (zh) 振荡器和频率合成器以及采用该振荡器的通信设备
CN101079628A (zh) 频率合成器以及信号产生方法
CN1150669C (zh) 电压控制型振荡电路
FI82793C (fi) Avstaemningsenhet foer apparater foer telekommunikationsteknik.
CN1104779C (zh) 无线电接收方法和无线电接收设备
CN1574641A (zh) 使用可进行高精度频率调制的谱扩散方式的时钟发生电路
CN1856932A (zh) 压控数字模拟振荡器和使用该振荡器的频率合成器
CN1108017C (zh) 直接转换接收机及其接收数据的方法
CN1675829A (zh) 具有调制功能的电压可控振荡器
CN1068740C (zh) Pll频率合成器
CN101123435B (zh) 调整锁相环的振荡器的方法与相关的频率合成器
CN1115522A (zh) 锁相环合成器及其控制方法
CN1297286A (zh) 频率合成器和振荡频率控制方法
CN1137544C (zh) 全局调谐设备
CN1528046A (zh) 宽带压控晶体振荡器
CN1378343A (zh) Pll电路的模式转换方法和pll电路的模式控制电路
CN1204696C (zh) 宽带调谐器
CN1242638C (zh) 移动电话中的锁相环合成器
CN1839548A (zh) 锁相环滤波器
CN1643802A (zh) 接收机
CN1679240A (zh) 振荡电路
CN105610437A (zh) 一种快速宽带跳频源模块的环路滤波装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20130917