CN1853266A - 制造cmos场效应晶体管的方法和设备 - Google Patents

制造cmos场效应晶体管的方法和设备 Download PDF

Info

Publication number
CN1853266A
CN1853266A CNA2004800246928A CN200480024692A CN1853266A CN 1853266 A CN1853266 A CN 1853266A CN A2004800246928 A CNA2004800246928 A CN A2004800246928A CN 200480024692 A CN200480024692 A CN 200480024692A CN 1853266 A CN1853266 A CN 1853266A
Authority
CN
China
Prior art keywords
described method
polysilicon
gate electrode
silicide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800246928A
Other languages
English (en)
Other versions
CN100419999C (zh
Inventor
小西里尔·卡布拉尔
杨美基
贾库布·科德泽尔斯克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1853266A publication Critical patent/CN1853266A/zh
Application granted granted Critical
Publication of CN100419999C publication Critical patent/CN100419999C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造互补金属氧化物半导体(CMOS)场效应晶体管的方法，包括包含该晶体管的栅极电极的多晶硅材料的有选择性掺杂和完全硅化。在一种实施例中，在硅化之前，非晶化多晶硅。在进一步的实施例中，在低基片温度下执行硅化。

Description

制造CMOS场效应晶体管的方法和设备
技术领域
本发明一般涉及在半导体基片上制造器件的方法。更具体地说，本发明涉及一种在半导体基片上制造互补金属氧化物半导体(CMOS)场效应晶体管的方法。
背景技术
集成电路(IC)可以包括形成在半导体基片上并用布线连接成电路以在IC内执行各种功能的超过一百万个互补金属氧化物半导体(CMOS)场效应晶体管。CMOS晶体管包括设置在形成于半导体材料中的源极和漏极区之间的栅极结构。栅极结构一般包括栅极电极和栅极电介质。栅极电极设置在栅极电介质上并控制在栅极电介质之下的源极和漏极区之间沟道区中的电荷载流子流以接通和切断晶体管。
在高速和高器件密度的IC中，具有多晶硅栅极电极的常规的栅极结构效率低，因为在多晶硅中的自由载流子耗尽层的缘故。在CMOS晶体管的接通状态下，耗尽层增加栅极电介质的有效厚度，并相应地降低栅极结构的电容，由此降低晶体管的操作性能。
例如，较低的栅极电容不利地影响晶体管的性能。具体地，对于相同数量的导通载流子，高栅极电容导致较低的Vg-Vt(这里，Vg是栅极电压，Vt是阈值电压)，因此降低了晶体管功率。此外，高栅极电容也提高了器件的定标(缩放)长度，使得可以构造具有更快的开关速度的更小的晶体管。
在先进的CMOS晶体管中，栅极结构可以包括硅化物栅极电极。在这种栅极结构中，使用与金属或金属合金的固态反应将多晶硅转换为硅化物。硅化物是Si和金属的化合物。在此，材料通常使用它们的化学公式标识。在栅极结构中，硅化物的性能类似于金属，因此可以消除耗尽的影响。
然而，理想的控制金属栅极的有效逸出功(功函数)。栅极的有效逸出功确定了晶体管的阈值电压。CMOS器件由两种类型的晶体管构成；n-型场效应晶体管(nFET)和p-型场效应晶体管(pFET)，每种类型的晶体管都具有不同的阈值电压，因此具有不同的选出功。金属的逸出功是除去电子以使它不再被束缚到金属所需的能量(在真空级和Fermi级之间的能量差)。对于CMOS器件，对于每种类型的晶体管需要两个金属栅极具有适当的逸出功。
因此，需要一种在集成电路的制造中制造CMOS场效应晶体管的改进方法以及控制晶体管的金属栅极的逸出功的改进方法。
发明内容
在一个实施例中，本发明公开了一种制造互补金属氧化物半导体(CMOS)场效应晶体管的方法，包括晶体管的栅极电极的多晶硅材料的有选择性掺杂和硅化。在一个实施例中，掺杂剂包括As、P、B、Sb、Bi、In、Tl、Al、Ga、Ge、Sn和N2中的至少一种。在进一步的实施例中，在硅化之前，使多晶硅非晶化。在另一实施例中，在较低的基片温度下执行硅化。
本发明的另一方面是使用本发明的方法形成的CMOS场效应晶体管。
从第一方面中可以看出，本发明提供了一种制造互补金属氧化物半导体(CMOS)场效应晶体管的方法，包括如下的步骤：(a)提供基片；(b)在所说的基片上提供在晶体管的栅极结构的栅极电介质层上形成的多晶硅层；(c)使用至少一种掺杂剂对多晶硅层掺杂；(d)形成栅极结构的多晶硅栅极电极；(e)将金属和合金中的至少一种淀积在多晶硅栅极电极上；以及(f)使多晶硅栅极电极硅化以在所说的栅极电介质层附近形成硅化物。
优选地，本发明提供一种其中掺杂步骤(c)在形成步骤(d)之后执行的方法。
优选地，本发明提供一种其中至少一种掺杂剂包括As、P、B、Sb、Bi、In、Tl、Al、Ga、Ge、Sn和N2中的至少一种的方法。
优选地，本发明提供一种其中掺杂步骤(c)使用Sb作为所说的至少一种掺杂剂对多晶硅层掺杂的方法。
优选地，本发明提供一种其中掺杂步骤(c)使用离子注入处理对多晶硅层掺杂的方法。
优选地，本发明提供一种其中掺杂步骤(c)使用在从大约1×1014至4×1015离子/cm2的范围的预定剂量对多晶硅层进行掺杂的方法。
优选地，本发明提供一种其中形成步骤(d)进一步包括使多晶硅栅极电极非晶化的步骤的方法。
优选地，本发明提供一种其中所说的非晶化步骤包括使用Si和Ge至少一种执行离子注入处理的步骤的方法。
优选地，本发明提供一种其中所说的至少一种金属包括Ni、Co、Pt、Ti、Pd、W、Mo和Ta中的至少一种的方法。
优选地，本发明提供一种其中所说的至少一种金属包括Ni的方法。
优选地，本发明提供一种其中所说的至少一种金属包括Co的方法。
优选地，本发明提供一种其中所说的至少一种合金包括C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Pd、Ag、In、Sn、Hf、Ta、W、Re、Ir和Pt中至少一种的方法。
优选地，本发明提供一种其中所说的硅化步骤使用退火处理的方法。
优选地，本发明提供一种其中退火处理在大约350至750摄氏度的基片温度下执行大约0.3至30分钟的方法。
优选地，本发明提供一种其中退火处理在栅极电介质层和硅化物之间的界面上形成至少一种掺杂剂的至少一个单层以控制在硅化物中的逸出功和电子迁移率的方法。
从第二方面中可以看出，本发明提供了一种使用如下的方法在基片上形成的互补金属氧化物半导体(CMOS)场效应晶体管，该方法包括：(a)提供基片；(b)在所说的基片上提供在晶体管的栅极结构的栅极电介质层上形成的多晶硅层；(c)使用至少一种掺杂剂对多晶硅层掺杂；(d)形成栅极结构的多晶硅栅极电极；(e)将金属和合金中的至少一种淀积在多晶硅栅极电极上；以及(f)使多晶硅栅极电极硅化以在所说的栅极电介质层附近形成硅化物。
优选地，本发明提供一种其中掺杂步骤(c)在形成步骤(d)之后执行的方法。
优选地，本发明提供一种其中至少一种掺杂剂包括As、P、B、Sb、Bi、In、Tl、Al、Ga、Ge、Sn和N2中的至少一种的方法。
优选地，本发明提供一种其中掺杂步骤(c)仅仅使用Sb对多晶硅层掺杂的晶体管。
优选地，本发明提供一种其中掺杂步骤(c)使用离子注入处理对多晶硅层掺杂的晶体管。
优选地，本发明提供一种其中掺杂步骤(c)使用在从大约1×1014至4×1015离子/cm2的范围的预定剂量对多晶硅层进行掺杂的晶体管。
优选地，本发明提供一种其中形成步骤(d)进一步包括使多晶硅栅极电极非晶化的步骤的晶体管。
优选地，本发明提供一种其中所说的非晶化步骤包括使用Si和Ge至少一种执行离子注入处理的步骤的晶体管。
优选地，本发明提供一种其中所说的至少一种金属包括Ni、Co、Pt、Ti、Pd、W、Mo和Ta中的至少一种的晶体管。
优选地，本发明提供一种其中所说的至少一种金属包括Ni的晶体管。
优选地，本发明提供一种其中所说的至少一种金属包括Co的晶体管。
优选地，本发明提供一种其中所说的至少一种合金包括C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Pd、Ag、In、Sn、Hf、Ta、W、Re、Ir和Pt中至少一种的晶体管。
优选地，本发明提供一种其中所说的硅化步骤使用退火处理的晶体管。
优选地，本发明提供一种其中退火处理在大约350至750摄氏度的基片温度下执行大约0.3至30分钟的晶体管。
优选地，本发明提供一种其中退火处理在栅极电介质层和硅化物层之间的界面上形成至少一种掺杂剂的单层以控制在硅化物中的逸出功和电子迁移率的晶体管。
附图说明
下文仅通过举例并参考附图详细地描述本发明的实施例：
附图1所示为根据本发明的一种实施例制造CMOS场效应晶体管的方法的流程图；
附图2A-2E所示为具有根据附图1的方法制造的CMOS场效应晶体管的基片的一系列示意性界面剖视图；
附图3所示为使用附图1的方法制造的CMOS场效应晶体管的硅化物栅极电极的逸出功的示例性附图。
为便于理解，在可能的情况下使用相同的参考标号表示在几幅附图中公共的相同元件。
具体实施例方式
本发明是制造包括具有预定的且受控的逸出功的硅化物栅极电极的CMOS场效应晶体管的方法。该方法可用于制造在超大规模集成(ULSI)半导体器件和电路中的PMOS和NMOS晶体管。
附图1所示为作为方法100的制造CMOS场效应晶体管的发明方法的一种实施例的流程图。方法100包括在晶体管膜叠层上执行的处理。
附图2A-2E描述了使用方法100制造的CMOS场效应晶体管的基片的示意性界面剖视图。在附图2A-2E中的图像没有按比例描述，并且为了说明的目的进行了简化。为更好地理解本发明，读者应该同时参考附图1和2A-2E。
方法100在步骤101开始并进行到步骤102。在步骤102中，多晶硅层204(即栅极电极层)形成在淀积在基片200(例如绝缘体上硅(SOI)基片(附图2A))上设置的栅极电介质层202。SOI基片200通常包括在含硅的层203和硅(Si)晶片205之间夹着的掩埋的氧化物层201(所有的仅在附图2A中示出)。含硅的层203可以由从Si、SiGe、SiC、SiGeC、Si/SiGe、Si/SiC、Si/SiGeC等中的至少一种膜形成。这种SOI基片200对于本领域普通技术人员来说是公知的。栅极电介质层202一般包括未掺杂的和掺杂的氧化物比如SiO2、SiON、Al2O3、ZrO2、HfO2、Ta2O3、TiO2、硅酸盐、钙钛矿型氧化物及其混合物中的一种或多种膜以及其它的电介质材料。多晶硅层204和栅极电介质层202一般分别被形成到大约400至2000和10至100埃的厚度。层204和202可以使用任何常规的真空淀积技术(例如物理汽相淀积(PVD)、化学汽相淀积(CVD)、等离子体增强CVD(PECVD)、原子层淀积(ALD)等)进行淀积。
在步骤104中，在多晶硅层204(附图2B)中嵌入杂质(即掺杂剂)。在一个实施例中，步骤104执行离子注入处理，这种处理使用包括As、P、B、Sb、Bi、In、Tl、Al、Ga、Ge、Sn和N2中的至少一种的受控量的离子束206。在这种实施例中，可有选择性地控制的剂量可以在大约1×1014和5×1015离子/cm2之间的范围中。优选地，在离子束206包括B、P、As和Sb时，剂量分别大约是(5-20)×1014、(5-25)×1014、(5-35)×1014和(5-40)×1014离子/cm2。在进一步的实施例中，P、As、Sb和Bi用于对在多晶硅层204中的区域进行掺杂时，在多晶硅层204的这些区域中NMOS晶体管被制造在基片200上，同时B和Ge分别被用于对其中制造了PMOS晶体管的区域进行掺杂。在多晶硅层204的硅化(下文参考步骤110进行讨论)之后，P、As、Sb和Bi有利于导通带控制，同时B和Ge杂质分别提供对晶体管的栅极电极的硅化物材料中的价带控制。在另一实施例中，为获得多个逸出功，可使用光刻掩模将在多晶硅层204中的所选择的区域暴露在离子束206中。在变型的实施例中，可以使用例如PVD或CVD处理在步骤102或步骤104的过程中引入杂质。
在步骤106中，多晶硅层204被非晶化(附图2C)。在一种示例性的实施例中，为对多晶硅进行非晶化，步骤106执行离子注入处理，这种处理使用包括受控量的Si和Ge中的至少一种的离子束212。多晶硅的非晶化有利地增加了在层204中在步骤104中注入的杂质在多晶硅/硅化物界面上的杂质偏析(下文参考步骤110讨论)。在某些应用中，不需要多晶硅层204的非晶化，这样步骤106被认为是可选的。
在步骤108中，在基片200上形成所制造的CMOS晶体管的栅极结构210。附图2D描述了使用化学机械抛光(CMP)处理已经平面化的栅极结构210。栅极结构使用在本领域中公知的方法形成，例如光刻、活性离子蚀刻、淀积、退火、CMP和通常用于制造CMOS晶体管的其它的处理方法。这种处理方法例如公开在2002年11月20日申请的共同地被转让的US专利申请系列号10/300,165(代理人档案号YO920020183US1)，在此以引用参考的方式将其并入在本申请中。
在一种示例性的实施例中，栅极结构210包括栅极电介质层202、多晶硅层204、升高的源极/漏极(RSD)区216、绝缘的垫片218和220和淀积在多晶硅层204上的金属层208.金属层208可以由金属和合金中的至少一种形成。金属可以是Ni、Co、Pt、Ti、Pd、W、Mo和Ta中的至少一种；合金可以是C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Pd、Ag、In、Sn、Hf、Ta、W、Re、Ir和Pt中的至少一种。自对准的硅化物处理(自对准多晶硅化物)被用于消耗在与金属层的反应中栅极电极的多晶硅以形成硅化物金属栅极电极。自对准多晶硅化物处理包括覆盖金属层的淀积、形成硅化物的第一相的第一低温退火、消除非活性金属的有选择性的湿蚀刻和在更高的温度下形成硅化物的低电阻相的可选择的第二退火(在步骤110中进一步详细描述)。在进一步的实施例中，RSD区216可以如下地生长：使用有选择性的Si外延处理，注入适当的掺杂剂，然后金属化以形成硅化物接触。在变型的实施例中，基片200可以是包括其上形成的CMOS晶体管的漏极和源极区的Si晶片。
在步骤110中，多晶硅层204被转换成硅化物，由此形成硅化物栅极电极214(附图2E)。在所描述的实施例中，在步骤110中，多晶硅层204和金属层208全部被消耗并由硅化物替换。在变型的实施例(未示)中，金属层208的厚度可以被选择为使硅化物栅极电极214由多个硅化物层组成，这里最顶层比底层具有更多的富含金属的硅化物相。
多晶硅层204的硅化可以例如使用退火处理执行。在一种示例性的实施例中，退火处理在惰性气体(He、Ar等)、N2和合成气体(例如在N2或Ar中的大约(3-10)％H2的溶液)中的至少一种的气氛中形成。在进一步的实施例中，NiSi形成的退火处理在预先选择的低基片温度(例如，大约350至500摄氏度)下执行比如大约0.3至30分钟的持续时间。在附加的实施例中，用于形成CoSi2的退火处理在预先选择的低基片温度(例如大约450至750摄氏度)下执行比如0.3至30分钟的延长的持续时间。在另一实施例中，用于形成PtSi和PdSi的退火处理在预先选择的低基片温度(例如大约350至600摄氏度)下执行比如0.3至30分钟的持续时间。这种退火处理有利地增加了在所形成的硅化物栅极电极214中的杂质的可溶性和偏析性，以及降低了在栅极电介质层202中的应力和增加了在层202、电极214和基片200之间的粘合。在特定的优选实施例中，在金属层208包括Ni时，NiSi栅极电极在450摄氏度下使用在N2的气氛中执行的退火处理大约持续15分钟的时间。
在硅化物形成时，注入的杂质趋于偏析到在硅化物和剩余的多晶硅之间的边界区域，并且朝栅极电介质层202缓慢地前进。在硅化物前端到达栅极电介质层202时，杂质固定在硅化物和电介质层202之间的界面上，因此改变了栅极结构210的逸出功，以及在硅化物栅极电极214中的电子迁移率。
在退火处理之后，栅极结构210包括硅化物栅极电极214，该硅化物栅极电极214形成在置于硅化物栅极电极214和栅极电介质层202之间的界面处的注入的杂质的至少一个单层上。在栅极结构中的杂质的偏析使用例如常规的离子质量谱(SIMS)方法容易观测。
在一种示例性的实施例中，在杂质是As时，逸出功和NiSi栅极结构210的峰值电子迁移率是接近于在Si中的导带的大约-250eV，并分别比具有由未掺杂的多晶硅形成的NiSi栅极金属电极的栅极结构(的对应的选出功和电子迁移率)大2-10％。
硅化物电极的逸出功通过在步骤104中在多晶硅层204中注入的杂质的量(即剂量)和材料界定。一般地说，硅化物栅极电极214的逸出功的值的改变或变化与在硅化物中嵌入的杂质的浓度成比例(下文参考附图3讨论)。在步骤104中，通过使用受控的剂量和材料的杂质，硅化物栅极电极214的逸出功可以有选择性地修改到特定的值，比如有利于PMOS和NMOS晶体管的预定的阈值电压和最佳操作的值。在一种示例性的实施例中，NiSi硅化物栅极电极214的阈值电压(大约0.4V)使用以As对多晶硅层204进行受控掺杂从而有选择性地至少改变-0.25V，如上文参考步骤104所描述。以B、P、As和Sb掺杂的硅化物栅极电极214的有选择性控制的阈值电压的对应的最大变换范围分别是大约0.1V；0.2V；0.25和0.5V。
在步骤112中一旦完成退火处理，方法100结束。
附图3描述了硅化物栅极电极214的逸出功与在栅极电极中的杂质量的函数关系的示例性曲线300。具体地，在附图3中，在栅极电极214的逸出功中的变化302(y-轴)相对于在方法100的步骤104(上文参考附图1讨论)中的杂质的剂量304绘制。在此，变化302以“eV”(电子伏特)为单位表示，剂量304以“离子/cm2”为单位表示，以及示例性的微量元素分别涉及在硅化物栅极电极214中的B、P、As和Sb杂质。
虽然前文针对本发明的示例性的实施例，但是在不脱离本发明的基本范围的前体还可以设计出其它和进一步的实施例，而且本发明的范围通过后面的权利要求界定。

Claims (16)

1.一种制造互补金属氧化物半导体(CMOS)场效应晶体管的方法，包括如下的步骤：(a)提供基片；(b)在所说的基片上提供形成在晶体管的栅极结构的栅极电介质层上的多晶硅层；(c)使用至少一种掺杂剂对多晶硅层掺杂；(d)形成栅极结构的多晶硅栅极电极；(e)将金属和合金中的至少一种淀积在多晶硅栅极电极上；以及(f)使多晶硅栅极电极硅化以在所说的栅极电介质层附近形成硅化物。
2.权利要求1所述的方法，其中掺杂步骤(c)在形成步骤(d)之后执行。
3.权利要求1所述的方法，其中至少一种掺杂剂包括As、P、B、Sb、Bi、In、Tl、Al、Ga、Ge、Sn和N2中的至少一种。
4.权利要求1所述的方法，其中掺杂步骤(c)使用Sb作为所说的至少一种掺杂剂对多晶硅层掺杂。
5.权利要求1所述的方法，其中掺杂步骤(c)使用离子注入处理对多晶硅层掺杂。
6.权利要求5所述的方法，其中掺杂步骤(c)使用在从大约1×1014至4×1015离子/cm2的范围内的预定剂量对多晶硅层进行掺杂。
7.权利要求1所述的方法，其中形成步骤(d)进一步包括使多晶硅栅极电极非晶化的步骤。
8.权利要求7所述的方法，其中所说的非晶化步骤包括使用Si和Ge中的至少一种执行离子注入处理的步骤。
9.权利要求1所述的方法，其中所说的至少一种金属包括Ni、Co、Pt、Ti、Pd、W、Mo和Ta中的至少一种。
10.权利要求1所述的方法，其中所说的至少一种金属包括Ni。
11.权利要求1所述的方法，其中所说的至少一种金属包括Co。
12.权利要求1所述的方法，其中所说的至少一种合金包括C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Pd、Ag、In、Sn、Hf、Ta、W、Re、Ir和Pt中至少一种。
13.权利要求1所述的方法，其中所说的硅化步骤使用退火处理。
14.权利要求13所述的方法，其中退火处理在大约350至750摄氏度的基片温度下执行大约0.3至30分钟。
15.权利要求13所述的方法，其中退火处理在栅极电介质层和硅化物之间的界面处形成所述至少一种掺杂剂的至少一个单层以控制在硅化物中的逸出功和电子迁移率。
16.一种使用如下的方法在基片上形成的互补金属氧化物半导体(CMOS)场效应晶体管，该方法包括：(a)提供基片；(b)在所说的基片上提供在晶体管的栅极结构的栅极电介质层上形成的多晶硅层；(c)使用至少一种掺杂剂对多晶硅层掺杂；(d)形成栅极结构的多晶硅栅极电极；(e)将金属和合金中的至少一种淀积在多晶硅栅极电极上；以及(f)使多晶硅栅极电极硅化以在所说的栅极电介质层附近形成硅化物。
CNB2004800246928A 2003-09-24 2004-09-08 制造cmos场效应晶体管的方法和设备 Expired - Fee Related CN100419999C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/669,898 2003-09-24
US10/669,898 US7183182B2 (en) 2003-09-24 2003-09-24 Method and apparatus for fabricating CMOS field effect transistors

Publications (2)

Publication Number Publication Date
CN1853266A true CN1853266A (zh) 2006-10-25
CN100419999C CN100419999C (zh) 2008-09-17

Family

ID=34313783

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800246928A Expired - Fee Related CN100419999C (zh) 2003-09-24 2004-09-08 制造cmos场效应晶体管的方法和设备

Country Status (9)

Country Link
US (2) US7183182B2 (zh)
EP (1) EP1668695B1 (zh)
JP (1) JP2007534148A (zh)
KR (1) KR100818898B1 (zh)
CN (1) CN100419999C (zh)
AT (1) ATE465516T1 (zh)
DE (1) DE602004026753D1 (zh)
TW (1) TWI334632B (zh)
WO (1) WO2005029579A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894749B (zh) * 2009-05-20 2013-03-20 中芯国际集成电路制造(北京)有限公司 半导体器件的栅极掺杂方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
CN100546042C (zh) * 2003-12-08 2009-09-30 国际商业机器公司 具有增加的节点电容的半导体存储器件
US7348265B2 (en) * 2004-03-01 2008-03-25 Texas Instruments Incorporated Semiconductor device having a silicided gate electrode and method of manufacture therefor
JP4116990B2 (ja) * 2004-09-28 2008-07-09 富士通株式会社 電界効果型トランジスタおよびその製造方法
JP2006114681A (ja) * 2004-10-14 2006-04-27 Nec Electronics Corp 半導体装置及びその製造方法
JP2006120718A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 半導体装置およびその製造方法
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
JP2006324628A (ja) * 2005-05-16 2006-11-30 Interuniv Micro Electronica Centrum Vzw 完全ケイ化ゲート形成方法及び当該方法によって得られたデバイス
EP1724818A3 (en) * 2005-05-16 2007-12-26 Interuniversitair Microelektronica Centrum ( Imec) Method for forming fully silicided gates and devices obtained thereby
US7473637B2 (en) 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US7151023B1 (en) * 2005-08-01 2006-12-19 International Business Machines Corporation Metal gate MOSFET by full semiconductor metal alloy conversion
US20100219478A1 (en) * 2005-12-26 2010-09-02 Nec Corporation Mosfet, method of fabricating the same, cmosfet, and method of fabricating the same
US20070164323A1 (en) * 2006-01-18 2007-07-19 Micron Technology, Inc. CMOS gates with intermetallic compound tunable work functions
US20070164367A1 (en) * 2006-01-18 2007-07-19 Micron Technology, Inc. CMOS gates with solid-solution alloy tunable work functions
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
WO2008013125A1 (fr) * 2006-07-25 2008-01-31 Nec Corporation Dispositif semi-conducteur et procédé de fabrication associé
US20080206973A1 (en) * 2007-02-26 2008-08-28 Texas Instrument Inc. Process method to optimize fully silicided gate (FUSI) thru PAI implant
US7547596B2 (en) * 2007-08-01 2009-06-16 Texas Instruments Incorporated Method of enhancing drive current in a transistor
JP2009224509A (ja) * 2008-03-14 2009-10-01 Panasonic Corp 半導体装置及びその製造方法
CN106033718A (zh) * 2015-03-15 2016-10-19 中国科学院微电子研究所 一种金属硅化物的形成方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165470A (ja) * 1984-09-07 1986-04-04 Hitachi Ltd 半導体集積回路装置
US5624869A (en) * 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
JP2570179B2 (ja) * 1994-05-26 1997-01-08 日本電気株式会社 半導体集積回路装置の製造方法
US5593924A (en) * 1995-06-02 1997-01-14 Texas Instruments Incorporated Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines
US6297135B1 (en) * 1997-01-29 2001-10-02 Ultratech Stepper, Inc. Method for forming silicide regions on an integrated device
US6777759B1 (en) * 1997-06-30 2004-08-17 Intel Corporation Device structure and method for reducing silicide encroachment
JP2000031478A (ja) * 1998-07-13 2000-01-28 Ricoh Co Ltd 半導体装置及びその製造方法
US6100173A (en) * 1998-07-15 2000-08-08 Advanced Micro Devices, Inc. Forming a self-aligned silicide gate conductor to a greater thickness than junction silicide structures using a dual-salicidation process
US6204103B1 (en) * 1998-09-18 2001-03-20 Intel Corporation Process to make complementary silicide metal gates for CMOS technology
US6291282B1 (en) * 1999-02-26 2001-09-18 Texas Instruments Incorporated Method of forming dual metal gate structures or CMOS devices
US6087235A (en) * 1999-10-14 2000-07-11 Advanced Micro Devices, Inc. Method for effective fabrication of a field effect transistor with elevated drain and source contact structures
JP2001189448A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置及びその製造方法
US6365446B1 (en) * 2000-07-03 2002-04-02 Chartered Semiconductor Manufacturing Ltd. Formation of silicided ultra-shallow junctions using implant through metal technology and laser annealing process
US6458678B1 (en) * 2000-07-25 2002-10-01 Advanced Micro Devices, Inc. Transistor formed using a dual metal process for gate and source/drain region
US6365476B1 (en) * 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
US6518113B1 (en) * 2001-02-06 2003-02-11 Advanced Micro Devices, Inc. Doping of thin amorphous silicon work function control layers of MOS gate electrodes
US6952040B2 (en) * 2001-06-29 2005-10-04 Intel Corporation Transistor structure and method of fabrication
US6777317B2 (en) * 2001-08-29 2004-08-17 Ultratech Stepper, Inc. Method for semiconductor gate doping
US20030092249A1 (en) * 2001-11-09 2003-05-15 Chia-Fu Hsu Lightly-insitu-doped amorphous silicon applied in DRAM gates
US6451701B1 (en) * 2001-11-14 2002-09-17 Taiwan Semiconductor Manufacturing Company Method for making low-resistance silicide contacts between closely spaced electrically conducting lines for field effect transistors
US6867087B2 (en) * 2001-11-19 2005-03-15 Infineon Technologies Ag Formation of dual work function gate electrode
JP2003158091A (ja) * 2001-11-20 2003-05-30 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US6599831B1 (en) * 2002-04-30 2003-07-29 Advanced Micro Devices, Inc. Metal gate electrode using silicidation and method of formation thereof
JP4150548B2 (ja) * 2002-08-08 2008-09-17 富士通株式会社 半導体装置の製造方法
US6544829B1 (en) * 2002-09-20 2003-04-08 Lsi Logic Corporation Polysilicon gate salicidation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894749B (zh) * 2009-05-20 2013-03-20 中芯国际集成电路制造(北京)有限公司 半导体器件的栅极掺杂方法

Also Published As

Publication number Publication date
CN100419999C (zh) 2008-09-17
EP1668695A1 (en) 2006-06-14
EP1668695B1 (en) 2010-04-21
KR100818898B1 (ko) 2008-04-04
TW200512882A (en) 2005-04-01
JP2007534148A (ja) 2007-11-22
TWI334632B (en) 2010-12-11
US7183182B2 (en) 2007-02-27
US20050064636A1 (en) 2005-03-24
US20070128785A1 (en) 2007-06-07
DE602004026753D1 (de) 2010-06-02
WO2005029579A1 (en) 2005-03-31
ATE465516T1 (de) 2010-05-15
KR20060060723A (ko) 2006-06-05

Similar Documents

Publication Publication Date Title
CN100419999C (zh) 制造cmos场效应晶体管的方法和设备
US7279756B2 (en) Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof
US9263583B2 (en) Integrated finFET-BJT replacement metal gate
US9502298B2 (en) Asymmetric cyclic deposition and etch process for epitaxial formation mechanisms of source and drain regions
US9735276B2 (en) Non-planar transistors and methods of fabrication thereof
US8159035B2 (en) Metal gates of PMOS devices having high work functions
CN1901225A (zh) 半导体器件及其制造方法
CN101051638A (zh) 半导体元件
CN1503350A (zh) 制造多重阈值的方法和工艺
KR101320282B1 (ko) 실리사이드 전극 및 실리사이드-게르마나이드 합금 전극을 채용하는 ｃｍｏｓ 집적화 스킴
CN1674300A (zh) 沟道中具浅锗注入区的晶体管
JP2010272782A (ja) 半導体装置及びその製造方法
US10192864B2 (en) Lateral BiCMOS replacement metal gate
US8836048B2 (en) Field effect transistor device having a hybrid metal gate stack
Yu et al. Fully silicided NiSi: Hf-LaAlO/sub 3//SG-GOI n-MOSFETs with high electron mobility
CN1858913A (zh) 半导体器件及其制造方法
US8790972B2 (en) Methods of forming CMOS transistors using tensile stress layers and hydrogen plasma treatment
JP2011009712A (ja) 半導体装置及びその製造方法
CN101055851A (zh) 互补金属氧化物半导体及其形成方法
US20150048458A1 (en) Semiconductor device and manufacturing method thereof
CN1828867A (zh) 制造精密含硅电阻器的方法
US20080023765A1 (en) Semiconductor Devices and Methods of Fabricating the Same
Wong et al. Gate-all-around quantum-wire field-effect transistor with dopant segregation at metal-semiconductor-metal heterostucture
Kang et al. Effects of ALD TiN metal gate thickness on metal gate/high-k dielectric SOI FinFET characteristics
JP2004221114A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080917

Termination date: 20100908