CN1835120B - 具有基于电流发生器的斜坡形偏压结构的存储器件 - Google Patents

Abstract

提出一种存储器件(100)。该存储器件包括各存储一个值的多个存储单元(Mc)，至少一个参考单元(Mr ₀-Mr ₂)，用于以具有基本上单调时间图案的偏压(Vc、Vr)偏置一组选择存储单元和至少一个参考单元的偏置装置(115)，用于检测各个选择存储单元和各个参考单元的电流(Ic、Ir)达到阈值的装置(130)，和用于根据选择存储单元和至少一个参考单元的电流达到阈值的时间关系确定各个选择存储单元中存储的值的装置(145)。偏置装置包括向选择存储单元和至少一个参考单元施加预定偏置电流(Ib)的装置(305)。

Description

具有基于电流发生器的斜坡形偏压结构的存储器件

技术领域

本发明涉及存储器领域。更具体地，本发明涉及存储器件的读取。

背景技术

在许多应用中，存储器件通常用于存储信息(临时地或永久地)；例如，在非易失性存储器件中，即使关断电源仍可保存信息。存储器件典型地包括存储单元矩阵(例如，由浮栅MOS晶体管构成)；各个存储单元具有可被编程到表示相应逻辑值的不同电平的阈值电压。特别地，在多电平存储器件中，各个单元可应用多于两个的电平(并且然后存储多个位)。

通过将流经各个存储单元的电流和一个或多个参考单元提供的电流进行对比(公知条件下)来读取存储器件的选择单元中存储的逻辑值。出于这个目的，向选择存储单元和参考单元施加适当的偏压。然而，读取操作的正确性很大程度上取决于偏压的精确性和可重复性。在多电平存储器件中这个问题尤其敏锐，其中区别不同逻辑值的安全裕度更窄。

在EP-A-1467377(这里引入其所有公开作为参考)中公开了不同的技术。该文件提出使用具有单调的时间图案的偏压；优选地，偏压的波形由斜坡组成，其以恒定斜率随时间线性增大。在该情形中，在不同时间(一旦偏压达到它们的阈值电压)开启各个选择存储单元和参考单元。存储单元开启的时间次序相对于参考单元开启的时间次序唯一地标识其中存储的逻辑值。以这种方式，很大程度上改善了读取操作的精确性，并使其不受大多数外部因素(例如温度)影响。

然而，上述技术要求偏压应当显示所需的具有高精确度的时间图案；特别地，偏压应当优选地尽可能随时间线性改变。而且，施加到选择存储单元和参考单元的偏压必须具有相同的值，或至少相同的斜率。

出于这个目的，存储器件一般配备有接收模拟电压(具有所需的坡形图案)的斜坡发生器，该模拟电压与存储器件的电源电压分离产生；然后通过电压跟随器向选择存储单元和参考单元施加该模拟电压。根据参考单元处实际测量的电压反馈调整偏压。

本领域已知解决方法的缺点是斜坡发生器高的复杂性。特别地，上述闭环涉及其中典型地集成存储器件的半导体材料芯片面积的浪费。无论如何，斜坡发生器的操作缓慢；结果是，偏压的斜率一定非常低，由此增加了存储器件的读取时间。

发明内容

根据本发明，建议由电流产生偏压。

特别地，本发明的一个方面提出一种存储器件。存储器件包括多个存储单元(每一个用于存储值)和一个或多个参考单元。偏置装置用于一个偏压偏置一组选择存储单元和参考单元，该偏压具有基本上单调的时间图案。存储器件还包括检测各个选择存储单元和各个参考单元的电流达到阈值的装置。提供根据选择存储单元和至少一个参考单元的电流达到阈值的时间关系确定各个选择存储单元中存储的值的装置。偏置装置包括向选择存储单元和至少一个参考单元施加预定偏置电流的装置。

提出的解决方案实施具有非常简单结构的开环设计。

因此，这很大程度上减小了半导体材料芯片中的面积浪费。

而且，所提出结构的操作非常快。结果是，偏压可能具有高的斜率。这减少了读取时间，且对于整个存储器件的性能具有优异的效果。

下述本发明的不同实施例提供了其它优点。

例如，偏置电流为恒定电流。

这提供了包括具有恒定斜率的斜坡形部分的偏压。

在本发明的优选实施方式中，在公共节点上施加偏置电流，第一路径(包括选择存储单元)和第二路径(包括参考单元)从该节点分支。

提出的结构可以以非常简单结构得到所希望的结果。

进一步扩展，提供用于使两个路径的等效电阻相等的装置。

这一特征减小了选择存储单元和参考单元处的偏压之间的任何差异。

此外或可选地，提供用于使两个路径的等效电容相等的装置。

结果是，基本上避免了选择存储单元和参考单元处的偏压之间的任何不匹配。

在本发明的优选实施例中，存储器件包括用于修整(trimming)偏置电流的装置。

这可以在任意操作条件下获得希望斜率的偏压。

对上述特征的建议选择是具有多个修整元件，该元件提供具有两个或多个不同绝对值的(偏置电流的)相应的修正电流。

提出的解决方案允许精确调整的斜率(用于实际操作的存储器件)或粗略调整的斜率(用于测试目的)。

不脱离其通用的适用性，本发明的解决方案对于非易失性存储器件进行特别设计。

而且，在多电平型存储器件中所提出的结构的优点更加明显。

本发明的另一方面提供用于读取存储器件的相应方法。

附图说明

在所附权利要求中描述了本发明的表征性特点。然而，参考下面的纯粹通过非限制性指示方式的详细描述，并结合附图阅读将更好的理解本发明自身以及其进一步的特征和优点，其中：

图1是使用根据本发明的实施例的解决方案的存储器件的示意方框图；

图2a详述了存储器件的读出放大器的典型实施；

图2b是解释读出放大器的操作的示例性时序图；

图3a是根据本发明实施例的斜坡发生器的功能性表征；

图3b是解释斜坡发生器的操作的示例性时序图。

具体实施方式

特别参考图1，示例说明了非易失性存储器件100(例如，由闪存E²PROM组成)。存储器件100集成在半导体材料芯片上，并包括存储单元Mc的矩阵105(例如，具有512行和1024列)。每个存储单元Mc由具有可编程阈值电压Vthc的浮栅MOS晶体管组成。不可编程(或擦除)条件下的存储单元Mc表现出低阈值电压。通过把电荷注入到其浮栅中对存储单元Mc编程；能够在多电平下对存储单元Mc编程，每个电平与阈值电压Vthc的相应范围相关联。每个电平表示为不同的逻辑值；例如，存储器件100在4个电平下操作，从而每个存储单元Mc存储由2位信息构成的逻辑值(用于增大阈值电压Vthc的11、10、01和00)。矩阵105包括一个或多个可单独擦除的部分(图中仅示出一个)。每个部分与三个参考单元Mr₀、Mr₁和Mr₂相关联，该参考单元用于辨别存储单元Mc中存储的逻辑值。出于该目的，参考单元Mr₀、Mr₁和Mr₂的阈值电压(表示为Vthr₀、Vthr₁和Vthr₂)分别设为逻辑值11-10、10-01和01-00电平之间的预定值。

在论述的例子中，矩阵105具有所谓的NOR构造。特别地，每一列存储单元Mc的漏端连接到对应的位线BL，而每一行存储单元Mc的控制栅端连接到对应的字线WL；所有存储单元Mc的源端连接到提供参考电压(或地)的公共端。存储器件100同时处理一个字(例如由16位组成)。各个字的位存储在存储单元Mc的一个页(在论述的例子中16/2＝8)中，其与单字线WL相关；矩阵105的位线BL归为8个子组(sub-set)，其中每一个用于不同页的存储单元Mc(置于同一列上)。同样地，参考单元Mr₀、Mr₁和Mr₂的漏端分别连接到位线BLr₀、BLr₁和BLr₂。所有参考单元Mr₀、Mr₁和Mr₂的控制栅端连接到公共字线WLr，而其源端连接到地端。

存储器件100接收用于存取对应页的地址ADR。提供地址ADR的一部分给选择所需字线WL的行解码器110r。提供地址ADR的另一部分给选择各子组中所需位线BL的列解码器110c。

行解码器110r把选择的字线WL和斜坡发生器115连接。斜坡发生器115还通过驱动器120和虚拟电阻器125r连接字线WLr(串联)；虚拟电容器125c也并联连接到参考单元Mr₀、Mr₁和Mr₂(位于字线WLr和地端之间)。下面将清楚看到，虚拟电阻器125r和虚拟电容器125c分别用于改变等效电阻和等效电容，这可由斜坡发生器115看出。斜坡发生器115向选择存储单元Mc和参考单元Mr₀、Mr₁和Mr₂的控制栅端施加偏压；偏压具有斜坡形图案，其数值按照恒定斜率随时间线形增大。

列解码器110c连接选择的位线BL和读出放大器130的库。读出放大器130还分别通过开关135₀、135₁和135₂连接到位线BLr₀、BLr₁和BLr₂。而且，读出放大器130接收比较电流Icomp；比较电流Icomp由电流产生器140提供，并具有低于导通时流经每个(存储或参考)单元Mc、Mr₀-Mr₂的电流值。下面具体描述读出放大器130通过比较流经选择存储单元Mc和参考单元Mr₀-Mr₂的电流和电流Icomp，从而检测它们的开启。将该信息提供给逻辑单元145，其根据相关开启时间的时间关系确定各个选择存储单元Mc存储的逻辑值。

现在考虑图2a，读出放大器130包括四个用于各个选择的位线BL的比较器205c、205r₀、205r₁和205r₂。特别地，比较器205c的同相输入端接收流经选择的位线BL的单元电流Ic(然后经过所需的存储单元被读出)；另一方面，比较器205r₀、205r₁和205r₂的同相输入端分别接收流经位线BLr₀、BLr₁和BLr₂的参考电流Lr₀、Ir₁和Ir₂(然后经过对应的参考单元)。所有比较器205c、205r₀-205r₂的反相输入端代替接收比较电流Icomp。

比较器205c、205r₀、205r₁和205r₂分别输出传导位Sc、Sr₀、Sr₁和Sr₂，其当对应的电流Ic、Ir₀、Ir₁和Ir₂超过比较电流Icomp时被示出(例如处于逻辑值1)。传导位Sc、Sr₀、Sr₁和Sr₂分别存储在锁存器210c、210r₀、210r₁和210r₂中。锁存的传导位Sc、Sr₀-Sr₂然后提供给逻辑单元145。

如图2b所示，偏压(V)随时间从值0V增大到比(最后一个参考单元Mr₂的)阈值电压Vthr₂更大的最大值。当偏压在tr₀时刻达到阈值电压Vthr₀时，参考单元Mr₀开启；因此，对应的参考电流Ir₀一达到比较电流Icomp，就示出其传导位Sr₀。当偏压分别在tr₁时刻达到阈值电压Vthr₁和在tr₂时刻达到阈值电压Vthr₂时，连续示出其它传导位Sr₁和Sr₂。

同样，当偏压在tc时刻达到要被读取的存储单元的阈值电压Vthc时，示出传导位Sc。因此，如果时刻tc先于时刻tr₀，阈值电压Vthc低于阈值电压Vthr₀，并且存储单元存储逻辑值00。以类似方式，如果时刻tc包括在时刻tr₀-tr₁或tr₁-tr₂之间，存储单元分别存储逻辑值01或10。如果时刻tc晚于时刻tr₂，或当偏压达到其最大值(高于阈值电压Vthr₂)时未示出传导位Sc时，存储单元存储逻辑值11。应当注意一旦转换每个传导位Sc、Sr₀-Sr₂(和该事件已经被存储到相应锁存器)，能够通过行解码器或相关开关分别关闭各个(存储或参考)单元(从而减小存储器件的功耗和从公共地端漏出的电流引起的任何噪声)。

参考图3a，根据本发明实施例的斜坡发生器115包括提供恒定电流Im的主电流发生器305。通过相应开关315p_i与主发生器305并联连接多个修整电流发生器310p_i(在论述的例子中i＝0...3)；各个修整发生器310p_i提供(恒定)修正电流Ip_i，当各开关315p_i关闭时增加它至主电流Im中。同样，还通过对应开关315n_i与主发生器305并联连接修整电流发生器310n_i；各个修整发生器310n_i提供(恒定)修正电流In_i，当各开关315n_i关闭时从主电流Im中将其减去。

把得到的(恒定)偏置电流Ib(等于可能由一个或多个修正电流Ip_i、In_i修正的主电流Im)施加到公共节点320，包括选择存储单元的路径和包括参考单元的路径从该节点分支。为了解释斜坡发生器115的操作，选择存储单元由与等效电阻器Rc(对应偏置电流Ibc从其流经)串联的等效电容器Cc表示；电容Cc表示选择存储单元的寄生电容，而电阻器Rc表示行解码器的固有电阻。同样，参考单元由与等效电阻器Rr(对应的偏置电流Ibr从其流经)串联的等效电容器Cr表示；电容Cr表示参考单元的寄生电容和虚拟电容器的电容，而电阻器Rr表示对应驱动器的固有电阻和虚拟电阻器的电阻。如图所示，元件Rc、Cc、和Rr、Cr并联连接在公共节点320和地端之间。

现在一起考虑图3a和3b，描述电容器Cc处(即要读取的存储单元的控制栅端处)的单元电压Vc和电容器Cr处(即参考单元的控制栅端处)的参考电压Vr以同样的恒定斜率随时间的变化(在过渡周期之后)是可能的。

实际上，只要使斜坡发生器115一工作，偏置电流Ib就开始对电容器Cc和Cr充电。在该阶段，偏置电流Ib在路径Rc、Cc和Rr、Cr之间按照它们的时间常数分离。结果是，对应电压Vc和Vr随着一般相异的二次定律增大(除非Rc＝Rr和Cc＝Cr)。

当偏置电流Ibc和Ibr变成常数时，达到平衡条件(在te时刻)。从此时，电压Vc和Vr按照下述表达式线性增大(在下面，电量值以相同的符号表示，该符号用于表示图中的对应组件)：

$\frac{\mathrm{Ic}}{\mathrm{Cc}}=\frac{\mathrm{dVc}}{\mathrm{dt}}=\mathrm{Sc}$

$\frac{\mathrm{Ir}}{\mathrm{Cr}}=\frac{\mathrm{dVr}}{\mathrm{dt}}=\mathrm{Sr}$

其中Sc和Sr分别是单元电压Vc和参考电压Vr的恒定斜率。

在这一条件下，斜率Sc和Sr具有相同值。实际上，我们有：

Rc·Ic+Vc＝Rr·Ir+Vr

然后：

Rc·Sc·Cc+Vc＝Rr·Sr·Cr+Vr

通过将这两项关于时间推导，我们得到(Rc、Sc、Cc和Rr、Sr、Cr为常数)：

$\frac{\mathrm{dVc}}{\mathrm{dt}}=\frac{\mathrm{dVr}}{\mathrm{dt}}$

即：

Sc＝Sr

因此，用Sb＝Sc＝Sr表示公共节点和用Cb＝Cc+Cs表示两个路径的总电容，

IB＝Ic+Ir＝Sb·Cc+Sb·Cr＝Sb·Cb

我们有：

应当注意元件Rc、Cc和Rr、Cr的任何不匹配仅导致对应电压Vc和Vr的时间平移(不会影响它们的斜率)。实际上，用Vb表示公共节点320和地端之

$\mathrm{Vc}=\mathrm{Vb}-\mathrm{Rc}\·\mathrm{Ic}=\mathrm{Vb}-\mathrm{Rc}\·\mathrm{Sb}\·\mathrm{Cc}=\mathrm{Vb}-\frac{\mathrm{Rc}\·\mathrm{Ib}\·\mathrm{Cc}}{\mathrm{Cb}}=\mathrm{Vb}-\frac{\mathrm{Rc}\·\mathrm{Cc}\·\mathrm{Ib}}{\mathrm{Cc}+\mathrm{Cr}}$

间的电压，我们有：

同样：

$\mathrm{Vr}=\mathrm{Vb}-\frac{\mathrm{Rr}\·\mathrm{Cr}\·\mathrm{Ib}}{\mathrm{Cc}+\mathrm{Cr}}$

因此，单元电压Vc和参考电压Vr之间差为：

$\mathrm{\ΔV}=\mathrm{Vc}-\mathrm{Vr}=\mathrm{Vb}-\frac{\mathrm{Rc}\·\mathrm{Cc}\·\mathrm{Ib}}{\mathrm{Cc}+\mathrm{Cr}}-\mathrm{Vb}+\frac{\mathrm{Rr}\·\mathrm{Cr}\·\mathrm{Ib}}{\mathrm{Cc}+\mathrm{Cr}}=\frac{\mathrm{Ib}(\mathrm{Rr}\·\mathrm{Cr}-\mathrm{Rc}\·\mathrm{Cc})}{\mathrm{Cc}+\mathrm{Cr}}$

典型地，设置虚拟电阻器以产生具有相同电阻(表示为Rb)的电阻器Rc和Rr；在该情形中：

$\mathrm{\ΔV}=\mathrm{Ib}\·\mathrm{Rb}\frac{\mathrm{Cr}-\mathrm{Cc}}{\mathrm{Cc}+\mathrm{Cr}},$

即： $\mathrm{\ΔV}=\mathrm{Sb}\·\mathrm{Cb}\·\mathrm{Rb}\frac{\mathrm{Cr}-\mathrm{Cc}}{\mathrm{Cc}+\mathrm{Cr}}=\mathrm{Sb}\·(\mathrm{Cc}+\mathrm{Cr})\·\mathrm{Rb}\frac{\mathrm{Cr}-\mathrm{Cc}}{\mathrm{Cc}+\mathrm{Cr}}=\mathrm{Sb}\·\mathrm{Rb}\·(\mathrm{Cr}-\mathrm{Cc})$

而且，如果虚拟存储器设为具有Cr＝Cc，我们得到ΔV＝0。

在任一情形下，即使电容器Cc和Cr(和/或电阻器Rc和Rr)不能完全匹配，电压Vc和Vr之间的对应差异不会反面影响读取操作的正确性。实际上，在编程操作期间也存在同样的差异(读取存储单元时为了检验它们的状态)；因此，当接着读取存储单元时这一差异消除。元件Rc、Cc和Rr、Cr的任何不匹配的效果仅在于相应减小了视窗电压(window voltage)，其可用于存储所需的逻辑值。

而且，应当注意电压Vc和Vr实际上仅在上述过渡周期之后具有所需的斜坡形图案。然而，这没有延迟读取操作；实际上，只要在流经第一参考单元的电流达到比较电流之前(导致传导位Sr₀示出)结束过渡周期，斜坡发生器可以被立即使用。

修整发生器310p_i、310n_i用于调节偏置电流Ib，从而获得所需的(电压Vc和Vr的)斜率Sb。实际上，如上面给出的，斜率Sb取决于偏置电流Ib和总电容Cb(Sb＝Ib/Cb)。例如，斜率Sb的典型值为 $50-200\∃{10}^{6}V/s$ 的数量级；因此，对于总电容Cb为10-50nF的数量级，需要偏置电流Ib为0.5-10mA的数量级。然而，能够仅用一定程度的近似估计总电容Cb。无论如何，能够调节偏置电流Ib(通过对应开关315p_i、315n_i使一个或多个修整发生器310p_i、310n_i工作)以得到所需的斜率Sb。

优选地，大多数修整发生器310p_i、310n_i提供具有非常小的绝对值(例如，为0.1-0.6mA的数量级)的修正电流Ip_0-2、In_0-2。使用修整发生器310p_0-2、310n_0-2进行斜率Sb的微调，其修正在估计总电容Cb中的任何错误(典型非常低)。相反，其它的修整发生器310p₃、310n₃提供一种更高的修正电流Ip₃、In₃(例如在1-5mA的数量级)。使用修整发生器310p₃、310n₃进行斜率Sb的粗调，其充分增大和/或减小斜率Sb(例如用于测试目的)。

自然地，为了满足局部和特定的需求，本领域技术人员可以对上述解决方案应用许多变形和变化。特别地，虽然参照其优选实施例应用在一定的具体程度上描述了本发明，应当理解形式上和细节上的各种省略、替换和改变以及其它实施例是可能的；而且，显然所述的特定元件和/或方法连同所有公开的本发明的实施例可以合并入作为一般设计选择任意其它实施例。

例如，如果存储器件具有不同结构或包括等价元件，可应用类似考虑。而且，上述数个例子主要是示例性的，不必解释为限制性方式。

同样，偏置电流可经过等价路径施加到选择存储单元和参考单元。

而且，使用其它装置用于使两个路径的电阻和/或电容相等是可能的。

本发明的解决方案也可用于修整偏置电流的等价结构、或使用其它值的修正电流的实施。

而且，可以预期所提出的解决方案应用于不同的非易失性存储器件(例如，E²PROM，具有NAND构造的闪存，相变存储器等)。

可选地，能够在不为2的指数的多个电平下编程各个存储单元(具有包括对应数目的参考单元的存储器件)。

而且，附加部件提供附加优点对于实行本发明来说不是至关重要的，并可以省略或用其它部件代替，这对本领域技术人员来说是显而易见的。

例如，能够使用不是恒定的偏置电流从而获得具有任意所需的单调时间图案(随时间增大或降低)的偏压。

而且，不排除不同的偏置电流单独应用于选择存储单元和参考单元的情形。

在任一情形下，预期不具有用于使两个路径的电阻和/或电容相等的任一装置的不同实施例。

可选地，可以想象存在不允许修整偏置电流的实施方式。

而且，能够具有不同的修正电流值(甚至全部相等)。

即使前述参考内容应用于非易失性存储器件，这并不倾向于作为一种限制(提出的解决方案应用于其它任意存储器件，例如DRAM)。

最后，本发明的原理不应当限制于多电平存储器件(它们还应用于标准存储器件，其中各个存储单元存储单个位，然后仅提供一个参考单元)。

Claims (10)

1.一种存储器件(100)，包括各用于存储值的多个存储单元(Mc)，至少一个参考单元(Mr₀-Mr₂)，用于用具有单调时间图案的偏压(Vc、Vr)偏置一组选择存储单元和至少一个参考单元的偏置装置(115)，用于检测各个选择存储单元和各个参考单元的电流(Ic、Ir)达到阈值的装置(130)，和用于根据选择存储单元和至少一个参考单元的电流达到阈值的时间关系确定各个选择存储单元中存储的值的装置(145)，其特征在于：

偏置装置包括向选择存储单元和至少一个参考单元施加预定偏置电流(Ib)的装置(305)。

2.根据权利要求1的存储器件(100)，其中偏置电流(Ip)为恒定电流，偏置电压(Vc、Vr)包括具有恒定斜率的斜坡形部分。

3.根据权利要求1或2的存储器件(100)，其中偏置装置包括向公共节点(320)施加偏置电流的装置(305)，第一路径(Rc、Cc)和第二路径(Rr、Cr)从该节点分支，第一路径包括选择存储单元(Mc)，第二路径包括至少一个参考单元(Mr₀-Mr₂)。

4.根据权利要求3的存储器件(100)，还包括用于使第一路径(Rc、Cc)的等效电阻和第二路径(Rr、Cr)的等效电阻相等的装置(125r)。

5.根据权利要求3的存储器件(100)，还包括用于使第一路径(Rc、Cc)的等效电容和第二路径(Rr、Cr)的等效电容相等的装置(125c)。

6.根据权利要求1或2的存储器件(100)，还包括用于修整偏置电流(Ib)的装置(310-315)。

7.根据权利要求6的存储器件(100)，其中用于修整的装置(310-315)包括多个修整元件(310)，该各个修整元件用于提供偏置电流(Ib)的修正电流(Ip、In)，和包括用于选择性地使各个修整元件工作的装置(315)，修正电流具有至少两个不同的绝对值。

8.根据权利要求1或2的存储器件(100)，其中存储器件是非易失性的。

9.根据权利要求8的存储器件(100)，其中存储器件是多电平型的。

10.一种用于读取存储器件(100)的方法，该存储器件包括多个各用于存储值的存储单元(Mc)和至少一个参考单元(Mr₀-Mr₂)，其中该方法包括步骤：

以具有单调时间图案的偏压(Vc、Vr)偏置一组选择存储单元和至少一个参考单元，

检测各个选择存储单元和各个参考单元的电流(Ic、Ir)达到阈值，和

根据选择存储单元和至少一个参考单元的电流达到阈值的时间关系确定各个选择存储单元中存储的值，

其特征在于偏置步骤包括向选择存储单元和至少一个参考单元施加预定偏置电流(Ib)。

Images