JP5052793B2 - 電流発生器に基づくランプ状電圧バイアス構造を有するメモリーデバイス - Google Patents
電流発生器に基づくランプ状電圧バイアス構造を有するメモリーデバイス Download PDFInfo
- Publication number
- JP5052793B2 JP5052793B2 JP2006015176A JP2006015176A JP5052793B2 JP 5052793 B2 JP5052793 B2 JP 5052793B2 JP 2006015176 A JP2006015176 A JP 2006015176A JP 2006015176 A JP2006015176 A JP 2006015176A JP 5052793 B2 JP5052793 B2 JP 5052793B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- current
- memory
- cell
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Read Only Memory (AREA)
Description
ここに、Sc及びSrはそれぞれ、セル電圧Vc及び基準電圧Vrの一定の傾きである。
Rc・Ic+Vc=Rr・Ir+Vr
従って、次式が成り立つ:
Rc・Sc・Cc+Vc=Rr・Ir+Vr
両辺の時間の導関数を求めることによって、次式が得られる(Rc, Sc, Cc及びRr, Sr, Crは定数であり、その導関数は0である):
即ち:Sc=Srである。
従って、共通の傾きをSb=Sc=Srで表わし、前記2つの経路の総容量をCb=Cc+Crで表わせば、次式が成り立つ:
Ib=Ic+Ir=Sb・Cc+Sb・Cr=Sb・Cb
そして同様に、次式が成り立つ:
従って、セル電圧Vcと基準電圧Vrとの差は、次式のようになる:
一般に、ダミー抵抗器125rは、抵抗器RcとRrとが同じ抵抗(Rbで表わす)になるように設定することができ、この場合には次式のようになり:
即ち、次式のようになる:
さらに、ダミー・キャパシタ125cを、Cr=Ccとなるように設定すれば、ΔV=0が得られる。
105 マトリクス
110 列デコーダ
115 ランプ発生器
120 ドライバ
125r ダミー抵抗器
125c ダミー・キャパシタ
130 センスアンプ
135 スイッチ
140 電流発生器
145 論理ユニット
205 比較器
210 ラッチ
305 主電流発生器
310 調整電流発生器
315 スイッチ
320 共通ノード
Claims (10)
- 各々が値を記憶する複数のメモリーセル(Mc)と;
前記複数のメモリーセルのうちの選択した一組のメモリーセル、及び少なくとも1つの基準セルに、ほぼ単調な時間的変化のパターンを有するバイアス電圧(Vc, Vr)をかけるバイアス手段(115)と;
前記選択したメモリーセルの対応する1つ、及び前記少なくとも1つの基準セル、の各々の電流(Ic, Ir)がしきい値に達したことを検出する手段(130)と;
前記選択したメモリーセルの電流が前記しきい値に達したことと、前記少なくとも1つの基準セルの電流が前記しきい値に達したこととの時間関係に従って、前記選択したセルの各々に記憶されている値を特定する手段(145)とを具えたメモリーデバイスにおいて、
前記バイアス手段が、制御されたバイアス電流(Ib)を、前記選択したメモリーセル、及び前記少なくとも1つの基準セルに供給する手段(305)を具えていることを特徴とするメモリーデバイス。 - 前記バイアス電流(Ib)が定電流であり、前記バイアス電圧(Vc, Vr)が、一定の傾きのランプ状部分を含むことを特徴とする請求項1に記載のメモリーデバイス。
- 前記バイアス手段が、前記バイアス電流を共通ノード(320)に供給する手段(305)を具え、前記共通ノードから、前記選択したメモリーセル(Mc)を含む第1経路(Rc, Cc)、及び前記少なくとも1つの基準セル(Mr0〜Mr2)を含む第2経路(Rr, Cr)が分岐することを特徴とする請求項1または2に記載のメモリーデバイス。
- さらに、前記第1経路(Rc, Cc)の等価抵抗と前記第2経路(Rr, Cr)の等価抵抗とを等しくする手段(125r)を具えていることを特徴とする請求項3に記載のメモリーデバイス。
- さらに、前記第1経路(Rc, Cc)の等価容量と前記第2経路(Rr, Cr)の等価容量とを等しくする手段(125c)を具えていることを特徴とする請求項3または4に記載のメモリーデバイス。
- さらに、前記バイアス電流(Ib)を調整する手段(310、315)を具えていることを特徴とする請求項1〜5のいずれかに記載のメモリーデバイス。
- 前記調整する手段(310、315)が、各々が前記バイアス電流(Ib)の補正電流(Ip, In)を供給する複数の調整素子(310)、及び前記調整素子の各々を選択的に有効にする手段(315)を具え、前記補正電流が少なくとも2つの異なる絶対値を有することを特徴とする請求項6に記載のメモリーデバイス。
- 前記メモリーデバイスが不揮発性のメモリーデバイスを含むことを特徴とする請求項1〜7のいずれかに記載のメモリーデバイス。
- 前記メモリーデバイスがマルチレベルメモリーデバイスを含むことを特徴とする請求項8に記載のメモリーデバイス。
- 各々が値を記憶する複数のメモリーセル(Mc)、及び少なくとも1つの基準セル(Mr0〜Mr2)を具えたメモリーデバイスを読み出す方法であって、
前記複数のメモリーセルの選択した一組のメモリーセル、及び前記少なくとも1つの基準セルに、ほぼ単調な時間的変化のパターンを有するバイアス電圧(Vc, Vr)をかけるステップと;
前記選択したメモリーセルの対応する1つ、及び前記少なくとも1つの基準セル、の各々の電流(Ic, Ir)がしきい値に達したことを検出するステップと;
前記選択したメモリーセルの電流が前記しきい値に達したことと、前記少なくとも1つの基準セルの電流が前記しきい値に達したこととの時間関係に従って、前記選択したセルの各々に記憶されている値を特定するステップとを具えたメモリーデバイスの読出し方法において、
前記バイアス電圧をかけるステップが、制御されたバイアス電流(Ib)を、前記選択したメモリーセル、及び前記少なくとも1つのメモリーセルに供給するステップを含むことを特徴とするメモリーデバイスの読出し方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05100551A EP1686591B1 (en) | 2005-01-28 | 2005-01-28 | A memory device with a ramp-like voltage biasing structure based on a current generator |
EP05100551.0 | 2005-01-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006294213A JP2006294213A (ja) | 2006-10-26 |
JP5052793B2 true JP5052793B2 (ja) | 2012-10-17 |
Family
ID=34938592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006015176A Active JP5052793B2 (ja) | 2005-01-28 | 2006-01-24 | 電流発生器に基づくランプ状電圧バイアス構造を有するメモリーデバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US7359246B2 (ja) |
EP (1) | EP1686591B1 (ja) |
JP (1) | JP5052793B2 (ja) |
CN (1) | CN1835120B (ja) |
DE (1) | DE602005004253T2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITTO20040470A1 (it) * | 2004-07-08 | 2004-10-08 | St Microelectronics Srl | Circuito di lettura/verifica di celle di memoria multilivello con tensione di lettura a rampa e relativo metodo di lettura/verifica. |
EP1699054A1 (en) * | 2005-03-03 | 2006-09-06 | STMicroelectronics S.r.l. | A memory device with a ramp-like voltage biasing structure and reduced number of reference cells |
ITRM20050353A1 (it) * | 2005-07-04 | 2007-01-05 | Micron Technology Inc | Amplificatore di rilevazione di piu' bit a bassa potenza. |
US7548467B2 (en) * | 2006-12-28 | 2009-06-16 | Samsung Electronics Co., Ltd. | Bias voltage generator and method generating bias voltage for semiconductor memory device |
US7898885B2 (en) * | 2007-07-19 | 2011-03-01 | Micron Technology, Inc. | Analog sensing of memory cells in a solid state memory device |
KR101691094B1 (ko) * | 2010-08-09 | 2016-12-30 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 |
US8717802B2 (en) | 2010-09-13 | 2014-05-06 | International Business Machines Corporation | Reconfigurable multi-level sensing scheme for semiconductor memories |
US8605497B2 (en) | 2011-12-22 | 2013-12-10 | International Business Machines Corporation | Parallel programming scheme in multi-bit phase change memory |
US8854872B2 (en) | 2011-12-22 | 2014-10-07 | International Business Machines Corporation | Drift mitigation for multi-bits phase change memory |
US8614911B2 (en) | 2011-12-22 | 2013-12-24 | International Business Machines Corporation | Energy-efficient row driver for programming phase change memory |
US8730723B2 (en) * | 2012-03-12 | 2014-05-20 | Flashsilicon Incorporation | Structures and methods of high efficient bit conversion for multi-level cell non-volatile memories |
US9563371B2 (en) | 2013-07-26 | 2017-02-07 | Globalfoundreis Inc. | Self-adjusting phase change memory storage module |
KR102409791B1 (ko) * | 2017-12-27 | 2022-06-16 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
JP2021047966A (ja) | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | 半導体メモリ装置及び方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06282338A (ja) * | 1993-03-24 | 1994-10-07 | Seiko Instr Inc | 定電流回路及びランプ電圧発生回路 |
US5694356A (en) * | 1994-11-02 | 1997-12-02 | Invoice Technology, Inc. | High resolution analog storage EPROM and flash EPROM |
JP3380347B2 (ja) * | 1995-01-27 | 2003-02-24 | 旭化成マイクロシステム株式会社 | Gm−Cフィルタ |
US5748533A (en) * | 1996-03-26 | 1998-05-05 | Invoice Technology, Inc. | Read circuit which uses a coarse-to-fine search when reading the threshold voltage of a memory cell |
JP3505330B2 (ja) * | 1996-11-29 | 2004-03-08 | 三洋電機株式会社 | 不揮発性半導体メモリ装置 |
TW367503B (en) * | 1996-11-29 | 1999-08-21 | Sanyo Electric Co | Non-volatile semiconductor device |
JP3312574B2 (ja) * | 1997-03-18 | 2002-08-12 | 日本電気株式会社 | 半導体記憶装置 |
US5966330A (en) * | 1998-04-30 | 1999-10-12 | Eon Silicon Devices, Inc. | Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias |
US6195289B1 (en) * | 1998-07-22 | 2001-02-27 | Stmicroelectronics, S.R.L. | Device for reading analog nonvolatile memory cells, in particular flash cells |
JP2000163961A (ja) * | 1998-11-26 | 2000-06-16 | Mitsubishi Electric Corp | 同期型半導体集積回路装置 |
JP3783152B2 (ja) * | 1999-08-16 | 2006-06-07 | Necエレクトロニクス株式会社 | 多値不揮発性半導体メモリ |
WO2001027931A1 (en) * | 1999-10-08 | 2001-04-19 | Aplus Flash Technology, Inc. | Multiple level flash memory |
JP4026109B2 (ja) * | 2001-02-07 | 2007-12-26 | 株式会社リコー | 定電流回路、該定電流回路を用いた三角波発生回路およびランプ電圧発生回路 |
FR2821974B1 (fr) * | 2001-03-12 | 2003-05-23 | St Microelectronics Sa | Circuit et procede associe d'effacement ou de programmation d'une cellule memoire |
KR100454259B1 (ko) * | 2001-11-02 | 2004-10-26 | 주식회사 하이닉스반도체 | 모니터링회로를 가지는 반도체메모리장치 |
CN1225740C (zh) * | 2002-04-08 | 2005-11-02 | 旺宏电子股份有限公司 | 快闪存储器参考单元电流位阶的调整电路及方法 |
ITMI20030075A1 (it) * | 2003-01-20 | 2004-07-21 | Simicroelectronics S R L | Amplificatore di rilevamneto parallelo con specchiamento della corrente da misurare su ogni ramo di riferimento. |
EP1467377B1 (en) * | 2003-04-10 | 2007-11-28 | STMicroelectronics S.r.l. | Method for reading a nonvolatile memory device and corresponding device |
JP4090967B2 (ja) * | 2003-08-29 | 2008-05-28 | 松下電器産業株式会社 | 半導体記憶装置 |
EP1699054A1 (en) * | 2005-03-03 | 2006-09-06 | STMicroelectronics S.r.l. | A memory device with a ramp-like voltage biasing structure and reduced number of reference cells |
EP1699055B1 (en) * | 2005-03-03 | 2010-01-06 | STMicroelectronics S.r.l. | A memory device with time-shifting based emulation of reference cells |
-
2005
- 2005-01-28 DE DE602005004253T patent/DE602005004253T2/de active Active
- 2005-01-28 EP EP05100551A patent/EP1686591B1/en active Active
-
2006
- 2006-01-24 JP JP2006015176A patent/JP5052793B2/ja active Active
- 2006-01-26 US US11/340,414 patent/US7359246B2/en active Active
- 2006-01-27 CN CN2006100592635A patent/CN1835120B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006294213A (ja) | 2006-10-26 |
EP1686591A1 (en) | 2006-08-02 |
EP1686591B1 (en) | 2008-01-09 |
DE602005004253D1 (de) | 2008-02-21 |
US20060198187A1 (en) | 2006-09-07 |
CN1835120B (zh) | 2011-04-27 |
CN1835120A (zh) | 2006-09-20 |
DE602005004253T2 (de) | 2009-01-08 |
US7359246B2 (en) | 2008-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5052793B2 (ja) | 電流発生器に基づくランプ状電圧バイアス構造を有するメモリーデバイス | |
US7554861B2 (en) | Memory device with a ramp-like voltage biasing structure and reduced number of reference cells | |
TWI509616B (zh) | 具有兩個獨立控制電壓幫浦的記憶體架構 | |
US6490203B1 (en) | Sensing scheme of flash EEPROM | |
US6650570B2 (en) | Non-volatile semiconductor memory | |
US7831872B2 (en) | Test circuit and method for multilevel cell flash memory | |
US7616028B2 (en) | Sense amplifier for low voltage high speed sensing | |
US8274842B1 (en) | Variable impedance memory device having simultaneous program and erase, and corresponding methods and circuits | |
US7826284B2 (en) | Sense amplifier circuit and method for semiconductor memories with reduced current consumption | |
US7190621B2 (en) | Sensing scheme for a non-volatile semiconductor memory cell | |
US6992934B1 (en) | Read bitline inhibit method and apparatus for voltage mode sensing | |
US7596037B2 (en) | Independent bi-directional margin control per level and independently expandable reference cell levels for flash memory sensing | |
JP2011118982A (ja) | フラッシュメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20090126 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090309 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120625 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5052793 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |