CN1832160A - 互连装置以及所属的制造方法 - Google Patents

互连装置以及所属的制造方法 Download PDF

Info

Publication number
CN1832160A
CN1832160A CNA200610009576XA CN200610009576A CN1832160A CN 1832160 A CN1832160 A CN 1832160A CN A200610009576X A CNA200610009576X A CN A200610009576XA CN 200610009576 A CN200610009576 A CN 200610009576A CN 1832160 A CN1832160 A CN 1832160A
Authority
CN
China
Prior art keywords
interconnection
layer
sacrifice layer
carrier substrates
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610009576XA
Other languages
English (en)
Other versions
CN1832160B (zh
Inventor
M·恩格尔哈德特
W·帕姆勒
G·辛德勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1832160A publication Critical patent/CN1832160A/zh
Application granted granted Critical
Publication of CN1832160B publication Critical patent/CN1832160B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种互连装置以及所属的制造方法，其中，在导电的载体衬底(1)上构造具有位于其上的导电的互连的介电层。在这种情况下，在互连之下或在互连(3，4)和载体衬底(1)之间构造了空腔(6)，由此可以显著减少互连的寄生电容。

Description

互连装置以及所属的制造方法
技术背景
本发明涉及一种互连装置(Leitbahnanordnung)以及所属的制造方法，并且尤其是涉及一种具有改进的电特性的互连装置，如该互连装置可以在DRAM存储单元中被用作位线那样。
背景技术
尤其是在半导体技术中，互连装置被用于实现半导体器件的布线。在这种情况下，通常在诸如半导体衬底的导电的载体衬底上构造介电层或绝缘层，并且在该介电层或绝缘层上构造导电的互连层，其中，结构化之后的互连层是最终的互连。然后相继构造了其他的绝缘层和导电层，由此产生了多层堆叠，该多层堆叠也实现了复杂的布线结构。
互连装置的电特性在这种情况下决定性地与所应用的材料并且尤其是与互连的导电性、以及与互连的每个面积段或长度段的寄生电容有关。
尤其是在诸如DRAM存储单元的半导体存储单元中，将所存储的信息通过位线传输到分析电路。图12示出了这样的传统的DRAM存储单元的简化的等效电路图，其中，诸如沟道式电容器或者MIM电容器的存储电容器CS通过选择晶体管AT被连接到位线BL上。通过字线WL可以这样来控制选择晶体管AT，使得通过位线BL可以读出被存储在存储电容器CS上的电荷或信息。在这种情况下，由其长度1或每个长度单位的导电性、和每个长度单位或面积单位的寄生电容CP决定性地确定了位线的电特性。根据图12，寄生电容CP必须由被存储在存储单元的存储电容器CS中的电荷来充电或放电。为了因此尽可能少地削弱原始信号，位线的寄生电容以及未示出的寄生的线路电阻应该尽可能小。
通常曾通过优化位线的长度、也就是缩短位线的长度来解决该问题。
从文献US 5461003 A中公知一种互连装置，在该互连装置中，为了减小相邻互连之间的电容耦合，首次应用了气隙或不导电的气体或者真空，其中，在同时确保足够的机械稳定性时，曾将多孔的介电覆盖层用于除去对于气隙所必需的牺牲层。
发明内容
从现在起，本发明所基于的任务是创造一种互连装置以及所属的制造方法，在该互连装置中继续改善电特性。
根据本发明，在互连装置方面通过空腔来实现该任务，该空腔至少位于互连之下，并且因此位于互连和载体衬底之间。因此也可以首次这样来减小寄生的互连/衬底电容，使得可以首次实现完全新型的半导体器件和尤其是半导体存储单元。
优选地通过多孔的介电层来限定空腔，该多孔的介电层同时粘附在互连上，并且因此支持着该互连，由此防止了互连降落或者下落到载体衬底上。
可替代地，也可以通过支承结构来实现要被看作为悬挂互连的固定可能性，其中在空腔中构造从下方来支承互连的介电支承元件。
在这种情况下，互连可以具有接触通孔和/或伪接触通孔，这些通孔从互连引向衬底表面，并且要么电接触或连接衬底，要么虽然碰触该衬底，但是与该衬底不电连接。在该附加的可能性中，将无论如何存在的接触或另外添加的伪接触用作针对互连的其他的支承结构，由此可靠地防止了互连下落到载体衬底上或互连与载体衬底短接。
为了避免互连材料扩散到载体衬底中，互连可以具有阻挡层。可是，以类似的方式，也可以在空腔中的载体衬底的表面上构造残余分解层，以相同的方式可以将该残余分解层用作阻挡层，并且可以说作为除去空腔的牺牲层时的副产品形成该残余分解层。
在制造方法方面，为了实现互连的悬挂，在导电的载体衬底上构造牺牲层，在牺牲层上构造互连层，并且将该互连层与牺牲层一起结构化。然后整个面积地构造多孔的介电层，并且除去牺牲层，用于在互连之下构造空腔。利用该方法能首次也在互连之下实现空腔。
优选地，将一种直至约300-400摄氏度热稳定的聚合物用作牺牲层，其中，为了除去牺牲层，优选地执行在300至600摄氏度的温度下的热转换，该热转换使得因此形成的气态分解产物能够通过多孔层来逸出。
在用于实现互连的支承的可替代的制造方法方面，首先在载体衬底上构造支承结构，然后整个面积地构造牺牲层，并且直至支承结构的表面来平面化，以便最终在平面化的表面上构造和结构化互连层。然后除去牺牲层，用于至少在互连之下构造空腔，并且在互连之上构造封闭的介电覆盖层。在该替代方案中，互连因此不从上方来固定或悬挂，而是从下方通过多个支承元件或支柱来承载。在这种情况下，支承元件可以线状地并基本上垂直于互连地来布置，或者支承元件可以是互连在其上延伸的单个岛。
当然也可以实现上述替代方案的组合。
在其他的从属权利要求中表征了本发明的其他有利的改进方案。
附图说明
以下借助实施例参考附图来详细阐述本发明。
其中：
图1A-1C至图5A-5C示出了用于说明在制造根据第一实施例的互连装置时的主要方法步骤的简化的剖视图或俯视图；
图6A-6C至图10A-10B示出了用于说明在制造根据第二实施例的互连装置时的主要方法步骤的简化的剖视图或俯视图；和
图11示出了根据第三实施例的互连装置的简化的俯视图；
图12示出了这样的传统的DRAM存储单元的简化的等效电路图。
具体实施方式
图1A-5C示出了用于说明在制造根据第一实施例的互连装置时的主要方法步骤的简化的剖视图以及俯视图，其中，可以说从上方或在侧面通过悬挂来支持互连。相应的图C在这种情况下示出了俯视图，其中，图A和B分别是沿所属图C的剖面A-A和B-B的所属的剖视图。
根据图1A至1C首先在载体衬底1上构造牺牲层2，该载体衬底1例如是半导体衬底和尤其是单晶的硅半导体衬底，该牺牲层2可以具有延伸直至载体衬底1的开口0，用于实现稍后的接触。例如，将一种直至约300-400摄氏度热稳定的材料和尤其是聚合物用作牺牲层2，如尤其是也从开头所述文献US 5461003 A中所公知的那样。此外，在更多的细节方面，明确地参阅在该文献中所述的材料。
因此尤其是将聚酰胺、聚对二甲苯基或者特氟隆用于该耐高温的聚合物，例如离心涂镀或者通过CVD沉积该聚合物。
根据图2A至2C然后可以在牺牲层2的表面上或在开口0之内、也在载体衬底1的表面上构造可选的阻挡层3，该阻挡层3防止了稍后构造的互连材料尤其是扩散到载体衬底1中。例如对于可选的阻挡层3，可以借助溅射法PVD(物理气相沉积(Physical VaporDeposition))沉积TiN层。只要已构造了这样的阻挡层，然后就整个面积地、也就是要么直接在结构化的牺牲层2上要么在阻挡层3上构造互连层4。例如可以借助钨CVD法(化学气相沉积(ChemicalVapor Deposition))来构造导电的钨层4，该钨层4在开口0之内同时也实现了通向载体衬底的接触通孔。尤其是对于这样的金属沉积，要求牺牲层2直至至少300摄氏度的高的温度稳定性。尤其是具有直至约450摄氏度的热稳定性的聚酰亚胺因此特别适用于牺牲层2。
可是，用于构造互连层或互连的可替代的方法原则上也是可能的，其中，尤其是指电镀法。在这种情况下，例如首先借助溅射法在牺牲层2的表面上构造阻挡层。然后在开口0中电镀地产生例如铜插塞作为接触通孔V，并且最后例如借助PVD法整个面积地沉积和结构化Al层。在这样的PVD/电镀法中，对于牺牲层2的热稳定性的要求是显著较低的，由此也可以将只直至100摄氏度是热稳定的材料用于牺牲层2。
根据图3A至3C，在下一个步骤中，与牺牲层2一起结构化由阻挡层3和钨层4组成的互连层，由此获得了互连的实际的形状或结构。更确切地说，在这种情况下例如可以应用各向异性的蚀刻(RIE，反应式离子蚀刻(Reactive Ion Etch))，其中，单步的和两步的蚀刻法都是可以设想的。在两步蚀刻法中，例如将相同的离子蚀刻法用于牺牲层2，如在图1A中用于构造开口0那样。以此方式获得了图3中示出的线状或条状的互连，其中，牺牲层2只保持在互连之下，而此外完全除去了直至载体衬底1的表面的材料。当然，接触通孔V应该位于由互连所覆盖的地点上。接触通孔V的宽度优选地小于互连的宽度。
虽然以上建议了一种用于结构化互连的减去的结构化方法，也可以相同的方式借助所谓的大马士革(Damascene)法或者双大马士革法来制造该互连，其中，在未示出的、位于牺牲层的表面上的SiO2层中，除了牺牲层2还构造了相应的互连凹痕或沟道，并且然后将这些互连凹痕或沟道利用互连材料来充满以及平面化。在这种情况下，优选地借助PVD法(物理气象沉积)沉积薄的阻挡层和种子层(Seedschicht)，并且在其上借助ECD法(电化学沉积(Electrochemical Deposition))沉积铜层，以及借助CMP法(化学机械抛光(Chemical Mechanical Polishing))使之平面化。在蚀刻掉SiO2层和结构化聚合物层之后，存在着与图3A至3C中相同的结构，在蚀刻掉SiO2层和结构化聚合物层时使用金属薄条(Metallbahn)作为掩模。
根据图4A至4C，在下一个步骤中，在载体衬底1的表面和结构化的牺牲层2及由层4以及可选的阻挡层3组成的互连的表面上，构造多孔的介电层5A。更确切地说，沉积多孔的电介质，该电介质完全充满了互连之间的缺口，并且同时可靠地覆盖了该互连。应该这样来选择该多孔电介质的特性，使得存在着与互连、例如钨层4和阻挡层3的高的粘着能力，以便在随后除去牺牲层2时实现了对于互连的足够的粘着力。
优选地，整个面积地沉积多孔的SiO2作为多孔的介电层，其中，可是也可以借助自旋(Spin-on)法离心涂镀所谓的基于二氧化硅的干凝胶。在这种情况下，应该这样来设计该多孔介电层5A的微孔或开口的尺寸，使得在下一个分解步骤中可以由此可靠地消散分解产物。
根据图5A至5C，从现在起实现牺牲层2的除去，用于在互连或阻挡层3之下构造空腔6。优选地，在这种情况下执行牺牲层2的热转换，其中，牺牲层2的气态分解产物通过多孔层5A逸出，并且因此形成了气隙或空腔6。在将聚酰亚胺用作牺牲层2时，因此将整个的多层堆叠加热到大于450摄氏度的温度，由此烧毁了聚合物或牺牲层2，并且燃烧气体通过多孔的电介质5A逸出。可是，该温度步骤不应超过600摄氏度，因为否则尤其是在制造半导体电路时，可能损坏以半导体材料来构造的掺杂结(pn)。只要将另外的材料用作牺牲层2，已经在300至600摄氏度的温度范围中的热处理也足够了。在这种情况下，环境大气优选的是空气或纯氧。
牺牲层2可替代地也可以借助氧等离子体或氢等离子体来分解，并且通过多孔电介质5A的微孔来消散。互连之下的、由此形成的气隙或空腔6在这种情况下不是问题，因为通过在侧面和在互连表面上毗邻的多孔层5A的粘着力或支持力足够确保机械稳定性。以这种方式获得了互连和衬底1之间的寄生面积电容的必需的电介质。
此外，在牺牲层2化学转换为气态分解产物时，也可以在空腔6之内的载体衬底1的表面上沉积或沉淀固体的残余分解产物作为残余分解层7，其中，在应用适当的材料时，可以自动地实现用于保护载体衬底1和尤其是半导体衬底的其他的扩散阻挡层。半导体电路的电特性因此保持不受影响，而尤其是在寄生电容方面显著改善了互连的电特性。
尤其是在实现位线BL时，如在图12中所示出的那样，因此可以实现具有大大改善的电特性的DRAM存储单元，或在这些DRAM存储单元中可以显著缩小存储电容器CS。因此显著提高了集成密度。
图6A至10D示出了用于说明在制造根据第二实施例的互连装置时的主要方法步骤的简化的剖视图以及俯视图，其中，基本上从下方实现了互连的支承。
虽然在上述的第一实施例中已经可以显著改善互连相对于导电的载体衬底1的寄生电容，但仍然能继续观察到不受欢迎的寄生电容，这些寄生电容尤其是从斜向位于互连之下的区域中得到。更确切地说，这样的以一相对互连的角度向下朝向载体衬底1所处的寄生电容具有多孔层5A作为电介质，该多孔层5A在应用二氧化硅时约为k＝3.9(介电常数)。
根据第二实施例，因此不仅直接在互连之下构造空腔，而且将互连之下的整个平面确定为空腔，由此对于所有的寄生的衬底电容获得了k＝1的最佳的介电常数。
在以下第二实施例的说明中，其中，从下方、也就是从载体衬底来执行互连的支承，并且几乎将互连平面之下的完整的平面确定为空腔，相同的参考符号表示与图1至5中相同的或类似的层或元件，因此以下免去了重复的说明。
根据图6A至6C，因此在根据第二实施例的载体衬底1上，首先构造针对稍后的互连的支承结构10。更确切地说，例如条状或线状地在载体衬底1的表面上构造介电的支承元件，并且利用牺牲层2来覆盖。优选地，通过沉积非多孔的SiO2层，利用以下的结构化来制造介电的支承结构，其中，尤其是可以将各向异性的干蚀刻法用于结构化，可是原则上也可以将湿蚀刻法用于结构化。替代优选应用的介电的支承结构10的SiO2材料，尤其是也可以应用所谓的低k材料，这些低k材料的介电常数k显著小于二氧化硅的介电常数k。二氧化硅的k值或介电常数约位于3.9，并且在这种情况下用作用于分类所谓的低k材料和高k材料的参考值。
虽然优选地将上述材料和尤其是耐热的聚酰亚胺用于牺牲层2，可替代地也仍然可以将Si3N4用于支承结构10，而将SiO2用作牺牲层2，其中，在下一个用于除去牺牲层2的除去步骤中执行HF蚀刻。由于Si3N4和SiO2在任何标准过程中均可供使用，所以得出了一种特别简单的实现方案。
可是以下继续对于作为牺牲层2的聚合物并且尤其是对于作为支承结构10的SiO2来说明第二实施例。
随后根据图7A至7C实现了牺牲层2的平面化，用于露出支承结构10的表面。优选地，在这种情况下借助CMP法(化学机械抛光)将聚合物2直至支承结构10的上边缘返回抛光。此外，在此时刻可以通过将牺牲层2蚀刻直至载体衬底1来构造如实施例1中那样的可能必要的接触开口0。
从现在起，根据图8A至8C又在平面化的表面上、也就是在牺牲层2和支承结构10的表面上构造具有必要时可选的阻挡层3的互连层4。在这种情况下，又可以如在第一实施例中那样，在接触开口O之内实现接触通孔V或者也实现所谓的伪接触通孔，其中，接触通孔V实现了到载体衬底1的电接触，而在伪接触通孔中，例如由于互连4和载体衬底1之间的未示出的绝缘的基层，没有建立电接触。又要么执行用于例如沉积钨的上述的CVD法，要么执行上述的PVD/电镀法，在该PVD/电镀法中，例如在接触通孔中电镀地构造铜插塞并且在其上例如借助溅射法沉积Al层。对牺牲层2的温度要求相应地不同于在实施例1中的温度要求。
除此之外，根据图8A至8C也执行例如由钨层4和阻挡层3组成的互连层的结构化，由此产生了通常线状或条状的互连。在应用条状或线状的支承结构时，优选地基本上垂直于支承结构10来布置互连，由此能实现一种很简单的结构。可是原则上也可以相对互连为任意的角度来布置支承结构。
如在第一实施例中那样，为了实现结构化的互连，替代上述的减去的结构化方法，可以借助光敏漆、曝光和随后的蚀刻，也可以借助所谓的大马士革法或者双大马士革法来构造互连。在这种情况下，在根据图7A至7C的步骤中的平面化之后，又可以例如在牺牲层2的表面上构造SiO2层，其中，通过该SiO2层中的沟道(Graben)制造稍后的互连线。如在第一实施例中那样，在这种情况下又借助PVD法(物理气象沉积)来沉积薄的阻挡层和种子层，并且借助ECD法(电化学沉积)在其上沉积铜层，以及借助CMP法(化学机械抛光)来平面化。
如图8A和8B中示出的那样，在该蚀刻过程中，例如牺牲层2优选地完全保持。但是原则上也可以部分地除去该牺牲层2，如在图3B中那样。
根据图9A至9C然后几乎完全除去牺牲层2，用于构造除了支承结构10之外的几乎完整的空腔6，该空腔6至少包括一个或多个互连3、4之下的整个平面。如在第一实施例中那样，在这种情况下又可以执行热转换，其中，在300至600摄氏度的温度下将聚合物化学转换或烧毁。也可以又在载体衬底1的表面上构造残余分解层7，该残余分解层7必要时作为其他的阻挡层来防止例如来自互连的材料扩散到半导体材料中。
由于在该第二实施例中的开放的装置，替代该热转换或替代应用替代阐述的氧等离子体或氢等离子体，也可以应用传统的各向同性的蚀刻法和尤其是HF湿蚀刻法，其中，如已经提及的那样，也可以将Si3N4用作支承结构10，而将SiO2用作牺牲层2。应相应地选择针对阻挡层3和实际的互连层4的材料，以致在除去牺牲层2时不执行蚀刻。此外，可替代地还可以执行各向同性的等离子体蚀刻，以此完全除去牺牲层2。
因此仅仅通过支承结构10，并且必要时通过接触通孔V或可选的伪接触通孔V，从下方来支承或承载互连。
根据图10A和10B在最终的步骤中，在互连3、4之上构造了封闭的介电覆盖层5B。在这种情况下，优选非共形地(nicht-konformal)这样沉积非多孔的电介质(例如SiO2)，使得互连或位线之间的缺口完全闭合，并且能够实现随后的层结构的平的平面。在这样的非共形的沉积法中，互连只部分地在其侧面上利用电介质来覆盖，因此以有利的方式也能够实现相邻互连之间的在侧面的空腔6A。
在该第二实施例中，因此获得既相对于载体衬底1、又相对于相邻互连的寄生电容的最大可能的降低，因为不仅互连之下的整个平面是一个空腔6而且因此利用空气或不导电的气体或真空来充满，而且在互连旁边的侧面至少部分地实现了具有k＝1的最佳k值的空腔6A。与非共形的覆盖层5B、也就是与具有不同层厚的层相组合，支承结构10以及接触通孔V具有足够的机械稳定性，以便在随后的层中实现其他的所谓的金属化平面。
图11示出了根据第三实施例的互连装置的简化的俯视图，其中，基本上岛状地构造了支承结构。在这种情况下，矩形的支承元件10A可以在侧面探出互连宽度外，或者作为正方形的支承元件10B也可以具有比互连宽度小的宽度。在该实现方案中，稍微继续改善了寄生电容。
以此方式获得具有最大可能减少的寄生电容的互连装置，其中，至少直接在互连之下或在互连和载体衬底之间构造空腔。在这种情况下，该空腔可以只在互连之下隧道形地分布，或者占据了互连之下的整个平面，或者甚至在侧面延伸直到互连之间。
尤其是在将这样的互连装置用作根据图12的半导体存储单元中的位线时，可以显著减少在其中所示出的存储电容器CS，并且显著提高诸如读出速度的电特性。
以上借助所选出的材料已阐述了本发明。可是，本发明不局限于此，并且以相同的方式也包括了其他的可替代的材料，需要这些材料用于产生与必要的支持元件或支承元件相结合的本发明的空腔。此外，也可以组合上述的实施例，其中，尤其是也提及了将多孔材料用于覆盖层5B。以相同的方式，本发明不仅局限于半导体技术领域中的互连装置，而且以相同的方式包括了诸如在印刷电路等等中的所有其他的互连装置，在这些印刷电路中，互连的电特性和尤其是寄生电容是重要的。
参考符号列表
1                        载体衬底
2                        牺牲层
3                        阻挡层
4                        互连层
5A                       多孔的介电层
5B                       非多孔的介电层
6，6A                    空腔
7                        残余分解层
10，10A，10B             支承结构
V                        接触通孔
O                        接触开口

Claims (27)

1.互连装置，其具有
导电的载体衬底(1)；
被构造在所述载体衬底(1)之上的介电层，和
被构造在所述介电层之上的导电的互连(3，4)，
其特征在于，
至少在所述互连(3，4)之下的所述介电层是空腔(6)。
2.按权利要求1所述的互连装置，
其特征在于，所述空腔(6)利用空气、真空或者不导电的气体来充满。
3.按权利要求1或2所述的互连装置，
其特征在于限定所述空腔(6)的、附着在所述互连(3，4)上的多孔的介电层(5A)。
4.按权利要求3所述的互连装置，
其特征在于，所述多孔层(5A)具有多孔的SiO2。
5.按权利要求1或2之一所述的互连装置，
其特征在于，在所述载体衬底(1)的表面上的空腔(6)中，构造支承所述互连(3，4)的介电的支承元件(10；10A，10B)。
6.按权利要求5所述的互连装置，
其特征在于，在所述互连(3，4)之上这样构造非多孔的介电的覆盖层(5B)，使得所述空腔(6A)也位于所述互连(3，4)的侧面。
7.按权利要求5或6所述的互连装置，
其特征在于，线状和基本上垂直于所述互连(3，4)地来构造所述支承元件(10)。
8.按权利要求5至7之一所述的互连装置，
其特征在于，岛状地构造所述支承元件(10A，10B)。
9.按权利要求1至8之一所述的互连装置，
其特征在于，所述互连(3，4)具有接触通孔(V)，该接触通孔(V)从所述互连(3，4)引向所述衬底表面(1)，并且电连接所述衬底。
10.按权利要求1至9之一所述的互连装置，
其特征在于，所述互连(3，4)具有伪接触通孔，该伪接触通孔从所述互连(3，4)引向所述衬底表面(1)，并且没有电连接所述衬底。
11.按权利要求1至10之一所述的互连装置，
其特征在于，所述互连具有阻挡层(3)，该阻挡层(3)防止互连材料扩散到所述载体衬底(1)中。
12.按权利要求1至11之一所述的互连装置，
其特征在于，在所述载体衬底(1)的表面上的空腔(6)中构造残余分解层(7)。
13.按权利要求1至12之一所述的互连装置，
其特征在于，所述互连(3，4)是DRAM存储单元的位线(BL)。
14.用于制造互连装置的方法，其具有以下的步骤：
a)在导电的载体衬底(1)上构造牺牲层(2)；
b)在所述牺牲层(2)上构造互连层(3，4)；
c)结构化所述互连层和所述牺牲层，用于在所述结构化的牺牲层(2)上产生结构化的互连(3，4)；
d)在所述载体衬底(1)和所述结构化的互连(3，4)以及牺牲层(2)的表面上构造多孔的介电层(5A)；和
e)除去所述牺牲层(2)，用于在所述互连(3，4)之下构造空腔(6)。
15.按权利要求14所述的方法，
其特征在于，在步骤a)中构造针对所述牺牲层(2)中的接触通孔(V)或者伪接触通孔的开口(0)。
16.按权利要求14或15所述的方法，
其特征在于，在步骤a)至c)中，执行大马士革法或者双大马士革法。
17.按权利要求14至16之一所述的方法，
其特征在于，在步骤a)中，将直至约300摄氏度热稳定的聚合物用作牺牲层(2)。
18.按权利要求14至17之一所述的方法，
其特征在于，整个面积地沉积多孔的SiO2作为多孔的介电层(5A)。
19.按权利要求14至18之一所述的方法，
其特征在于，在步骤e)中，尤其是在300至600摄氏度的温度范围中执行所述牺牲层(2)的热转换，其中，所述气态分解产物通过所述多孔层(5A)逸出。
20.按权利要求14至19之一所述的方法，
其特征在于，在步骤e)中，在所述载体衬底(1)的表面上构造残余分解层(7)。
21.用于制造互连装置的方法，其具有以下的步骤：
a)在载体衬底(1)上构造支承结构(10)；
b)在所述载体衬底(1)和所述支承结构(10)的表面上构造牺牲层(2)；
c)平面化所述牺牲层(2)，用于露出所述支承结构(10)的表面；
d)在所述牺牲层(2)和所述支承结构(10)的表面上构造互连层(3，4)；
e)结构化所述互连层，用于产生结构化的互连(3，4)；
f)除去所述牺牲层(2)，用于至少在所述互连(3，4)之下构造空腔(6)；和
g)在所述互连(3，4)之上构造封闭的介电的覆盖层(5B)。
22.按权利要求21所述的方法，
其特征在于，在步骤a)中整个面积地沉积和结构化SiO2层作为支承结构(10)，并且在步骤b)中将直至约300摄氏度热稳定的聚合物用作牺牲层(2)。
23.按权利要求21或22之一所述的方法，
其特征在于，在步骤e)之后构造针对所述牺牲层(2)中的接触通孔(V)或者伪接触通孔的开口(O)。
24.按权利要求21至23之一所述的方法，
其特征在于，在步骤f)中，尤其是在300至600摄氏度的温度范围中，执行所述牺牲层(2)的热转换。
25.按权利要求21至24之一所述的方法，
其特征在于，在步骤f)中，在所述载体衬底(1)的表面上构造残余分解层(7)。
26.按权利要求21至25之一所述的方法，
其特征在于，在步骤a)中，线状或岛状地构造所述支承结构。
27.按权利要求21所述的方法，
其特征在于，在步骤a)中，整个面积地沉积和结构化Si3N4层作为支承结构(10)；在步骤b)中，整个面积地沉积SiO2层作为牺牲层(2)；以及在步骤f)中执行HF蚀刻。
CN200610009576XA 2005-02-24 2006-02-24 互连装置以及所属的制造方法 Expired - Fee Related CN1832160B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005008476.1 2005-02-24
DE102005008476A DE102005008476B4 (de) 2005-02-24 2005-02-24 Leitbahnanordnung sowie zugehöriges Herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN1832160A true CN1832160A (zh) 2006-09-13
CN1832160B CN1832160B (zh) 2010-06-02

Family

ID=36914485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610009576XA Expired - Fee Related CN1832160B (zh) 2005-02-24 2006-02-24 互连装置以及所属的制造方法

Country Status (3)

Country Link
US (2) US20060199368A1 (zh)
CN (1) CN1832160B (zh)
DE (1) DE102005008476B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101883309A (zh) * 2009-05-08 2010-11-10 佳能株式会社 电容性机电变换器及其制造方法
TWI650912B (zh) * 2015-09-30 2019-02-11 蘋果公司 具有雙平面連接之互連裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8535993B2 (en) * 2010-09-17 2013-09-17 Infineon Technologies Ag Semiconductor device and method using a sacrificial layer
KR101887200B1 (ko) 2012-03-15 2018-08-09 삼성전자주식회사 반도체 소자
CN107750389B (zh) * 2015-06-25 2022-05-17 英特尔公司 利用不着陆过孔解决方案用于电容利益的陶立克式支柱支撑的无掩模气隙结构
KR102664275B1 (ko) 2019-03-29 2024-05-09 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3074713B2 (ja) * 1990-09-18 2000-08-07 日本電気株式会社 半導体装置の製造方法
JPH0722583A (ja) * 1992-12-15 1995-01-24 Internatl Business Mach Corp <Ibm> 多層回路装置
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
DE4441898C1 (de) * 1994-11-24 1996-04-04 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelementes
US5792706A (en) * 1996-06-05 1998-08-11 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to reduce permitivity
US6242336B1 (en) * 1997-11-06 2001-06-05 Matsushita Electronics Corporation Semiconductor device having multilevel interconnection structure and method for fabricating the same
DE19834234C2 (de) * 1998-07-29 2000-11-30 Siemens Ag Integrierter Halbleiterchip mit Füllstrukturen
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6699732B2 (en) * 2002-04-17 2004-03-02 Celerity Research Pte. Ltd. Pitch compensation in flip-chip packaging
US6740535B2 (en) * 2002-07-29 2004-05-25 International Business Machines Corporation Enhanced T-gate structure for modulation doped field effect transistors
US6867125B2 (en) * 2002-09-26 2005-03-15 Intel Corporation Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
US6949456B2 (en) * 2002-10-31 2005-09-27 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps
US7187081B2 (en) * 2003-01-29 2007-03-06 International Business Machines Corporation Polycarbosilane buried etch stops in interconnect structures
JP4102246B2 (ja) * 2003-04-28 2008-06-18 株式会社東芝 半導体装置及びその製造方法
US7045452B2 (en) * 2003-09-30 2006-05-16 Intel Corporation Circuit structures and methods of forming circuit structures with minimal dielectric constant layers
KR100552856B1 (ko) * 2004-04-23 2006-02-22 동부아남반도체 주식회사 반도체 소자의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101883309A (zh) * 2009-05-08 2010-11-10 佳能株式会社 电容性机电变换器及其制造方法
CN101883309B (zh) * 2009-05-08 2013-11-06 佳能株式会社 电容性机电变换器及其制造方法
TWI650912B (zh) * 2015-09-30 2019-02-11 蘋果公司 具有雙平面連接之互連裝置

Also Published As

Publication number Publication date
CN1832160B (zh) 2010-06-02
US8877631B2 (en) 2014-11-04
US20060199368A1 (en) 2006-09-07
DE102005008476A1 (de) 2006-09-14
US20110217839A1 (en) 2011-09-08
DE102005008476B4 (de) 2006-12-21

Similar Documents

Publication Publication Date Title
CN1167107C (zh) 一种制造低介电常数中间层的集成电路结构的方法
CN1134060C (zh) 超薄单相金属导体扩散阻挡层
CN2720636Y (zh) 集成电路
CN1967799A (zh) 一种具有空气间隔的集成电路的制作方法
CN1832160A (zh) 互连装置以及所属的制造方法
CN1828884A (zh) 半导体装置及其制造方法
CN1670957A (zh) 半导体装置中的散热系统及方法
CN1531755A (zh) 利用牺牲材料的半导体构造及其制造方法
CN1795552A (zh) 制造一种多层互连结构的方法
CN1783476A (zh) 集成电路的内连线结构
CN101064296A (zh) 半导体装置及其制造方法
KR101738309B1 (ko) 그래핀 구조물을 갖는 캐패시터, 이 캐패시터를 포함하는 반도체 디바이스, 및 그 형성 방법
CN101064251A (zh) 半导体结构的形成方法及半导体结构
CN1956165A (zh) 互连中的气隙的横向分布控制
CN100350592C (zh) 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法
CN1707788A (zh) 半导体器件及其制造方法
TWI231564B (en) Cu damascene process and structure
KR100519169B1 (ko) 반도체 소자의 금속배선 형성방법
CN1110084C (zh) 半导体基片中的小型接头及其制作方法
CN1734742A (zh) 层排列形成方法及层排列
CN1501492A (zh) 一种具有空气间隔的集成电路结构及其制作方法
US8981563B2 (en) Semiconductor device and method of manufacturing the same
CN1519895A (zh) 在半导体装置中形成阻挡金属的方法
CN2741182Y (zh) 半导体装置
CN1269208C (zh) 利用电化学沉积制备电容器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602