CN1812267A - 驱动电路 - Google Patents

驱动电路 Download PDF

Info

Publication number
CN1812267A
CN1812267A CNA2006100066540A CN200610006654A CN1812267A CN 1812267 A CN1812267 A CN 1812267A CN A2006100066540 A CNA2006100066540 A CN A2006100066540A CN 200610006654 A CN200610006654 A CN 200610006654A CN 1812267 A CN1812267 A CN 1812267A
Authority
CN
China
Prior art keywords
converter
current potential
transistor
drive circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100066540A
Other languages
English (en)
Inventor
名野隆夫
女屋佳隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1812267A publication Critical patent/CN1812267A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)

Abstract

一种控制电路，是将变换器(INV2)的输出电压施加在用于控制输出晶体管的变换器(INV4)的输入端子，将变换器(INV4)的输出电压施加在输出段的变换器(INV6)的N沟道型MOS晶体管(18)的栅极。变换器(INV4)将P沟道型MOS晶体管(25)、第1电阻(R1)、第2电阻(R2)、N沟道型MOS晶体管(26)连接在正的高电源电位(VH)和负的高电源电位(VL)之间而构成，并将第1电阻(R1)和N沟道型MOS晶体管(26)之间的连接点作为所述变换器(INV4)的输出端子。从而，在转换驱动电路的输出段的变换器时，防止正升压充电泵电路(12)输出的正的高电源电位(VH)异常地下降。

Description

驱动电路
技术领域
本发明涉及驱动电路，尤其涉及例如在CCD照相机的控制中使用的驱动电路。
背景技术
以往，作为用于控制CCD照相机的驱动电路，其规格上，需要能够输出高电压的驱动电路，其中，所述CCD照相机将搭载在移动电话等移动信息设备上的CCD(Charge Coupled Device)作为摄像元件使用。图3是这样的驱动电路的电路图。
INV1是输入段的变换器(inverter)，由P沟道型MOS晶体管10及N沟道型MOS晶体管11在低电源电位Vdd(例如，+3V)和接地电位0V之间串联连接而构成。12是根据低电源电位Vdd生成正的高电源电位VH(例如，+15V)的正升压充电泵电路(charge pump circuit)，13是生成负的高电源电位VL(例如，-7.5V)的负升压充电泵电路。
在变换器INV1的输入端子上施加有CCD控制电压VIN，变换器INV1的输出电压通过下一段的电平移动电路14，进行电平移动，使其高电平成为VH、低电平成为VL。
电平移动电路14的输出电压施加在由P沟道型MOS晶体管15及N沟道型MOS晶体管16构成的变换器INV2的输入端子上，变换器INV2的输出电压进而施加在由P沟道型MOS晶体管17及N沟道型MOS晶体管18构成的输出段的变换器INV3的输入端子上。
另外，作为变换器INV2、INV3的高电位侧电源，由正的高电源电位VH供给，作为低电位侧电源，由负的高电源电位VL供给。在输出段的变换器INV3的输出端子19和负的高电源电位VL之间，连接有输出电容器C，所述输出电容器C介由IC外部的外部配线20、21外附在IC上。外部配线20、21分别具有寄生电感L1、L2。还有，关于正升压充电泵电路12及负升压充电泵电路13，在专利文献1中有相关记载。
【专利文献1】特开2001-231249号公报
然而，在上述的驱动电路中，如图4所示，发现：在输出段的变换器INV3的输出电压Vout从高电平变化为低电平之后，发生了正升压充电泵电路12的输出电位即正的高电源电位VH异常地下降的现象。这种异常现象在输出电容器C的值为500pF时不发生，但在输出电容器C的值达到作为CCD照相机控制所需规格的1000pF的大值时发生。
如果发生这样的异常现象，则存在以下问题：将正的高电源电位VH作为电源电位使用的IC内的其他的电路的运行变为不稳定，导致发生误操作。
发明内容
因此，本发明人查明了该异常现象的原因，并开发了本发明的驱动电路。首先，对该查明的原因进行说明。图5是表示构成驱动电路的输出段的变换器INV3的、P沟道型MOS晶体管17和N沟道型MOS晶体管18的构造的剖视图。
P沟道型MOS晶体管17形成在第1N阱51中，所述第1N阱51形成在P型半导体基板50的表面；N沟道型MOS晶体管18在P型半导体基板50的表面上形成在P阱53中，所述P阱53形成在与所述第1N阱51邻接而形成的第2N阱52中。另外，第1及第2N阱51、52的电位分别通过第1n型层54、第2n型层55设定为正的高电源电位VH(+15V)，P阱53通过p型层56设定为正的高电源电位VL(-7.5V)。
根据图3、图5所示的驱动电路，模拟输出电压Vout从高电平变化为低电平时的结果如图6所示。在图6(a)、(b)中，纵轴表示Vout，横轴表示时间。图6(b)是图6(a)的局部放大图。从该模拟结果明显可知，在输出电容器C为1000pF的情况下，相比500pF的情况，输出电压Vout的振荡(ringing)大。
尤其，在输出电容器C为500pF的情况下，输出电压Vout过冲(Overshoot)到负的高电源电位VL(-7.5V)以下的间隔为40ns(纳秒)左右，但在输出电容器C为1000pF的情况下，输出电压Vout过冲到负的高电源电位VL(-7.5V)以下的间隔为60ns(纳秒)左右长。还有，在模拟中，将寄生电感L1、L2的合成电感值设为200nH(纳亨利)。
该过冲期间相当于由图5中的P阱53和N沟道型MOS晶体管18的n型漏极层57构成的寄生二极管导通的期间。即，在输出电容器C为1000pF的情况下，产生大的过冲，因此，所述寄生二极管上流过大电流，而这个电流成为基极电流IB，从而，寄生双极型晶体管导通。
在该寄生双极型晶体管中，图5中的n型漏极层57设为发射极，将P阱53设为基极，将第2N阱52设为集电极。如果导通该寄生双极型晶体管，则集电极电流IC从正的高电源电位VH(+15V)流过第2N阱52。因该集电极电流IC流过，正升压充电泵电路12输出的正的高电源电位VH(+15V)异常地下降。
从而，正的高电源电位VH(+15V)异常下降的原因是，输出段的变换器INV3的输出电压Vout由于由附带在输出电容器C和外部配线20、21的寄生晶体管L1、L2构成的LC电路而过冲为负的高电源电位VL(-7.5V)以下而引起。为了降低该过冲，可以考虑以与所述输出电容器C串联的方式将输出电阻插入到输出端子19，但由此，导致增大输出段的变换器INV3的输出阻抗，不能满足电路规格。
因此，本发明如图1所示，其特征在于，将用于限制过冲的第1电阻R1设置在输出段的变换器INV6的前段的变换器INV4上。由此，不存在输出段的变换器INV6的输出阻抗增大的情况，限制输出段的变换器INV6的输出电压Vout过冲到负的高电源电位VL(-7.5V)以下，从而，防止上述的寄生双极型晶体管导通。
根据本发明的驱动电路，能限制输出段的变换器的输出电压过冲，因此，在转换驱动电路的输出段的变换器时，能够防止正升压充电泵电路12输出的正的高电源电位VH异常地下降。尤其，在高电压输出(例如，15V左右以上)的驱动电路中，输出电压的振荡及过冲大，寄生双极型晶体管容易导通，因此，使用在这样的驱动电路上大有效果。
附图说明
图1是本发明的实施方式的驱动电路的电路图。
图2是表示本发明的实施方式的驱动电路的模拟结果的图。
图3是以往例的驱动电路的电路图。
图4是以往例的驱动电路的运行波形图。
图5是表示驱动电路的输出段的变换器INV3的构造的剖视图。
图6是表示以往的驱动电路的模拟结果的图。
图中，10、15、17、25、27-P沟道型MOS晶体管、11、16、18、26、28-N沟道型MOS晶体管、R1-第1电阻、R2-第2电阻、12-正升压充电泵电路、13-负升压充电泵电路。
具体实施方式
下面，参照图面对本发明的实施方式进行说明。图1是该驱动电路的电路图。在图1中，对与图3(以往例的电路)相同的构成部分附加相同的符号并省略说明。另外，构成输出段的变换器INV6的P沟道型MOS晶体管17和N沟道型MOS晶体管18的构造，与图5所示的剖面构造相同。
本实施方式中的驱动电路，与以往例中的电路不相同之点在于将变换器INV2的输出电源分别施加在用于控制输出段的变换器INV6的变换器INV4、INV5的输入端子，将变换器INV4的输出电压施加在输出段的变换器INV6的N沟道型MOS晶体管18(输出晶体管)的栅极，将变换器INV5的输出电压施加在输出段的变换器INV6的P沟道型MOS晶体管17(输出晶体管)的栅极。
变换器INV4是，将P沟道型MOS晶体管25、第1电阻R1、N沟道型MOS晶体管26按这个顺序连接在正的高电源电位VH(例如，+15V)和负的高电源电位VL(例如，-7.5V)之间而构成，并将第1电阻R1和N沟道型MOS晶体管26之间的连接点设为该变换器INV4的输出端子。第1电阻R1是作为P沟道型MOS晶体管25的漏极电阻插入的元件，如果导通P沟道型MOS晶体管25，则由该第1电阻R1限制流过P沟道型MOS晶体管25的电流。
这样，输出段的变换器INV6的N沟道型MOS晶体管18(输出晶体管)的栅极电位缓慢上升，与此对应，N沟道型MOS晶体管18(输出晶体管)也缓慢导通。由此，能够抑制输出段的变换器INV6的输出电压Vout的振荡(ringing)，且能够限制过冲。
第1电阻R1优选由将杂质离子注入到半导体基板50中而形成的离子注入电阻层构成。另外，也可以取而代之第1电阻R1的插入，将P沟道型MOS晶体管25的导通电阻增大。具体来说，对于限制过冲来说优选的是，将P沟道型MOS晶体管25的尺寸比(沟道宽度W/沟道长度L)设为N沟道型MOS晶体管26的尺寸比的1/5以下。
进而，也可以插入第1电阻R1，且将P沟道型MOS晶体管25的尺寸比(沟道宽度W/沟道长度L)设为N沟道型MOS晶体管26的尺寸比的1/5以下，由此，能够进而限制输出段的变换器INV6的输出电压Vout的过冲。
图2是模拟输出段的变换器INV6的输出电压Vout从高电平变化为低电平时的结果。纵轴表示Vout，横轴表示时间。从该模拟结果明显可知，减少了输出电压Vout的振荡及过冲。还有，在本实施例的实际的驱动电路中，也确认出不发生像以往的正的高电源电位VH异常地下降现象。
在上述的驱动电路的构成上，为了限制输出段的变换器INV6的输出电压Vout从高电平变化为低电平时的过冲，而插入了第1电阻R1，但也可以与此情形相同地即如图1所示地，为限制输出段的变换器INV6的输出电压Vout从低电平变化为高电平时的过冲而插入第2电阻R2。
即，变换器INV5是将P沟道型MOS晶体管27、第2电阻R2、N沟道型MOS晶体管28按这个顺序连接在正的高电源电位VH(例如，+15V)和负的高电源电位VL(例如，-7.5V)之间而构成，并将第2电阻R2和P沟道型MOS晶体管27之间的连接点作为该变换器INV5的输出端子。第2电阻R2是作为N沟道型MOS晶体管28的漏极电阻而插入的元件，如果导通N沟道型MOS晶体管28，则由该第2电阻R2限制流过N沟道型MOS晶体管28的电流。
这样，输出段的变换器INV6的P沟道型MOS晶体管17(输出晶体管)的栅极电位缓慢下降，与此对应，P沟道型MOS晶体管17(输出晶体管)也缓慢导通。由此，能够抑制输出段的变换器INV6的输出电压Vout的振荡，且能够限制过冲。
第2电阻R2，优选的是，由将杂质离子注入半导体基板50中而形成的离子注入电阻层构成。另外，也可以取而代之第2电阻R2的插入，将N沟道型MOS晶体管28的导通电阻增大。具体来说，对于限制过冲来说优选的是，将N沟道型MOS晶体管28的尺寸比(沟道宽度W/沟道长度L)设为P沟道型MOS晶体管27的尺寸比的1/5以下。
进而，也可以插入第2电阻R2，且将N沟道型MOS晶体管28的尺寸比(沟道宽度W/沟道长度L)设为P沟道型MOS晶体管27的尺寸比的1/5以下，由此，能够进而限制输出段的变换器INV6的输出电压Vout的过冲。还有，优选在本实施方式中将第1及第2电阻R1、R2的电阻值设为20KΩ～30KΩ左右。

Claims (9)

1.一种驱动电路，具有：
由串联连接在第1电位和第2电位之间的第1及第2MOS晶体管构成的第1变换器；
生成所述第1电位的第1电源电路；
生成所述第2电位的第2电源电路；
具有串联连接在所述第1电位和所述第2电位之间的第3及第4MOS晶体管的第2变换器；和
串联连接在所述第1电位和所述第2电位之间并具有第5及第6MOS晶体管的第3变换器，
所述第2变换器的输出施加在所述第1MOS晶体管的栅极，所述第3变换器的输出施加在所述第2MOS晶体管的栅极，
所述驱动电路的特征是：
在所述第3MOS晶体管和所述第4MOS晶体管之间插入有限制所述第1变换器的输出的过冲的第1电阻。
2.根据权利要求1所述的驱动电路，其特征是：
在所述第5MOS晶体管和所述第6MOS晶体管之间插入有限制所述第1变换器的输出的过冲的第2电阻。
3.根据权利要求1所述的驱动电路，其特征是：
所述第1电阻由离子注入电阻层构成。
4.一种驱动电路，具有：
由串联连接在第1电位和第2电位之间的第1及第2MOS晶体管构成的第1变换器；
生成所述第1电位的第1电源电路；
生成所述第2电位的第2电源电路；
具有串联连接在所述第1电位和所述第2电位之间的第3及第4MOS晶体管的第2变换器；和
串联连接在所述第1电位和所述第2电位之间并具有第5及第6MOS晶体管的第3变换器，
所述第2变换器的输出施加在所述第1MOS晶体管的栅极，所述第3变换器的输出施加在所述第2MOS晶体管的栅极，
所述驱动电路的特征是：
将所述第3MOS晶体管的尺寸比设为所述第4MOS晶体管的尺寸比的1/5以下。
5.根据权利要求4所述的驱动电路，其特征是：
在所述第3MOS晶体管和所述第4MOS晶体管之间插入有限制所述第1变换器的输出的过冲的第1电阻。
6.一种驱动电路，具有：
由串联连接在第1电位和第2电位之间的第1及第2MOS晶体管构成的第1变换器；
生成所述第1电位的第1电源电路；
生成所述第2电位的第2电源电路；
具有串联连接在所述第1电位和所述第2电位之间的第3及第4MOS晶体管的第2变换器；和
串联连接在所述第1电位和所述第2电位之间并具有第5及第6MOS晶体管的第3变换器，
所述第2变换器的输出施加在所述第1MOS晶体管的栅极，所述第3变换器的输出施加在所述第2MOS晶体管的栅极，
所述驱动电路的特征是：
将所述第6MOS晶体管的沟道宽度对沟道长度的比设为所述第5MOS晶体管的沟道宽度对沟道长度的比的1/5以下。
7.根据权利要求4记载的驱动电路，其特征是：
在所述第5MOS晶体管和所述第6MOS晶体管之间插入有限制所述第1变换器的输出过冲的第2电阻。
8.根据权利要求1～7所述的驱动电路，其特征是：
所述第2MOS晶体管形成在第2导电型的第1阱中，所述第2导电型的第1阱形成在第1导电型的半导体基板的表面上，
所述第1MOS晶体管形成在第1导电型的第3阱中，所述第1导电型的第3阱形成在第2导电型的第2阱中，所述第2导电型的第2阱形成在所述半导体基板的表面上。
9.根据权利要求8所述的驱动电路，其特征是：
所述第1及第2阱的电位设定为所述第1电位，所述第3阱设定为所述第2电位。
CNA2006100066540A 2005-01-24 2006-01-23 驱动电路 Pending CN1812267A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005015282 2005-01-24
JP2005015282A JP2006203748A (ja) 2005-01-24 2005-01-24 駆動回路

Publications (1)

Publication Number Publication Date
CN1812267A true CN1812267A (zh) 2006-08-02

Family

ID=36696133

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100066540A Pending CN1812267A (zh) 2005-01-24 2006-01-23 驱动电路

Country Status (5)

Country Link
US (1) US20060164135A1 (zh)
JP (1) JP2006203748A (zh)
KR (1) KR100715415B1 (zh)
CN (1) CN1812267A (zh)
TW (1) TW200642277A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345475B (zh) * 2007-07-12 2012-09-12 瑞萨电子株式会社 电荷泵驱动电路
CN110350905A (zh) * 2018-04-03 2019-10-18 中国科学院声学研究所 一种mems电容式加速度计接口电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200820571A (en) * 2006-10-27 2008-05-01 Fitipower Integrated Tech Inc Driving device
US8183845B2 (en) * 2008-11-24 2012-05-22 Exelis, Inc. Low voltage power supply
KR101998078B1 (ko) 2012-12-10 2019-07-09 삼성전자 주식회사 하이브리드 차지 펌프 및 그 구동 방법, 파워 관리 회로, 및 디스플레이 장치
EP4224712A1 (en) * 2022-02-08 2023-08-09 NXP USA, Inc. Circuits for inverters and pull-up/pull-down circuits

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2207315B (en) * 1987-06-08 1991-08-07 Philips Electronic Associated High voltage semiconductor with integrated low voltage circuitry
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법
JPH04175010A (ja) * 1990-11-08 1992-06-23 Nec Ic Microcomput Syst Ltd 出力バッファ回路
JPH04263514A (ja) * 1991-02-19 1992-09-18 Toshiba Corp 論理回路
TW247975B (zh) * 1992-07-14 1995-05-21 Philips Electronics Nv
JP3708561B2 (ja) * 1993-07-15 2005-10-19 株式会社ルネサステクノロジ 出力回路
JPH07111311A (ja) * 1993-10-13 1995-04-25 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH07307660A (ja) * 1994-05-11 1995-11-21 Mitsubishi Denki Semiconductor Software Kk 出力バッファ回路
JPH08316817A (ja) * 1995-05-19 1996-11-29 Sanyo Electric Co Ltd 出力回路及び半導体装置
JP3641511B2 (ja) * 1995-06-16 2005-04-20 株式会社ルネサステクノロジ 半導体装置
JPH09148909A (ja) * 1995-11-17 1997-06-06 Hitachi Ltd 半導体集積回路装置
KR100255507B1 (ko) * 1996-12-30 2000-05-01 김영환 고속 출력버퍼 회로
US6535034B1 (en) * 1997-07-30 2003-03-18 Programmable Silicon Solutions High performance integrated circuit devices adaptable to use lower supply voltages with smaller device geometries
JPH11274908A (ja) * 1998-03-18 1999-10-08 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2001036093A (ja) * 1999-07-23 2001-02-09 Sanyo Electric Co Ltd 半導体装置
JP2001145370A (ja) * 1999-11-19 2001-05-25 Mitsubishi Electric Corp 駆動回路
JP2002252555A (ja) * 2001-02-26 2002-09-06 Mitsubishi Electric Corp 出力回路
JP2003309460A (ja) * 2002-04-15 2003-10-31 Hitachi Ltd 半導体集積回路装置
US6753708B2 (en) * 2002-06-13 2004-06-22 Hewlett-Packard Development Company, L.P. Driver circuit connected to pulse shaping circuitry and method of operating same
JP3939208B2 (ja) * 2002-06-24 2007-07-04 富士通株式会社 出力パルスサイクルを短くできるパルス発生回路
WO2004054106A1 (ja) * 2002-12-09 2004-06-24 Fujitsu Limited 高速伝送回路
US7187139B2 (en) * 2003-09-09 2007-03-06 Microsemi Corporation Split phase inverters for CCFL backlight system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345475B (zh) * 2007-07-12 2012-09-12 瑞萨电子株式会社 电荷泵驱动电路
CN110350905A (zh) * 2018-04-03 2019-10-18 中国科学院声学研究所 一种mems电容式加速度计接口电路
CN110350905B (zh) * 2018-04-03 2024-04-19 中国科学院声学研究所 一种mems电容式加速度计接口电路

Also Published As

Publication number Publication date
TWI311006B (zh) 2009-06-11
KR20060085578A (ko) 2006-07-27
TW200642277A (en) 2006-12-01
US20060164135A1 (en) 2006-07-27
KR100715415B1 (ko) 2007-05-07
JP2006203748A (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
CN101276648B (zh) 移位寄存器
CN101149893B (zh) 半导体器件和使用了它的显示装置以及电子装置
CN1755833A (zh) 用于在低电源电压操作中产生电压参考的浮动栅极模拟电压电平移位电路和方法
CN1832048A (zh) 移位寄存器及具备该移位寄存器的显示驱动装置
CN1279544C (zh) 移位寄存器装置及显示装置
CN1812267A (zh) 驱动电路
CN1992086A (zh) 移位寄存器电路及具备它的图像显示装置
CN101030361A (zh) 移位寄存器电路及具备该电路的图像显示装置
CN1841933A (zh) 电压电平变换电路及半导体集成电路装置
JP5581263B2 (ja) バッファ回路
CN1472717A (zh) 电平移位器和平板显示器
CN1707813A (zh) 具有减少的寄生电容的mos电容器
CN1859001A (zh) 一种直流电源缓启动电路
CN1695100A (zh) 具有表体偏压的负充电泵
CN1941577A (zh) 升压电路
CN1696861A (zh) 恒压输出电路
KR20080102941A (ko) 다단계 전압 구동 장치
CN1716740A (zh) 升降压电路
CN1661655A (zh) 有源矩阵型半导体器件
CN1932953A (zh) 显示驱动电路
CN1667688A (zh) 电源电路、用其的驱动器ic、液晶显示装置及电子设备
CN1700598A (zh) 半导体集成电路
CN100350728C (zh) 晶体管电路和升压电路
CN1904704A (zh) 显示装置
CN1842130A (zh) 驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication