CN1797946A - 电涌吸收电路和层叠电涌吸收部件 - Google Patents

Abstract

本发明提供一种电涌吸收电路，具备：输入端子；输出端子；公共端子；串联连接于输入端子与输出端子之间的第一电涌吸收元件和第二电涌吸收元件；与第一电涌吸收元件和第二电涌吸收元件并联地设置而连接于输入端子和输出端子的第一电感元件，以及连接于第一电涌吸收元件与第二电涌吸收元件的连接点和公共端子的第二电感元件。

Description

电涌吸收电路和层叠电涌吸收部件

技术领域

本发明涉及改善了高频特性的电涌吸收电路和层叠电涌吸收部件。

背景技术

IC或LSI等半导体器件因高压的静电而被破坏、特性劣化。作为半导体器件的静电对策，使用可变电阻等电涌吸收元件。由于以可变电阻为代表的电涌吸收元件具有寄生电容分量或寄生电感分量，所以如果应用于处理高速信号的电路，则使信号劣化。

图1是表示应用可变电阻的现有技术例的电涌吸收电路的示意图。图1所示的电涌吸收电路100包括输入输出端子101、公共端子102、可变电阻103。即使小振幅的输入信号输入到输入输出端子101，由于可变电阻103保持高阻抗，而不影响输入信号。另一方面，如果高压电涌输入到输入输出端子101，则该高压电涌由可变电阻103逃逸到公共端子102。结果，如果把图1所示的电涌吸收电路100连接到半导体器件的输入输出端子，则可以保护半导体器件免遭高压电涌之害。

图2是表示可变电阻的等效电路的示意图。如图2所示，可变电阻可以由并列设置在一个端子与另一个端子之间的可变电阻104和寄生电容105等效地表示。由于可变电阻104的电阻值通常很大，如果施加高压电涌则变小，所以可变电阻可以保护半导体器件免遭高压电涌之害。但是，由于存在着寄生电容105，所以附加于处理高速信号的半导体器件的输入输出侧的可变电阻成为高速信号的劣化的原因。

图3是表示由图2所示的等效电路表示的电涌吸收电路的S可变电阻S11和S21的计算结果的示意图。在图3中，示出寄生电容的电容Cz为1pF、3pF、5pF的各种情况的S可变电阻S11与S21。在寄生电容为5pF时，如果信号的频率超过几百MHz则S21开始劣化，变得无法传递信号。此外，S11也增大，反射特性劣化。即使寄生电容为1pF，如果信号的频率超过1GHz则成为同样的结果。由于寄生电容与控制电压·能量耐受量处于协调(trade-off)的关系，所以对高速信号用途存在着无法应用特性好的电涌吸收元件这样的课题。

图4是表示现有技术的电涌吸收电路的TDR(时域反射计TimeDomain Reflectmetry)试验结果的示意图。在图4中，示出寄生电容的电容Cz为1pF、3pF、5pF的各种情况下的TDR。上升时间和下降时间为200ps，而且，对信号振幅为1V_0-p的脉冲信号的输入阻抗Zi在寄生电容为5pF时，相对于作为定常状态的100Ω，劣化到40Ω左右。即使寄生电容为1pF，输入阻抗也劣化到80Ω左右。

这样一来，为了将电涌吸收电路应用于处理高速信号的电路，如果不减小寄生电容分量，则无法避免高速信号的上升特性或延迟特性的劣化。另一方面，如果减小电涌吸收元件的寄生电容分量，则电涌吸收元件的控制电压上升，能量耐受量减小。

已经提出减轻寄生电容分量的影响的电涌吸收电路。例如，通过把电感元件组合于电涌吸收元件，可以谋求电涌吸收电路的阻抗整合。图5是表示把两个可变电阻组合于电感元件的现有技术的电涌吸收电路的例子的示意图。在图5所示的电涌吸收电路110中，在输入端子111与公共端子113之间连接有可变电阻115，在输出端子112与公共端子113之间连有可变电阻116，在输入端子111与输出端子112之间连接有电感元件114。

图6是表示将电感元件组合于两个可变电阻的现有技术的电涌吸收电路的例子的示意图。在图6所示的电涌吸收电路120中，在输入端子121与公共端子122之间，具有可变电阻124与电感元件125的并联电路，与可变电阻123串联地连接。该电涌吸收电路，例如，在特开2001-60838号日本国专利公报中公开。

发明内容

但是，即使是图5所示的电路，也无法实现足够的特性。图5所示的电路的输入阻抗Zin可以由下式(1)来表示。虽然可变电阻115和116由图2所示的等效电路来表示，但是对于小振幅的高速信号仅于图2所示的寄生电容105近似。此外，令可变电阻115和116的寄生电容的电容为Cz/2，令电感元件114的感应系数(电感)为Lz。

$\mathrm{Zin}=\sqrt{\frac{\mathrm{Lz}}{\mathrm{Cz}}\frac{1}{1-{\mathrm{\ω}}^2\mathrm{LzCz}/4}}\·\·\·\left(1\right)$

式(1)的输入阻抗Zin0在满足下式(2-1)和下式(2-2)时，成为下式(3)所示的值。其中，Z₀是插入电涌吸收电路的信号线(line)的特性阻抗。

1＞＞ω²LzCz/4         ...(2-1)

Z₀＞＞ωLz/2           ...(2-2)

$\mathrm{Zin}=\sqrt{\frac{\mathrm{Lz}}{\mathrm{Cz}}}\·\·\·\left(3\right)$

因而，电感Lz，如果使用下式(4)所示的值的电感元件，则可以使输入阻抗整合于信号线的特性阻抗。

Lz＝Z₀ ²Cz              ...(4)

但是，因为有式(2-1)和式(2-2)的条件，故在高频下仍然无法使输入阻抗整合于特性阻抗。因而，有必要减小可变电阻的寄生电容这一点没有变。

作为无源电路的电涌吸收电路的频率特性，以输入阻抗来评价就足够。下面，用输入阻抗来评价电涌吸收电路的频率特性。

即使是图6所示的电路，也因为成为由可变电阻123的寄生电容与电感元件125构成带通滤波器，故跨越宽频带进行阻抗整合是困难的。因而，对高速信号无法实现足够的特性。

因此，本发明的目的在于提供一种即使对高速信号在阻抗整合上也优良的电涌吸收电路，并提供一种能够作为该电涌吸收电路利用的层叠电涌吸收部件。

本发明的第一电涌吸收电路，利用电感元件抵消电涌吸收元件的寄生电容分量的影响。

具体地说，第一电涌吸收电路具备：(a)输入端子；(b)输出端子；(c)公共端子；(d)串联连接于输入端子与输出端子之间的第一电涌吸收元件和第二电涌吸收元件；(e)与第一电涌吸收元件和第二电涌吸收元件并联设置，且连接于输入端子与输出端子的第一电感元件；(f)连接于第一电涌吸收元件与第二电涌吸收元件的连接点与公共端子的第二电感元件。输入端子、输出端子和公共端子为与外部的连接而设置。

在第一电涌吸收电路中，对于串联连接于输入端子与输出端子之间的第一电涌吸收元件和第二电涌吸收元件，第一电感元件连接于输入端子与输出端子之间，第二电感元件连接于两个电涌吸收元件与公共端子之间。在第一电涌吸收电路中，对电涌吸收元件的寄生电容分量可以适当地设定第一电感元件和第二电感元件的值。由此，第一电涌吸收电路可以抵消寄生电容分量的影响，跨越宽频带实现频率特性平坦的输入阻抗。

因而，第一电涌吸收电路可以保护半导体器件等免遭高压静电之害，即使对高速信号来说阻抗整合上也是优良的。

本发明的第二电涌吸收电路，在第一电涌吸收电路上进一步追加电容元件而抵消电涌吸收元件具有的寄生电容分量的影响。

具体地说，第二电涌吸收电路，除与第一电涌吸收电路相同的构成要素之外，还具备连接于输入端子与输出端子之间的电容元件。

在第二电涌吸收电路中，相对于串联连接于输入端子与输出端子之间的第一电涌吸收元件和第二电涌吸收元件，第一电感元件和电容元件连接于输入端子与输出端子之间，第二电感元件连接于两个电涌吸收元件与公共端子之间。在该第二电涌吸收电路中，对于电涌吸收元件的寄生电容分量可以适当地设定电容元件、第一电感元件和第二电感元件的值。由此，第二电涌吸收电路可以抵消寄生电容分量的影响，跨越宽频带实现频率特性平坦的输入阻抗。

此外，在第一电感元件具有寄生电容分量的情况下，与该寄生电容分量并联地追加新的电容元件，可以由第一电感元件和第二电感元件抵消加算于此的电容和两个电涌吸收元件的寄生电容分量，跨越宽频带实现频率特性平坦的输入阻抗。

如果从另一个侧面说明本发明的第二电涌吸收电路，也可以认为电容元件为第一电感元件的寄生电容分量。即，可以认为不新具备电容元件，由第一电感元件和第二电感元件抵消并联于第一电感元件而具备的寄生电容分量和两个电涌吸收元件的寄生电容分量的影响，跨越宽频带实现频率特性平坦的输入阻抗。在此情况下，考虑第一电感元件的寄生电容分量，设定第一电感元件和第二电感元件的值。

因而，第二电涌吸收电路可以保护半导体器件免遭高压静电之害，即使对高速信号来说阻抗整合上也是优良的。

此外，本发明的层叠电涌吸收部件是构成上述第一电涌吸收电路或第二电涌吸收电路的层叠电涌吸收部件，作为在内部和表面上含有导体图案的层叠体而构成。该层叠电涌吸收部件是小型的，而且可以减小寄生电容。

本发明的一个实施方式的第一层叠电涌吸收部件可以作为上述第一电涌吸收电路使用。第一层叠电涌吸收部件具备：(a)相互层叠的多个绝缘层；(b)由导体构成，隔着多个绝缘层之中的任一个相互相对的一对第一电涌吸收元件图案；(c)由导体组成，隔着多个绝缘层之中的任一个相互相对的一对第二电涌吸收元件图案；(d)由导体组成，在多个绝缘层之中的任一个之上形成的第一电感元件图案；(e)由导体组成，在多个绝缘层之中的任一个之上形成的第二电感元件图案；(f)在由多个绝缘层所划分的表面之上设置的输入电极；(g)设置在上述表面之上的输出电极；(h)设置在上述表面之上的公共电极。一对第一电涌吸收元件图案之中的一个连接于输入电极。一对第二电涌吸收元件图案之中的一个连接于输出电极。一对第一电涌吸收元件图案之中的另一个与一对第二电涌吸收元件图案之中的另一个相互连接。第一电感元件图案的一端连接于输入电极，第一电感元件图案的另一端连接于输出电极。第二电感元件图案的一端，连接于一对第一电涌吸收元件图案之中的另一个和一对第二电涌吸收元件图案的另一个。第二电感元件图案的另一端连接于公共电极。

此外，本发明的一个实施方式的第二层叠电涌吸收部件可以作为上述第二电涌吸收电路使用。第二层叠电涌吸收部件除与上述第一层叠电涌吸收部件相同的构成要素之外，还具备一对电容元件图案。一对电容元件图案由导体组成，隔着多个绝缘层之中的任一个而相对。一对电容元件图案之中的一个连接于输入电极，一对电容元件图案之中的另一个连接于输出电极。

附图说明

图1是表示应用可变电阻的现有技术例的电涌吸收电路的示意图。

图2是表示可变电阻的等效电路的示意图。

图3是表示由图2所示的等效电路表示的电涌吸收电路的S可变电阻S11与S21的计算结果的示意图。

图4是表示现有技术的电涌吸收电路的TDR试验结果的示意图。

图5是表示使两个可变电阻组合于电感元件的现有技术的电涌吸收电路的例子的示意图。

图6是表示将电感元件组合于两个可变电阻的现有技术的电涌吸收电路的例子的示意图。

图7是表示本发明的第一实施方式的电涌吸收电路的电路构成的示意图。

图8是将作为层叠型的部件实现图7中所示的电涌吸收电路的层叠电涌吸收部件的例子逐层展开表示的分解透视图。

图9是作为层叠型的部件实现图7中所示的电涌吸收电路的层叠电涌吸收部件的透视图。

图10是表示电涌试验器的电路的示意图。

图11是表示测定施加于图9所示的层叠电涌吸收部件和负载电阻构成的负载电路的电压的结果的示意图。

图12是表示本发明的第二实施方式的电涌吸收电路的电路构成的示意图。

图13是把作为层叠型的部件实现图12中所示的电涌吸收电路的层叠电涌吸收部件的例子逐层展开表示的分解透视图。

图14是表示第一电感元件的等效电路的示意图。

具体实施方式

参照附图说明本发明的实施方式。以下说明的实施方式是本发明的构成的例子，本发明不限于以下的实施方式。

在以下的实施方式中，作为电涌吸收元件的代表例采用可变电阻。但是，当然即使把可变电阻换成其他电涌吸收元件也可以得到同样的动作、作用。

(第一实施方式)

图7是表示本发明的第一实施方式的电涌吸收电路的电路构成的示意图。图7所示的电涌吸收电路10俱备：输入端子11、输出端子12、公共端子13、第一电涌吸收元件14、第二电涌吸收元件15、第一电感元件17，以及第二电感元件16。

电涌吸收电路10具备与外部连接的输入端子11、输出端子12和公共端子13。第一电涌吸收元件14和第二电涌吸收元件15串联地连接于输入端子11与输出端子12之间。即，第一电涌吸收元件14的一个端子连接于输入端子11，第二电涌吸收元件15的一个端子连接于输出端子12。第一电涌吸收元件14的另一个端子和第二电涌吸收元件15的另一个端子相互连接。

第一电感元件17连接于输入端子11与输出端子12。第一电感元件17，与串联连接的第一电涌吸收元件14和第二电涌吸收元件15并联地设置。

第二电感元件16，连接于第一电涌吸收元件14与第二电涌吸收元件15的连接点与公共端子13之间。即，第二电感元件16的一个端子电连接于第一电涌吸收元件14的另一个端子与第二电涌吸收元件15的另一个端子，第二电感元件16的另一个端子电连接于公共端子13。

在电涌吸收元件14和15上可以应用：利用ZnO等金属氧化物的可变电阻、利用Si等半导体的PN结元件、利用钼的电涌吸收元件、利用电极间的放电的气隙(gap)式放电元件等。

其中，虽然这里区分输入端子11与输出端子12，但是也可以输入侧与输出侧对换。优选公共端子13接地于地。

在以下的说明中，令第一电涌吸收元件14和第二电涌吸收元件15各自的寄生电容的电容为Cz/2，令第一电感元件17的感应系数(电感)为Lz，令第二电感元件16的感应系数为Lg。

图7所示的电涌吸收电路10的输入阻抗Zin，可以由下式(5)表示。其中，电涌吸收元件14和15由图2所示的等效电路表示，对小振幅的高速信号仅与图2所示的电容Cz/2的寄生电容105近似。

$\mathrm{Zin}=\sqrt{\frac{\mathrm{Lz}}{\mathrm{Cz}}\frac{1-{\mathrm{\ω}}^2\mathrm{LgCz}}{1-{\mathrm{\ω}}^2\mathrm{LzCz}/4}}\·\·\·\left(5\right)$

因而，如果设定第一电感元件17和第二电感元件16各自的感应系数满足下式(6-1)和(6-2)，则式(5)所示的输入阻抗Zin不依存于频率，整合于特性阻抗Z₀。

Lz＝Z₀ ²Cz       ...(6-1)

Lg＝Lz/4        ...(6-2)

电涌吸收电路10可以设定第一电感元件17和第二电感元件16各自的感应系数满足式(6-1)和(6-2)。因而，电涌吸收电路10可以保护半导体器件免遭高压静电之害，即使对高速信号也在阻抗整合上优良。

接下来说明作为层叠电涌吸收部件实现图7说明的电涌吸收电路的例子。图8是将作为层叠型的部件实现图7所示的电涌吸收电路的层叠电涌吸收部件的例子逐层展开表示的分解透视图。图9是作为层叠型的部件实现图7中所示的电涌吸收电路的层叠电涌吸收部件的例子的透视图。

如图9所示，电涌吸收部件20在多个绝缘层所划分的表面上，具有输入电极35、输出电极36，以及公共电极37。输入电极35作为输入端子11，输出电极36作为输出端子12，公共电极37作为公共端子13，可以分别使用。虽然这里区分输入电极35与输出电极36，但是输入侧与输出侧也可以对换。优选公共电极37接地于地。

层叠电涌吸收部件20，在其表面上，在构成该层叠电涌吸收部件的多个层的层叠方向延伸，而且，含有相互相对的一对面。输入电极35设置在该一对面之中的一个面上，输出电极36设置在该一对面之中的另一个面上。

此外，层叠电涌吸收部件20，在其表面上，在上述层叠方向上延伸，而且，含有相互相对的另外一对面。公共电极37设置在该另外一对面之中的一个面上。公共电极37在上述层叠方向上延伸。

下面，就构成层叠电涌吸收部件20的各绝缘层的结构和材料进行说明。如图8中所示，层叠电涌吸收部件20具有：顺着上述层叠方向层叠的平面状的绝缘层21、23a、23b、24和25，电感元件图案26a和26b，电涌吸收部件图案27a和27b，电涌吸收部件图案28、电感元件图案29，以及通路孔31。

在绝缘层21、23a、23b、24和25上，在与表面的电路之间可以使用提高绝缘性的材料，例如玻璃环氧树脂、氟树脂、陶瓷等介电体材料。在绝缘层的表面上形成的各元件图案由金、铂、银、铜、铅、它们的合金等导体构成，由印刷技术或蚀刻技术制作。

绝缘层21防止内部的元件图案与外部接触。在绝缘层23a的表面(一个主面)上，形成构成第一电感元件17的一部分的电感元件图案26a，也就是第一电感元件图案的一部分。电感元件图案26a的一端30作为第一电感元件17的一个端子连接于输入电极35。电感元件图案26a的另一端隔着设置在绝缘层23a上的通路孔31连接于电感元件图案26b的另一端。

在绝缘层23b的表面(一个主面)上，形成构成第一电感元件17的另一部分的电感元件图案26b，也就是第一电感元件图案的另一部分。电感元件图案26b的一端33作为第一电感元件17的另一个端子连接于输出电极36。

再者，虽然在本例子中，第一电感元件图案分为两层形成，但是也可以形成为一层。如果由多层来形成则可以实现大的感应系数。此外，虽然在本例子中，电感元件图案由螺旋(helical)形的图案形成，但是也可以由螺线(spiral)形图案形成，也可以由弯曲图案形成。

在绝缘层24的表面(一个主面)上，形成电涌吸收元件图案27a，也就是一对第一电涌吸收元件图案之中的一个，电涌吸收元件27b，也就是一对第二电涌吸收元件图案之中的一个。电涌吸收元件图案27a的一端连接于输入电极35，电涌吸收元件图案27b的一端连接于输出电极36。

在绝缘层25的表面(一个主面)上，形成电涌吸收元件图案28。电涌吸收元件图案28的一部分，也就是一对第一电涌吸收元件图案的另一个，与电涌吸收元件图案27a隔着绝缘层24相互相对，构成第一电涌吸收元件14。电涌吸收元件图案28的另一部分，也就是一对第二电涌吸收元件图案的另一个，与电涌吸收元件图案27b隔着绝缘层24相互相对，构成第二电涌吸收元件15。

在绝缘层24上，设置通路孔，由表现出可变电阻特性的材料，例如以ZnO为主要成分的半导体陶瓷材料填充通路孔内。或者，也可以由表现出可变电阻特性的材料，例如以ZnO为主要成分的半导体陶瓷材料形成绝缘层24。虽然在图8的例子中，分别以单层形成相对电涌吸收元件图案的单面，但是也可以以多个层形成。

在绝缘层25上，进而形成电感元件图案29，也就是第二电感元件图案。电感元件图案29构成第二电感元件16。电感元件图案29的一端作为第二电感元件16的一个端子连接于电涌吸收元件图案28。电感元件图案29的另一端34作为第二电感元件16的另一个端子连接于公共电极37。

依次叠层并压固图8所示的多个层后，通过整体烧制，可以制作如图9所示的层叠体。在层叠体的表面形成输入电极35、输出电极36和公共电极37。作为电极材料，可以应用金、白金、银、铜、铅、它们的合金等导体。

在这样完成的层叠电涌吸收部件20中，电感元件或电涌吸收元件成为一体地形成。因而，层叠电涌吸收部件20可以小型化且减小寄生电容。此外，层叠电涌吸收部件20，由于具有前述电涌吸收电路10的电路构成，所以可以保护半导体器件等免遭高压静电之害，即使对高速信号来说在阻抗整合上也是优良的。

下面，说明前述层叠电涌吸收部件20进行的电涌试验。图10是表示电涌试验器的电路的示意图。图10所示的电涌试验器，制成具有直流电压源41、开关42、电容元件43、电阻44、开关45、输出端子46和47。

在此电涌试验器的输出端子46与输出端子47之间，连接将电涌吸收元件20与负载电阻(例如50Ω)并联连接的负载电路。具体地说，将层叠电涌吸收部件20的输入电极35连接于输出端子46，并且将层叠电涌吸收部件20的公共电极37连接于输出端子47。进而，将负载电阻的一个端子连接于层叠电涌吸收部件20的输出电极36，并且将负载电阻的另一个端子连接于层叠电涌吸收部件20的公共电极37。此外，使电容元件43的电容为150pF，电阻44的电阻值为330Ω。并且，从直流电压源41供给2kV的电压。

首先，使开关45处于开路状态，闭合开关42而从直流电压源41给电容元件43充电。接着，断开开关42，闭合开关45，充电于电容元件43的电荷隔着电阻44施加到由层叠电涌吸收部件20和负载电阻构成的负载电路。此时测定加在负载电路上的电压。

测定结果示于图11。图11横轴表示时间(ns)，纵轴表示放电电压(V)，通过层叠电涌吸收部件20的有无比较放电电压。从图11可知，通过附加本实施方式的层叠电涌吸收部件20，电涌被充分吸收。因而，具有本实施方式的电涌吸收电路10的构成的层叠电涌吸收部件20具有高性能的电涌吸收特性，小型且对高速信号来说阻抗整合上也是优良的。

(第二实施方式)

图12是表示本发明的第二实施方式的电涌吸收电路的电路构成的示意图。图12所示的电涌吸收电路10B具备输入端子11、输出端子12、公共端子13、第一电涌吸收元件14、第二电涌吸收元件15、第一电感元件17、第二电感元件16，以及电容元件18。

图12所示的电涌吸收电路10B，是除与第一实施方式的电涌吸收电路10相同要素之外，还具有追加电容元件18的构成。电容元件18连接于输入端子11与输出端子12，与由第一电涌吸收元件14和第二电涌吸收元件15构成的串联部并联地设置。

再者，这里虽然区分输入端子11与输出端子12，但是输入侧与输出侧也可以对换。优选公共端子13接地于地。

下面，令第一电涌吸收元件14和第二电涌吸收元件15各自的寄生电容的电容为Cz/2，令第一电感元件17的感应系数(电感)为Lz，令第二电感元件16的感应系数(电感)为Lg，令电容元件18的电容为Cs。

图12的电涌吸收电路10B的输入阻抗可以由下式(7)表示。再者，虽然电涌吸收元件14和15可以由图2所示的等效电路来表示，但是相对于小振幅的高速信号仅与图2的电容Cz/2的寄生电容105近似。

$\mathrm{Zin}=\sqrt{\frac{\mathrm{Lz}}{\mathrm{Cz}}\frac{1-{\mathrm{\ω}}^2\mathrm{LgCz}}{1-{\mathrm{\ω}}^2\mathrm{Lz}(\mathrm{Cs}+\mathrm{Cz}/4)}}\·\·\·\left(7\right)$

式(7)的输入阻抗Zin，如果Lz和比设定成满足下式(8-1)和(8-2)，则不依存于频率，整合于特性阻抗Z₀。

Lz＝Z₀ ²Cz              ...(8-1)

Lg＝Lz/4+Z₀ ²Cs         ...(8-2)

从上述式(8-1)和(8-2)也可以看出，相对于电涌吸收元件的寄生电容，电涌吸收电路10B可以任意地选择电容元件的电容Cs。因而，如果用电涌吸收电路10B，则可以设置比第一实施方式中说明的电涌吸收电路10柔性更高的电路。

此外，本实施方式的电涌吸收电路10B可以保护半导体器件等免遭高压静电之害，即使对高速信号在阻抗整合上也是优良的。

接下来，说明作为层叠电涌吸收部件实现电涌吸收电路10B的例子。图13是将作为层叠型的部件实现图12所示的电涌吸收电路的层叠电涌吸收部件的例子逐层展开表示的分解透视图。

图13所示的层叠电涌吸收部件20B除第一实施方式的电涌吸收元件20的构成要素之外，还包括绝缘层22a和22b，以及电容元件图案61和62。

构成图13所示的层叠电涌吸收部件的各绝缘层的结构和材料，与层叠电涌吸收部件20的对应的结构和材料是相同的。

在层叠电涌吸收部件20B中，绝缘层22a和22b设置在绝缘层21与23a之间。在绝缘层22a的一个主面上，设置有电容元件图案61，也就是一对电容元件图案之中的一个。在绝缘层22b的一个主面上，设置有电容元件图案62，也就是一对电容元件图案之中的另一个。

电容元件图案61的一部分与电容元件图案62的一部分隔着绝缘层22a相互相对，构成电容元件18。

再者，在层叠电涌吸收部件20B中，电感元件图案26a和26b以及电容元件图案61和62在其他绝缘层上形成，也可以分别在相同的绝缘层上形成。此外，也可以加粗电感元件图案26a与电感元件图案26b的线宽，作为电容元件图案来利用。

层叠电涌吸收部件20B的外形与层叠电涌吸收部件20的外形是相同的。层叠电涌吸收部件20B与层叠电涌吸收部件20同样，在其表面上，具有输入电极35，输出电极36，以及公共电极37。

电容元件图案61的一端，作为电容元件18的一个端子，连接于输入电极35。此外，电容元件图案62的一端，作为电容元件18的另一个端子，连接于输出电极36。

电感元件图案26a的一端30连接于输入电极35，电感元件图案26b的一端33连接于输出电极36。在公共电极37上连接有电感元件图案29的一端34。虽然这里，区分输入电极35与输出电极36，但是也可以输入侧与输出侧对换。优选公共电极37接地于地。

在这样完成的层叠电涌吸收部件20B中，电感元件或电涌吸收元件成为一体地形成。因而，层叠电涌吸收部件20B小型且可以减小寄生电容。此外，由于层叠电涌吸收部件20B具有前述电涌吸收电路10B的电路构成，所以可以保护半导体器件免遭高压静电之害，即使对高速信号来说在阻抗整合上也是优良的。再者，电涌吸收电路10B的电涌试验结果与层叠电涌吸收部件20的电涌试验结果同样是良好的。

但是，图12所示的电感元件17有时具有寄生电容分量。电感元件17上存在有寄生电容分量时的等效电路示于图14。在图14中所示的等效电路中，电感元件17、作为该电感元件17附带的寄生电容分量的电容元件19，在一个端子与另一个端子之间并联。以下，令寄生电容分量19的电容为Cx。

图12所示的电感元件17具有图14所示的寄生电容分量时，图12的电涌吸收电路10B的输入阻抗可以由下式(9)表示。再者，虽然电涌吸收元件14和15可以由图2所示的等效电路表示，但是相对于小振幅的高速信号仅与图2所示的电容Cz/2的寄生电容105近似。

$\mathrm{Zin}=\sqrt{\frac{\mathrm{Lz}}{\mathrm{Cz}}\frac{1-{\mathrm{\ω}}^2\mathrm{LgCz}}{1-{\mathrm{\ω}}^2\mathrm{Lz}(\mathrm{Cs}+\mathrm{Cx}+\mathrm{Cz}/4)}}\·\·\·\left(9\right)$

式(9)所示的输入阻抗Zin，如果Lz和Lg设定成满足下式(10-1)和(10-2)，则不依存于频率特性，整合于特性阻抗Z₀。

Lz＝Z₀ ²Cz              ...(10-1)

Lg＝Lz/4+Z₀ ²(Cs+Cx)    ...(10-2)

从上述式(10-1)和(10-2)也可以看出，即使在第一电感元件17具有寄生电容分量的情况下，也可以抵消电涌吸收元件14和15的寄生电容分量与第一电感元件17的寄生电容分量的影响。

此外，在电涌吸收电路10B上不附加电容元件18的构成，也就是，在电涌吸收电路10的构成中，在电感元件17上存在着寄生电容分量的情况下，按照在上述式(9)、式(10-1)和式(10-2)中引入Cs＝0的结果，只要设定Lz和Lg的值，就可以抵消电涌吸收元件14和15的寄生电容分量与第一电感元件17的寄生电容分量的影响。

因而，本实施方式的电涌吸收电路可以保护半导体器件等免遭高压静电之害，即使对高速信号来说在阻抗整合上也是优良的。

以上，如对本发明的最佳实施方式进行的说明，如果采用本发明，则可以提供保护半导体器件等免遭高压静电之害且跨越宽频带、阻抗整合优良的电涌吸收电路。本发明的电涌吸收电路和层叠电涌吸收部件可运用于搭载半导体的高频电路基板。

Claims (5)

1.一种电涌吸收电路，具备：

输入端子；

输出端子；

公共端子；

串联连接于所述输入端子与所述输出端子之间的第一电涌吸收元件和第二电涌吸收元件；

与所述第一电涌吸收元件和所述第二电涌吸收元件并联地设置，而且，连接于所述输入端子与所述输出端子的第一电感元件；和

连接于所述第一电涌吸收元件与第二电涌吸收元件的连接点和公共端子的第二电感元件。

2、根据权利要求1所述的电涌吸收电路，其特征在于，还具备：

与所述第一电涌吸收元件和所述第二电涌吸收元件并联地设置，而且，连接于所述输入端子与所述输出端子的电容元件。

3.一种层叠电涌吸收部件，构成权利要求1或2所述的电涌吸收电路，其特征在于：

作为在内部和表面上含有导体图案的层叠体而构成。

4.一种层叠电涌吸收部件，构成权利要求1所述的电涌吸收电路的，其特征在于，具备：

相互层叠的多个绝缘层；

由导体构成，隔着所述多个绝缘层之中的任一个，相互相对的一对第一电涌吸收元件图案；

由导体组成，隔着所述多个绝缘层之中的任一个，相互相对的一对第二电涌吸收元件图案；

由导体组成，在所述多个绝缘层之中的任一个之上形成的第一电感元件图案；

由导体组成，在所述多个绝缘层之中的任一个之上形成的第二电感元件图案；

设置于由所述多个绝缘层划分的表面上的输入电极；

设置于所述表面上的输出电极；和

设置于所述表面上的公共电极，

所述一对第一电涌吸收元件图案之中的一个连接于所述输入电极，

所述一对第二电涌吸收元件图案之中的一个连接于所述输出电极，

所述一对第一电涌吸收元件图案之中的另一个与所述一对第二电涌吸收元件图案之中的另一个相互连接，

所述第一电感元件图案的一端连接于所述输入电极，

所述第一电感元件图案的另一端连接于所述输出电极，

所述第二电感元件图案的一端连接于所述一对第一电涌吸收元件图案之中的所述另一个和所述一对第二电涌吸收元件图案的所述另一个，

所述第二电感元件图案的另一端连接于所述公共电极。

5.一种层叠电涌吸收部件，构成权利要求2所述的电涌吸收电路，其特征在于，具备：

相互层叠的多个绝缘层；

由导体组成，隔着所述多个绝缘层之中的任一个，相互相对的一对第一电涌吸收元件图案；

由导体组成，隔着所述多个绝缘层之中的任一个，相互相对的一对第二电涌吸收元件图案；

由导体组成，在所述多个绝缘层之中的任一个之上形成的第一电感元件图案；

由导体组成，在所述多个绝缘层之中的任一个之上形成的第二电感元件图案；

由导体组成，隔着所述多个绝缘层之中的任一个，相互相对的一对电容元件图案；

设置于由所述多个绝缘层划分的表面上的输入电极；

设置在所述表面上的输出电极；和

设置在所述表面上的公共电极，

所述一对第一电涌吸收元件图案之中的一个连接于所述输入电极，

所述一对第二电涌吸收元件图案之中的一个连接于所述输出电极，

所述一对第一电涌吸收元件图案之中的另一个与所述一对第二电涌吸收元件图案之中的另一个相互连接，

所述第一电感元件图案的一端连接于所述输入电极，

所述第一电感元件图案的另一端连接于所述输出电极，

所述一对电容元件图案之中的一个连接于所述输入电极，

所述一对电容元件图案之中的另一个连接于所述输出电极，

所述第二电感元件图案的一端连接于所述一对第一电涌吸收元件图案之中的所述另一个和所述一对第二电涌吸收元件图案的所述另一个，

所述第二电感元件图案的另一端连接于所述公共电极。

Images