CN1791980A - 形成电阻结构的方法 - Google Patents
形成电阻结构的方法 Download PDFInfo
- Publication number
- CN1791980A CN1791980A CNA2004800139108A CN200480013910A CN1791980A CN 1791980 A CN1791980 A CN 1791980A CN A2004800139108 A CNA2004800139108 A CN A2004800139108A CN 200480013910 A CN200480013910 A CN 200480013910A CN 1791980 A CN1791980 A CN 1791980A
- Authority
- CN
- China
- Prior art keywords
- length
- electric resistance
- resistance structure
- total length
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 121
- 230000008569 process Effects 0.000 claims abstract description 81
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000008859 change Effects 0.000 description 12
- 238000012937 correction Methods 0.000 description 4
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000931705 Cicada Species 0.000 description 1
- 101150064138 MAP1 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
用硅化物阻隔层(120)掩盖所形成的覆在半导体衬底之上的电阻结构(102)，以定义不硅化的电阻结构部分和硅化的电阻结构部分。改变硅化物阻隔层(120)以促进不同的过程。
Description
技术领域
本发明一般涉及半导体器件，尤其涉及具有电阻结构(resistivestructures)的半导体器件。
背景技术
当在多条生产线中或在具有要改变的过程的生产线上制造高性能半导体产品设计时，需要有获得高精度电阻器的修正电阻值的能力，以确保具有不同电阻器规格(诸如以欧姆/方形面积(ohms/square)测量的不同的薄层电阻率(sheet resistivity))的此种生产线上的适当功能性。
修正形成在半导体器件上的电阻器的值的一个方法是通过提供新的接触光掩模而改变该电阻器的接触位置。通过改变沿着电阻器的接触点，改变了接触之间的电阻结构的方形面积数目，由此而修正电阻值。当技术尺寸按比例缩小时，接触光掩模的成本增加，使得这样的修正变得更昂贵。
因此，希望能有一种减小获得修正电阻值的成本的方法。
附图说明
通过参照附图，可更好地了解本发明，并且本发明的许多特征和优点对本领域技术人员而言将是显而易见的。
图1和图3以平面图显示了具有依照本发明的电阻器的半导体器件的特定实施；
图2，图4和图5以剖面图显示了具有依照本发明的电阻器的半导体器件的特定实施；
图6至图8以流程图的形式显示了依照本发明的特定方法。
在不同附图中使用相同的参考符号表示相似或相同的项目。
具体实施方式
依照本发明的特定实施例，用硅化物阻隔层(silicide block layer)来掩盖所形成的覆在半导体器件之上的(overlying a semiconductor device)电阻结构的一部分，以定义不硅化的电阻结构部分和要硅化的电阻结构部分。通过修正要硅化的电阻结构相对于不硅化部分的比例，则可通过改变用来形成该硅化物阻隔层的光掩模而修正电阻结构的电阻值，而此种方式比改变更昂贵的接触层更符合成本效益。参照图1至图8能更好地了解本发明的特定实施例。
图1显示形成在半导体衬底(图1中未显示)之上的电阻结构102的平面图。电阻结构102的形状为蜿蜒(serpentine)结构形，但应了解的是，可以使用许多替代的电阻结构形状。构成电阻结构102的蜿蜒结构的垂直长度以标号111表示，而构成电阻结构102的蜿蜒结构的水平长度以标号142表示。在电阻结构102的各端，分别具有标号为105和106的接触。接触105和106之间的电阻结构总长度，TL，由等式1定义。
总长度＝(垂直长度111)×(垂直延伸的数目)+
(水平长度142)×(水平延伸的数目)
等式1
对于图1，垂直延伸(vertical runs)的数目等于七(7)，而水平延伸的数目等于六(6)。应了解，水平延伸和垂直延伸的数目可因设计不同而改变。此外，与图1的电阻结构102相关的接触数目可以变化。举例而言，在接触105和106之间可以有额外的接触。为了方便讨论，长度一词应被理解为具有用方形面积来表示的单位，而本领域技术人员将了解，其中电阻结构102的方形面积是电阻结构102的宽度W 113的函数。
一般而言，通过蚀刻多晶硅(poly silicon)层而形成电阻结构102，其中该多晶硅层具有特定的薄层电阻率Rp。在形成多晶硅层之后，电阻结构102的一个或多个区段(segments)116的部分被硅化为具有薄层电阻率Rs，留下电阻结构的一个或多个区段117的部分作为具有薄层电阻率Rp的未硅化多晶硅。硅化物阻隔层120定义硅化的区段116以及不硅化的区段117。硅化物阻隔层120为掩模层，该掩模层防止下面的电阻结构102部分在硅化作用过程期间被硅化。特定的硅化物阻隔层可以是诸如氮氧化硅、SiN的含氮层，以及诸如氮氧化硅的含氧层。硅化的区段116具有组合长度(combined length)L116，而未硅化的区段117具有组合长度L117，其中L116和L117的总和等于电阻结构102的总长度(TL)。
当区段116和117代表着硅化的多晶硅和未硅化的多晶硅时，则未硅化的薄层电阻率Rp要大于硅化的薄层电阻率Rs。虽然此处所讨论的特定实施例假设使用多晶硅，但是也可使用其它材料，该其它材料具有可通过修改诸如硅化作用过程或其它过程的过程而变化的电阻性能。
电阻结构102的电阻值(电阻[102])，当在接触105和106之间测量时，由等式2定义
电阻[102]＝Rp*L117+Rs*L116
等式2
假定要用电阻结构102来实现所期望的电阻Rd，则不硅化的电阻结构102的长度，即图1中区段117的组合长度，可从等式3求解L117得到等式4而获得，如下所示。基于P1的变量为第一过程的变量。例如，Rp[P1]为第一过程P1的薄层电阻。
Rd＝Rp[P1]*L117+Rs[P1]*L116；
等式3
Rd＝Rp[P1]*L117+Rs[P1]*(TL-L117)；
Rd＝Rp[P1]*L117+Rs[P1]*TL-Rs[P1]*L117；
Rd＝(Rp[P1]-Rs[P1])*L117+Rs[P1]*TL；
Rd-Rs[P1]*TL＝(Rp[P1]-Rs[P1])*L117；
(Rd-Rs[P1]*TL)/(Rp[P1]-Rs[P1])＝L117；
等式4
通过等式5可容易地定义图1的电阻结构102的要硅化的总长度部分L116。
L116[P1]＝TL-L117[P1]
等式5
一旦已知了不硅化的长度和/或硅化的长度，则能够很容易地确定一般被称为掩模层的硅化物阻隔层120的尺寸。图2显示图1的电阻结构102在剖面位置140处的剖面图。层210为半导体衬底，而层212代表在衬底210和电阻结构102之间的一层或多层。举例而言，层210可以是单一的栅氧化物层，或者层210可代表数层，诸如介电层和导电层。
图3显示形成在半导体衬底之上的电阻结构122的平面图。在一个实施例中，图2和图3中的电阻结构的布局(layout)基本上相同，导致电阻结构122的长度基本上等同于电阻结构102的长度，所具有的差别在于电阻结构122是由与电阻结构102不同的过程P2所形成的。因为使用了不同的过程，所以图3的过程的薄层电阻Rp[P2]和Rs[P2]与图1的过程的薄层电阻Rp[P1]和Rs[P1]不同。
假定电阻结构122要具有与电阻结构102相同的电阻Rd，则用等式6来确定电阻结构122的不硅化的长度部分，该长度为图3中区段127的组合长度(L127)，并用等式7来确定电阻结构122的要硅化的长度部分。
L127＝(Rd-Rs[P2]*TL)/(Rp[P2]-Rs[P1])
等式6
L126[P2]＝TL-L127[P2]
等式7
图4显示图3的器件在剖面位置140处的剖面图。值得注意的是，图3中硅化物阻隔层130的宽度132不同于图1中硅化物阻隔层120的宽度122。应了解，若过程P2的薄层电阻Rp[P2]和Rs[P2]大于过程P1的薄层电阻Rp[P1]和Rs[P1]，则电阻结构102的组合硅化长度L117将小于电阻结构122的组合硅化长度L127。同样地，若过程P2的薄层电阻Rp[P2]和Rs[P2]分别小于过程P1的薄层电阻Rp[P1]和Rs[P1]，则电阻结构102的组合硅化长度L117将大于电阻结构122的组合硅化长度L127。
图5显示完成的半导体器件，其具有形成在图4的电阻元件122之上的额外层250。额外层的例子包括介电层、金属层和接触层。
图6显示依照本发明的方法。在步骤401，定义具有总长度的电阻结构为半导体器件的一部分。定义电阻结构包括设计和/或形成该电阻结构。
在步骤402，定义电阻结构的期望电阻值(desired resistive value)。
在步骤403，确定将由第一过程形成的电阻结构的总长度的哪一部分要硅化，以便获得期望电阻值。应了解，确定要硅化的部分实际上也确定了电阻结构保留不硅化的部分。
在步骤404，确定将由第二过程形成的电阻结构的总长度的哪一部分要硅化，以便达到期望电阻值。该第二过程可结合与该第一过程的生产线不同的生产线，例如，其中用多个生产线来制造具有该电阻结构的功能上共同的器件。或者，可在共同的生产线上实施该第一过程和第二过程，其中已修正了生产线过程的某些方面，以造成电阻结构的薄层电阻的改变。
在步骤405，要求形成第一光掩模，以在实施第一过程的生产线上促进形成该电阻值。典型地，此步骤将包括提供层定义给掩模提供者。
在步骤406，要求形成第二光掩模，以在实施第二过程的生产线上促进形成该电阻值。
图7显示依照本发明的方法。在步骤501，确定第一过程和第二过程的非硅化多晶硅层(poly layer)的薄层电阻。
在步骤502，确定第一过程和第二过程的硅化多晶硅层的薄层电阻。
在步骤503，作为第一过程的一部分，确定要由掩模层的一部分所掩盖的电阻结构的长度。在一个实施例中，该掩模层为硅化物阻隔层。
在步骤504，作为第二过程的一部分，确定要由掩模层(硅化物阻隔层)的一部分所掩盖的电阻结构的长度。在一个实施例中，该掩模层为硅化物阻隔层。
在步骤505，分别基于步骤503和504所确定的长度的第一光掩模和第二光掩模被生成，以促进形成步骤503和步骤504的掩模层。
在步骤506，使用该第一光掩模和第二光掩模制造多个器件，以包括所述电阻结构。
图8显示依照本发明的方法。在步骤601，提供光掩模至第一生产线，其中该光掩模具有特征结构(feature)供形成覆在电阻结构的一部分之上的掩模层，以获得所期望的电阻。光掩模特征结构可以是不透明的或透明的，依赖于第一生产线的特定过程而定。
在步骤602，将不同于第一光掩模的光掩模提供至第二生产线，其中该光掩模也具有特征结构供形成覆在电阻结构的一部分之上的掩模层，以获得该期望的电阻，而该电阻结构一般与步骤601的电阻结构相同或相似。光掩模特征结构可以是不透明的或透明的，依赖于第二生产线的特定过程而定。该第二生产线可以是不同于第一生产线的生产线，也就是说，可以同时使用两个生产线以生产具有共同规格组的产品，或者该第一生产线和第二生产线可以是在不同时间点的相同生产线。举例而言，具有需要电阻结构修正值的修正过程的生产线。
前述详细说明已描述了形成不同过程的电阻结构的方法，所述过程具有相同的期望电阻值。在一个实施例中，应了解，虽然预计所获得的期望值基本上相同，正如基于与半导体器件制造相关的典型变化而预计，但所获得的实际电阻值可不相同。在另一个实施例中，应进一步了解，虽然期望电阻值一词对于形成在各过程中的电阻结构而言一般是指相同的值，但此词对于各过程而言也可指不同的值。举例而言，所期望的电阻对于各过程可选择性地改变，以补偿与电阻结构本身不直接相关的过程中的变化或补偿与电阻结构相关的非线性变化。例如，设计组件除电阻结构之外的某些过程变化可通过具有各过程不同的期望电阻值而补偿。而且，通过使用不同的光掩模来实现不同的电阻值，可修正单个生产线上的器件性能。
在上述详细说明中，参照了形成本说明书一部分的附图，而且在附图中作为示意显示了可实施本发明的特定实施例。已充分详细地说明了这些实施例及其某些变化，以使本领域技术人员能够实施本发明。例如，本发明的特定新颖实施例由下面所列的项目(items)而识别：
项目1.一种形成多个半导体器件的方法，包括定义将形成为半导体器件的一部分的电阻结构，该电阻结构包括总长度；确定期望电阻值；确定该电阻结构的总长度的第一部分，该第一部分将要硅化以在用第一过程所制造的第一多个器件上实现该期望电阻值；以及确定该电阻结构的总长度的第二部分，该第二部分将要硅化以在用第二过程所制造的第二多个器件上实现该期望电阻值。
项目2.如项目1所述的方法，其中，确定该总长度的第一部分包括该第一部分具有第一长度，以及确定该总长度的第二部分包括该第二部分具有第二长度，其中，当该第一过程具有比该第二过程更高的薄层电阻时，该第一长度代表比该第二长度更长的长度。
项目3.如项目1所述的方法，其中，确定该总长度的第一部分包括该第一部分覆在该总长度的第一长度之上，以及确定该第二部分包括该第二部分覆在该总长度的第二长度之上，其中，当该第一过程具有比该第二过程更低的薄层电阻时，该第一长度代表比该第二长度更短的长度。
项目4.如项目1所述的方法，其中该第二过程在和该第一过程不同的生产线上实施。
项目5.如项目4所述的方法，其中该第二过程和该第一过程在时间上同时实施。
项目6.如项目1所述的方法，其中该第二过程在和该第一过程相同的生产线上实施。
项目7.如项目1所述的方法，进一步包括要求形成具有第一特征结构的第一光掩模，该第一特征结构用以定义第一掩模层覆在该电阻结构总长度的第三部分之上，而该第三部分具有第三长度，其中该第一长度与该第三长度的总和等于该总长度；以及要求形成具有第二特征结构的第二光掩模，该第二特征结构用以定义第二掩模层覆在该电阻结构总长度的第四部分之上，而该第四部分具有第四长度，其中该第二长度与该第四长度的总和等于该总长度。
项目8.如项目7所述的方法，其中该第一掩模层包括氮化物。
项目9.如项目1所述的方法，其中该第一掩模层包括氧化物。
项目10.如项目1所述的方法，其中，定义该电阻结构包括定义该电阻结构以包括该电阻结构的第一接触和第二接触，其中，该期望电阻值是在该第一接触和第二接触之间测量的。
项目11.一种形成多个半导体器件的方法，包括提供具有第一特征结构的第一光掩模，以形成覆在第一器件的电阻结构的第一部分之上的第一掩模层，其中用该第一特征结构来定义在该第一器件上的该电阻结构的实际电阻值；以及提供具有第二特征结构的第二光掩模，以形成覆在第二器件的电阻结构的第二部分之上的第二掩模层，其中用该第二特征结构来定义在该第二器件上的该电阻结构的实际电阻值。
项目12.一种用多个过程来形成具有电阻结构的多个半导体器件的方法，包括对于第一过程，确定多晶硅层的非硅化部分的薄层电阻值Rp1以及该多晶硅层的硅化部分的薄层电阻值Rs1；对于第一过程，根据等式L1＝(DR1-(LT1*Rp1)/(Rs1+Rp1)来确定由掩模层所掩盖的该第一电阻结构的第一长度L1，其中LT1为该电阻元件的总长度，而DR1为该第一电阻结构的期望电阻值；对于第二过程，确定多晶硅层的未硅化部分的薄层电阻值Rp2以及该多晶硅层的硅化部分的薄层电阻值Rs2；对于第二过程，根据等式L2＝(DR2-(LT2*Rp2)/(Rs2+Rp2)来确定由第二掩模层所掩盖的该第二电阻结构的第二长度L2，其中LT2为该第二电阻结构的总长度，而DR2为该第二电阻结构的期望电阻值。
项目13.如项目12所述的方法，其中DR1和DR2为基本上相同的电阻值。
项目14.如项目12所述的方法，其中DR1和DR2为不同的电阻值。
项目15.如项目14所述的方法，其中期望电阻值DR1和DR2之间的差值补偿该第一过程和该第二过程之间的过程变化。
项目16.如项目15所述的方法，其中该过程变化包括半导体结构之间除了第一电阻结构和第二电阻结构之外的变化，所述半导体结构分别用该第一过程和该第二过程而形成。
项目17.如项目15所述的方法，其中该过程变化包括在该第一电阻结构和第二电阻结构之间的非线性变化。
项目18.如项目12所述的方法，其中该第二电阻结构的总长度LT2和该第一电阻结构的总长度LT1是基本上相同的长度。
项目19.如项目12所述的方法，其中该第二电阻结构的总长度LT2不同于该第一电阻结构的总长度LT1。
项目20.一种用多个过程来形成具有电阻结构的多个半导体器件的方法，包括形成第一半导体器件，该第一半导体器件包括第一电阻元件，第一硅化物阻隔层覆在该电阻元件的第一长度之上；以及形成第二半导体器件，该第二半导体器件包括第二电阻元件，第二硅化物阻隔层覆在该电阻元件的第二长度之上，其中该第一半导体器件和第二半导体器件具有基本上相同的功能规格并且该第一电阻元件对应于该第二电阻元件。
应了解，可使用其它适当的实施例，并且可作逻辑的、机械的、化学的和电方面的改变，而不会偏离本发明的精神和范围。此外，应了解，可进一步以多种方式来结合或划分附图中所示的功能方块，而不会偏离本发明的精神和范围。因此，前述详细说明并不欲限制于在此所提出的特定形式，相反，意在涵盖这样的替代、修正和等价，当其能够合理地包含在随附权利要求的精神和范围内时。
Claims (10)
1.一种形成多个半导体器件的方法，包括：
定义将形成为半导体器件的一部分的电阻结构，所述电阻结构包括总长度；
确定期望电阻值；
确定所述电阻结构的总长度的第一部分，所述第一部分将要硅化以在用第一过程所制造的第一多个器件上实现所述期望电阻值；以及
确定所述电阻结构的总长度的第二部分，所述第二部分将要硅化以在用第二过程所制造的第二多个器件上实现所述期望电阻值。
2.如权利要求1所述的方法，其中，确定所述总长度的第一部分包括所述第一部分具有第一长度，以及确定所述总长度的第二部分包括所述第二部分具有第二长度，其中，当所述第一过程具有比所述第二过程更高的薄层电阻时，所述第一长度代表比所述第二长度更长的长度。
3.如权利要求1所述的方法，其中，确定所述总长度的第一部分包括所述第一部分覆在所述总长度的第一长度之上，以及确定所述第二部分包括所述第二部分覆在所述总长度的第二长度之上，其中，当所述第一过程具有比所述第二过程更低的薄层电阻时，所述第一长度代表比所述第二长度更短的长度。
4.如权利要求1所述的方法，其中所述第二过程在和所述第一过程不同的生产线上实施。
5.如权利要求1所述的方法，其中所述第二过程在和所述第一过程相同的生产线上实施。
6.如权利要求1所述的方法，进一步包括：
要求形成具有第一特征结构的第一光掩模，所述第一特征结构用以定义第一掩模层覆在所述电阻结构的所述总长度的第三部分之上，而所述第三部分具有第三长度，其中所述第一长度与所述第三长度的总和等于所述总长度；以及
要求形成具有第二特征结构的第二光掩模，所述第二特征结构用以定义第二掩模层覆在所述电阻结构的所述总长度的第四部分之上，而所述第四部分具有第四长度，其中所述第二长度与所述第四长度的总和等于所述总长度。
7.如权利要求1所述的方法，其中定义所述电阻结构包括定义所述电阻结构以包括所述电阻结构的第一接触和第二接触，其中所述期望电阻值是在所述第一接触和第二接触之间测量的。
8.一种形成多个半导体器件的方法，包括：
提供具有第一特征结构的第一光掩模，以形成覆在第一器件的电阻结构的第一部分之上的第一掩模层，其中用所述第一特征结构来定义在所述第一器件上的所述电阻结构的实际电阻值；以及
提供具有第二特征结构的第二光掩模，以形成覆在第二器件的电阻结构的第二部分之上的第二掩模层，其中用所述第二特征结构来定义在所述第二器件上的所述电阻结构的实际电阻值。
9.一种用多个过程来形成具有电阻结构的多个半导体器件的方法，包括：
对于第一过程，确定多晶硅层的非硅化部分的薄层电阻值Rp1以及所述多晶硅层的硅化部分的薄层电阻值Rs1；
对于第一过程，根据等式L1＝(DR1-(LT1*Rp1)/(Rs1+Rp1)来确定由掩模层所掩盖的所述第一电阻结构的第一长度L1，其中LT1为所述电阻元件的总长度，而DR1为所述第一电阻结构的期望电阻值；
对于第二过程，确定多晶硅层的未硅化部分的薄层电阻值Rp2以及所述多晶硅层的硅化部分的薄层电阻值Rs2；
对于第二过程，根据等式L2＝(DR2-(LT2*Rp2)/(Rs2+Rp2)来确定由第二掩模层所掩盖的所述第二电阻结构的第二长度L2，其中LT2为所述第二电阻结构的总长度，而DR2为所述第二电阻结构的期望电阻值。
10.一种用多个过程来形成具有电阻结构的多个半导体器件的方法，包括：
形成第一半导体器件，所述第一半导体器件包括第一电阻元件，第一硅化物阻隔层覆在所述电阻元件的第一长度之上；以及
形成第二半导体器件，所述第二半导体器件包括第二电阻元件，第二硅化物阻隔层覆在所述电阻元件的第二长度之上，其中所述第一半导体器件和第二半导体器件具有基本上相同的功能规格并且所述第一电阻元件对应于所述第二电阻元件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/440,605 | 2003-05-19 | ||
| US10/440,605 US20040235258A1 (en) | 2003-05-19 | 2003-05-19 | Method of forming resistive structures |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1791980A true CN1791980A (zh) | 2006-06-21 |
Family
ID=33449818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2004800139108A Pending CN1791980A (zh) | 2003-05-19 | 2004-01-09 | 形成电阻结构的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20040235258A1 (zh) |
| JP (1) | JP2007503727A (zh) |
| KR (1) | KR20060006087A (zh) |
| CN (1) | CN1791980A (zh) |
| DE (1) | DE112004000877T5 (zh) |
| GB (1) | GB2417830B (zh) |
| TW (1) | TW200504872A (zh) |
| WO (1) | WO2004105135A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412116A (zh) * | 2010-09-19 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | 形成电阻布局图形的方法 |
| CN107066734A (zh) * | 2017-04-14 | 2017-08-18 | 上海华虹宏力半导体制造有限公司 | 提高非硅化电阻模型精度的方法及非硅化电阻模型 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135376B2 (en) * | 2003-12-24 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Resistance dividing circuit and manufacturing method thereof |
| WO2007122561A2 (en) * | 2006-04-21 | 2007-11-01 | Nxp B.V. | Adjustible resistor for use in a resistive divider circuit and method for manufacturing |
| CN101196955B (zh) * | 2007-12-26 | 2012-05-23 | 上海宏力半导体制造有限公司 | 用于增加sab ph制程冗余度的方法以及系统 |
| JP5850671B2 (ja) * | 2011-08-15 | 2016-02-03 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL190710C (nl) * | 1978-02-10 | 1994-07-01 | Nec Corp | Geintegreerde halfgeleiderketen. |
| JPS6076157A (ja) * | 1983-10-03 | 1985-04-30 | Nec Corp | 半導体装置 |
| JPH0654795B2 (ja) * | 1986-04-07 | 1994-07-20 | 三菱電機株式会社 | 半導体集積回路装置及びその製造方法 |
| US5248892A (en) * | 1989-03-13 | 1993-09-28 | U.S. Philips Corporation | Semiconductor device provided with a protection circuit |
| JPH0319273A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | 半導体装置 |
| JP3136714B2 (ja) * | 1991-11-20 | 2001-02-19 | ヤマハ株式会社 | 抵抗形成法 |
| JP2710197B2 (ja) * | 1993-12-16 | 1998-02-10 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6001663A (en) * | 1995-06-07 | 1999-12-14 | Advanced Micro Devices, Inc. | Apparatus for detecting defect sizes in polysilicon and source-drain semiconductor devices and method for making the same |
| JP3177971B2 (ja) * | 1999-01-25 | 2001-06-18 | 日本電気株式会社 | 抵抗素子を有する半導体装置 |
| JP3539887B2 (ja) * | 1999-04-09 | 2004-07-07 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2001036072A (ja) * | 1999-07-16 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| US6506683B1 (en) * | 1999-10-06 | 2003-01-14 | Advanced Micro Devices | In-situ process for fabricating a semiconductor device with integral removal of antireflection and etch stop layers |
| JP4024990B2 (ja) * | 2000-04-28 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4982921B2 (ja) * | 2001-03-05 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2003100879A (ja) * | 2001-09-25 | 2003-04-04 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| JP2003133433A (ja) * | 2001-10-25 | 2003-05-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3515556B2 (ja) * | 2001-12-04 | 2004-04-05 | 株式会社東芝 | プログラマブル素子、プログラマブル回路及び半導体装置 |
| KR100462878B1 (ko) * | 2002-03-22 | 2004-12-17 | 삼성전자주식회사 | 길이가 긴 부하저항을 구비한 반도체 장치 및 그의 제조방법 |
-
2003
- 2003-05-19 US US10/440,605 patent/US20040235258A1/en not_active Abandoned
-
2004
- 2004-01-09 WO PCT/US2004/000764 patent/WO2004105135A1/en active Application Filing
- 2004-01-09 JP JP2006532256A patent/JP2007503727A/ja active Pending
- 2004-01-09 KR KR1020057021950A patent/KR20060006087A/ko not_active Application Discontinuation
- 2004-01-09 GB GB0521537A patent/GB2417830B/en not_active Expired - Fee Related
- 2004-01-09 CN CNA2004800139108A patent/CN1791980A/zh active Pending
- 2004-01-09 DE DE112004000877T patent/DE112004000877T5/de not_active Ceased
- 2004-03-05 TW TW093105850A patent/TW200504872A/zh unknown
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412116A (zh) * | 2010-09-19 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | 形成电阻布局图形的方法 |
| CN102412116B (zh) * | 2010-09-19 | 2013-10-09 | 中芯国际集成电路制造(上海)有限公司 | 形成电阻布局图形的方法 |
| CN107066734A (zh) * | 2017-04-14 | 2017-08-18 | 上海华虹宏力半导体制造有限公司 | 提高非硅化电阻模型精度的方法及非硅化电阻模型 |
| CN107066734B (zh) * | 2017-04-14 | 2020-06-16 | 上海华虹宏力半导体制造有限公司 | 提高非硅化电阻模型精度的方法及非硅化电阻模型 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200504872A (en) | 2005-02-01 |
| GB2417830B (en) | 2007-04-25 |
| DE112004000877T5 (de) | 2006-06-14 |
| WO2004105135A1 (en) | 2004-12-02 |
| US20040235258A1 (en) | 2004-11-25 |
| GB0521537D0 (en) | 2005-11-30 |
| GB2417830A (en) | 2006-03-08 |
| JP2007503727A (ja) | 2007-02-22 |
| KR20060006087A (ko) | 2006-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1755895A (zh) | 用于实现纳米器件的接纳结构的方法 | |
| JP2001230379A (ja) | キャパシタ構造体とその製造方法 | |
| CN1216403A (zh) | 半导体器件及其生产方法 | |
| CN1337745A (zh) | 半导体器件及其制造方法 | |
| CN1655039A (zh) | 薄膜晶体管、使用其的液晶显示器、以及其制造方法 | |
| CN1674248A (zh) | 半导体器件及其制造方法 | |
| CN1791980A (zh) | 形成电阻结构的方法 | |
| CN1623236A (zh) | 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法 | |
| CN1835208A (zh) | 制造半导体器件的方法 | |
| CN1310339C (zh) | 薄膜晶体管及其生产方法 | |
| CN1507055A (zh) | 集成电路电容器 | |
| CN1092840C (zh) | 制造半导体器件的方法 | |
| CN1677671A (zh) | 集成电路器件 | |
| CN1240117C (zh) | 薄膜晶体管平面显示器的制造方法 | |
| CN1494124A (zh) | 设计半导体器件的方法 | |
| US8525269B2 (en) | Semiconductor device | |
| CN1763954A (zh) | 半导体器件 | |
| CN1897246A (zh) | 制造半导体器件的方法 | |
| TWI692848B (zh) | 電路結構及其製作方法 | |
| US20090087986A1 (en) | Semiconductor devices using fine patterns and methods of forming fine patterns | |
| CN105990376B (zh) | 显示设备及其制造方法 | |
| JP2006049581A5 (zh) | ||
| US7838345B2 (en) | Electronic device including semiconductor fins and a process for forming the electronic device | |
| CN101064303A (zh) | 半导体元件及其制造方法 | |
| US8716802B2 (en) | Semiconductor device structure and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |