CN1790740B - 半导体器件及用于形成栅极结构的方法 - Google Patents

半导体器件及用于形成栅极结构的方法 Download PDF

Info

Publication number
CN1790740B
CN1790740B CN2005101151457A CN200510115145A CN1790740B CN 1790740 B CN1790740 B CN 1790740B CN 2005101151457 A CN2005101151457 A CN 2005101151457A CN 200510115145 A CN200510115145 A CN 200510115145A CN 1790740 B CN1790740 B CN 1790740B
Authority
CN
China
Prior art keywords
dielectric layer
conforma
crack
conformal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101151457A
Other languages
English (en)
Other versions
CN1790740A (zh
Inventor
B·H·恩格尔
S·M·卢卡里尼
J·D·西尔韦斯特里
王允愈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1790740A publication Critical patent/CN1790740A/zh
Application granted granted Critical
Publication of CN1790740B publication Critical patent/CN1790740B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种半导体器件，包括栅极介质，在半导体衬底顶部，所述半导体衬底包括邻近所述栅极介质的源极和漏极区域；栅极导体，在所述栅极介质顶部；保形介质钝化叠层，设置在至少所述栅极导体侧壁上，所述保形介质钝化叠层包括多个保形介质层，其中没有电路径延伸穿过整个所述叠层；以及接触，至所述源极和漏极区域，其中穿过所述保形介质钝化叠层的不连续裂缝基本消除所述接触和所述栅极导体之间的短路。本发明还提供了一种用于制造上述半导体器件的方法。

Description

半导体器件及用于形成栅极结构的方法
技术领域
本发明涉及抗短路能力得到提高的半导体器件，具体涉及金属氧化物半导体场效应晶体管(MOSFETS)，其中通过在至少栅极区域侧壁上设置的保形介质钝化叠层基本上消除了器件的栅极导体与至源极和漏极区域的接触之间的电短路。本发明的保形介质钝化叠层至少包括第一保形介质层和没有延伸穿过整个叠层的电路径存在的第二保形介质层。可以通过利用无裂缝的第二保形介质层或其中裂缝(seam)与在第一介质层中存在的裂缝相偏移的第二保形介质层获得电路径的缺失。因此，第二介质层覆盖可能存在于第一保形介质层中的任意裂缝。
背景技术
场效应晶体管(FETs)是当前集成电路(ICs)的基本构建模块。可以在常规衬底(如硅)或在绝缘体上硅(SOI)衬底中形成这样的晶体管。
目前通过在栅极介质和衬底上沉积栅极叠层材料制造MOS晶体管。通常，该MOS晶体管的制造方法进行光刻和蚀刻工艺以限定导电的、如多晶硅、硅的栅极结构。通过注入形成源极/漏极延伸，其中利用隔离层进行注入以形成栅极和注入的结之间的特定距离。在一些实例中，如制造NFET器件时，用于NFET器件的源极/漏极延伸是无隔离层注入。对于PFET器件，源极/漏极延伸通常是有隔离层注入。在注入源极/漏极延伸后，通常形成较厚的隔离层。随后，利用厚隔离层进行深源极/漏极的注入。进行高温退火以激活结，之后硅化源极和漏极区域和栅极的顶部。硅化物的形成通常需要在硅晶片上沉积难熔金属，接着进行高温热退火工艺以形成硅化物材料。随后，通过覆盖沉积保形介质材料钝化该结构。
为了能够制造比通常可用的集成密度高的ICs如存储器，逻辑和其它器件，必须找到进一步按比例缩小场效应晶体管(FETs)如金属氧化物半导体的尺寸的方法。晶体管尺寸的按比例缩小允许性能的提高和体积的减小，但是这样的按比例缩小会降低器件的一些效应。
当前，在MOSFET栅极区域上使用的阻挡钝化层是利用沉积方法形成的氮化物。参考图1，由保形地沉积的氮化物形成的常规钝化层100通常包括贯穿沉积的氮化物钝化层100的裂缝101。裂缝101通常存在于具有台阶高度变化的沉积表面的形貌变化处。延伸并完全穿过氮化物钝化层100的裂缝101提供从邻近接触50到栅极导体3的电路径，通过位于上面的栅极硅化物12之下的区域13和栅极导体3。此电路径反过来可以导致器件短路。在图1中，标号2是栅极介质，而标号4是隔离层。
半导体器件的进一步缩小要求中断穿过存在于常规钝化层中的电路径以确保切断栅极导体与至器件的源极/漏极区域的接触之间的电路径。因此需要具有不连续电路径的钝化层及其形成方法。
发明内容
本发明的一个目的是提供具有钝化叠层的场效应晶体管(FET)，所述叠层包括至少两个钝化层，其中具体穿过钝化叠层的不连续电路径。具体，在本发明中这样实现此目的，通过提供在至少栅极导体的侧壁部分上设置的保形介质层叠层，其中保形介质叠层的第一介质层具有被第二介质层覆盖的裂缝。第二介质层可以包括裂缝或无裂缝。当第二介质层无裂缝时，在介质叠层中提供不连续裂缝，从而抑制形成至相邻金属接触的完整电路径。注意，因为在该结构中的台阶高度不同，通常在第一介质层中引入裂缝。
当介质叠层的第二介质层包括裂缝时，第二介质层的裂缝与存在于第一介质层中的裂缝相偏移，从而在沉积层中提供由裂缝不对准产生的不连续电路径。通过层叠沉积多层介质层，介质层中存在的所有裂缝都被覆盖或相互偏移，从而，提供具有不连续电路径的保形介质层叠层。在本发明中，钝化叠层从而具有不连续裂缝。术语“不连续裂缝”表示，以基本上消除当前和将来按比例缩小产生的FET器件的栅极导体和接触之间的电路径的方式覆盖或相互偏移的在保形介质层叠层中的每个介质层的裂缝。
总体上，本发明的半导体器件包括：
栅极介质，在半导体衬底顶部，所述半导体衬底包括邻近所述栅极介质的源极和漏极区域；
栅极导体，在所述栅极介质顶部；
保形介质钝化叠层，设置在至少所述栅极导体侧壁上，所述保形介质钝化叠层包括不连续电路径；以及
接触，至所述源极和漏极区域，其中所述保形介质钝化叠层基本消除所述接触和所述栅极导体之间的短路。
根据本发明，保形介质钝化叠层包括具有至少一个第一裂缝的第一保形介质层和沉积在第一保形介质层上的第二保形介质层，其中第二保形介质层覆盖第一保形介质层的第一裂缝。第二介质层可以没有裂缝或者具有与在第一介质层中的裂缝相偏移的裂缝。在本发明的一个实施例中，保形介质钝化叠层包括具有至少一个第一裂缝的第一保形介质层和具有至少一个第二裂缝的第二保形介质层，其中至少一个第一裂缝与至少一个第二裂缝相偏移以提供贯穿保形介质钝化叠层的不连续的裂缝，即电路径。保形介质钝化叠层可以进一步包括至少一个其它保形介质层，其可以没有裂缝或具有在第一保形介质层和第二保形介质层之间设置的至少一个其它裂缝，其中至少一个其它裂缝与存在于第二介质层中的任意裂缝相偏移。在保形介质叠层中的每个介质层可以包括相同或不同的材料，其中介质材料可以是氮化物，氧化物或氧氮化物。
本发明的另一方面是形成上述半导体结构的方法，所述半导体结构包括不包含贯串其中的连续电路径例如具有不连续裂缝的保形介质叠层。总体上，本发明的方法包括以下步骤：
在半导体衬底顶部形成至少一个栅极区域，所述至少一个栅极区域包括栅极介质顶部的栅极导体；
邻近所述至少一个栅极区域形成源极和漏极区域；
在所述至少一个栅极区域上形成保形介质钝化叠层，其中所述形成保形介质钝化叠层包括不连续电路径；以及
形成至所述源极和漏极区域的接触，其中所述接触通过至少所述保形介质钝化叠层与所述栅极导体电隔离。
附图说明
图1(通过截面图)示出了现有FET，包括在栅极区域上沉积的单个钝化层，其中在钝化层中的裂缝提供了穿过钝化层到栅极导体的连续电路径。
图2A(通过截面图)示出了本发明的半导体结构的一个实施例，其中通过保形层叠的介质叠层提供栅极导体的钝化，其中通过保形层叠的介质叠层的每个介质层之间的裂缝中的不连续提供栅极导体的电隔离，而图2B(通过截面图)示出了一个实施例，其中在保形层叠的介质叠层中的第二介质层是无裂缝的。
图3-5(通过截面图)示出了制造图2A所示的本发明的半导体结构所使用的基本方法步骤。
具体实施方式
现在将更详细地描述本发明，其提供了一种利用具有不连续电路径的保形介质钝化叠层钝化场效应晶体管栅极导体的方法，还提供了以本发明的方法形成的结构。应该注意，本申请的附图是为了说明目的，所以没有按比例画出。具体，裂缝的尺寸和它们的相对位置都被放大以示例本发明。
在附图中，类似和/或对应的部分以类似的标号表示。在图中，示出并描述了一个栅极区域。尽管如此示出，本发明并不限于包括一个栅极区域的结构。而是，可以预期多个这样的栅极区域。
参考图2A，在本发明的一个实施例中，提供了具有栅极区域5的场效应晶体管(FET)，其中通过保形介质钝化叠层20钝化栅极导体3。栅极区域5还包括栅极导体3下面的栅极介质2和在栅极导体3顶部的栅极硅化物12。
保形介质钝化叠层20包括多个介质层21，22，23，每层都具有互相偏移的裂缝51，52，53。多个介质层21，22，23的偏移裂缝51，52，53提供了具有不连续裂缝的保形层叠的钝化叠层20，其中不连续裂缝确保栅极导体3与至器件的接触50电隔离。尽管多个介质层21，22，23优选包括Si3N4，多个介质层21，22，23可选地包括如SiO2，Al2O3，HfO2，ZrO2，HfSiO的氧化物，对于半导体处理普通的其它介质材料或其任意组合。保形介质钝化叠层20的每个介质层21，22，23的材料可以相同或不同。
FET还包括半导体衬底10，该衬底具有源极和漏极延伸区域7，深源极和漏极区域6，以及位于源极和漏极延伸区域7上的衬底10的部分表面上的硅化物接触11。在FET20的顶部形成介质覆盖层55。在介质覆盖层55中的过孔包括与源极和漏极区域顶部的硅化物接触11接触的金属接触50。
如图2A所示，本发明的FET的一个优点是，在保形介质钝化叠层20的多个介质层21，22，23的每个中的裂缝的偏移，提供了穿过保形介质钝化叠层20的裂缝的不连续。穿过保形介质钝化叠层20的裂缝的不连续确保栅极导体3是电隔离的。在现有FETs中，如图1所示，穿过钝化层到栅极导体的连续裂缝提供了到栅极导体的电路径，导致栅极导体3与至源极和漏极区域6，7的接触50之间器件的短路。返回到图2A，本发明的保形介质钝化叠层20包括多个介质层21，22，23，每层都具有互相偏移的裂缝51，52，53，提供每个裂缝间的不连续，从而确保栅极导体3的电隔离。
图2B示出了本发明的另一个实施例，其中钝化叠层20包括具有裂缝51的第一保形介质21和没有裂缝的第二介质22。
现在，参考图3-5更加详细地描述用于形成在图2A-2B中示出的本发明的FET的方法。应该注意，附图3-5是图2A中示出的实施例的示例。然而，下面描述的方法，也可以用于形成图2B示出的结构，除了钝化叠层20的第二介质膜22没有裂缝。可利用高密度等离子体化学气相沉积法形成无裂缝薄膜。
根据本发明，利用包括沉积和光刻的常规方法在衬底10的顶部形成栅极区域5。参考图3，首先通过利用常规的沉积方法，如化学气相沉积，沉积栅极介质层2(a)并随后沉积栅极导体层3(a)在衬底10的顶部提供栅极叠层。
衬底10包括但不限于：任意半导体材料如含Si材料，GaAs，InAs和其它类似半导体。含Si材料包括但不限于：Si，体Si，单晶Si，多晶Si，SiGe，非晶Si，绝缘体上硅衬底(SOI)，绝缘体上SiGe(SGOI)，绝缘体上应变硅，退火多晶硅，和多晶硅线(line)结构。
当衬底10是绝缘体上硅(SOI)或绝缘体上SiGe衬底时，在掩埋绝缘层顶部的含Si层的厚度通常为10nm或更大的量级。可以利用本领域的技术人员公知的技术制造SOI或SGOI衬底。例如，SOI或SGOI衬底可以利用热接合方法或可选地通过注氧隔离(SIMOX)技术领域中的离子注入方法制造。
仍参考图3，在衬底10顶部形成的栅极介质层2(a)通常是氧化物材料。栅极介质层2(a)也可以由氮化物，氧氮化物或其组合构成。利用如下常规技术形成栅极介质层2(a)，如化学气相沉积(CVD)，原子层CVD(ALCVD)，脉冲CVD，等离子体辅助CVD，溅射，和化学溶液沉积，或可选地通过热生长方法形成栅极介质层2(a)，热生长方法包括氧化，氧氮化，氮化和/或等离子体或原子团处理。可以用作栅极介质层2(a)的氧化物的合适例子包括但不限于：SiO2，Al2O3，ZrO2，HfO2，Ta2O3，TiO2，钙钛矿类氧化物和其组合和多层。随后，蚀刻栅极介质层2(a)以形成栅极介质2。
栅极导体层3(a)由如多晶硅或合适的金属的导电材料构成。利用常规的沉积方法如CVD和溅射在栅极介质层2(a)的顶部形成栅极导体层3(a)。优选，栅极导体层3(a)包括掺杂的多晶硅。多晶硅掺杂剂可以是选自元素周期表的III-A族的元素或V族的元素。掺杂剂可以在栅极导体3的构图和刻蚀之后或之前的栅极导体层3(a)的沉积期间引入。尽管栅极导体层3(a)优选包括掺杂的多晶硅，栅极导体材料也可以由金属硅化物，金属氮化物，金属(例如，W，Ir，Re，Ru，Ti，Ta，Hf，Mo，Nb，Ni和Al)或其它导电材料构成。
仍参考图3，随后利用沉积，光刻和蚀刻在栅极叠层顶部可选地形成栅极覆层8(a)。在一个例子中，首先在栅极叠层顶部沉积栅极覆层8(a)并随后利用光刻和蚀刻构图。栅极覆层8(a)可以包括能通过化学气相沉积和相关方法沉积的介质。通常，栅极覆层8(a)的组分包括氧化硅，碳化硅，氮化硅，碳氮化硅等。旋涂介质也可以用作栅极覆层8(a)，包括但不限于：硅倍半氧烷，硅氧烷和硼磷硅玻璃(BPSG)。
然后，利用光刻构图栅极覆层8(a)。具体，如此产生图形，通过在将要构图的表面上施加光致抗蚀剂，将光致抗蚀剂暴露于辐射图形中，并随后利用常规的抗蚀剂显影剂将图形显影在光致抗蚀剂上。一旦完成光致抗蚀剂的构图，保护了光致抗蚀剂覆盖的部分，同时利用除去形成栅极覆层的栅极覆层的未保护区域的选择性蚀刻方法除去暴露区域。
参考图4，在形成栅极覆层之后，通过方向性蚀刻方法如反应离子刻蚀，蚀刻栅极叠层，该方法具有高的选择性用于除去栅极导体层3(a)和栅极介质层2(a)的材料而基本上不蚀刻栅极覆层和衬底10。最终栅极区域5包括设置在栅极介质2顶部的栅极导体3。然后，可以用化学剥离或蚀刻方法除去栅极覆层8(a)。
在优选实施例中，在形成栅极区域5之后，邻接并保护栅极区域5的侧壁形成薄侧壁隔离层4。优选，薄侧壁隔离层4为氧化物如SiO2。薄侧壁隔离层4具有从约1nm到约20nm范围的宽度，优选为约3nm。可以用如沉积或热生长的形成方法制造薄侧壁隔离层4。优选通过如下沉积方法形成薄侧壁隔离层4，如与方向性反应离子蚀刻结合的化学气相沉积(CVD)，低压化学气相沉积(LPCVD)，快速热化学气相沉积(RTCVD)，或等离子体增强化学气相沉积(PECVD)。可选地，可以用与方向性反应离子蚀刻结合的栅极区域5的低温热氧化形成薄侧壁隔离层4。
然后在衬底10中形成源极和漏极延伸区域7并部分延伸到栅极区域5之下。源极和漏极延伸区域7通过离子注入形成并包括正交入射和倾斜注入的组合以在掺杂区域中形成希望的梯度。通过利用元素周期表中的V族元素掺杂源极和漏极延伸区域7在含硅衬底内制造PFET器件。通过利用元素周期表中的III-A族元素掺杂源极和漏极延伸区域7在含硅衬底内制造NFET器件。也可以在源极和漏极延伸区域7下面利用倾斜离子注入和与源极和漏极延伸区域7导电类型相反的掺杂剂形成晕圈(halo)区域。
仍参考图4，在源极和漏极延伸区域7注入后，邻接薄侧壁隔离层4的外表面形成偏移隔离层14。在可选实施例中，通过省略薄侧壁隔离层4，偏移隔离层14可以与栅极导体3邻接形成。利用本领域的技术人员公知的常规沉积和蚀刻形成偏移隔离层14。偏移隔离层14的宽度宽于薄侧壁隔离层4的宽度。偏移隔离层14的宽度取决于随后形成的深源极和漏极区域6的掺杂剂的扩散性，其典型范围从约10nm到约60nm。偏移隔离层14可以由介质材料如氮化物或氧化物和氮化物的组合材料构成，最优选Si3N4。应该注意，虽然在图4中仅示出了一个偏移隔离层14，但是预期多个偏移隔离层并因此在本发明的范围内。可选地，可以省略偏移隔离层14。
在形成偏移隔离层14后，实施高能离子注入以形成深源极和漏极区域6。在比源极和漏极延伸区域7更高的注入能量且更高的掺杂剂浓度下实施这些注入。通常利用与源极和漏极延伸区域7相一致的掺杂剂类型掺杂深源极和漏极区域6。
在形成深源极和漏极区域6后，通过利用常规方法的激活退火激活源极和漏极区域6和栅极区域5，所述退火包括但不限于：快速热退火，熔炉退火，闪光灯退火或激光退火。在从约850℃到约1350℃范围的温度下实施激活退火。
参考图5，在下一方法步骤中，接着在源极和漏极区域和栅极区域5的顶部形成硅化物区域11，12。硅化物的形成通常要求在含硅材料或晶片的表面沉积金属层。金属层可以利用包括但不限于如下的常规方法形成：化学气相沉积(CVD)，等离子体辅助CVD，高密度化学气相沉积(HDCVD)，镀覆，溅射，蒸发或化学溶液沉积。用于硅化物形成沉积的金属包括Ta，Ti，W，Pt，Co，Ni及其组合，优选为Co或Ni。在沉积后，使该结构经历利用常规的方法如但不限于快速热退火的退火步骤。在退火期间，沉积的金属与硅反应形成金属硅化物。在栅极导体2顶部形成的栅极硅化物12通常导致产生位于沿栅极导体3和栅极硅化物12的界面的侧壁的空隙13。
在硅化后，在栅极区域5和衬底10的顶部形成保形介质钝化叠层20。保形介质钝化叠层20包括多层介质钝化层21，22，23，其中每个钝化介质层都具有相互偏移的裂缝51，52，53。所示三层叠层20仅用于说明目的。在本发明中第二介质钝化层或后面的介质也可以是无裂缝的。
在栅极区域5和衬底10的表面顶部利用沉积或热生长方法形成第一保形介质层21，其可以包括氧化物，氮化物，氧氮化物，优选为如Si3N4的氮化物。沉积方法可以包括化学气相沉积(CVD)，CVD包括但不限于：常压化学气相沉积(APCVD)，低压化学气相沉积(LPCVD)，快速热化学气相沉积(RTCVD)，等离子体增强化学气相沉积(PECVD)，高密度等离子体化学气相沉积(HDPCVD)或原子层沉积(ALD)。热生长方法包括热氧化，氮化或氧氮化。结合前述方法也可以用于形成第一保形介质层21。在优选实施例中，利用PECVD沉积第一保形介质层21。
在沉积第一保形介质层21期间，通常形成从沉积表面中的形貌变化延伸穿过沉积层的裂缝51。例如，如图5所示，会形成从在栅极硅化物12和栅极导体3之间的界面处的栅极区域5的侧壁上设置的区域13延伸的第一裂缝51。
仍参考图5，在下一方法步骤中，在第一保形介质层21顶部沉积第二保形介质层22。第二保形介质层22可以包括任意介质材料并且可以利用任意沉积方法形成，只要第二保形介质层22的介质材料覆盖在第一保形介质层21中的第一裂缝51。第二介质层22通常包括与第一保形介质层21的第一裂缝51相偏移的第二裂缝52，如图5所示。
在一个实施例中，第二介质层22可以包括与第一介质层21相同的介质材料并且可以利用与第一介质层21相同的形成方法形成，只要保持第一介质层21和第二介质层22的形成过程中有间断。例如，沉积Si3N4的第一保形介质层21，随后是沉积的间断。在沉积间断后，再继续沉积Si3N4，以提供具有与第一保形介质层21的第一裂缝51相偏移的第二裂缝52的第二保形介质层22。在此实施例中，沉积间断的时间段必须充足，以提供相互偏移的第一保形介质层21和第二保形介质层22的裂缝51，52，以确保通过保形介质钝化叠层20的裂缝是不连续的。
在本发明的另一个实施例中，第一保形介质层21和第二保形介质层22可以包括不同的介质材料。例如，因为第一介质层21优选包括如Si3N4的氮化物，在本发明的此实施例中，第二保形介质层22包括如SiO2的氧化物或如SiOxNy的氧氮化物。可选地，当第一保形介质层21包括氧化物或氧氮化物时第二保形介质层22包括氮化物。
在本发明的另一个实施例中，可以利用不同的形成方法提供第一保形介质层21和第二保形介质层22。例如，在优选实施例中，第一保形介质层21可以利用PECVD沉积，而第二保形介质层22可以利用选自但不限于APCVD，LPCVD，RTCVD，PECVD，HDPCVD或ALD的另一沉积方法沉积。在另一例子中，可以利用热生长方法如热氧化，氮化或氧氮化形成第二保形介质层22。
保形层叠层20可以进一步包括一个或多个其它的保形介质层23。虽然示出的保形钝化叠层20包括三个介质钝化层21，22，23，只要保持穿过保形钝化叠层20的裂缝是不连续的，可以预期任意数量的介质层并且在本发明的范围内。当使用其它介质时，它们也可以没有裂缝。
与第一保形介质层21和第二保形介质层22相同，其它保形介质层23可以包括利用沉积或热生长方法沉积的氮化物，氧化物或氧氮化物。其它保形介质层23可以包括与第一和第二保形介质层22，23相同或不同的材料。其它保形介质层可以利用与第一和第二保形介质层22，23相同的形成方法或不同的形成方法形成。应该注意，保形介质钝化叠层20包括第一保形介质层21和第二保形介质层22，其它钝化层23可以省略。其它钝化层23可以包括至少与在第二保形介质层22中的裂缝52相偏移的一组裂缝53。同样其它钝化层23可以无裂缝。
多层介质钝化层21，22，23的偏移裂缝51，52，53提供了具有不连续裂缝的保形介质钝化叠层20，其中不连续裂缝确保栅极导体3是电隔离的。
在形成保形层叠层20后，在图5所示的结构的顶部覆盖沉积层间介质55并将其平面化。层间介质55可以选自含硅材料例如SiO2，Si3N4，SiOxNy，SiC，SiCO，SiCOH和SiCH化合物；部分或全部Si由Ge替代的上述含硅材料；掺碳氧化物；无机氧化物；无机聚合物；混合聚合物；有机聚合物如聚酰胺或SiLKTM；其它含碳材料；有机-无机材料如旋涂玻璃和硅倍半氧烷基材料；和类金刚石碳(DLC，也称为无定形氢化碳，a-C:H)。用于覆盖介质的其它选择包括：以多孔形式，或以在处理期间从多孔和/或可渗透变为无孔和/或不可渗透或从无孔和/或不可渗透变为多孔和/或可渗透的形式的任意上述材料。
可以通过本领域的技术人员公知的各种方法形成层间介质55，所述方法包括但不限于：溶液旋涂，溶液喷溅，化学气相沉积(CVD)，等离子体增强CVD(PECVD)，溅射沉积，反应溅射沉积，离子束沉积和蒸发。
然后，利用常规的光刻和蚀刻构图和蚀刻层间介质55，以形成过孔，从而暴露在硅化物接触11上的保形介质钝化叠层20的一部分。然后，通过蚀刻化学试剂暴露硅化物接触11，所述化学试剂除去保形介质钝化叠层20的暴露部分，而不刻蚀层间介质55或硅化物接触11。然后，通过利用如溅射或镀覆的常规方法将导电金属沉积到过孔中形成至硅化物接触11的金属接触50。导电金属包括但不限于：钨，铜，铝，银，金及其合金。
尽管通过其优选实施例具体示出和描述了本发明，本领域的技术人员可以理解，在不脱离本发明的精神和范围的情况下，可以在形式和细节上进行前述和其它的变化。因此，旨在本发明并不限于描述和示出的具体形式和细节，而是落入所附权利要求的范围内。

Claims (17)

1.一种半导体器件，包括：
栅极介质，在半导体衬底顶部，所述半导体衬底包括邻近所述栅极介质的源极和漏极区域；
栅极导体，在所述栅极介质顶部；
保形介质钝化叠层，设置在至少所述栅极导体侧壁上，所述保形介质钝化叠层包括第一保形介质层和第二保形介质层，其中所述第一保形介质和第二保形介质的形成过程中有足够间断时间，所述第一保形介质层具有由所述栅极导体的台阶高度引起的至少一个第一裂缝，所述第二保形介质层覆盖所述至少一个第一裂缝以提供穿过所述保形介质钝化叠层的不连续裂缝，以使所述保形介质钝化叠层包括不连续电路径，其中所述第二保形介质层具有至少一个第二裂缝，其中所述至少一个第一裂缝与所述至少一个第二裂缝相偏移以提供穿过所述保形介质钝化叠层的不连续裂缝，所述第一保形介质层和所述第二保形介质层的材料具有相同的组分；以及
接触，至所述源极和漏极区域，其中所述保形介质钝化叠层消除所述接触和所述栅极导体之间的短路。
2.根据权利要求1的半导体器件，其中所述保形介质钝化叠层还包括：
至少一个其它保形介质层，其无裂缝或具有设置在所述第一保形介质层和所述第二保形介质层之间的至少一个其它裂缝，其中所述至少一个其它裂缝与所述至少一个第二裂缝相偏移。
3.根据权利要求1的半导体器件，其中所述第一保形介质层和所述第二保形介质层包括选自氮化物，氧化物和氧氮化物的材料。
4.根据权利要求3的半导体器件，其中所述第一保形介质层的所述材料和所述第二保形介质层的所述材料具有相同的组分Si3N4。
5.根据权利要求2的半导体器件，其中所述至少一个其它保形介质层，所述第一保形介质层，和所述第二保形介质层包括选自氧化物，氮化物和氧氮化物的材料。
6.根据权利要求5的半导体器件，其中所述至少一个其它保形介质层，与所述第一保形介质层和所述第二保形介质层的所述材料具有相同的组分。
7.根据权利要求5的半导体器件，其中所述至少一个其它保形介质层，与所述第一保形介质层和所述第二保形介质层的所述材料包括不同的组分。
8.根据权利要求6的半导体器件，其中所述相同组分为Si3N4。
9.根据权利要求1的半导体器件，还包括所述栅极导体，所述栅极介质，和所述半导体衬底顶部的平面化介质层，所述平面化介质层具有包括至所述源极和漏极区域的所述接触的过孔。
10.根据权利要求1的半导体器件，其中所述栅极导体包括掺杂多晶硅，金属硅化物，金属氮化物，W，Ir，Re，Ru，Ti，Ta，Hf，Mo，Nb，Ni，Al或其组合。
11.根据权利要求1的半导体器件，其中所述栅极介质包括SiO2，Al2O3，ZrO2，HfO2，Ta2O3，TiO2，钙钛矿类氧化物或其组合和多层。
12.根据权利要求1的半导体器件，还包括所述栅极导体顶部的栅极硅化物和所述源极和漏极区域顶部的硅化物接触。
13.一种形成栅极结构的方法，包括以下步骤：
在半导体衬底顶部形成至少一个栅极区域，所述至少一个栅极区域包括栅极介质顶部的栅极导体；
邻近所述至少一个栅极区域形成源极和漏极区域；
在所述至少一个栅极区域上形成保形介质钝化叠层，其中所述保形介质钝化叠层包括第一保形介质层和第二保形介质层，其中所述第一保形介质和第二保形介质的形成过程中有足够间断时间，所述第一保形介质层具有由所述栅极导体的台阶高度引起的至少一个第一裂缝，所述第二保形介质层覆盖所述至少一个第一裂缝以提供穿过所述保形介质钝化叠层的不连续裂缝，以使所述保形介质钝化叠层包括不连续电路径，其中所述第二保形介质层具有至少一个第二裂缝，其中所述至少一个第一裂缝与所述至少一个第二裂缝相偏移以提供穿过所述保形介质钝化叠层的不连续裂缝，所述第一保形介质层和所述第二保形介质层的材料具有相同的组分；以及
形成至所述源极和漏极区域的接触，其中所述接触通过至少所述保形介质钝化叠层与所述栅极导体电隔离。
14.根据权利要求13的方法，其中所述形成所述保形介质钝化叠层的步骤还包括，在所述第二保形介质层顶部沉积至少一个其它保形介质层，所述至少一个其它保形介质层无裂缝或具有与所述第二保形介质层的至少一个第二裂缝相偏移的至少一个其它裂缝。
15.根据权利要求13的方法，其中所述第一保形介质层和所述第二保形介质层包括氧化物，氮化物或氧氮化物。
16.根据权利要求13的方法，其中通过等离子体增强化学气相沉积(PECVD)沉积所述第一保形介质层，并通过选自如下的化学气相沉积，沉积所述第二保形介质层：常压化学气相沉积(APCVD)，低压化学气相沉积(LPCVD)，快速热化学气相沉积(RTCVD)，等离子体增强化学气相沉积(PECVD)，高密度等离子体化学气相沉积(HDPCVD)和原子层沉积(ALD)。
17.根据权利要求13的方法，还包括在所述栅极导体顶部形成栅极硅化物并在所述源极和漏极区域顶部形成硅化物接触区域。
CN2005101151457A 2004-11-22 2005-11-10 半导体器件及用于形成栅极结构的方法 Expired - Fee Related CN1790740B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/904,661 2004-11-22
US10/904,661 US7397073B2 (en) 2004-11-22 2004-11-22 Barrier dielectric stack for seam protection

Publications (2)

Publication Number Publication Date
CN1790740A CN1790740A (zh) 2006-06-21
CN1790740B true CN1790740B (zh) 2012-07-25

Family

ID=36460151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101151457A Expired - Fee Related CN1790740B (zh) 2004-11-22 2005-11-10 半导体器件及用于形成栅极结构的方法

Country Status (2)

Country Link
US (2) US7397073B2 (zh)
CN (1) CN1790740B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202758B1 (en) * 2005-04-19 2015-12-01 Globalfoundries Inc. Method for manufacturing a contact for a semiconductor component and related structure
KR100904589B1 (ko) * 2007-06-25 2009-06-25 주식회사 동부하이텍 이미지 센서의 제조방법
US20090152639A1 (en) * 2007-12-18 2009-06-18 Texas Instruments Incorporated Laminated Stress Overlayer Using In-SITU Multiple Plasma Treatments for Transistor Improvement
US8471267B2 (en) * 2009-09-03 2013-06-25 Panasonic Corporation Semiconductor device and method for producing same
US8673725B2 (en) 2010-03-31 2014-03-18 Tokyo Electron Limited Multilayer sidewall spacer for seam protection of a patterned structure
US8664102B2 (en) 2010-03-31 2014-03-04 Tokyo Electron Limited Dual sidewall spacer for seam protection of a patterned structure
JP5615207B2 (ja) * 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
CN102263133B (zh) * 2011-08-22 2012-11-07 无锡新洁能功率半导体有限公司 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法
KR101612657B1 (ko) * 2011-12-22 2016-04-14 인텔 코포레이션 게이트 정렬 컨택트를 포함하는 반도체 구조 및 그 제조 방법
WO2017099736A1 (en) * 2015-12-09 2017-06-15 Intel Corporation Dielectric buffer layer
WO2017183390A1 (ja) * 2016-04-20 2017-10-26 ソニー株式会社 積層構造体及びその製造方法
US9786760B1 (en) * 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
US10388562B2 (en) * 2017-08-16 2019-08-20 Globalfoundries Inc. Composite contact etch stop layer
CN112331612A (zh) * 2020-11-09 2021-02-05 歌尔微电子有限公司 半导体芯片的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851603A (en) * 1997-07-14 1998-12-22 Vanguard International Semiconductor Corporation Method for making a plasma-enhanced chemical vapor deposited SiO2 Si3 N4 multilayer passivation layer for semiconductor applications
US6121663A (en) * 1997-05-22 2000-09-19 Advanced Micro Devices, Inc. Local interconnects for improved alignment tolerance and size reduction

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712202A (en) * 1995-12-27 1998-01-27 Vanguard International Semiconductor Corporation Method for fabricating a multiple walled crown capacitor of a semiconductor device
TW333671B (en) * 1996-03-25 1998-06-11 Sanyo Electric Co The semiconductor device and its producing method
KR100238252B1 (ko) * 1996-09-13 2000-01-15 윤종용 Sog층 큐어링방법 및 이를 이용한 반도체장치의 절연막제조방법
US5972753A (en) * 1997-12-04 1999-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of self-align cell edge implant to reduce leakage current and improve program speed in split-gate flash
US6420777B2 (en) * 1998-02-26 2002-07-16 International Business Machines Corporation Dual layer etch stop barrier
JPH11317527A (ja) * 1998-05-06 1999-11-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6225209B1 (en) * 1998-05-16 2001-05-01 United Microelectronics Corp. Method of fabricating crack resistant inter-layer dielectric for a salicide process
TW434792B (en) * 1999-12-31 2001-05-16 United Microelectronics Corp Semiconductor device structure with composite silicon oxide layer and method for making the same
KR100403630B1 (ko) * 2001-07-07 2003-10-30 삼성전자주식회사 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
DE10145724A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur
US6635576B1 (en) * 2001-12-03 2003-10-21 Taiwan Semiconductor Manufacturing Company Method of fabricating borderless contact using graded-stair etch stop layers
US6940151B2 (en) * 2002-09-30 2005-09-06 Agere Systems, Inc. Silicon-rich low thermal budget silicon nitride for integrated circuits
US7074701B2 (en) * 2003-11-21 2006-07-11 Taiwan Semiconductor Manufacturing Company Method of forming a borderless contact opening featuring a composite tri-layer etch stop material
US7009226B1 (en) * 2004-07-12 2006-03-07 Advanced Micro Devices, Inc. In-situ nitride/oxynitride processing with reduced deposition surface pattern sensitivity

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121663A (en) * 1997-05-22 2000-09-19 Advanced Micro Devices, Inc. Local interconnects for improved alignment tolerance and size reduction
US5851603A (en) * 1997-07-14 1998-12-22 Vanguard International Semiconductor Corporation Method for making a plasma-enhanced chemical vapor deposited SiO2 Si3 N4 multilayer passivation layer for semiconductor applications

Also Published As

Publication number Publication date
US20060108609A1 (en) 2006-05-25
US7397073B2 (en) 2008-07-08
CN1790740A (zh) 2006-06-21
US20080227247A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
CN1790740B (zh) 半导体器件及用于形成栅极结构的方法
CN101283447B (zh) 采用无隔离体场效应晶体管和双衬垫工艺增加应变增强的结构和方法
CN100559591C (zh) 互补金属氧化物半导体及其形成方法
US7002209B2 (en) MOSFET structure with high mechanical stress in the channel
KR100898265B1 (ko) 수직 교환형 게이트 트랜지스터와 커패시터가 직접화된 구조체 및 제조 방법
CN100483715C (zh) 与CMOS兼容的浅沟槽e-熔丝结构及其制造方法
US6906398B2 (en) Semiconductor chip with gate dielectrics for high-performance and low-leakage applications
CN101427386B (zh) 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制
TWI466256B (zh) 絕緣體上半導體金屬結構、形成該等結構之方法、及包括該等結構之半導體裝置
US10211047B2 (en) Multilayer dielectric structures with graded composition for nano-scale semiconductor devices
US20080157365A1 (en) Transistor having an etch stop layer including a metal compound that is selectively formed over a metal gate, and method therefor
TW201806126A (zh) 在電晶體閘極上方之氣隙及相關方法
TW200307316A (en) Body-tied silicon on insulator semiconductor device and method therefor
CN100530633C (zh) 形成熔丝结构的方法
KR20110107852A (ko) 로직 트랜지스터들과 집적된 프로그램가능 하이-케이/금속 게이트 메모리 트랜지스터들을 위한 스페이서 및 게이트 유전체 구조 및 그 구조를 형성하는 방법
CN108231562A (zh) 逻辑单元结构和方法
US9082877B2 (en) Complementary metal oxide semiconductor (CMOS) device having gate structures connected by a metal gate conductor
CN101079380A (zh) 半导体结构及其制造方法
TW201505098A (zh) 形成包含矽化及非矽化電路元件之半導體結構的方法
CN103247672B (zh) 半导体器件及其制造方法
CN103972149B (zh) 金属填充沟槽的方法
KR100626928B1 (ko) 자기 정합 콘택 식각용 실리사이드 게이트 스택을 형성하는 방법
CN100492602C (zh) 处理包含含氧氮化硅介质层的半导体器件的方法
KR100414229B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
TWI255553B (en) Silicon on partial insulator MOSFET and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20181110

CF01 Termination of patent right due to non-payment of annual fee