KR100904589B1 - 이미지 센서의 제조방법 - Google Patents

이미지 센서의 제조방법 Download PDF

Info

Publication number
KR100904589B1
KR100904589B1 KR1020070062164A KR20070062164A KR100904589B1 KR 100904589 B1 KR100904589 B1 KR 100904589B1 KR 1020070062164 A KR1020070062164 A KR 1020070062164A KR 20070062164 A KR20070062164 A KR 20070062164A KR 100904589 B1 KR100904589 B1 KR 100904589B1
Authority
KR
South Korea
Prior art keywords
protective layer
interlayer insulating
image sensor
forming
insulating film
Prior art date
Application number
KR1020070062164A
Other languages
English (en)
Other versions
KR20080113556A (ko
Inventor
정영석
이한춘
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070062164A priority Critical patent/KR100904589B1/ko
Priority to US12/145,438 priority patent/US20090004769A1/en
Priority to CNA200810127817XA priority patent/CN101335238A/zh
Publication of KR20080113556A publication Critical patent/KR20080113556A/ko
Application granted granted Critical
Publication of KR100904589B1 publication Critical patent/KR100904589B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지 센서의 제조방법은, 반도체 기판에 포토다이오드를 포함하는 단위화소를 형성하는 단계; 상기 단위화소를 포함하는 반도체 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 평탄화시키는 단계; 상기 층간 절연막 상에 보호층을 형성하는 단계; 및 상기 보호층을 평탄화시키는 단계를 포함하고, 상기 보호층은 SiH4로 형성된다.
이미지 센서, 씨모스 이미지 센서, 포토다이오드

Description

이미지 센서의 제조방법{Method for Manufacturing of Image Sensor}
도 1 내지 도 5는 실시예에 따른 이미지 센서의 제조 공정을 나타내는 단면도이다.
도 6는 실시예에서 보호층의 두께에 따른 콘택홀의 형태를 나타내는 단면도이다.
도 7은 6에 도시된 콘택홀의 형태에 따라 형성된 콘택 플러그의 저항특성을 나타내는 그래프이다.
도 8은 실시예에서 보호층의 두께에 따른 다크 시그널 특성을 나타내는 그래프이다.
도 9는은 실시예에서 보호층의 두께에 따른 화이트 라인의 특성을 나타내는 그래프이다
실시예에서는 이미지 센서의 제조방법이 개시된다.
이미지 센서 중의 하나인 씨모스 이미지 센서는 제어회로(control circuit) 및 신호 처리 회로(signal processing circuit)를 주변 회로로 사용하는 CMOS 기술 을 이용한 소자이다.
상기 씨모스 이미지 센서는 화소(pixel)수 만큼 포토다이오드 및 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
씨모스 이미지 센서의 성능을 결정하는 요소중의 하나인 광감도는 다크 커런트에 의하여 영향을 받는다.
다크 커런트는 반도체 기판 표면과 산화막 사이에 분포하는 각종 결함들(line defect, point defect 등)이나 댕글링 본드(Dangling bond)에서 의해서 유발되어 이미지 센서의 수율(yield)를 저하시킬 수 있다.
실시예에서는 이미지 센서의 광감도를 높일 수 있는 이미지 센서의 제조방법을 제공한다.
또한, 실시예에서는 리소그라피 공정시 정렬인식을 향상시킬 수 있는 이미지 센서의 제조방법을 제공한다.
실시예에 따른 이미지 센서의 제조방법은 반도체 기판에 포토다이오드를 포함하는 단위화소를 형성하는 단계; 상기 단위화소를 포함하는 반도체 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 평탄화시키는 단계; 상기 층간 절연막 상에 보호층을 형성하는 단계; 및 상기 보호층을 평탄화시키는 단계를 포함하고, 상기 보호층은 SiH4로 형성되는 것을 포함한다.
또한 실시예에 따른 이미지 센서의 제조방법은 반도체 기판에 픽셀 영역과 스크라이브 라인을 형성하는 단계; 상기 픽셀 영역 상에 포토다이오드를 포함하는 단위화소를 형성하는 단계; 상기 픽셀 영역 및 스크라이브 라인에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 보호층을 형성하는 단계; 및 상기 보호층 및 층간 절연막을 식각하여 상기 픽셀 영역에는 콘택을 형성하고, 상기 스크라이브 라인에는 정렬마크를 형성하는 단계를 포함하며, 상기 보호층은 SiH4로 형성되는것을 포함한다.
이하, 실시예에 따른 이미지 센서의 제조방법을 첨부된 도면을 참조하여 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 5를 참조하여, 실시예에 따른 이미지 센서의 제조방법을 설명한다.
도 1을 참조하여, 반도체 기판(10)은 픽셀 영역(A)과 스크라이브 라인(B)을 포함한다.
상기 반도체 기판(10) 상에 소자가 형성되는 부분은 픽셀 영역(A)이라 칭하 고 리소그라피 공정에 필요한 정렬키가 형성되는 영역을 스크라이브 라인(B)이라 칭한다.
상기 픽셀 영역(A) 상에 액티브 영역과 필드 영역을 정의하고 단위화소를 분리하기 위한 소자분리막(20)이 형성된다.
상기 픽셀 영역(A) 상에는 광을 감지하는 포토다이오드(30) 및 트랜지스터 회로의 게이트(40)를 포함하는 단위화소가 형성된다.
도시되지는 않았지만, 상기 트랜지스터 회로는 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터를 포함한다.
상기 게이트(40)는 게이트 절연막 및 게이트 전극을 포함한다. 예를 들어, 상기 게이트(40)는 상기 픽셀 영역(A) 상에 산화막 및 폴리실리콘막이 형성된 후, 식각 공정을 통하여 게이트 산화막 및 게이트 전극을 형성할 수 있다. 여기서 상기 게이트는 포토다이오드(30)에 인접하는 트랜스퍼 트랜지스터의 게이트일 수 있다.
상기 게이트(40)의 일측에는 포토다이오드(30)가 형성되고 상기 게이트(40)의 타측에는 플로팅 디퓨전 영역(50)이 형성된다.
상기 게이트(40) 및 플로팅 디퓨전 영역(50)에는 각각 실리사이드층(60,61)이 형성될 수 있다.
상기 실리사이드층(60,61)은 상기 게이트(40) 및 플로팅 디퓨전 영역(50)에 접속되는 콘택저항을 낮추기 위한 것이다.
상기 실리사이드층(60,61)은 상기 게이트(40) 및 플로팅 디퓨전 영역(50) 상에 코발트, 니켈 및 티타늄등 전도성을 가지는 금속물질을 증착한 후 열처리 공정 에 의하여 형성될 수 있다.
도 2를 참조하여, 상기 픽셀 영역(A) 및 스크라이브 라인(B) 상에 층간 절연막(70)이 형성된다.
상기 층간 절연막(70)은 트랜지스터와 배선 사이를 절연시키기 위한 것으로 PMD층(Pre Metal Dielectric) 또는 ILD(Inter Layer Dielectric)층 일 수 있다. 상기 층간 절연막(70)은 PSG(Phosphorus Silicate Glass), BPSG(Boro-Phosphorus Silicate Glass) 및 PE-TEOS가 단층 또는 복층의 구조로 형성될 수 있다. 예를 들어, 상기 층간 절연막(70)은 CVD 공정(Chemical Vapor Deposition)에 의하여 BPSG막을 증착한 후 CMP(Chemical Mechanical Polishing; CMP)에 의해 평탄화시켜 형성될 수 있다. 또한, 상기 층간 절연막(70)은 2000~5000Å의 두께로 형성될 수 있다.
도 3을 참조하여, 상기 층간 절연막(70) 상에 보호층(80)이 형성된다.
상기 보호층(80)은 상기 층간 절연막(70)의 표면을 보호하기 위한 것으로 SiH4로 형성될 수 있다. 예를 들어, 상기 보호층(80)인 SiH4의 형성은 200~500℃의 온도에서 CVD 공정으로 형성될 수 있다. 또한, 상기 보호층(80)은 1000~5000Å의 두께로 형성될 수 있다.
특히, 상기 보호층(80) 형성시 H2가스가 발생되는데 상기 H2 가스는 상기 반도체 기판(10)으로 침투되어 상기 반도체 기판(10)에 형성된 댕글링 본드를 Si-H 결합구조로 바꾸게 된다.
댕글링 본드는 반도체 기판 상에 소자의 형성시 여러번의 식각 공정으로 기 판 표면의 결합이 손상되어 발생된다.
이러한 댕글링 본드는 광에 의한 입력이 없어도 열적으로 전하를 발생시키기 쉬운 상태에 있으므로 댕글링 본드가 다수 존재하면 다크 커런트가 발생되어 빛이 없는 어두운 상태에서도 이미지센서가 마치 광이 들어오는 듯한 반응을 보이는 비정상상태를 보인다.
따라서, 상기 반도체 기판(10) 상에 H2 가스가 주입되면 댕글링 본드가 감소되어 댕글링 본드에 의한 다크 커런트 발생을 방지할 수 있게 된다.
상기 보호층(80)을 평탄화 시키기 위하여 CMP 공정을 실시한다. 예를 들어, 상기 보호층(80)은 CMP 공정에 의하여 최종적으로 1500~2500Å의 두께로 형성될 수 있다.
만일, 상기 보호층(80)이 1500Å 이하의 두께로 형성되면 상기 보호층(80)에 대한 CMP 공정시 하부에 위치된 층간 절연막(70) 표면까지 연마되어 상기 층간 절연막(70)의 BPSG층이 노출될 수 있다.
이는 상기 보호층(80)과 상기 층간 절연막(70)이 서로 다른 물질로 형성되어 다른 연마비를 가지므로 상기 보호층(80)이 연마되는 동안 하부의 층간 절연막(70)이 노출될 수 있다.
만일, 상기 층간 절연막(70)이 노출되면 후속 공정인 콘택 플러그 및 정렬 키 형성시 침식(erosion) 또는 디싱(dishing) 현상이 나타나 리소그라피 공정시 오정렬을 유발시킬 수 있다.
실시예에서는 상기 보호층(80)이 1500~2500Å의 두께로 형성되므로 상기 층 간 절연막(70)이 연마되거나 노출되는 것을 사전에 차단함으로써 후속의 콘택 플러그 및 정렬키를 정상적으로 형성시킬 수 있다.
도 4를 참조하여, 상기 보호층(80)을 포함하는 반도체 기판(10) 상에 포토레지스트 패턴(200)이 형성된다.
상기 포토레지스트 패턴(200)은 상기 픽셀 영역(A) 상의 상기 게이트(40) 및 플로팅 디퓨전 영역(50)에 대응하는 위치의 상기 보호층(80)의 표면을 선택적으로 노출시킨다. .
또한, 상기 포토레지스트 패턴(200)은 상기 스크라이브 라인(B) 상에 정렬키를 형성하기 위하여 상기 스크라이브 라인(B) 상의 보호층(80)을 선택적으로 노출시킨다.
상기 포토레지스트 패턴(200)을 마스크로 하여 상기 보호층(80) 및 층간 절연막(70)을 식각하면 상기 픽셀 영역(A) 상에는 콘택홀(91,93)이 형성되고 상기 스크라이브 라인(B) 상에는 마크홀(95)이 형성된다.
상기 마크홀(95)는 상기 콘택홀(91,93)보다 크게 형성될 수 있다.
또는, 상기 콘택홀(91,93) 및 마크홀(95)은 동일한 크기로 형성될 수 있다.
이때, 상기 보호층(80)의 두께가 1500~2500Å 형성되어 상기 콘택홀(91,93) 및 마크홀(95)에는 보잉현상(bowing)이 발생되지 않게 된다.
보잉 현상은 층간 절연막 및 보호층의 두께가 두꺼울 경우 콘택홀 형성 시 콘택홀의 하부가 완전히 식각되지 않아서 상기 콘택홀의 식각 프로파일이 불균일한 형태로 형성되는 것이다.
실시예에서는 상기 보호층(80)이 적절한 두께를 가지므로 상기 콘택홀(91,93) 및 마크홀(95)이 균일한 식각 프로파일을 가질 수 있다.
도 5를 참조하여, 상기 포토레지스트 패턴(200)을 제거한 후 상기 콘택홀(91,93) 및 마크홀(95)에 콘택 플러그(100,110) 및 정렬키(120)가 각각 형성된다.
상기 콘택 플러그(100,110) 및 정렬키(120)는 상기 콘택홀(91,93) 및 마크홀(95)을 포함하는 반도체 기판(10) 상에 금속물질을 갭필하여 금속막을 형성한 후 평탄화 공정을 진행하여 형성될 수 있다.
상기 금속막에 대한 CMP 공정 시 식각 종료점은 상기 보호층(80)일 수 있다.
따라서, 상기 콘택 플러그(100,110) 및 정렬키(120)를 형성을 위한 CMP 공정시 식각 종료점인 상기 보호층(80)이 균일한 두께로 형성되어 있으므로 상기 콘택 플러그(100,110) 및 정렬키(120)에 침식 현상 또는 디싱 현상의 발생을 차단할 수 있다.
따라서, 상기 정렬키(120)가 균일한 프로파일을 가지도록 형성되어 후속의 리소그라피 공정 시 정렬인식을 향상시킬 수 있다.
이하, 이미지 센서의 보호층의 두께에 따른 콘택홀 식각 프로파일, 저항특성, 다크 커런트 특성 및 화이트 라인 특성을 비교하도록 한다.
적용 공정 분류 기판 분류 번호 두께
콘택 형성시 보호층 기준그룹 #01~05 1000Å
그룹 1(Spilt 1) #06~10 1500Å
그룹 2(Spilt 2) #11~15 2000Å
그룹 3(Spilt 3) #16~20 2500Å
표 1은 실시예에 따른 층간 절연막 상에 형성되는 보호층의 두께를 분류한 것으로, 기준그룹의 두께는 1000Å, 그룹 1의 두께는 1500Å, 그룹 2의 두께는 2500Å, 그룹 3의 두께는 2500Å으로 형성된다.
도 6은 [표 1]의 분류에 따른 콘택홀의 식각 프로파일을 나타내는 도면이다.
도 6을 참조하여, 기준그룹의 #01 및 그룹 1의 #06 의 경우 콘택홀의 식각 프로파일이 비교적 균일하게 나타난 것을 알 수 있다.
그러나, 그룹 2의 #11 및 그룹 3의 #16의 경우 콘택홀에 보잉 현상이 나타나는 것을 알 수 있다.
따라서, 보호층의 두께가 두꺼울 수록 콘택홀에 보잉현상이 나타남을 알 수 있다.
이러한 보잉 현상은 콘택 플러그의 임계치수(Critical Dimension)에 영향을 줄수 있고, 이로 인해 콘택 플러그는 저항 변화가 발생될 수 있다.
도 7은 [표 1]의 분류에 따른 콘택 플러그의 저항 특성을 나타내는 그래프로서, 그래프의 X축은 저항수치를 나타내는 것이며 Y축은 분류 그룹을 나타내는 것이다.
도 7을 참조하여, 기준그룹의 #02, #03의 저항 값은 약 12이고, 그룹 1의 #07, #08, #09의 저항 값은 약 12.5이고, 그룹 2의 #12, #13, #14의 저항 값은 약 13이고, 그룹 3의 #17, #18, #19의 저항 값은 약 13.5 임을 알 수 있다.
상기 콘택 플러그의 저항은 보잉 현상에 의한 임계치수의 변화로 보호층의 두께에 따라 증가하는 경향을 보인다.
도 8은 [표 1]의 분류에 따른 이미지 특성 중 다크 커런트(DRK_SIGNAL) 특성을 나타내는 그래프로서, 그래프의 X축은 분류 그룹의 기판 번호를 나타내는 것이며 Y축은 다크커런트의 발생갯수를 나타내는 것이다.
도 8을 참조하여, 기준그룹에서는 다크 신호의 발생률이 최대 50까지 발생되고, 그룹 1에서는 다크 커런트의 발생률이 최대 30까지 발생되고, 그룹 2 및 그룹 3에서는 다크 커런트의 발생률이 10 미만임을 알 수 있다.
따라서, 상기 보호층의 두께가 증가할 수록 다크 커런트의 발생이 감소되는 것을 유추할 수 있다.
이는 상기 보호층으로 사용되는 SiH4 증착시 H2 가스가 반도체 기판으로 침투하여 댕글링 본드를 구조를 변화시키게 되므로 댕글링 본드에 의한 다크 커런트 발생을 방지할 수 있는 것이다.
도 9는 [표 1]의 분류에 따른 이미지 특성 중 화이트 라인(WHT-ROWLINE) 특성을 나타내는 그래프로서, 그래프의 X축은 분류 그룹의 기판 번호를 나타내는 것이며 Y축은 화이트 라인의 발생개수 나타내는 것이다.
도 9를 참조하여, 기준그룹 및 그룹 1에서는 화이트 라인의 발생률이 -5 미만이고, 그룹 2에서는 기판 번호 14에서만 화이트 라인이 발생이 발생되고, 그룹 3에서는 화이트 라인의 발생률이 급격히 늘어남을 알 수 있다.
따라서, 상기 화이트 라인은 보호층의 두께가 2000Å 이상일 때부터 발생되는 것을 확인할 수 있다.
이는 전술된 바와 같이 보호층의 두께가 2000Å 이상일 때부터 형성되는 보잉현상에 의한 것임을 나타낸다.
이상의 결과를 통해 이미지 센서에 있어서 정렬키 인식을 향상시키고, 수율을 증가시키기 위한 중요한 요소인 다크 커런트와 화이트 라인을 감소시키기 위해서는 보호층의 두께가 1500~2000Å의 실험 조건이 적합한 것을 알 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 상기 실시예 한정하는 것이 아니며, 실시예에 속하는 분야의 통상의 지식을 가진 자라면 실시예 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시예에 의하면, 층간 절연막 상에 형성되는 보호층에 의하여 다크 커런트 발생을 억제함으로써 이미지 센서의 광감도를 향상시킬 수 있는 효과가 있다.
또한, 상기 층간 절연막 및 보호층의 균일한 두께에 의하여 콘택 플러그 및 정렬키가 균일한 프로파일을 가지도록 형성되어 리소그라피 공정의 정렬인식을 향상시킬 수 있는 효과가 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 반도체 기판에 픽셀 영역과 스크라이브 라인을 형성하는 단계;
    상기 픽셀 영역 상에 포토다이오드를 포함하는 단위화소를 형성하는 단계;
    상기 픽셀 영역 및 스크라이브 라인에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 보호층을 형성하는 단계; 및
    상기 보호층 및 층간 절연막을 식각하여 상기 픽셀 영역에는 콘택 플러그를을 형성하고, 상기 스크라이브 라인에는 정렬키를 형성하는 단계를 포함하며,
    상기 보호층은 SiH4로 형성되고,
    상기 콘택 플러그와 상기 정렬키는 동일한 크기로 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  7. 제6항에 있어서,
    상기 층간 절연막은 BPSG로 형성되는 이미지 센서의 제조방법.
  8. 제6항에 있어서,
    상기 보호층은 CVD 공정에 의해서 250~500℃의 온도에서 형성되는 이미지 센서의 제조방법.
  9. 제6항에 있어서,
    상기 보호층은 1500~2500Å의 두께로 형성되는 이미지 센서의 제조방법.
  10. 삭제
KR1020070062164A 2007-06-25 2007-06-25 이미지 센서의 제조방법 KR100904589B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070062164A KR100904589B1 (ko) 2007-06-25 2007-06-25 이미지 센서의 제조방법
US12/145,438 US20090004769A1 (en) 2007-06-25 2008-06-24 Method for manufacturing image sensor
CNA200810127817XA CN101335238A (zh) 2007-06-25 2008-06-25 用于制造图像传感器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070062164A KR100904589B1 (ko) 2007-06-25 2007-06-25 이미지 센서의 제조방법

Publications (2)

Publication Number Publication Date
KR20080113556A KR20080113556A (ko) 2008-12-31
KR100904589B1 true KR100904589B1 (ko) 2009-06-25

Family

ID=40161059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070062164A KR100904589B1 (ko) 2007-06-25 2007-06-25 이미지 센서의 제조방법

Country Status (3)

Country Link
US (1) US20090004769A1 (ko)
KR (1) KR100904589B1 (ko)
CN (1) CN101335238A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881016B1 (ko) * 2007-06-25 2009-01-30 주식회사 동부하이텍 이미지 센서 및 그 제조방법
CN102446754A (zh) * 2010-10-11 2012-05-09 上海华虹Nec电子有限公司 一种消除磷硅玻璃初始氧化膜的方法
JP6362478B2 (ja) * 2014-08-27 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN108630713B (zh) * 2017-03-17 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113745297B (zh) * 2021-08-31 2023-04-07 深圳市华星光电半导体显示技术有限公司 Oled显示面板、像素修复方法及移动终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058465A (ko) * 2000-12-30 2002-07-12 박종섭 소자의 보호막으로서 질화막을 구비하는 이미지 센서 제조방법
KR20060067303A (ko) * 2004-12-14 2006-06-20 동부전자 주식회사 씨모스 이미지 센서의 제조방법
KR20070031621A (ko) * 2005-09-15 2007-03-20 매그나칩 반도체 유한회사 반도체 소자 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764480A (en) * 1985-04-01 1988-08-16 National Semiconductor Corporation Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size
US5930677A (en) * 1997-04-21 1999-07-27 Chartered Semiconductor Manufacturing, Ltd Method for reducing microloading in an etchback of spin-on-glass or polymer
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
KR100644521B1 (ko) * 2004-07-29 2006-11-10 매그나칩 반도체 유한회사 마이크로렌즈의 겉보기 크기가 향상된 이미지센서 및 그제조 방법
US7397073B2 (en) * 2004-11-22 2008-07-08 International Business Machines Corporation Barrier dielectric stack for seam protection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058465A (ko) * 2000-12-30 2002-07-12 박종섭 소자의 보호막으로서 질화막을 구비하는 이미지 센서 제조방법
KR20060067303A (ko) * 2004-12-14 2006-06-20 동부전자 주식회사 씨모스 이미지 센서의 제조방법
KR20070031621A (ko) * 2005-09-15 2007-03-20 매그나칩 반도체 유한회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR20080113556A (ko) 2008-12-31
US20090004769A1 (en) 2009-01-01
CN101335238A (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
US7541212B2 (en) Image sensor including an anti-reflection pattern and method of manufacturing the same
JP5994274B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
KR100982823B1 (ko) 광전 변환 장치의 제조 방법
KR100904589B1 (ko) 이미지 센서의 제조방법
US5976966A (en) Converting a hydrogen silsesquioxane film to an oxide using a first heat treatment and a second heat treatment with the second heat treatment using rapid thermal processing
JP4284908B2 (ja) Mos型固体撮像装置およびその製造方法
US20030227042A1 (en) Semiconductor device
KR100861873B1 (ko) 반도체 소자 및 그 제조방법
KR20100076257A (ko) 반도체 소자 및 그 제조 방법
JP2006351759A (ja) 固体撮像素子およびその製造方法
KR100688023B1 (ko) 반도체 소자의 제조 방법
KR20050029874A (ko) 씨모스 이미지 센서의 제조방법
JP2010118661A (ja) イメージセンサー及び前記イメージセンサーの製造方法
KR100515380B1 (ko) 알루미늄구리-플러그를 이용하여 비아를 형성한 반도체소자 및 그 제조 방법
KR20210060288A (ko) 광 검출기에서의 잡음 감소를 위한 금속 반사기 접지
KR100254774B1 (ko) 반도체 소자 제조 방법
KR100872288B1 (ko) 이미지센서의 게이트전극 형성방법
JP2006351787A (ja) 固体撮像素子およびその製造方法
US6277754B1 (en) Method of planarizing dielectric layer
US6849484B2 (en) Method of manufacturing semiconductor device
US12087687B2 (en) Semiconductor device and fabrication method thereof
KR100605933B1 (ko) 반도체 소자의 제조방법
KR100802311B1 (ko) 씨모스 이미지 센서의 제조방법
US20150171137A1 (en) Method for manufacturing semiconductor device
KR20070027108A (ko) 광 손실을 줄일 수 있는 구리 배선을 이용한 이미지센서제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee