WO2017183390A1 - 積層構造体及びその製造方法 - Google Patents

積層構造体及びその製造方法 Download PDF

Info

Publication number
WO2017183390A1
WO2017183390A1 PCT/JP2017/012028 JP2017012028W WO2017183390A1 WO 2017183390 A1 WO2017183390 A1 WO 2017183390A1 JP 2017012028 W JP2017012028 W JP 2017012028W WO 2017183390 A1 WO2017183390 A1 WO 2017183390A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
seam
base
laminated structure
rises
Prior art date
Application number
PCT/JP2017/012028
Other languages
English (en)
French (fr)
Inventor
利仁 三浦
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to EP17785732.3A priority Critical patent/EP3446867A4/en
Priority to CN201780022850.3A priority patent/CN109070522B/zh
Priority to US16/092,821 priority patent/US10889082B2/en
Priority to JP2018513081A priority patent/JP6904334B2/ja
Publication of WO2017183390A1 publication Critical patent/WO2017183390A1/ja
Priority to US17/121,378 priority patent/US20210187898A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/10—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material
    • B32B3/18—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material characterised by an internal layer formed of separate pieces of material which are juxtaposed side-by-side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/19—Sheets or webs edge spliced or joined
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/19—Sheets or webs edge spliced or joined
    • Y10T428/192—Sheets or webs coplanar
    • Y10T428/195—Beveled, stepped, or skived in thickness

Definitions

  • the present disclosure relates to a laminated structure and a manufacturing method thereof.
  • a seam portion may be formed inside the insulating layer starting from a portion where the wiring layer rises from the base or the vicinity thereof.
  • chemicals, moisture, undesired gas, and the like enter from the seam portion, which may cause a decrease in reliability.
  • Means for solving such a problem is known from, for example, Japanese Patent Laid-Open No. 7-221179. That is, in the method of manufacturing a semiconductor device disclosed in this patent publication, Forming a first layer of an interlayer insulating film on a metal wiring layer formed on a semiconductor substrate; Etching back the first layer of the interlayer insulating film by an isotropic etching method; Forming a second layer of the interlayer insulating film on the first layer of the etched interlayer insulating film; Polishing and planarizing the surface of the second layer of the interlayer insulating film by a chemical polishing method; It comprises.
  • the seam portion generated in the first layer is formed. Does not extend into the second layer.
  • the first layer is etched back by an isotropic etching method
  • the second layer is formed on the first layer, the portion where the first layer located above the semiconductor substrate rises or in the vicinity thereof. It has been found that the second seam portion is formed inside the second layer starting from the second layer portion, and the second seam portion is continuous with the first seam portion. Therefore, the problem that chemicals, moisture, undesired gas and the like enter from the second seam portion and the first seam portion is not solved, and reliability cannot be improved.
  • an object of the present disclosure is to provide a laminated structure having a configuration and structure that can reliably prevent a stepped portion from communicating with the outside through a seam portion, and a method for manufacturing the same.
  • a laminated structure of the present disclosure includes: A first layer covering the base and the step portion existing on the base; and A second layer covering the first layer; A laminated structure comprising: Inside the first layer, a first seam portion is formed starting from a portion where the stepped portion rises from the base or the vicinity thereof, Inside the second layer, a second seam portion is formed starting from the portion of the second layer corresponding to the portion where the first layer rises above the substrate rises or the vicinity thereof, The first seam part and the second seam part are discontinuous.
  • a method for manufacturing a laminated structure of the present disclosure includes: After forming the first layer covering the base and the step portion existing on the base, Anisotropically etching the first layer, leaving the first layer on the substrate and on the top and side surfaces of the step; Forming a second layer covering the first layer; A manufacturing method of a laminated structure having each step, Inside the first layer, a first seam portion is formed starting from a portion where the stepped portion rises from the base or the vicinity thereof, The second layer has a second seam in the second layer starting from a portion of the second layer corresponding to the portion where the first layer rises above the substrate rises or in the vicinity thereof. Part is formed, The first seam part and the second seam part are discontinuous.
  • the first seam portion and the second seam portion are discontinuous. Intrusion of a desired gas or the like can be reliably prevented, and high reliability can be imparted to the laminated structure. Note that the effects described in the present specification are merely examples and are not limited, and may have additional effects.
  • FIG. 1A and 1B are schematic partial cross-sectional views of the laminated structure of Example 1 and a modification thereof, respectively.
  • 2A and 2B are schematic partial cross-sectional views of other modified examples of the laminated structure of Example 1.
  • FIG. 3A, 3B, and 3C are schematic partial cross-sectional views including descriptions for explaining a manufacturing method of the laminated structure of Example 1.
  • FIG. 4A and 4B are schematic partial cross-sectional views including descriptions for explaining the manufacturing method of the laminated structure of Example 1 following FIG. 3C.
  • 5A, 5B, and 5C are schematic partial cross-sectional views such as descriptions for explaining a method for manufacturing the laminated structure of Example 2.
  • FIG. 6A and 6B are schematic partial cross-sectional views including descriptions for explaining a manufacturing method of the laminated structure of Example 2 following FIG. 5C.
  • the end point of one seam portion can be configured to be located above the start point of the second seam portion.
  • the distance is preferably 5 nm or more.
  • the base is composed of, for example, various substrates, or is composed of various insulating materials, conductive materials, and semiconductor materials.
  • the stepped portion is, for example, a wiring layer made of a conductive material; various members (various constituent elements) constituting a transistor; various members (various constituent elements) constituting a light emitting element, a light receiving element, an optical sensor or an image sensor, specifically Specifically, for example, a photoelectric conversion unit is included.
  • the stepped portion is constituted by foreign matter existing on the base. Examples of the thickness (height) of the stepped portion include 5 ⁇ 10 ⁇ 8 m to 1 ⁇ 10 ⁇ 6 m, but are not limited thereto.
  • various glass substrates, various glass substrates with an insulating film formed on the surface, quartz substrates, quartz substrates with an insulating film formed on the surface, silicon semiconductor substrates, and insulating films formed on the surface examples include silicon semiconductor substrates, various compound semiconductor substrates, various alloys such as stainless steel, and metal substrates made of various metals.
  • a silicon oxide-based material for example, SiO x or spin-on glass (SOG)
  • silicon oxynitride (SiON) aluminum oxide (Al 2 O 3 ); metal oxide or Mention may be made of metal salts.
  • a conductive substrate (a substrate made of a metal such as gold or aluminum or a substrate made of highly oriented graphite) having these insulating films formed on the surface can also be used.
  • a substrate polymethyl methacrylate (polymethyl methacrylate, PMMA), polyvinyl alcohol (PVA), polyvinyl phenol (PVP), polyethersulfone (PES), polyimide, polycarbonate (PC), polyethylene terephthalate (PET), An organic polymer exemplified by polyethylene naphthalate (PEN) (having a form of a polymer material such as a flexible plastic film, plastic sheet, or plastic substrate made of a polymer material) can be given.
  • PMMA polymethyl methacrylate
  • PVA polyvinyl alcohol
  • PVP polyvinyl phenol
  • PES polyethersulfone
  • PET polyimide
  • PC polycarbonate
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • an electronic device By using a substrate made of such a flexible polymer material, for example, an electronic device can be incorporated or integrated into an electronic device having a curved surface.
  • a silanol derivative is formed on the surface of the substrate by a silane coupling method, a thin film made of a thiol derivative, a carboxylic acid derivative, a phosphoric acid derivative, or the like is formed by a SAM method, or an insulating metal salt or metal is formed by a CVD method or the like. You may improve the adhesiveness between a board
  • silicon oxide-based material silicon nitride (SiN Y ); silicon oxynitride (SiON); hafnium oxide (HfO 2 ), zirconium oxide (ZrO 2 ), aluminum oxide (Al 2)
  • Metal oxides such as O 3 ), aluminum oxide / hafnium (HfAlO 2 ), silicon oxide / hafnium (HfSiO), tantalum oxide (Ta 2 O 5 ), yttrium oxide (Y 2 O 3 ), lanthanum oxide (La 2 O) Materials and metal nitride materials.
  • metal silicates such as HfSiO, HfSiON, ZrSiO, AlSiO, LaSiO can be exemplified.
  • silicon oxide material include silicon oxide (SiO x ), BPSG, PSG, BSG, AsSG, PbSG, and SOG (spin-on-glass).
  • the substrate made of an inorganic insulating material may be formed from one type of material or may be formed from a plurality of types of materials. Further, the substrate made of an inorganic insulating material may have a single layer configuration or a multiple layer configuration.
  • various PVD methods and various CVD methods can be exemplified.
  • a low dielectric constant material for example, polyaryl ether, cycloperfluorocarbon polymer and benzocyclobutene, cyclic fluororesin, polytetrafluoroethylene, fluorinated aryl ether, fluorinated polyimide, Amorphous carbon, organic SOG); Polymethyl methacrylate (PMMA); Polyvinylphenol (PVP); Polyvinyl alcohol (PVA); Polyimide; Polycarbonate (PC); Polyethylene terephthalate (PET); Polystyrene; N-2 (aminoethyl) 3- Silanol derivatives such as aminopropyltrimethoxysilane (AEAPTMS), 3-mercaptopropyltrimethoxysilane (MPTMS), octadecyltrichlorosilane (OTS), etc.
  • AEAPTMS aminopropyltrimethoxysilane
  • MPTMS 3-mercaptopropyltrimethoxysilane
  • OTS
  • organic insulating materials exemplified by linear hydrocarbons having a functional group capable of binding to a conductive material at one end, such as octadecanethiol and dodecyl isocyanate.
  • organic polymers exemplified by linear hydrocarbons having a functional group capable of binding to a conductive material at one end, such as octadecanethiol and dodecyl isocyanate.
  • the conductive material constituting the base for example, aluminum (Al), titanium (Ti), gold (Au), silver (Ag), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum ( Metal materials such as Mo), chromium (Cr), copper (Cu), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); these metals Examples include alloys or compounds containing elements (for example, nitrides such as TiN and silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ); semiconductors such as silicon (Si); transparent conductive materials,
  • the substrate can be composed of a single layer or can be composed of a plurality of layers.
  • Transparent conductive material containing indium atoms as a transparent conductive material [specifically, indium oxide, indium tin oxide (Indium Tin Oxide, Sn-doped In 2 O 3 , crystalline ITO and amorphous ITO) Indium zinc oxide (IZO), indium gallium oxide (IGO), indium doped gallium zinc oxide (IGZO, In-GaZnO 4 ), IFO (F doped In 2) it O 3)] can be mentioned, tin oxide (SnO 2), ATO (Sb-doped SnO 2), FTO (F SnO 2 doped) zinc oxide (ZnO, ZnO of Al-doped ZnO and B-doped includes ZnO and Ga-doped), antimony oxide, spinel-type oxides, oxides having a YbFe 2 O 4 structure, gallium oxide, titanium Oxide, niobium oxide, nickel oxide or the like may be mentioned transparent conductive material as a base layer.
  • the substrate when the substrate is composed of a conductive material As a method for forming (manufacturing) the substrate when the substrate is composed of a conductive material, CVD method, sputtering method, vapor deposition method, lift-off method, ion plating method, electrolytic plating method, electroless plating method, screen printing method, laser ablation And known thin film forming techniques such as sol-gel method.
  • the semiconductor material constituting the substrate the above-described silicon semiconductor substrate and compound semiconductor substrate can be used, and the silicon layer constituting the SOI substrate can also be exemplified.
  • the substrate may be flat or uneven.
  • a stepped portion may exist on the convex portion of the base, or a stepped portion may exist on the concave portion of the base, or a step on the concave and convex portion of the base. May exist.
  • Examples of the material constituting the first layer and the second layer include the above-described inorganic insulating material constituting the base and the conductive material constituting the base.
  • the material constituting the first layer and the material constituting the second layer may be the same or different.
  • various PVD methods for example, (a) various vacuums such as an electron beam heating method, a resistance heating method, a flash vapor deposition method, and a pulse laser deposition (PLD method) are used.
  • Examples of various sputtering methods such as vapor deposition, (b) plasma vapor deposition, (c) bipolar sputtering, direct current sputtering, direct current magnetron sputtering, high frequency sputtering, magnetron sputtering, ion beam sputtering, bias sputtering, etc. can do.
  • various CVD methods such as atmospheric pressure CVD method, low pressure CVD method, thermal CVD method, and plasma CVD method can be exemplified.
  • the stepped portion can be constituted by a photoelectric conversion portion that constitutes a light receiving element, a photosensor, or an image sensor.
  • the photoelectric conversion unit has, for example, a stacked structure of a first electrode, a photoelectric conversion layer, and a second electrode.
  • the photoelectric conversion layer is composed of an organic photoelectric conversion material
  • the photoelectric conversion layer is (1) A p-type organic semiconductor is used. (2) It consists of an n-type organic semiconductor. (3) It is composed of a laminated structure of p-type organic semiconductor layer / n-type organic semiconductor layer.
  • It is composed of a stacked structure of p-type organic semiconductor layer / mixed layer of p-type organic semiconductor and n-type organic semiconductor (bulk heterostructure) / n-type organic semiconductor layer. It is comprised from the laminated structure of the mixed layer (bulk heterostructure) of p-type organic-semiconductor layer / p-type organic semiconductor, and n-type organic semiconductor. It is comprised from the laminated structure of the mixed layer (bulk heterostructure) of n type organic semiconductor layer / p type organic semiconductor and n type organic semiconductor.
  • naphthalene derivatives As p-type organic semiconductors, naphthalene derivatives, anthracene derivatives, phenanthrene derivatives, pyrene derivatives, perylene derivatives, tetracene derivatives, pentacene derivatives, quinacridone derivatives, thiophene derivatives, thienothiophene derivatives, benzothiophene derivatives, triallylamine derivatives, carbazole derivatives, perylene derivatives , Picene derivatives, chrysene derivatives, fluoranthene derivatives, phthalocyanine derivatives, subphthalocyanine derivatives, subporphyrazine derivatives, metal complexes having heterocyclic compounds as ligands, polythiophene derivatives, polybenzothiadiazole derivatives, polyfluorene derivatives, etc.
  • n-type organic semiconductors include fullerenes and fullerene derivatives, organic semiconductors having larger (deep) HOMO and LUMO than p-type organic semiconductors, and transparent inorganic metal oxides.
  • Specific examples of n-type organic semiconductors include heterocyclic compounds containing nitrogen, oxygen, and sulfur atoms, such as pyridine derivatives, pyrazine derivatives, pyrimidine derivatives, triazine derivatives, quinoline derivatives, quinoxaline derivatives, isoquinoline derivatives, acridines.
  • phenazine derivatives phenanthroline derivatives, tetrazole derivatives, pyrazole derivatives, imidazole derivatives, thiazole derivatives, oxazole derivatives, imidazole derivatives, benzimidazole derivatives, benzotriazole derivatives, benzoxazole derivatives, benzoxazole derivatives, carbazole derivatives, benzofuran derivatives, dibenzofuran derivatives , Subporphyrazine derivatives, polyphenylene vinylene derivatives, polybenzothiadiazole derivatives, polyfluorene derivatives Organic molecules having such a part of the molecular skeleton, can be mentioned organic metal complex or sub phthalocyanine derivative.
  • the thickness of the photoelectric conversion layer composed of an organic photoelectric conversion material is not limited, but, for example, 1 ⁇ 10 ⁇ 8 m to 5 ⁇ 10 ⁇ 7. m, preferably 2.5 ⁇ 10 ⁇ 8 m to 3 ⁇ 10 ⁇ 7 m, more preferably 2.5 ⁇ 10 ⁇ 8 m to 2 ⁇ 10 ⁇ 7 m, and even more preferably 1 ⁇ 10 ⁇ 7 m to 1 .8 ⁇ 10 ⁇ 7 m can be exemplified.
  • Organic semiconductors are often classified as p-type and n-type, and p-type means that holes are easily transported, and n-type means that electrons are easily transported. It is not limited to the interpretation of having holes or electrons as majority carriers for thermal excitation as in a semiconductor.
  • examples of the material constituting the organic photoelectric conversion layer that photoelectrically converts light having a green wavelength include rhodamine dyes, melocyanine dyes, quinacridone derivatives, subphthalocyanine dyes, pigment violet, and pigment red.
  • an organic photoelectric conversion layer that photoelectrically converts blue light for example, coumaric acid dye, tris-8-hydroxyquinolinium (Alq3), melocyanine dye, naphthalene derivative, anthracene derivative, naphthacene derivative , A styrylamine derivative, a bis (azinyl) methene boron complex, and the like
  • a material constituting an organic photoelectric conversion layer that photoelectrically converts red light for example, phthalocyanine dyes, subphthalocyanine dyes, Nile red , DCM1 ⁇ -(Dicyanomethylene) -2-methyl-6- (4-dimethylaminostyryl) 4H-pyran ⁇ , DCJT ⁇ 4- (dicyanomethylene) -2-tert-butyl-6- (julolidylstyryl) pyran ⁇ , etc.
  • Examples of the method for forming various organic layers include a dry film forming method and a wet film forming method.
  • Dry deposition methods include vacuum deposition using resistance heating or high frequency heating, EB deposition, various sputtering methods (magnetron sputtering, RF-DC coupled bias sputtering, ECR sputtering, counter target sputtering, high frequency sputtering. Method), ion plating method, laser ablation method, molecular beam epitaxy method, and laser transfer method.
  • Examples of the CVD method include a plasma CVD method, a thermal CVD method, an MOCVD method, and a photo CVD method.
  • a spin coating method an ink jet method, a spray coating method, a stamp method, a micro contact printing method, a flexographic printing method, an offset printing method, a gravure printing method, a dip method, or the like
  • patterning methods include chemical etching such as shadow mask, laser transfer, and photolithography, and physical etching using ultraviolet rays or laser.
  • a planarization technique for various organic layers a laser planarization method, a reflow method, or the like can be used.
  • the photoelectric conversion layer may be made of an inorganic material.
  • an inorganic material constituting the photoelectric conversion layer crystalline silicon, amorphous silicon, microcrystalline silicon, crystalline selenium, amorphous selenium, and CIGS (CuInGaSe), CIS (CuInSe 2 ), CuInS 2 , CuAlS 2 which are chalcopyrite compounds.
  • the first electrode and the second electrode can be made of a transparent conductive material.
  • An electrode made of a transparent conductive material may be referred to as a “transparent electrode”.
  • examples of the transparent conductive material constituting the transparent electrode include conductive metal oxides, specifically, indium oxide, indium tin oxide (ITO, Indium Tin Oxide, Sn-doped In).
  • ITO indium zinc oxide with indium added as a dopant to zinc oxide
  • IGO indium gallium oxide with indium added as a dopant to gallium oxide
  • ITZO indium-gallium-zinc oxide
  • IFO F-doped In 2 O 3
  • tin oxide SnO 2
  • ATO SnO 2 and Sb-doped
  • FTO SnO 2 of F-doped
  • dough zinc oxide other elements
  • a transparent electrode having a base layer of gallium oxide, titanium oxide, niobium oxide, nickel oxide, or the like can be given.
  • the thickness of the transparent electrode include 2 ⁇ 10 ⁇ 8 m to 2 ⁇ 10 ⁇ 7 m, preferably 3 ⁇ 10 ⁇ 8 m to 1 ⁇ 10 ⁇ 7 m.
  • Alkali metals eg Li, Na, K etc. and their fluorides or oxides, alkaline earth metals (eg Mg, Ca etc.) and their fluorides or oxides, aluminum (Al), zinc (Zn), tin (Sn), thallium (Tl), sodium-potassium alloy, aluminum-lithium alloy, magnesium-silver alloy, rare earth metals such as indium and ytterbium, and alloys thereof.
  • organic materials such as poly (3,4-ethylenedioxythiophene) / polystyrene sulfonic acid [PEDOT / PSS] can be cited as materials constituting the anode and the cathode.
  • these conductive materials may be mixed with a binder (polymer) to form a paste or ink, which may be used as an electrode.
  • a dry method or a wet method can be used as a method for forming the first electrode or the like or the second electrode (anode or cathode).
  • the dry method include a PVD method and a chemical vapor deposition method (CVD method).
  • Film formation methods using the principle of the PVD method include vacuum evaporation using resistance heating or high frequency heating, EB (electron beam) evaporation, various sputtering methods (magnetron sputtering, RF-DC coupled bias sputtering, ECR Sputtering method, counter target sputtering method, high-frequency sputtering method), ion plating method, laser ablation method, molecular beam epitaxy method, and laser transfer method.
  • Examples of the CVD method include a plasma CVD method, a thermal CVD method, an organic metal (MO) CVD method, and a photo CVD method.
  • patterning methods include chemical etching such as shadow mask, laser transfer, and photolithography, and physical etching using ultraviolet rays or laser.
  • a planarization technique for the first electrode or the like or the second electrode a laser planarization method, a reflow method, a CMP (Chemical-Mechanical-Polishing) method, or the like can be used.
  • a first carrier blocking layer may be provided between the organic photoelectric conversion layer and the first electrode, or a second carrier blocking layer may be provided between the organic photoelectric conversion layer and the second electrode. Further, a first charge injection layer may be provided between the first carrier blocking layer and the first electrode, or a second charge injection layer may be provided between the second carrier blocking layer and the second electrode.
  • an alkali metal such as lithium (Li), sodium (Na), or potassium (K) and its fluoride or oxide
  • an alkaline earth such as magnesium (Mg), calcium (Ca), etc. And the like, and fluorides and oxides thereof.
  • the formation of the first layer starts from the surface of the substrate, the side surface of the stepped portion, and the top surface of the stepped portion. Then, the formation interface of the first layer (first A-formation front) started from the surface of the base portion in the vicinity of the portion where the stepped portion rises from the base, and the first start of formation from the side surface of the stepped portion.
  • the first seam portion is formed as a result of collision between the formation interface of the first layer (first B-formation front) in the growth process of the formation front.
  • the formation interface of the second layer (second A-formation front) started from the surface in the vicinity of the portion where the first layer located above the substrate rises
  • the formation interface (second B-formation front) of the second layer that has started to form from the surface in the vicinity of the portion where the first layer rises above the stepped portion collides with the growth process of the formation front. As a result, a second seam portion is formed.
  • Example 1 relates to a laminated structure of the present disclosure and a manufacturing method thereof.
  • the laminated structure 10 of Example 1 whose schematic partial cross-sectional view is shown in FIG. A first layer 40 covering the base 20 and the stepped portion 30 existing on the base 20, and A second layer 60 covering the first layer 40, It is composed of
  • first seam portion 50 is formed starting from a portion 33 where the stepped portion 30 rises from the base 20 or its vicinity.
  • the second layer 60 has a second seam starting from a portion 43 of the second layer 60 corresponding to the portion 43 where the first layer 40 located above the substrate 20 rises or the vicinity thereof.
  • a portion 70 is formed. The first seam part 50 and the second seam part 70 are discontinuous.
  • the first layer 40 has a cross-sectional shape that follows the shapes of the base body 20 and the stepped portion 30, and the second layer 60 also has the shape of the base body 20 and the stepped portion 30.
  • the cross-sectional shapes of the first layer 40 and the second layer 60 are not limited to these shapes, and the cross-sectional shape of the stepped portion 30, the first layer 40, and the second layer 60 are not limited to these shapes. It depends on the film formation conditions of the second layer 60 and the like. The same applies to the second embodiment.
  • the end point 50E of the first seam portion 50 is obtained. Is positioned above the starting point 70S of the second seam portion 70. Specifically, the distance between the end point 50E of the first seam part 50 and the start point 70S of the second seam part 70 is 5 nm or more.
  • the cross-sectional shapes of the first layer 40 and the second layer 60 are shown as shapes having right-angle shoulders, and a portion 43 where the first layer 40 located above the substrate 20 rises. Is shown as a right-angled shape, but these shoulders and portions 43 may be smooth. The same applies to the second embodiment.
  • the substrate 20 is made of an inorganic insulating material, specifically, an SiO 2 layer, and the stepped portion 30 is made of a wiring layer made of a conductive material such as aluminum.
  • the first layer 40 is made of SiN
  • the second layer 60 is made of SiO 2 .
  • various members (various components) constituting a transistor such as a field effect transistor (FET) and a thin film transistor (TFT) are provided below the base body 20, for example.
  • various members (various components) constituting a transistor such as a field effect transistor (FET) and a thin film transistor (TFT) are provided.
  • the stepped portion 30 is composed of an organic semiconductor material layer constituting an active layer of an organic thin film transistor or an extended portion of the active layer.
  • FIGS. 3A, 3B, 3C, 4A, and 4B are schematic partial cross-sectional views of the substrate and the like, a method for manufacturing the laminated structure of Example 1 will be described.
  • the first layer 40 that covers the base 20 and the stepped portion 30 existing on the base 20 is formed. Specifically, in a state where the stepped portion (wiring layer) 30 is formed on the base 20 (see FIG. 3A), the base 20 and the stepped portion 30 existing on the base 20 are covered based on the sputtering method. 1 layer 40 is formed (see FIGS. 3B and 3C).
  • the formation of the first layer 40 starts from the surface 21 of the base 20, the side surface 31 of the step portion 30, and the top surface 32 of the step portion 30. Then, the formation interface (first A-formation front 41) of the first layer 40 started from the surface of the portion 22 of the base 20 in the vicinity of the portion 33 where the step 30 rises from the base 20, and the step 30 As a result of collision between the formation interface (first B-formation front 42) of the first layer 40 that has been formed from the side surface 31 during the growth process of the formation front (see FIGS. 3B and 3C), the first seam Part 50 is formed.
  • the first layer 40 is anisotropically etched to leave the first layer 40 on the substrate 20 and on the top surface 32 and the side surface 31 of the step portion 30 (see FIG. 4A). Since the first layer 40 is anisotropically etched, the first layer 40 on the base 20 and the first layer 40 on the top surface 32 of the step portion 30 are exclusively etched, and the side surface 31 of the step portion 30 is etched. The first layer 40 above is not (or hardly) etched. In FIG. 4A, the position of the surface of the first layer 40 before anisotropic etching is indicated by a dotted line.
  • a second layer 60 covering the first layer 40 is formed (see FIGS. 4B and 1A). Specifically, the second layer 60 that covers the first layer 40 is formed based on a sputtering method.
  • the formation interface of the second layer (second A-formation front) started from the surface in the vicinity of the portion 43 where the first layer 40 located above the substrate 20 rises. 61) and the formation interface (second B-formation front 62) of the second layer that is formed from the surface in the vicinity of the portion 44 where the first layer 40 rises above the step portion 30 rises.
  • the second seam portion 70 is formed.
  • Example 1 having the structure shown in FIG. 1A can be obtained.
  • the first layer is anisotropically etched, the first seam portion and the second seam portion are discontinuous, and the seam portion is not provided from the outside. Therefore, it is possible to reliably prevent chemicals, moisture, undesired gas and the like from entering the stepped portion, and to give high reliability to the laminated structure.
  • FIG. 1B, FIG. 2A and FIG. 2B show modifications of the laminated structure of Example 1.
  • the M-th layer 40 3 rises portion or portions of the second layer 60 corresponding to the vicinity thereof for forming the first layer located above the base 20 A second seam portion 70 is formed,
  • the first seam part 50 3 and the second seam part 70 in the M-th layer 40 3 constituting the first layer are discontinuous.
  • the base 20 is made of an inorganic insulating material, specifically, an SiO 2 layer
  • the stepped portion 30 is made of a wiring layer made of a conductive material such as aluminum.
  • the first layers 40 1 , 40 2 , and 40 3 are made of SiO 2 , SiN, and SiO 2
  • the second layer 60 is made of a conductive material such as tungsten or aluminum.
  • the materials constituting the base 20, the step portion 30, the first layers 40 1 , 40 2 , 40 3 , and the second layer 60 are not limited to these.
  • a first seam portion 50 1 is formed on the first layer 40 1 constituting the first layer, and the second layer 40 2 constituting the first layer is formed on the second layer 40 2 constituting the first layer.
  • the first seam part 50 2 is formed, first the third layer 40 3 is formed first seam part 50 3, the first seam part of these 50 1, 50 constituting the first layer 2 and 50 3 are in communication.
  • Second seam portions 70 1 , 70 2 , and 70 3 are formed starting from the n-th layers 60 1 , 60 2 , and 60 3 of the second layer, The first seam portion 50 in the first layer 40 and the second seam portion 70 1 in the first layer 60 1 constituting the second layer are discontinuous.
  • the base 20 is made of an inorganic insulating material, specifically, an SiO 2 layer
  • the stepped portion 30 is made of a wiring layer made of a conductive material such as aluminum.
  • the first layer 40 is made of SiO 2
  • the first layer 60 1 and the second layer 60 2 of the second layer are made of SiO 2 and SiN
  • the third layer 60 3 is made of It is made of a conductive material such as tungsten or aluminum.
  • the materials constituting the base 20, the stepped portion 30, the first layer 40, and the second layers 60 1 , 60 2 , and 60 3 are not limited to these.
  • the first seam portion 50 is formed in the first layer 40, and the second seam portion 70 1 is formed in the first layer 60 1 constituting the second layer.
  • a second seam portion 70 2 is formed in the second layer 60 2 constituting the second layer, and a second seam portion is formed in the third layer 60 3 constituting the second layer.
  • 70 3 is formed, and the second seam portions 70 1 , 70 2 , and 70 3 communicate with each other.
  • a modified example of the laminated structure of Example 1 shown in FIG. A first layer covering the base 20 and the stepped portion 30 existing on the base 20, and A second layer covering the first layer;
  • a laminated structure comprising:
  • n 1, 2,..., N
  • the n-th layer of the second layer corresponding to the portion where the M-th layer 40 2 constituting the first layer located above the substrate 20 rises or its vicinity.
  • Second seam portions 70 1 and 70 2 are formed starting from the portion of the second layer, The first seam portion 50 2 in the M-th layer 40 2 constituting the first layer and the second seam portion 70 1 in the first layer 60 1 constituting the second layer are discontinuous. is there.
  • the base 20 is made of an inorganic insulating material, specifically, an SiO 2 layer
  • the stepped portion 30 is made of a wiring layer made of a conductive material such as aluminum.
  • the first layer 40 1 and the second layer 40 2 of the first layer are made of SiO 2 and SiN
  • the first layer 60 1 of the second layer is made of SiN
  • the layer 60 2 is made of a conductive material such as tungsten or aluminum.
  • the materials constituting the base 20, the step portion 30, the first layers 40 1 and 40 2 , and the second layers 60 1 and 60 2 are not limited to these.
  • the first seam portion 50 1 is formed in the first layer 40 1 constituting the first layer, and the second layer 40 2 constituting the first layer is formed on the second layer 40 2 constituting the first layer. Is formed with a first seam portion 50 2 , and the first seam portions 50 1 and 50 2 communicate with each other.
  • a second seam portion 70 1 is formed in the first layer 60 1 constituting the second layer, and a second seam portion is formed in the second layer 60 2 constituting the second layer. 70 2 is formed, and these second seam portions 70 1 , 70 2 communicate with each other.
  • Example 2 is a modification of Example 1.
  • the stepped portion 130 is composed of a plurality of photoelectric conversion units that constitute a light receiving element, an optical sensor, and an image sensor.
  • the photoelectric conversion unit includes a first electrode 130A, a photoelectric conversion layer 130C that covers the first electrode 130A, and a second electrode 130B that is formed on the top surface of the photoelectric conversion layer 130C.
  • 130 A of 1st electrodes are provided corresponding to each photoelectric conversion part.
  • the photoelectric conversion layer 130 ⁇ / b> C and the second electrode 130 ⁇ / b> B are provided in a continuous state in the plurality of photoelectric conversion units. That is, the photoelectric conversion layer 130C and the second electrode 130B are formed as so-called solid films.
  • the photoelectric conversion layer 130 ⁇ / b> C is composed of the organic photoelectric conversion material described above. However, the configuration and structure of the photoelectric conversion unit are not limited to this.
  • the base body 20 is made of an inorganic insulating material, specifically, an SiO 2 layer, and the stepped portion 130 is made up of a plurality of photoelectric conversion portions as described above.
  • the first layer 140 is made of a metal wiring material (for example, tungsten), and the second layer 160 is made of SiN.
  • various members constituting transistors (driving circuits) such as field effect transistors (FETs) and thin film transistors (TFTs) for driving the photoelectric conversion unit.
  • the electrode 130A and the second electrode 130B are connected to the drive circuit via a contact hole (not shown) provided in the base body 20.
  • the first layer 140 is provided on the edges of the photoelectric conversion layer 130C and the second electrode 130B.
  • the photoelectric conversion unit provided below the substrate 20 may be a photoelectric conversion unit provided on a silicon semiconductor substrate, a photoelectric conversion unit provided on a compound semiconductor substrate, or an organic photoelectric conversion.
  • the photoelectric conversion part comprised from material may be sufficient.
  • FIGS. 5A, 5B, 5C, 6A, and 6B are schematic partial cross-sectional views of the substrate and the like, a manufacturing method of the laminated structure of Example 2 will be described.
  • the first layer 140 that covers the base 20 and the stepped portion 130 existing on the base 20 is formed. Specifically, in the state where the stepped portion (photoelectric conversion portion) 130 is formed on the base 20 (see FIG. 5A), the base 20 and the stepped portion 130 existing on the base 20 are covered based on the sputtering method. A first layer 140 is formed (see FIG. 5B). Next, a part of the first layer 140 formed on the top surface of the stepped part 130 is removed, and the side surface 131 of the stepped part 130 and a part of the base body 20 from the top surface 132 part of the edge of the stepped part 130. The first layer 140 made of a metal wiring material is left on (see FIG. 5C).
  • the formation of the first layer 140 starts from the surface 21 of the base 20, the side surface 131 of the stepped portion 130, and the top surface 132 of the stepped portion 130. Then, the formation interface of the first layer 140 (first A-formation front 141) started from the surface of the portion 22 of the base 20 in the vicinity of the portion 133 where the step 130 rises from the base 20, and the step 130 As a result of the collision of the formation interface of the first layer 140 (first B-formation front 142), which has been formed from the side surface 131, in the growth process of the formation front (see FIG. 5B), the first seam 150 It is formed.
  • the first layer 140 is anisotropically etched to leave the first layer 140 on the base 20 and on the top surface 132 and the side surface 131 of the stepped portion 130 (see FIG. 6A). Since the first layer 140 is anisotropically etched, the first layer 140 on the substrate 20 and the first layer 140 on the top surface 132 of the stepped portion 130 are exclusively etched, and the side surface 131 of the stepped portion 130 is etched. The first layer 140 over the top is not (or hardly) etched.
  • Step-220 After that, a second layer 160 that covers the first layer 140 is formed (see FIG. 6B). Specifically, the second layer 160 covering the first layer 140 is formed based on a sputtering method.
  • the formation interface of the second layer (second A-formation front) started from the surface in the vicinity of the portion 143 where the first layer 140 rises above the substrate 20 rises. 161) and the formation interface (second B-formation front 162) of the second layer that is formed from the surface in the vicinity of the portion 144 where the first layer 140 rises above the step portion 130 rises.
  • second seam portion 170 is formed.
  • Example 2 having the structure shown in FIG. 6B can be obtained. Even in the laminated structure of Example 2 or the manufacturing method thereof, since the first layer is anisotropically etched, the first seam portion and the second seam portion are discontinuous, and the seam portion is not provided from the outside. Therefore, it is possible to reliably prevent chemicals, moisture, undesired gas and the like from entering the stepped portion, and to give high reliability to the laminated structure.
  • the end 150E of the first seam 150 is the end. Is located above the starting point 170S of the second seam portion 170. Specifically, the distance between the end point 150E of the first seam 150 and the start point 170S of the second seam 170 is 5 nm or more.
  • the second layer 160 may be regarded as the first layer, and a third layer regarded as the second layer may be formed on the second layer 160 regarded as the first layer.
  • a third layer regarded as the second layer may be formed.
  • the second layer 160 regarded as the first layer is referred to as a “first ′ layer” for convenience
  • the third layer regarded as the second layer is referred to as “second ′ layer” for convenience.
  • the laminated structure is A first 'layer that covers the substrate and the stepped portion present on the substrate; and A second 'layer covering the first' layer, Consisting of A first seam portion (see 150 ′ in FIG. 6B) is formed inside the first ′ layer, starting from the portion where the stepped portion rises from the base or the vicinity thereof, A second seam portion is formed inside the second 'layer, starting from a portion where the first' layer located above the substrate rises or a portion of the second 'layer corresponding to the vicinity thereof. And A laminated structure in which the first seam portion and the second seam portion are discontinuous can be obtained.
  • Example 1 shows a state where the first layer covers all of the stepped portions, and shows a state where the second layer covers all of the first layer.
  • the first layer may be formed in a portion where the stepped portion rises from the base and in the vicinity thereof. That is, the first layer is not formed on a part of the top surface of the stepped portion, and the first layer is not formed on the portion of the base away from the stepped portion. You can also.
  • the second layer may be formed in a portion where the first layer rises and in the vicinity thereof. That is, the second layer is not formed on a part of the first layer located above the step portion, and the second layer is formed on the first layer far from the step portion. It can also be made into the form which is not done.
  • the first layer covers a part of the stepped portion. However, depending on the configuration of the first layer, all the stepped portions may be the first stepped portion. It can also be set as the state which the layer of this coat
  • this indication can also take the following structures.
  • ⁇ Laminated structure >> A first layer covering the base and the step portion existing on the base; and A second layer covering the first layer;
  • a laminated structure comprising: Inside the first layer, a first seam portion is formed starting from a portion where the stepped portion rises from the base or the vicinity thereof, Inside the second layer, a second seam portion is formed starting from the portion of the second layer corresponding to the portion where the first layer rises above the substrate rises or the vicinity thereof, A laminated structure in which the first seam portion and the second seam portion are discontinuous.
  • the first seam portion located at the interface between the first layer and the second layer is the end point of the first seam portion, the end point of the first seam portion is the second seam portion.
  • [A03] The stacked structure according to [A02], wherein the distance between the end point of the first seam part and the start point of the second seam part is 5 nm or more.
  • [A04] A first layer covering the base and the step portion existing on the base; and A second layer covering the first layer;
  • Part is formed, Inside the second layer, the second seam starts from a portion where the Mth layer constituting the first layer located above the substrate rises or a portion of the second layer corresponding to the vicinity thereof. Part is formed, The laminated structure in which the first seam portion and the second seam portion in the Mth layer constituting the first layer are discontinuous.
  • a first layer covering the base and the step portion existing on the base; and A second layer covering the first layer; A laminated structure comprising: The second layer is composed of N layers (N is an integer of 2 or more), Inside the first layer, a first seam portion is formed starting from a portion where the stepped portion rises from the base or the vicinity thereof, Each of the n-th layers (where n 1, 2,...
  • N) constituting the second layer corresponds to a portion where the first layer located above the substrate rises or its vicinity.
  • a second seam portion is formed starting from the portion of the nth layer of the second layer
  • Part is formed, The manufacturing method of the laminated structure in which the 1st seam part and 2nd seam part in the Mth layer which comprise a 1st layer are discontinuous.
  • N) constituting the second layer corresponds to a portion where the first layer located above the substrate rises or its vicinity.
  • a second seam portion is formed starting from the portion of the nth layer of the second layer.
  • the first layer is composed of M layers (M is an integer of 2 or more),

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

積層構造体１０は、基体２０及び基体２０上に存在する段差部３０を覆う第１の層４０、並びに、第１の層４０を覆う第２の層６０から構成されており、第１の層４０の内部には、基体２０から段差部３０が立ち上がる部分３３又はその近傍を始点として第１のシーム部５０が形成されており、第２の層６０の内部には、基体２０の上方に位置する第１の層４０が立ち上がる部分４３又はその近傍に対応する第２の層６０の部分６３を始点として第２のシーム部７０が形成されており、第１のシーム部５０と第２のシーム部７０とは不連続である。

Description

積層構造体及びその製造方法
　本開示は、積層構造体及びその製造方法に関する。
　基体上に配線層が形成された構造において、屡々、基体及び配線層を絶縁層で被覆する。このとき、絶縁層の内部には、基体から配線層が立ち上がる部分又はその近傍を始点としてシーム部が形成される場合がある。そして、このようなシーム部が形成されると、シーム部から薬品や水分、不所望のガス等が侵入し、信頼性の低下を招く虞が生じる。
　このような問題を解決する手段が、例えば、特開平７－２２１１７９号公報から周知である。即ち、この特許公開公報に開示された半導体装置の製造方法にあっては、
　半導体基板上に形成された金属配線層上に層間絶縁膜の第１層を形成する工程と、
　層間絶縁膜の第１層を等方性エッチング法によりエッチバックする工程と、
　エッチバックした層間絶縁膜の第１層上に層間絶縁膜の第２層を形成する工程と、
　層間絶縁膜の第２層の表面を化学的研磨法により研磨して平坦化する工程、
とを具備する。
特開平７－２２１１７９号公報
　この特許公開公報に開示された技術にあっては、第１層を等方性エッチング法によりエッチバックした後、第１層上に第２層を形成するので、第１層において生成したシーム部が第２層内に延びることは無いとされている。しかしながら、実際には、第１層を等方性エッチング法によりエッチバックすると、第１層上に第２層を形成したとき、半導体基板の上方に位置する第１層が立ち上がる部分又はその近傍の第２層の部分を始点として、第２層の内部には第２シーム部が形成されてしまい、第２シーム部は第１シーム部と連続状態になることが判明した。それ故、第２シーム部及び第１シーム部から薬品や水分、不所望のガス等が侵入するといった問題が解決されず、信頼性の向上を図ることができない。
　従って、本開示の目的は、シーム部を介して段差部が外部に連通する状態を確実に防止し得る構成、構造を有する積層構造体及びその製造方法を提供することにある。
　上記の目的を達成するための本開示の積層構造体は、
　基体及び基体上に存在する段差部を覆う第１の層、並びに、
　第１の層を覆う第２の層、
から構成された積層構造体であって、
　第１の層の内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成されており、
　第２の層の内部には、基体の上方に位置する第１の層が立ち上がる部分又はその近傍に対応する第２の層の部分を始点として、第２のシーム部が形成されており、
　第１のシーム部と第２のシーム部とは不連続である。
　上記の目的を達成するための本開示の積層構造体の製造方法は、
　基体及び基体上に存在する段差部を覆う第１の層を形成した後、
　第１の層を異方性エッチングして、基体の上並びに段差部の頂面の上及び側面の上に第１の層を残し、次いで、
　第１の層を覆う第２の層を形成する、
各工程を有する積層構造体の製造方法であって、
　第１の層の内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成され、
　第２の層の内部には、基体の上方に位置する第１の層が立ち上がる部分又はその近傍に対応する第２の層の部分を始点として、第２の層の内部には第２のシーム部が形成され、
　第１のシーム部と第２のシーム部とは不連続である。
　本開示の積層構造体あるいはその製造方法にあっては、第１のシーム部と第２のシーム部とは不連続であるが故に、外部からシーム部を介して段差部に薬品や水分、不所望のガス等が侵入することを確実に防止することができ、積層構造体に対して高い信頼性を付与することができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。
図１Ａ及び図１Ｂは、それぞれ、実施例１の積層構造体及びその変形例の模式的な一部断面図である。 図２Ａ及び図２Ｂは、それぞれ、実施例１の積層構造体の別の変形例の模式的な一部断面図である。 図３Ａ、図３Ｂ及び図３Ｃは、実施例１の積層構造体の製造方法を説明するための記載等の模式的な一部断面図である。 図４Ａ及び図４Ｂは、図３Ｃに引き続き、実施例１の積層構造体の製造方法を説明するための記載等の模式的な一部断面図である。 図５Ａ、図５Ｂ及び図５Ｃは、実施例２の積層構造体の製造方法を説明するための記載等の模式的な一部断面図である。 図６Ａ及び図６Ｂは、図５Ｃに引き続き、実施例２の積層構造体の製造方法を説明するための記載等の模式的な一部断面図である。
　以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の積層構造体及びその製造方法、全般に関する説明
２．実施例１（本開示の積層構造体及びその製造方法）
３．実施例２（実施例１の変形）
４．その他
〈本開示の積層構造体及びその製造方法、全般に関する説明〉
　本開示の積層構造体あるいはその製造方法にあっては、第１の層と第２の層との界面に位置する第１のシーム部の部分を第１のシーム部の終点としたとき、第１のシーム部の終点は、第２のシーム部の始点よりも上方に位置する形態とすることができ、この場合、第１のシーム部の終点と第２のシーム部の始点との間の距離は５ｎｍ以上であることが好ましい。
　基体は、例えば、各種基板から構成され、あるいは又、各種絶縁材料、導電材料、半導体材料から構成される。また、段差部は、例えば、導電材料から成る配線層；トランジスタを構成する各種部材（各種構成要素）；発光素子や受光素子、光センサーやイメージセンサーを構成する各種部材（各種構成要素）、具体的には、例えば、光電変換部から構成される。場合によっては、基体上に存在する異物から段差部が構成される。段差部の厚さ（高さ）として、５×１０-8ｍ乃至１×１０-6ｍを例示することができるが、これに限定されるものではない。
　基体を構成する基板として、各種ガラス基板や、表面に絶縁膜が形成された各種ガラス基板、石英基板、表面に絶縁膜が形成された石英基板、シリコン半導体基板、表面に絶縁膜が形成されたシリコン半導体基板、各種化合物半導体基板、ステンレス鋼等の各種合金や各種金属から成る金属基板を挙げることができる。尚、絶縁膜として、酸化ケイ素系材料（例えば、ＳｉＯXやスピンオンガラス（ＳＯＧ））；窒化ケイ素（ＳｉＮY）；酸窒化ケイ素（ＳｉＯＮ）；酸化アルミニウム（Ａｌ2Ｏ3）；金属酸化物や金属塩を挙げることができる。また、表面にこれらの絶縁膜が形成された導電性基板（金やアルミニウム等の金属から成る基板、高配向性グラファイトから成る基板）を用いることもできる。あるいは又、基板として、ポリメチルメタクリレート（ポリメタクリル酸メチル，ＰＭＭＡ）やポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）に例示される有機ポリマー（高分子材料から構成された可撓性を有するプラスチック・フィルムやプラスチック・シート、プラスチック基板といった高分子材料の形態を有する）を挙げることができる。このような可撓性を有する高分子材料から構成された基板を使用すれば、例えば曲面形状を有する電子機器への電子デバイスの組込みあるいは一体化が可能となる。基板の表面にシランカップリング法によるシラノール誘導体を形成したり、ＳＡＭ法等によりチオール誘導体、カルボン酸誘導体、リン酸誘導体等から成る薄膜を形成したり、ＣＶＤ法等により絶縁性の金属塩や金属錯体から成る薄膜を形成することで、基板と段差部との間の密着性を向上させてもよい。
　あるいは又、基体を構成する無機絶縁材料として、酸化ケイ素系材料；窒化ケイ素（ＳｉＮY）；酸化窒化ケイ素（ＳｉＯＮ）；酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化アルミニウム・ハフニウム（ＨｆＡｌＯ2）、酸化シリコン・ハフニウム（ＨｆＳｉＯ）、酸化タンタル（Ｔａ2Ｏ5）、酸化イットリウム（Ｙ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ）といった金属酸化物材料や、金属窒化物材料を挙げることができる。あるいは又、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＺｒＳｉＯ、ＡｌＳｉＯ、ＬａＳｉＯといった金属シリケートを例示することもできる。酸化ケイ素系材料として、酸化シリコン（ＳｉＯX）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳＯＧ（スピンオングラス）を挙げることができる。無機絶縁材料から成る基体は、１種類の材料から形成されていてもよいし、複数種類の材料から形成されていてもよい。また、無機絶縁材料から成る基体は、単層構成としてもよいし、複数層構成としてもよい。無機絶縁材料から成る基体の形成方法として、各種ＰＶＤ法や各種ＣＶＤ法を挙げることができる。
　あるいは又、基体を構成する有機絶縁材料として、低誘電率材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）；ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ－２（アミノエチル）３－アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３－メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；オクタデカンチオール、ドデシルイソシアネイト等の一端に導電材料と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）を挙げることができるし、これらの組み合わせを用いることもできる。有機絶縁材料から成る基体の形成方法として、各種ＰＶＤ法や各種ＣＶＤ法；スピンコート法；各種の塗布法；ゾル－ゲル法；電着法；シャドウマスク法；及び、スプレー法の内のいずれかを挙げることができる。
　あるいは又、基体を構成する導電材料として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、鉄（Ｆｅ）、白金（Ｐｔ）、亜鉛（Ｚｎ）等の金属材料；これらの金属元素を含む合金あるいは化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）；シリコン（Ｓｉ）等の半導体；透明導電性材料を例示することができ、これらの場合、基体を単層から構成することもできるし、複数層から構成することもできる。透明導電性材料として、インジウム原子を含む透明導電性材料［具体的には、酸化インジウム、インジウム－錫酸化物（ＩＴＯ，Indium Tin Oxide，ＳｎドープのＩｎ2Ｏ3、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）、インジウム－亜鉛酸化物（ＩＺＯ，Indium Zinc Oxide）、インジウム－ガリウム酸化物（ＩＧＯ）、インジウム・ドープのガリウム－亜鉛酸化物（ＩＧＺＯ，Ｉｎ－ＧａＺｎＯ4）、ＩＦＯ（ＦドープのＩｎ2Ｏ3）］を挙げることができるし、酸化錫（ＳｎＯ2）、ＡＴＯ（ＳｂドープのＳｎＯ2）、ＦＴＯ（ＦドープのＳｎＯ2）、酸化亜鉛（ＺｎＯ、ＡｌドープのＺｎＯやＢドープのＺｎＯ、ＧａドープのＺｎＯを含む）、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ2Ｏ4構造を有する酸化物、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明導電性材料を挙げることもできる。導電材料から基体を構成する場合の基体の形成（作製）方法として、ＣＶＤ法、スパッタリング法、蒸着法、リフトオフ法、イオンプレーティング法、電解メッキ法、無電解メッキ法、スクリーン印刷法、レーザーアブレーション法、ゾル－ゲル法等の公知の薄膜形成技術を挙げることができる。
　あるいは又、基体を構成する半導体材料として、上述したシリコン半導体基板や化合物半導体基板を挙げることができるし、ＳＯＩ基板等を構成するシリコン層を挙げることもできる。
　基体は、平坦な場合もあるし、凹凸を有する場合もある。後者の場合、例えば、基体の凸部上に段差部が存在する場合があるし、あるいは又、基体の凹部上に段差部が存在する場合があるし、あるいは又、基体の凹凸部上に段差部が存在する場合がある。
　第１の層、第２の層を構成する材料として、上述した基体を構成する無機絶縁材料や、基体を構成する導電材料を挙げることができる。第１の層を構成する材料と第２の層を構成する材料とは、同じであってもよいし、異なっていてもよい。第１の層、第２の層の形成方法として、各種ＰＶＤ法、例えば、（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着法、パルス・レーザ・デポジッション（ＰＬＤ法）等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタ法を例示することができる。あるいは又、第１の層、第２の層の形成方法として、各種ＣＶＤ法、例えば、常圧ＣＶＤ法や減圧ＣＶＤ、熱ＣＶＤ法、プラズマＣＶＤ法を例示することができる。
　上述したとおり、段差部を、受光素子、光センサーやイメージセンサーを構成する光電変換部から構成することができる。光電変換部は、例えば、第１電極、光電変換層及び第２電極の積層構造を有する。光電変換層を有機光電変換材料から構成する場合、光電変換層を、
（１）ｐ型有機半導体から構成する。
（２）ｎ型有機半導体から構成する。
（３）ｐ型有機半導体層／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。ｎ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。
（４）ｐ型有機半導体とｎ型有機半導体の混合（バルクヘテロ構造）から構成する。
の４態様のいずれかとすることができる。但し、積層順は任意に入れ替えた構成とすることができる。
　ｐ型有機半導体として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。ｎ型有機半導体として、フラーレン及びフラーレン誘導体、ｐ型有機半導体よりもＨＯＭＯ及びＬＵＭＯが大きい（深い）有機半導体、透明な無機金属酸化物を挙げることができる。ｎ型有機半導体として、具体的には、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンゾイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンゾオキサゾール誘導体、ベンゾオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。有機光電変換材料から構成された光電変換層（『有機光電変換層』と呼ぶ場合がある）の厚さは、限定するものではないが、例えば、１×１０-8ｍ乃至５×１０-7ｍ、好ましくは２．５×１０-8ｍ乃至３×１０-7ｍ、より好ましくは２．５×１０-8ｍ乃至２×１０-7ｍ、一層好ましくは１×１０-7ｍ乃至１．８×１０-7ｍを例示することができる。尚、有機半導体は、ｐ型、ｎ型と分類されることが多いが、ｐ型とは正孔を輸送し易いという意味であり、ｎ型とは電子を輸送し易いという意味であり、無機半導体のように熱励起の多数キャリアとして正孔又は電子を有しているという解釈に限定されない。
　あるいは又、緑色の波長の光を光電変換する有機光電変換層を構成する材料として、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素、ピグメントバイオレット、ピグメントレッド等を挙げることができるし、青色の光を光電変換する有機光電変換層を構成する材料として、例えば、クマリン酸色素、トリス－８－ヒドリキシキノリアルミニウム（Ａｌｑ３）、メラシアニン系色素、ナフタレン誘導体、アントラセン誘導体、ナフタセン誘導体、スチリルアミン誘導体、ビス（アジニル）メテンホウ素錯体等を挙げることができるし、赤色の光を光電変換する有機光電変換層を構成する材料として、例えば、フタロシアニン系色素、サブフタロシアニン系色素、ナイルレッド、ＤＣＭ１｛４―（ジシアノメチレン）－２－メチル－６－（４－ジメチルアミノスチリル）４Ｈ－ピラン｝やＤＣＪＴ｛４－（ジシアノメチレン）－２－ｔｅｒｔ－ブチル－６－（ジュロリジルスチリル）ピラン｝等のピラン誘導体、スクアリリウム誘導体、ポルフィリン誘導体、クロリン誘導体、ユーロジリン誘導体等を挙げることができる。
　各種有機層の成膜方法として、乾式成膜法及び湿式成膜法を挙げることができる。乾式成膜法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等の方法を用いることができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。各種有機層の平坦化技術として、レーザー平坦化法、リフロー法等を用いることができる。
　あるいは又、光電変換層を無機系材料から構成してもよい。光電変換層を構成する無機系材料として、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるＣＩＧＳ（ＣｕＩｎＧａＳｅ）、ＣＩＳ（ＣｕＩｎＳｅ2）、ＣｕＩｎＳ2、ＣｕＡｌＳ2、ＣｕＡｌＳｅ2、ＣｕＧａＳ2、ＣｕＧａＳｅ2、ＡｇＡｌＳ2、ＡｇＡｌＳｅ2、ＡｇＩｎＳ2、ＡｇＩｎＳｅ2、あるいは又、ＩＩＩ－Ｖ族化合物であるＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、更には、ＣｄＳｅ、ＣｄＳ、Ｉｎ2Ｓｅ3、Ｉｎ2Ｓ3、Ｂｉ2Ｓｅ3、Ｂｉ2Ｓ3、ＺｎＳｅ、ＺｎＳ、ＰｂＳｅ、ＰｂＳ等の化合物半導体を挙げることができる。
　第１電極及び第２電極は透明導電材料から成る形態とすることができる。尚、透明導電材料から成る電極を『透明電極』と呼ぶ場合がある。ここで、透明電極を構成する透明導電材料として、導電性のある金属酸化物を挙げることができ、具体的には、酸化インジウム、インジウム－錫酸化物（ＩＴＯ，Indium Tin Oxide，ＳｎドープのＩｎ2Ｏ3、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）、酸化亜鉛にドーパントとしてインジウムを添加したインジウム－亜鉛酸化物（ＩＺＯ，Indium Zinc Oxide）、酸化ガリウムにドーパントとしてインジウムを添加したインジウム－ガリウム酸化物（ＩＧＯ）、酸化亜鉛にドーパントとしてインジウムとガリウムを添加したインジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ，Ｉｎ－ＧａＺｎＯ4）、ＩＦＯ（ＦドープのＩｎ2Ｏ3）、酸化錫（ＳｎＯ2）、ＡＴＯ（ＳｂドープのＳｎＯ2）、ＦＴＯ（ＦドープのＳｎＯ2）、酸化亜鉛（他元素をドープしたＺｎＯを含む）、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム－亜鉛酸化物（ＡＺＯ）、酸化亜鉛にドーパントとしてガリウムを添加したガリウム－亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ2）、酸化チタンにドーパントとしてニオブを添加したニオブ－チタン酸化物(ＴＮＯ)、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ2Ｏ4構造を有する酸化物を例示することができる。あるいは又、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明電極を挙げることができる。透明電極の厚さとして、２×１０-8ｍ乃至２×１０-7ｍ、好ましくは３×１０-8ｍ乃至１×１０-7ｍを挙げることができる。あるいは又、透明性が不要である場合、正孔を取り出す電極としての機能を有する陽極を構成する導電材料として、高仕事関数（例えば、φ＝４．５ｅＶ～５．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、鉄（Ｆｅ）、イリジウム（Ｉｒ）、ゲルマニウム（Ｇｅ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、テルル（Ｔｅ）を例示することができる。一方、電子を取り出す電極としての機能を有する陰極を構成する導電材料として、低仕事関数（例えば、φ＝３．５ｅＶ～４．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、アルカリ金属（例えばＬｉ、Ｎａ、Ｋ等）及びそのフッ化物又は酸化物、アルカリ土類金属（例えばＭｇ、Ｃａ等）及びそのフッ化物又は酸化物、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、タリウム（Ｔｌ）、ナトリウム－カリウム合金、アルミニウム－リチウム合金、マグネシウム－銀合金、インジウム、イッテリビウム等の希土類金属、あるいは、これらの合金を挙げることができる。あるいは又、陽極や陰極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン、炭素系材料、酸化物半導体、カーボン・ナノ・チューブ、グラフェン等の導電性物質を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、陽極や陰極を構成する材料として、ポリ（３，４－エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）を挙げることもできる。また、これらの導電性材料をバインダー（高分子）に混合してペースト又はインクとしたものを硬化させ、電極として用いてもよい。
　第１電極等や第２電極（陽極や陰極）の成膜方法として、乾式法あるいは湿式法を用いることが可能である。乾式法として、ＰＶＤ法及び化学的気相成長法（ＣＶＤ法）を挙げることができる。ＰＶＤ法の原理を用いた成膜方法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、電解メッキ法や無電解メッキ法、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等の方法を挙げることができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。第１電極等や第２電極の平坦化技術として、レーザー平坦化法、リフロー法、ＣＭＰ（Chemical Mechanical Polishing）法等を用いることができる。
　有機光電変換層と第１電極との間に、第１キャリアブロッキング層を設けてもよいし、有機光電変換層と第２電極との間に、第２キャリアブロッキング層を設けてもよい。また、第１キャリアブロッキング層と第１電極との間に第１電荷注入層を設けてもよいし、第２キャリアブロッキング層と第２電極との間に第２電荷注入層を設けてもよい。例えば、電子注入層を構成する材料として、例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）といったアルカリ金属及びそのフッ化物や酸化物、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）といったアルカリ土類金属及びそのフッ化物や酸化物を挙げることができる。
　第１の層の形成においては、基体の表面、段差部の側面及び段差部の頂面から第１の層の形成が開始する。そして、基体から段差部が立ち上がる部分の近傍における基体の部分の表面から形成が開始された第１の層の形成界面（第１Ａ－形成フロント）と、段差部の側面から形成が開始された第１の層の形成界面（第１Ｂ－形成フロント）とが、形成フロントの成長過程で衝突する結果、第１のシーム部が形成される。同様に、第２の層の形成においては、基体の上方に位置する第１の層が立ち上がる部分の近傍の表面から形成が開始された第２の層の形成界面（第２Ａ－形成フロント）と、段差部の上方に位置する第１の層が立ち上がる部分の近傍の表面から形成が開始された第２の層の形成界面（第２Ｂ－形成フロント）とが、形成フロントの成長過程で衝突する結果、第２のシーム部が形成される。
　実施例１は、本開示の積層構造体及びその製造方法に関する。
　図１Ａに模式的な一部断面図を示す実施例１の積層構造体１０は、
　基体２０及び基体２０上に存在する段差部３０を覆う第１の層４０、並びに、
　第１の層４０を覆う第２の層６０、
から構成されている。
　そして、第１の層４０の内部には、基体２０から段差部３０が立ち上がる部分３３又はその近傍を始点として、第１のシーム部５０が形成されている。また、第２の層６０の内部には、基体２０の上方に位置する第１の層４０が立ち上がる部分４３又はその近傍に対応する第２の層６０の部分６３を始点として、第２のシーム部７０が形成されている。第１のシーム部５０と第２のシーム部７０とは不連続である。
　ここで、図１Ａに図示した例では、第１の層４０は、基体２０及び段差部３０の形状に倣った断面形状を有し、第２の層６０も、基体２０及び段差部３０の形状に倣った断面形状を有するが、第１の層４０、第２の層６０の断面形状はこれらの形状に限定されるものではなく、段差部３０の断面形状や、第１の層４０、第２の層６０の成膜条件等に依存する。実施例２においても同様である。
　そして、第１の層４０と第２の層６０との界面に位置する第１のシーム部５０の部分を第１のシーム部５０の終点５０Ｅとしたとき、第１のシーム部５０の終点５０Ｅは、第２のシーム部７０の始点７０Ｓよりも上方に位置する。具体的には、第１のシーム部５０の終点５０Ｅと第２のシーム部７０の始点７０Ｓとの間の距離は５ｎｍ以上である。尚、図面においては、第１の層４０や第２の層６０の断面形状を、直角の肩部を有する形状で示し、また、基体２０の上方に位置する第１の層４０が立ち上がる部分４３を直角の形状で示しているが、これらの肩部や部分４３は滑らかな形状である場合もある。実施例２においても同様である。
　実施例１において、基体２０は無機絶縁材料、具体的には、ＳｉＯ2層から成り、段差部３０は、アルミニウムといった導電材料から成る配線層から構成されている。また、第１の層４０はＳｉＮから成り、第２の層６０はＳｉＯ2から成る。基体２０の下方には、例えば、電界効果トランジスタ（ＦＥＴ）や薄膜トランジスタ（ＴＦＴ）といったトランジスタを構成する各種部材（各種構成要素）が設けられている。あるいは又、段差部３０は、所謂有機薄膜トランジスタの活性層あるいは活性層の延在部を構成する有機半導体材料層から構成されている。
　以下、基体等の模式的な一部断面図である図３Ａ、図３Ｂ、図３Ｃ、図４Ａ及び図４Ｂを参照して、実施例１の積層構造体の製造方法を説明する。
　　［工程－１００］
　先ず、基体２０及び基体２０上に存在する段差部３０を覆う第１の層４０を形成する。具体的には、基体２０の上に段差部（配線層）３０が形成されている状態（図３Ａ参照）において、スパッタリング法に基づき、基体２０及び基体２０上に存在する段差部３０を覆う第１の層４０を形成する（図３Ｂ及び図３Ｃを参照）。
　この第１の層４０の形成においては、基体２０の表面２１、段差部３０の側面３１及び段差部３０の頂面３２から第１の層４０の形成が開始する。そして、基体２０から段差部３０が立ち上がる部分３３の近傍における基体２０の部分２２の表面から形成が開始された第１の層４０の形成界面（第１Ａ－形成フロント４１）と、段差部３０の側面３１から形成が開始された第１の層４０の形成界面（第１Ｂ－形成フロント４２）とが、形成フロントの成長過程で衝突する結果（図３Ｂ及び図３Ｃを参照）、第１のシーム部５０が形成される。
　　［工程－１１０］
　次に、第１の層４０を異方性エッチングして、基体２０の上並びに段差部３０の頂面３２の上及び側面３１の上に第１の層４０を残す（図４Ａを参照）。第１の層４０を異方性エッチングするので、基体２０の上の第１の層４０及び段差部３０の頂面３２の上の第１の層４０が専らエッチングされ、段差部３０の側面３１の上の第１の層４０は余り（あるいは、殆ど）エッチングされない。図４Ａにおいて、異方性エッチングを行う前の第１の層４０の表面の位置を点線で示した。
　　［工程－１２０］
　その後、第１の層４０を覆う第２の層６０を形成する（図４Ｂ及び図１Ａを参照）。具体的には、スパッタリング法に基づき、第１の層４０を覆う第２の層６０を形成する。
　この第２の層６０の形成においては、基体２０の上方に位置する第１の層４０が立ち上がる部分４３の近傍の表面から形成が開始された第２の層の形成界面（第２Ａ－形成フロント６１）と、段差部３０の上方に位置する第１の層４０が立ち上がる部分４４の近傍の表面から形成が開始された第２の層の形成界面（第２Ｂ－形成フロント６２）とが、形成フロントの成長過程で衝突する結果、第２のシーム部７０が形成される。
　こうして、図１Ａに示した構造の実施例１の積層構造体を得ることができる。実施例１の積層構造体あるいはその製造方法にあっては、第１の層を異方性エッチングするので、第１のシーム部と第２のシーム部とは不連続となり、外部からシーム部を介して段差部に薬品や水分、不所望のガス等が侵入することを確実に防止することができ、積層構造体に対して高い信頼性を付与することができる。
　図１Ｂ、図２Ａ及び図２Ｂに実施例１の積層構造体の変形例を示す。
　図１Ｂに示す実施例１の積層構造体の変形例は、
　基体２０及び基体２０上に存在する段差部３０を覆う第１の層、並びに、
　第１の層を覆う第２の層６０、
から構成されており、
　第１の層は、Ｍ層（Ｍは２以上の整数であり、図示した例ではＭ＝３）から構成されており、
　第１の層を構成する第ｍ番目の層（但し、ｍ＝１，２・・・Ｍ）のそれぞれ（第１の層を構成する第１番目の層４０1、第１の層を構成する第２番目の層４０2及び第１の層を構成する第３番目の層４０3）の内部には、基体２０から段差部３０が立ち上がる部分又はその近傍を始点として、第１のシーム部５０1，５０2，５０3が形成されており、
　第２の層６０の内部には、基体２０の上方に位置する第１の層を構成する第Ｍ番目の層４０3が立ち上がる部分又はその近傍に対応する第２の層６０の部分を始点として、第２のシーム部７０が形成されており、
　第１の層を構成する第Ｍ番目の層４０3における第１のシーム部５０3と第２のシーム部７０とは不連続である。
　ここで、基体２０は無機絶縁材料、具体的には、ＳｉＯ2層から成り、段差部３０は、アルミニウムといった導電材料から成る配線層から構成されている。また、第１の層４０1，４０2，４０3はＳｉＯ2、ＳｉＮ、ＳｉＯ2から成り、第２の層６０はタングステンやアルミニウム等の導電材料から成る。但し、基体２０、段差部３０、第１の層４０1，４０2，４０3、第２の層６０を構成する材料はこれらに限定するものではない。
　図１Ｂに示した例では、第１の層を構成する第１番目の層４０1には第１のシーム部５０1が形成され、第１の層を構成する第２番目の層４０2には第１のシーム部５０2が形成され、第１の層を構成する第３番目の層４０3には第１のシーム部５０3が形成され、これらの第１のシーム部５０1，５０2，５０3は連通している。
　図２Ａに示す実施例１の積層構造体の変形例は、
　基体２０及び基体２０上に存在する段差部３０を覆う第１の層４０、並びに、
　第１の層４０を覆う第２の層、
から構成されており、
　第２の層は、Ｎ層（Ｎは２以上の整数であり、図示した例ではＮ＝３）から構成されており、
　第１の層４０の内部には、基体２０から段差部３０が立ち上がる部分又はその近傍を始点として、第１のシーム部５０が形成されており、
　第２の層を構成する第ｎ番目の層（但し、ｎ＝１，２・・・Ｎ）のそれぞれ（第２の層を構成する第１番目の層６０1、第２の層を構成する第２番目の層６０2及び第２の層を構成する第３番目の層６０3）の内部には、基体２０の上方に位置する第１の層４０が立ち上がる部分又はその近傍に対応する第２の層の第ｎ番目の層６０1，６０2，６０3の部分を始点として、第２のシーム部７０1，７０2，７０3が形成されており、
　第１の層４０における第１のシーム部５０と第２の層を構成する第１番目の層６０1における第２のシーム部７０1とは不連続である。
　ここで、基体２０は無機絶縁材料、具体的には、ＳｉＯ2層から成り、段差部３０は、アルミニウムといった導電材料から成る配線層から構成されている。また、第１の層４０はＳｉＯ2から成り、第２の層の第１番目の層６０1及び第２番目の層６０2はＳｉＯ2及びＳｉＮから構成され、第３番目の層６０3はタングステンやアルミニウム等の導電材料から成る。但し、基体２０、段差部３０、第１の層４０、第２の層６０1，６０2，６０3を構成する材料はこれらに限定するものではない。
　図２Ａに示した例では、第１の層４０には第１のシーム部５０が形成され、第２の層を構成する第１番目の層６０1には第２のシーム部７０1が形成され、第２の層を構成する第２番目の層６０2には第２のシーム部７０2が形成され、第２の層を構成する第３番目の層６０3には第２のシーム部７０3が形成され、これらの第２のシーム部７０1，７０2，７０3は連通している。
　図２Ｂに示す実施例１の積層構造体の変形例は、
　基体２０及び基体２０上に存在する段差部３０を覆う第１の層、並びに、
　第１の層を覆う第２の層、
から構成された積層構造体であって、
　第１の層は、Ｍ層（Ｍは２以上の整数であり、図示した例ではＭ＝２）から構成されており、
　第２の層は、Ｎ層（Ｎは２以上の整数であり、図示した例ではＮ＝２）から構成されており、
　第１の層を構成する第ｍ番目の層（但し、ｍ＝１，２・・・Ｍ）のそれぞれ（第１の層を構成する第１番目の層４０1及び第１の層を構成する第２番目の層４０2）の内部には、基体２０から段差部３０が立ち上がる部分又はその近傍を始点として、第１のシーム部５０1，５０2が形成されており、
　第２の層を構成する第ｎ番目の層（但し、ｎ＝１，２・・・Ｎ）のそれぞれ（第２の層を構成する第１番目の層６０1及び第２の層を構成する第２番目の層６０2）の内部には、基体２０の上方に位置する第１の層を構成する第Ｍ番目の層４０2が立ち上がる部分又はその近傍に対応する第２の層の第ｎ番目の層の部分を始点として、第２のシーム部７０1，７０2が形成されており、
　第１の層を構成する第Ｍ番目の層４０2における第１のシーム部５０2と第２の層を構成する第１番目の層６０1における第２のシーム部７０1とは不連続である。
　ここで、基体２０は無機絶縁材料、具体的には、ＳｉＯ2層から成り、段差部３０は、アルミニウムといった導電材料から成る配線層から構成されている。また、第１の層の第１番目の層４０1及び第２番目の層４０2はＳｉＯ2及びＳｉＮから成り、第２の層の第１番目の層６０1はＳｉＮから成り、第２番目の層６０2は、タングステンやアルミニウム等の導電材料から成る。但し、基体２０、段差部３０、第１の層４０1，４０2、第２の層６０1，６０2を構成する材料はこれらに限定するものではない。
　図２Ｂに示した例では、第１の層を構成する第１番目の層４０1には第１のシーム部５０1が形成され、第１の層を構成する第２番目の層４０2には第１のシーム部５０2が形成され、これらの第１のシーム部５０1，５０2は連通している。また、第２の層を構成する第１番目の層６０1には第２のシーム部７０1が形成され、第２の層を構成する第２番目の層６０2には第２のシーム部７０2が形成され、これらの第２のシーム部７０1，７０2は連通している。
　実施例２は、実施例１の変形である。実施例２において、段差部１３０は、受光素子、光センサーやイメージセンサーを構成する複数の光電変換部から構成されている。そして、光電変換部は、第１電極１３０Ａ、第１電極１３０Ａを覆う光電変換層１３０Ｃ、及び、光電変換層１３０Ｃの頂面に形成された第２電極１３０Ｂから構成されている。第１電極１３０Ａは、各光電変換部に対応して設けられている。一方、光電変換層１３０Ｃ及び第２電極１３０Ｂは、複数の光電変換部において連続状態で設けられている。即ち、光電変換層１３０Ｃ及び第２電極１３０Ｂは、所謂ベタ膜として形成されている。また、光電変換層１３０Ｃは、前述した有機光電変換材料から構成されている。但し、光電変換部の構成、構造は、これに限定するものではない。
　実施例２において、基体２０は無機絶縁材料、具体的には、ＳｉＯ2層から成り、段差部１３０は、上述したとおり、複数の光電変換部から構成されている。また、第１の層１４０は金属配線材料（例えば、タングステン）から成り、第２の層１６０はＳｉＮから成る。基体２０の下方には、光電変換部を駆動するための電界効果トランジスタ（ＦＥＴ）や薄膜トランジスタ（ＴＦＴ）といったトランジスタ（駆動回路）を構成する各種部材（各種構成要素）が設けられており、第１電極１３０Ａや第２電極１３０Ｂが、基体２０に設けられたコンタクトホール（図示せず）を介して駆動回路に接続されている。図示した例では、第１の層１４０は、光電変換層１３０Ｃ及び第２電極１３０Ｂの縁部に設けられている。
　あるいは又、基体２０の下方には、別の光電変換部が設けられていてもよい。そして、これによって、積層型の撮像素子を構成することができる。基体２０の下方に設けられた光電変換部は、シリコン半導体基板に設けられた光電変換部であってもよいし、化合物半導体基板に設けられた光電変換部であってもよいし、有機光電変換材料から構成された光電変換部であってもよい。積層型の撮像素子として、例えば、
（１）青色の光に感度を有する青色用光電変換部／赤色の光に感度を有する赤色用光電変換部が積層された構造
（２）緑色の光に感度を有する緑色用光電変換部／赤色の光に感度を有する赤色用光電変換部が積層された構造
（３）緑色の光に感度を有する緑色用光電変換部／青色の光に感度を有する青色用光電変換部／赤色の光に感度を有する赤色用光電変換部が積層された構造
（４）青色の光に感度を有する青色用光電変換部／緑色の光に感度を有する緑色用光電変換部／赤色の光に感度を有する赤色用光電変換部が積層された構造
（５）赤色の光に感度を有する赤色用光電変換部／赤外線に感度を有する赤外線用光電変換部が積層された構造
（６）緑色の光に感度を有する緑色用光電変換部／赤外線に感度を有する赤外線用光電変換部が積層された構造
（７）青色の光に感度を有する青色用光電変換部／赤外線に感度を有する赤外線用光電変換部が積層された構造
（８）青色の光に感度を有する青色用光電変換部／赤色の光に感度を有する赤色用光電変換部／赤外線に感度を有する赤外線用光電変換部が積層された構造
（９）緑色の光に感度を有する緑色用光電変換部／赤色の光に感度を有する赤色用光電変換部／赤外線に感度を有する赤外線用光電変換部が積層された構造
（１０）緑色の光に感度を有する緑色用光電変換部／青色の光に感度を有する青色用光電変換部／赤色の光に感度を有する赤色用光電変換部／赤外線に感度を有する赤外線用光電変換部が積層された構造
（１１）青色の光に感度を有する青色用光電変換部／緑色の光に感度を有する緑色用光電変換部／赤色の光に感度を有する赤色用光電変換部／赤外線に感度を有する赤外線用光電変換部が積層された構造
を例示することができる。尚、先に記載した光電変換部ほど、光入射側に位置する。
　以下、基体等の模式的な一部断面図である図５Ａ、図５Ｂ、図５Ｃ、図６Ａ及び図６Ｂを参照して、実施例２の積層構造体の製造方法を説明する。
　　［工程－２００］
　先ず、基体２０及び基体２０上に存在する段差部１３０を覆う第１の層１４０を形成する。具体的には、基体２０の上に段差部（光電変換部）１３０が形成されている状態（図５Ａ参照）において、スパッタリング法に基づき、基体２０及び基体２０上に存在する段差部１３０を覆う第１の層１４０を形成する（図５Ｂを参照）。次いで、段差部１３０の頂面上に形成された第１の層１４０の一部を除去し、段差部１３０の縁部の頂面１３２の部分から段差部１３０の側面１３１及び基体２０の一部の上に、金属配線材料から成る第１の層１４０を残す（図５Ｃ参照）。
　この第１の層１４０の形成においては、基体２０の表面２１、段差部１３０の側面１３１及び段差部１３０の頂面１３２から第１の層１４０の形成が開始する。そして、基体２０から段差部１３０が立ち上がる部分１３３の近傍における基体２０の部分２２の表面から形成が開始された第１の層１４０の形成界面（第１Ａ－形成フロント１４１）と、段差部１３０の側面１３１から形成が開始された第１の層１４０の形成界面（第１Ｂ－形成フロント１４２）とが、形成フロントの成長過程で衝突する結果（図５Ｂを参照）、第１のシーム部１５０が形成される。
　　［工程－２１０］
　次に、第１の層１４０を異方性エッチングして、基体２０の上並びに段差部１３０の頂面１３２の上及び側面１３１の上に第１の層１４０を残す（図６Ａを参照）。第１の層１４０を異方性エッチングするので、基体２０の上の第１の層１４０及び段差部１３０の頂面１３２の上の第１の層１４０が専らエッチングされ、段差部１３０の側面１３１の上の第１の層１４０は余り（あるいは、殆ど）エッチングされない。
　　［工程－２２０］
　その後、第１の層１４０を覆う第２の層１６０を形成する（図６Ｂを参照）。具体的には、スパッタリング法に基づき、第１の層１４０を覆う第２の層１６０を形成する。
　この第２の層１６０の形成においては、基体２０の上方に位置する第１の層１４０が立ち上がる部分１４３の近傍の表面から形成が開始された第２の層の形成界面（第２Ａ－形成フロント１６１）と、段差部１３０の上方に位置する第１の層１４０が立ち上がる部分１４４の近傍の表面から形成が開始された第２の層の形成界面（第２Ｂ－形成フロント１６２）とが、形成フロントの成長過程で衝突する結果、第２のシーム部１７０が形成される。
　こうして、図６Ｂに示した構造の実施例２の積層構造体を得ることができる。実施例２の積層構造体あるいはその製造方法にあっても、第１の層を異方性エッチングするので、第１のシーム部と第２のシーム部とは不連続となり、外部からシーム部を介して段差部に薬品や水分、不所望のガス等が侵入することを確実に防止することができ、積層構造体に対して高い信頼性を付与することができる。
　尚、第１の層１４０と第２の層１６０との界面に位置する第１のシーム部１５０の部分を第１のシーム部１５０の終点１５０Ｅとしたとき、第１のシーム部１５０の終点１５０Ｅは、第２のシーム部１７０の始点１７０Ｓよりも上方に位置する。具体的には、第１のシーム部１５０の終点１５０Ｅと第２のシーム部１７０の始点１７０Ｓとの間の距離は５ｎｍ以上である。
　第２の層１６０を第１の層とみなして、この第１の層とみなした第２の層１６０に上に、第２の層とみなす第３の層を形成してもよい。あるいは又、［工程－２１０］を省略することで、得られた積層構造体における第２の層１６０を第１の層とみなして、この第１の層とみなした第２の層１６０に上に、第２の層とみなす第３の層を形成してもよい。ここで、第１の層とみなす第２の層１６０を、便宜上、『第１’の層』と呼び、第２の層とみなす第３の層を、便宜上、『第２’の層』と呼ぶ。そして、この場合、積層構造体は、
　基体及び基体上に存在する段差部を覆う第１’の層、並びに、
　第１’の層を覆う第２’の層、
から構成され、
　第１’の層の内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部（図６Ｂにおける１５０’参照）が形成されており、
　第２’の層の内部には、基体の上方に位置する第１’の層が立ち上がる部分又はその近傍に対応する第２’の層の部分を始点として、第２のシーム部が形成されており、
　第１のシーム部と第２のシーム部とは不連続である積層構造体を得ることができる。
　以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。実施例において説明した積層構造体の構成、構造、積層構造体の製造方法、積層構造体を構成する各種材料は例示であり、適宜、変更することができる。実施例１において図示した例では、段差部の全てを第１の層が被覆している状態を示し、また、第１の層の全てを第２の層が被覆している状態を示したが、場合によっては、基体から段差部が立ち上がる部分及びその近傍に第１の層を形成する形態としてもよい。即ち、段差部の頂面の一部の上には第１の層が形成されていない形態、段差部から離れた基体の部分の上には第１の層が形成されていない形態とすることもできる。また、場合によっては、第１の層が立ち上がる部分及びその近傍に第２の層を形成する形態としてもよい。即ち、段差部の上方に位置する第１の層の一部の上には第２の層が形成されていない形態、段差部から離れた第１の層の上には第２の層が形成されていない形態とすることもできる。実施例２においても同様である。また、実施例２において図示した例では、段差部の一部を第１の層が被覆している状態を示したが、第１の層の構成に依っては、段差部の全てを第１の層が被覆している状態とすることもできる。
　尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《積層構造体》
　基体及び基体上に存在する段差部を覆う第１の層、並びに、
　第１の層を覆う第２の層、
から構成された積層構造体であって、
　第１の層の内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成されており、
　第２の層の内部には、基体の上方に位置する第１の層が立ち上がる部分又はその近傍に対応する第２の層の部分を始点として、第２のシーム部が形成されており、
　第１のシーム部と第２のシーム部とは不連続である積層構造体。
［Ａ０２］第１の層と第２の層との界面に位置する第１のシーム部の部分を第１のシーム部の終点としたとき、第１のシーム部の終点は、第２のシーム部の始点よりも上方に位置する［Ａ０１］に記載の積層構造体。
［Ａ０３］第１のシーム部の終点と第２のシーム部の始点との間の距離は５ｎｍ以上である［Ａ０２］に記載の積層構造体。
［Ａ０４］
　基体及び基体上に存在する段差部を覆う第１の層、並びに、
　第１の層を覆う第２の層、
から構成された積層構造体であって、
　第１の層は、Ｍ層（Ｍは２以上の整数）から構成されており、
　第１の層を構成する第ｍ番目の層（但し、ｍ＝１，２・・・Ｍ）のそれぞれの内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成されており、
　第２の層の内部には、基体の上方に位置する第１の層を構成する第Ｍ番目の層が立ち上がる部分又はその近傍に対応する第２の層の部分を始点として、第２のシーム部が形成されており、
　第１の層を構成する第Ｍ番目の層における第１のシーム部と第２のシーム部とは不連続である積層構造体。
［Ａ０５］
　基体及び基体上に存在する段差部を覆う第１の層、並びに、
　第１の層を覆う第２の層、
から構成された積層構造体であって、
　第２の層は、Ｎ層（Ｎは２以上の整数）から構成されており、
　第１の層の内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成されており、
　第２の層を構成する第ｎ番目の層（但し、ｎ＝１，２・・・Ｎ）のそれぞれの内部には、基体の上方に位置する第１の層が立ち上がる部分又はその近傍に対応する第２の層の第ｎ番目の層の部分を始点として、第２のシーム部が形成されており、
　第１の層における第１のシーム部と第２の層を構成する第１番目の層における第２のシーム部とは不連続である積層構造体。
［Ａ０６］
　基体及び基体上に存在する段差部を覆う第１の層、並びに、
　第１の層を覆う第２の層、
から構成された積層構造体であって、
　第１の層は、Ｍ層（Ｍは２以上の整数）から構成されており、
　第２の層は、Ｎ層（Ｎは２以上の整数）から構成されており、
　第１の層を構成する第ｍ番目の層（但し、ｍ＝１，２・・・Ｍ）のそれぞれの内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成されており、
　第２の層を構成する第ｎ番目の層（但し、ｎ＝１，２・・・Ｎ）のそれぞれの内部には、基体の上方に位置する第１の層を構成する第Ｍ番目の層が立ち上がる部分又はその近傍に対応する第２の層の第ｎ番目の層の部分を始点として、第２のシーム部が形成されており、
　第１の層を構成する第Ｍ番目の層における第１のシーム部と第２の層を構成する第１番目の層における第２のシーム部とは不連続である積層構造体。
［Ｂ０１］《積層構造体の製造方法》
　基体及び基体上に存在する段差部を覆う第１の層を形成した後、
　第１の層を異方性エッチングして、基体の上並びに段差部の頂面の上及び側面の上に第１の層を残し、次いで、
　第１の層を覆う第２の層を形成する、
各工程を有し、
　第１の層の内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成され、
　第２の層の内部には、基体の上方に位置する第１の層が立ち上がる部分又はその近傍に対応する第２の層の部分を始点として、第２の層の内部には第２のシーム部が形成され、
　第１のシーム部と第２のシーム部とは不連続である積層構造体の製造方法。
［Ｂ０２］第１の層と第２の層との界面に位置する第１のシーム部の部分を第１のシーム部の終点としたとき、第１のシーム部の終点は、第２のシーム部の始点よりも上方に位置する［Ｂ０１］に記載の積層構造体の製造方法。
［Ｂ０３］第１のシーム部の終点と第２のシーム部の始点との間の距離は５ｎｍ以上である［Ｂ０２］に記載の積層構造体の製造方法。
［Ｂ０４］
　基体及び基体上に存在する段差部を覆う第１の層を形成した後、
　第１の層を異方性エッチングして、基体の上並びに段差部の頂面の上及び側面の上に第１の層を残し、次いで、
　第１の層を覆う第２の層を形成する、
各工程を有し、
　第１の層は、Ｍ層（Ｍは２以上の整数）から構成されており、
　第１の層を構成する第ｍ番目の層（但し、ｍ＝１，２・・・Ｍ）のそれぞれの内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成されており、
　第２の層の内部には、基体の上方に位置する第１の層を構成する第Ｍ番目の層が立ち上がる部分又はその近傍に対応する第２の層の部分を始点として、第２のシーム部が形成されており、
　第１の層を構成する第Ｍ番目の層における第１のシーム部と第２のシーム部とは不連続である積層構造体の製造方法。
［Ｂ０５］
　基体及び基体上に存在する段差部を覆う第１の層を形成した後、
　第１の層を異方性エッチングして、基体の上並びに段差部の頂面の上及び側面の上に第１の層を残し、次いで、
　第１の層を覆う第２の層を形成する、
各工程を有し、
　第２の層は、Ｎ層（Ｎは２以上の整数）から構成されており、
　第１の層の内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成されており、
　第２の層を構成する第ｎ番目の層（但し、ｎ＝１，２・・・Ｎ）のそれぞれの内部には、基体の上方に位置する第１の層が立ち上がる部分又はその近傍に対応する第２の層の第ｎ番目の層の部分を始点として、第２のシーム部が形成されており、
　第１の層における第１のシーム部と第２の層を構成する第１番目の層における第２のシーム部とは不連続である積層構造体の製造方法。
［Ｂ０６］
　基体及び基体上に存在する段差部を覆う第１の層を形成した後、
　第１の層を異方性エッチングして、基体の上並びに段差部の頂面の上及び側面の上に第１の層を残し、次いで、
　第１の層を覆う第２の層を形成する、
各工程を有し、
　第１の層は、Ｍ層（Ｍは２以上の整数）から構成されており、
　第２の層は、Ｎ層（Ｎは２以上の整数）から構成されており、
　第１の層を構成する第ｍ番目の層（但し、ｍ＝１，２・・・Ｍ）のそれぞれの内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成されており、
　第２の層を構成する第ｎ番目の層（但し、ｎ＝１，２・・・Ｎ）のそれぞれの内部には、基体の上方に位置する第１の層を構成する第Ｍ番目の層が立ち上がる部分又はその近傍に対応する第２の層の第ｎ番目の層の部分を始点として、第２のシーム部が形成されており、
　第１の層を構成する第Ｍ番目の層における第１のシーム部と第２の層を構成する第１番目の層における第２のシーム部とは不連続である積層構造体の製造方法。
１０・・・積層構造体、２０・・・基体、２１・・・基体の表面、２２・・・基体から段差部が立ち上がる部分の近傍における基体の部分、３０・・・段差部、１３０・・・段差部（光電変換部）、１３０Ａ・・・第１電極、１３０Ｂ・・・第２電極、１３０Ｃ・・・光電変換層、３１，１３１・・・段差部の側面、３２，１３２・・・段差部の頂面、３３，１３３・・・基体から段差部が立ち上がる部分、４０，４０1，４０2，４０3，１４０・・・第１の層、４１，１４１・・・第１Ａ－形成フロント、４２，１４２・・・第１Ｂ－形成フロント、４３，１４３・・・基体の上方に位置する第１の層が立ち上がる部分、４４，１４４・・・段差部の上方に位置する第１の層が立ち上がる部分、５０，５０1，５０2，５０3，１５０・・・第１のシーム部、５０Ｅ・・・第１のシーム部の終点、６０，６０1，６０2，６０3，１６０・・・第２の層、６１，１６１・・・第２Ａ－形成フロント、６２，１６２・・・第２Ｂ－形成フロント、６３・・・基体の上方に位置する第１の層が立ち上がる部分又はその近傍に対応する第２の層の部分、７０，７０1，７０2，７０3，１７０・・・第２のシーム部、７０Ｓ・・・第２のシーム部の始点

Claims (6)

  1. 　基体及び基体上に存在する段差部を覆う第１の層、並びに、
    　第１の層を覆う第２の層、
    から構成された積層構造体であって、
    　第１の層の内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成されており、
    　第２の層の内部には、基体の上方に位置する第１の層が立ち上がる部分又はその近傍に対応する第２の層の部分を始点として、第２のシーム部が形成されており、
    　第１のシーム部と第２のシーム部とは不連続である積層構造体。
  2. 　第１の層と第２の層との界面に位置する第１のシーム部の部分を第１のシーム部の終点としたとき、第１のシーム部の終点は、第２のシーム部の始点よりも上方に位置する請求項１に記載の積層構造体。
  3. 　第１のシーム部の終点と第２のシーム部の始点との間の距離は５ｎｍ以上である請求項２に記載の積層構造体。
  4. 　基体及び基体上に存在する段差部を覆う第１の層を形成した後、
    　第１の層を異方性エッチングして、基体の上並びに段差部の頂面の上及び側面の上に第１の層を残し、次いで、
    　第１の層を覆う第２の層を形成する、
    各工程を有し、
    　第１の層の内部には、基体から段差部が立ち上がる部分又はその近傍を始点として、第１のシーム部が形成され、
    　第２の層の内部には、基体の上方に位置する第１の層が立ち上がる部分又はその近傍に対応する第２の層の部分を始点として、第２の層の内部には第２のシーム部が形成され、
    　第１のシーム部と第２のシーム部とは不連続である積層構造体の製造方法。
  5. 　第１の層と第２の層との界面に位置する第１のシーム部の部分を第１のシーム部の終点としたとき、第１のシーム部の終点は、第２のシーム部の始点よりも上方に位置する請求項４に記載の積層構造体の製造方法。
  6. 　第１のシーム部の終点と第２のシーム部の始点との間の距離は５ｎｍ以上である請求項５に記載の積層構造体の製造方法。
PCT/JP2017/012028 2016-04-20 2017-03-24 積層構造体及びその製造方法 WO2017183390A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP17785732.3A EP3446867A4 (en) 2016-04-20 2017-03-24 LAMINATE STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF
CN201780022850.3A CN109070522B (zh) 2016-04-20 2017-03-24 层叠结构体及其制造方法
US16/092,821 US10889082B2 (en) 2016-04-20 2017-03-24 Laminated structure and method for producing the same
JP2018513081A JP6904334B2 (ja) 2016-04-20 2017-03-24 積層構造体及びその製造方法
US17/121,378 US20210187898A1 (en) 2016-04-20 2020-12-14 Laminated structure and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-084243 2016-04-20
JP2016084243 2016-04-20

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/092,821 A-371-Of-International US10889082B2 (en) 2016-04-20 2017-03-24 Laminated structure and method for producing the same
US17/121,378 Continuation US20210187898A1 (en) 2016-04-20 2020-12-14 Laminated structure and method for producing the same

Publications (1)

Publication Number Publication Date
WO2017183390A1 true WO2017183390A1 (ja) 2017-10-26

Family

ID=60115827

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/012028 WO2017183390A1 (ja) 2016-04-20 2017-03-24 積層構造体及びその製造方法

Country Status (5)

Country Link
US (2) US10889082B2 (ja)
EP (1) EP3446867A4 (ja)
JP (1) JP6904334B2 (ja)
CN (1) CN109070522B (ja)
WO (1) WO2017183390A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053695A1 (ja) * 2022-09-08 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193045A (en) * 1981-05-23 1982-11-27 Nippon Telegr & Teleph Corp <Ntt> Integrated circuit device and manufacture thereof
JPH0429318A (ja) * 1990-05-25 1992-01-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0555165A (ja) * 1991-08-26 1993-03-05 Sony Corp 配線用開口部及びその形成方法
JPH07221179A (ja) 1994-02-05 1995-08-18 Nec Corp 半導体装置の製造方法
JP2001308030A (ja) * 2000-04-19 2001-11-02 Nec Corp 半導体装置の製造方法
JP2006324363A (ja) * 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
JP2015204364A (ja) * 2014-04-14 2015-11-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851603A (en) * 1997-07-14 1998-12-22 Vanguard International Semiconductor Corporation Method for making a plasma-enhanced chemical vapor deposited SiO2 Si3 N4 multilayer passivation layer for semiconductor applications
DE10145724A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur
JP2004179424A (ja) * 2002-11-27 2004-06-24 Renesas Technology Corp 半導体集積回路装置の製造方法
KR100624566B1 (ko) * 2004-05-31 2006-09-19 주식회사 하이닉스반도체 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
US7397073B2 (en) * 2004-11-22 2008-07-08 International Business Machines Corporation Barrier dielectric stack for seam protection
CN1652647A (zh) * 2005-03-14 2005-08-10 悠景科技股份有限公司 有机电激发光装置的封装结构
US8044553B2 (en) 2010-02-22 2011-10-25 Triquint Semiconductor, Inc. Temperature compensated surface acoustic wave device and method having buried interdigital transducers for providing an improved insertion loss and quality factor
US8664102B2 (en) * 2010-03-31 2014-03-04 Tokyo Electron Limited Dual sidewall spacer for seam protection of a patterned structure
US8673725B2 (en) * 2010-03-31 2014-03-18 Tokyo Electron Limited Multilayer sidewall spacer for seam protection of a patterned structure
US9105667B2 (en) * 2013-03-14 2015-08-11 Macronix International Co., Ltd. Semiconductor device having polysilicon mask layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193045A (en) * 1981-05-23 1982-11-27 Nippon Telegr & Teleph Corp <Ntt> Integrated circuit device and manufacture thereof
JPH0429318A (ja) * 1990-05-25 1992-01-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0555165A (ja) * 1991-08-26 1993-03-05 Sony Corp 配線用開口部及びその形成方法
JPH07221179A (ja) 1994-02-05 1995-08-18 Nec Corp 半導体装置の製造方法
JP2001308030A (ja) * 2000-04-19 2001-11-02 Nec Corp 半導体装置の製造方法
JP2006324363A (ja) * 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
JP2015204364A (ja) * 2014-04-14 2015-11-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3446867A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053695A1 (ja) * 2022-09-08 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Also Published As

Publication number Publication date
CN109070522A (zh) 2018-12-21
JPWO2017183390A1 (ja) 2019-02-28
EP3446867A4 (en) 2019-04-17
JP6904334B2 (ja) 2021-07-14
US20210187898A1 (en) 2021-06-24
US20190118503A1 (en) 2019-04-25
CN109070522B (zh) 2021-06-15
EP3446867A1 (en) 2019-02-27
US10889082B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
JP6965967B2 (ja) 撮像素子、積層型撮像素子及び撮像装置
US20210134887A1 (en) Imaging element, stacked-type imaging element, imaging apparatus and electronic apparatus
JP2017157816A (ja) 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
CN107710413B (zh) 光电转换元件、成像元件、多层成像元件以及成像装置
WO2018110050A1 (ja) 光電変換素子、撮像素子、積層型撮像素子及び固体撮像装置
WO2018189999A1 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP5702074B2 (ja) 固体撮像装置
WO2016014345A2 (en) Two-terminal electronic devices and their methods of fabrication
US20210187898A1 (en) Laminated structure and method for producing the same
JP2023106369A (ja) 撮像素子、積層型撮像素子、撮像装置及び電子装置
WO2017038256A1 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
CN117766618A (zh) 发光及高性能光电探测一体的双栅器件及其制造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018513081

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017785732

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017785732

Country of ref document: EP

Effective date: 20181120

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17785732

Country of ref document: EP

Kind code of ref document: A1