JP2001308030A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001308030A JP2001308030A JP2000118273A JP2000118273A JP2001308030A JP 2001308030 A JP2001308030 A JP 2001308030A JP 2000118273 A JP2000118273 A JP 2000118273A JP 2000118273 A JP2000118273 A JP 2000118273A JP 2001308030 A JP2001308030 A JP 2001308030A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- silicon film
- refractory metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 63
- 239000010703 silicon Substances 0.000 claims abstract description 63
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 57
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 57
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 239000012212 insulator Substances 0.000 claims abstract description 25
- 238000002844 melting Methods 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- 230000008018 melting Effects 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000003870 refractory metal Substances 0.000 claims description 60
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 20
- 238000002425 crystallisation Methods 0.000 claims description 11
- 230000008025 crystallization Effects 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 238000010030 laminating Methods 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 28
- 239000000758 substrate Substances 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0682—Silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】シリコン膜上に高融点金属膜あるいはそのシリ
サイド膜を積層して形成する場合にクラック発生を完全
に防止する。 【解決手段】高融点金属を用いたポリサイド構造あるい
はポリメタル構造のゲート電極のような配線の形成にお
いて、トレンチ素子分離絶縁物３の端部に生じる凹部４
上に位置する領域の多結晶シリコン膜６表面に生じる尖
った窪み２４を除去し、その後に上記多結晶シリコン膜
表面に無定形の高融点金属シリサイド膜あるいは高融点
金属の窒化膜を介した高融点金属膜を成膜する。そし
て、この無定形の高融点金属シリサイド膜等を結晶化し
結晶化したチタンシリサイド膜８等を形成する。そし
て、上記の多結晶シリコン膜と上記高融点金属シリサイ
ド膜等とをパターニングしＭＯＳトランジスタのゲート
電極を形成する。
サイド膜を積層して形成する場合にクラック発生を完全
に防止する。 【解決手段】高融点金属を用いたポリサイド構造あるい
はポリメタル構造のゲート電極のような配線の形成にお
いて、トレンチ素子分離絶縁物３の端部に生じる凹部４
上に位置する領域の多結晶シリコン膜６表面に生じる尖
った窪み２４を除去し、その後に上記多結晶シリコン膜
表面に無定形の高融点金属シリサイド膜あるいは高融点
金属の窒化膜を介した高融点金属膜を成膜する。そし
て、この無定形の高融点金属シリサイド膜等を結晶化し
結晶化したチタンシリサイド膜８等を形成する。そし
て、上記の多結晶シリコン膜と上記高融点金属シリサイ
ド膜等とをパターニングしＭＯＳトランジスタのゲート
電極を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に高融点金属あるいはそのシリサイド膜
を用いた配線の形成方法に関する。
方法に関し、特に高融点金属あるいはそのシリサイド膜
を用いた配線の形成方法に関する。
【０００２】
【従来の技術】絶縁ゲート電界効果トランジスタ（以
下、ＭＯＳトランジスタという）等の半導体素子の構造
の微細化及び高密度化は依然として精力的に推し進めら
れている。微細化については、現在では０．１０〜０．
１３μｍ寸法で形成されるＭＯＳトランジスタが用いら
れ、この寸法を設計基準にしたメモリデバイスあるいは
ロジックデバイス等の半導体装置が開発されてきてい
る。
下、ＭＯＳトランジスタという）等の半導体素子の構造
の微細化及び高密度化は依然として精力的に推し進めら
れている。微細化については、現在では０．１０〜０．
１３μｍ寸法で形成されるＭＯＳトランジスタが用いら
れ、この寸法を設計基準にしたメモリデバイスあるいは
ロジックデバイス等の半導体装置が開発されてきてい
る。
【０００３】このような微細化は、半導体装置の高集積
化、高速化等による高性能化あるいは多機能化にとって
最も効果的な手法であり、今後の半導体装置の製造にと
って必須となっている。そして、このような半導体装置
の高集積化、高速化、多機能化更には低消費電力化の中
で、ゲート電極のような配線の形成が非常に重要になっ
てくる。
化、高速化等による高性能化あるいは多機能化にとって
最も効果的な手法であり、今後の半導体装置の製造にと
って必須となっている。そして、このような半導体装置
の高集積化、高速化、多機能化更には低消費電力化の中
で、ゲート電極のような配線の形成が非常に重要になっ
てくる。
【０００４】例えば、ＭＯＳトランジスタのゲート電極
には、高融点金属シリサイド層／ポリシリコン層の構造
であるポリサイド膜が使用され、更には、現在では高融
点金属層／ポリシリコン層の構造のポリメタル膜が必須
になってきている。
には、高融点金属シリサイド層／ポリシリコン層の構造
であるポリサイド膜が使用され、更には、現在では高融
点金属層／ポリシリコン層の構造のポリメタル膜が必須
になってきている。
【０００５】このような中で、配線の微細化と共にその
低抵抗化も必要である。また、配線に下地の平坦化も種
々に検討されてきている。ここで、半導体素子の微細化
に伴いトレンチ素子分離の使用が一般的になってきてい
るが、トレンチ素子分離領域に生じる凹部は現状では回
避できない状況である。すなわち、トレンチ素子分離領
域での平坦化は難しいのが現状である。
低抵抗化も必要である。また、配線に下地の平坦化も種
々に検討されてきている。ここで、半導体素子の微細化
に伴いトレンチ素子分離の使用が一般的になってきてい
るが、トレンチ素子分離領域に生じる凹部は現状では回
避できない状況である。すなわち、トレンチ素子分離領
域での平坦化は難しいのが現状である。
【０００６】そこで、図７を参照して、上記のようなト
レンチ素子分離領域上にポリサイド構造のゲート電極を
形成する従来の技術の場合について説明する。図７は、
チタンポリサイド膜を形成する場合の工程順の断面図で
ある。
レンチ素子分離領域上にポリサイド構造のゲート電極を
形成する従来の技術の場合について説明する。図７は、
チタンポリサイド膜を形成する場合の工程順の断面図で
ある。
【０００７】図７（ａ）に示すように、シリコン基板１
０１上の所定の領域に公知のフォトリソグラフィ技術と
ドライエッチング技術とでトレンチ１０２を形成する。
そして、化学気相成長（ＣＶＤ）法で全面にシリコン酸
化膜を成膜後、化学機械研磨（ＣＭＰ）法でシリコン基
板１０１主面上のシリコン酸化膜を研磨除去する。この
ようにして、トレンチ素子分離絶縁物１０３をトレンチ
内に埋設する。
０１上の所定の領域に公知のフォトリソグラフィ技術と
ドライエッチング技術とでトレンチ１０２を形成する。
そして、化学気相成長（ＣＶＤ）法で全面にシリコン酸
化膜を成膜後、化学機械研磨（ＣＭＰ）法でシリコン基
板１０１主面上のシリコン酸化膜を研磨除去する。この
ようにして、トレンチ素子分離絶縁物１０３をトレンチ
内に埋設する。
【０００８】しかし、図７（ａ）に示すように、トレン
チ素子分離絶縁物１０３の端部に凹部１０４が形成され
てしまう。この凹部１０４の発生は、上記のトレンチ素
子分離領域の形成ではフッ酸処理の工程が必須であり、
フッ酸溶液でトレンチ素子分離絶縁物１０３の端部がエ
ッチングされるために必然的に起こる。
チ素子分離絶縁物１０３の端部に凹部１０４が形成され
てしまう。この凹部１０４の発生は、上記のトレンチ素
子分離領域の形成ではフッ酸処理の工程が必須であり、
フッ酸溶液でトレンチ素子分離絶縁物１０３の端部がエ
ッチングされるために必然的に起こる。
【０００９】次に、シリコン基板１０１の主面にＭＯＳ
トランジスタ用のゲート絶縁膜１０５を形成する。
トランジスタ用のゲート絶縁膜１０５を形成する。
【００１０】次に、図７（ｂ）に示すように、膜厚が１
００ｎｍ程度の多結晶シリコン膜１０６を公知の減圧Ｃ
ＶＤ法で堆積させる。このＣＶＤではＩｎ−ｓｉｔｕで
多結晶シリコン膜１０６にリン不純物をドープする。こ
の成膜では、上述した下地であるトレンチ素子分離絶縁
物１０３の端部に形成された凹部１０３上において、多
結晶シリコン膜１０６表面にカスプ（Ｃｕｓｐ）状の尖
った窪み１０７が形成される。
００ｎｍ程度の多結晶シリコン膜１０６を公知の減圧Ｃ
ＶＤ法で堆積させる。このＣＶＤではＩｎ−ｓｉｔｕで
多結晶シリコン膜１０６にリン不純物をドープする。こ
の成膜では、上述した下地であるトレンチ素子分離絶縁
物１０３の端部に形成された凹部１０３上において、多
結晶シリコン膜１０６表面にカスプ（Ｃｕｓｐ）状の尖
った窪み１０７が形成される。
【００１１】次に、上記多結晶シリコン膜１０６上全面
にスパッタ法でチタンシリサイド膜１０８を堆積させ
る。ここで、チタンシリサイド膜１０８の膜厚は２００
ｎｍ程度である。なお、スパッタ時の基板温度は１００
℃〜２００℃であり、堆積するチタンシリサイド膜１０
８は非晶質（アモルファス）構造である。
にスパッタ法でチタンシリサイド膜１０８を堆積させ
る。ここで、チタンシリサイド膜１０８の膜厚は２００
ｎｍ程度である。なお、スパッタ時の基板温度は１００
℃〜２００℃であり、堆積するチタンシリサイド膜１０
８は非晶質（アモルファス）構造である。
【００１２】次に、このスパッタ成膜したチタンシリサ
イド膜に対してＲＴＡ（Rapid Thermal Annealing ：急
速熱処理）を施す。すなわち、８５０℃程度の温度での
ＲＴＡでチタンシリサイド膜を結晶化させる。この処理
で、Ｃ４９構造のチタンシリサイド膜そして低抵抗のＣ
５４構造のチタンシリサイド膜になる。このようにし
て、チタンシリサイド膜１０８は低抵抗になるが、図７
（ｃ）に示すようなクラック１０９が発生するようにな
る。
イド膜に対してＲＴＡ（Rapid Thermal Annealing ：急
速熱処理）を施す。すなわち、８５０℃程度の温度での
ＲＴＡでチタンシリサイド膜を結晶化させる。この処理
で、Ｃ４９構造のチタンシリサイド膜そして低抵抗のＣ
５４構造のチタンシリサイド膜になる。このようにし
て、チタンシリサイド膜１０８は低抵抗になるが、図７
（ｃ）に示すようなクラック１０９が発生するようにな
る。
【００１３】以降は図示しないが、上記多結晶シリコン
膜１０６とチタンシリサイド膜１０８は、公知のフォト
リソグラフィ技術とドライエッチング技術とで微細加工
されＭＯＳトランジスタのゲート電極が形成されるよう
になる。
膜１０６とチタンシリサイド膜１０８は、公知のフォト
リソグラフィ技術とドライエッチング技術とで微細加工
されＭＯＳトランジスタのゲート電極が形成されるよう
になる。
【００１４】
【発明が解決しようとする課題】しかし、上述したよう
に従来の技術では、チタン等の高融点金属のポリサイド
膜形成において、シリサイド膜にクラックが発生する。
この現象について本発明者は種々の検討実験を加えた。
このクラックの発生について図８を参照して説明する。
図８は、上述したポリサイド膜の模式的断面図である。
に従来の技術では、チタン等の高融点金属のポリサイド
膜形成において、シリサイド膜にクラックが発生する。
この現象について本発明者は種々の検討実験を加えた。
このクラックの発生について図８を参照して説明する。
図８は、上述したポリサイド膜の模式的断面図である。
【００１５】下地材料１１０（上述のトレンチ素子分離
絶縁物に対応する）表面に凹部１１１が形成されてい
る。そして、このような下地材料１１０上に多結晶シリ
コン膜１１２とアモルファス状のシリサイド膜１１３と
が積層して形成されている。ここで、下地材料１１０の
凹部１１１上に位置するところにカスプ状の尖った窪み
１１４が形成される。
絶縁物に対応する）表面に凹部１１１が形成されてい
る。そして、このような下地材料１１０上に多結晶シリ
コン膜１１２とアモルファス状のシリサイド膜１１３と
が積層して形成されている。ここで、下地材料１１０の
凹部１１１上に位置するところにカスプ状の尖った窪み
１１４が形成される。
【００１６】そして、このシリサイド膜１１３を低抵抗
化するために、ＲＴＡのような熱処理を施す工程におい
て、上記シリサイド膜１１３にクラック１１５が発生す
る。例えば、上述のチタンシリサイド膜の場合では、上
記の熱処理でチタンシリサイドはアモルファス構造から
Ｃ４９構造の多結晶に相転移する際に、数％体積が収縮
する。そして、このＣ４９構造からＣ５４構造の多結晶
へ相転移で約５％体積が収縮する。このような無定形の
チタンシリサイド膜が結晶化する工程において、引っ張
り応力がチタンシリサイド膜にかかるようになり上述し
たクラック１１５が生じる。
化するために、ＲＴＡのような熱処理を施す工程におい
て、上記シリサイド膜１１３にクラック１１５が発生す
る。例えば、上述のチタンシリサイド膜の場合では、上
記の熱処理でチタンシリサイドはアモルファス構造から
Ｃ４９構造の多結晶に相転移する際に、数％体積が収縮
する。そして、このＣ４９構造からＣ５４構造の多結晶
へ相転移で約５％体積が収縮する。このような無定形の
チタンシリサイド膜が結晶化する工程において、引っ張
り応力がチタンシリサイド膜にかかるようになり上述し
たクラック１１５が生じる。
【００１７】但し、このようなクラック１１５の発生
は、下地となる多結晶シリコン膜の表面構造に大きく依
存する。本発明者は、詳細な検討実験から、図８で示す
ようなカスプ状の尖った窪みが形成する場所で、クラッ
クの発生することを突き止めた。このようなクラック
は、ポリサイド膜に限らずポリメタル膜でも条件により
発生するものである。
は、下地となる多結晶シリコン膜の表面構造に大きく依
存する。本発明者は、詳細な検討実験から、図８で示す
ようなカスプ状の尖った窪みが形成する場所で、クラッ
クの発生することを突き止めた。このようなクラック
は、ポリサイド膜に限らずポリメタル膜でも条件により
発生するものである。
【００１８】上記のようなクラック発生が生じると、ゲ
ート電極等の配線抵抗が上昇し半導体装置の性能が低下
する。あるいは、不良品となり半導体装置の製造歩留ま
りが大幅に低減するようになる。
ート電極等の配線抵抗が上昇し半導体装置の性能が低下
する。あるいは、不良品となり半導体装置の製造歩留ま
りが大幅に低減するようになる。
【００１９】本発明の目的は、上記のような問題を簡便
な方法で解決すると共に、上記のような配線を高い信頼
性の下に高精度に形成できる方法を提供することにあ
る。
な方法で解決すると共に、上記のような配線を高い信頼
性の下に高精度に形成できる方法を提供することにあ
る。
【００２０】
【課題を解決するための手段】そこで、本発明の半導体
装置の製造方法は、半導体装置の配線の形成において、
表面に凹部を有する下地絶縁物上にシリコン膜を成膜す
る工程と、前記多結晶シリ鼓膜表面を平滑化する工程
と、前記平滑化したシリコン膜上に非晶質の高融点金属
シリサイド膜、あるいは、高融点金属の窒化膜を介した
非晶質の高融点金属膜を成膜する工程と、前記非晶質の
高融点金属シリサイド膜あるいは高融点金属膜に熱処理
を施し結晶化させる工程とを含む。
装置の製造方法は、半導体装置の配線の形成において、
表面に凹部を有する下地絶縁物上にシリコン膜を成膜す
る工程と、前記多結晶シリ鼓膜表面を平滑化する工程
と、前記平滑化したシリコン膜上に非晶質の高融点金属
シリサイド膜、あるいは、高融点金属の窒化膜を介した
非晶質の高融点金属膜を成膜する工程と、前記非晶質の
高融点金属シリサイド膜あるいは高融点金属膜に熱処理
を施し結晶化させる工程とを含む。
【００２１】あるいは、本発明の半導体装置の製造方法
は、半導体装置の配線の形成において、表面に凹部を有
する下地絶縁物上にシリコン膜を成膜する工程と、前記
シリコン膜表面であって前記凹部上に位置する領域に存
在する尖った窪みをなだらかにする処理工程と、前記処
理工程後、前記シリコン膜上に非晶質の高融点金属シリ
サイド膜、あるいは、高融点金属の窒化膜を介した非晶
質の高融点金属膜を成膜する工程と、前記非晶質の高融
点金属シリサイド膜あるいは高融点金属膜に熱処理を施
し結晶化させる工程とを含む。
は、半導体装置の配線の形成において、表面に凹部を有
する下地絶縁物上にシリコン膜を成膜する工程と、前記
シリコン膜表面であって前記凹部上に位置する領域に存
在する尖った窪みをなだらかにする処理工程と、前記処
理工程後、前記シリコン膜上に非晶質の高融点金属シリ
サイド膜、あるいは、高融点金属の窒化膜を介した非晶
質の高融点金属膜を成膜する工程と、前記非晶質の高融
点金属シリサイド膜あるいは高融点金属膜に熱処理を施
し結晶化させる工程とを含む。
【００２２】あるいは、本発明の半導体装置の製造方法
は、半導体装置の配線の形成において、表面に凹部を有
する下地絶縁物上にシリコン膜を成膜する工程と、前記
シリコン膜表面を反応性イオンエッチングで所定の膜厚
だけ除去し、前記シリコン膜表面であって前記凹部上に
位置する領域に存在する窪みをなだらかにする処理工程
と、前記処理工程後、前記シリコン膜上に非晶質の高融
点金属シリサイド膜、あるいは、高融点金属の窒化膜を
介した非晶質の高融点金属膜を成膜する工程と、前記非
晶質の高融点金属シリサイド膜あるいは高融点金属膜に
熱処理を施し結晶化させる工程とを含む。
は、半導体装置の配線の形成において、表面に凹部を有
する下地絶縁物上にシリコン膜を成膜する工程と、前記
シリコン膜表面を反応性イオンエッチングで所定の膜厚
だけ除去し、前記シリコン膜表面であって前記凹部上に
位置する領域に存在する窪みをなだらかにする処理工程
と、前記処理工程後、前記シリコン膜上に非晶質の高融
点金属シリサイド膜、あるいは、高融点金属の窒化膜を
介した非晶質の高融点金属膜を成膜する工程と、前記非
晶質の高融点金属シリサイド膜あるいは高融点金属膜に
熱処理を施し結晶化させる工程とを含む。
【００２３】あるいは、本発明の半導体装置の製造方法
は、半導体装置の配線の形成において、表面に凹部を有
する下地絶縁物上にシリコン膜を成膜する工程と、前記
シリコン膜表面を熱酸化し、前記シリコン膜表面であっ
て前記凹部上に位置する領域に存在する窪みをなだらか
にする処理工程と、前記処理工程後、前記シリコン膜上
に非晶質の高融点金属シリサイド膜、あるいは、高融点
金属の窒化膜を介した非晶質の高融点金属膜を成膜する
工程と、前記非晶質の高融点金属シリサイド膜あるいは
高融点金属膜に熱処理を施し結晶化させる工程とを含
む。
は、半導体装置の配線の形成において、表面に凹部を有
する下地絶縁物上にシリコン膜を成膜する工程と、前記
シリコン膜表面を熱酸化し、前記シリコン膜表面であっ
て前記凹部上に位置する領域に存在する窪みをなだらか
にする処理工程と、前記処理工程後、前記シリコン膜上
に非晶質の高融点金属シリサイド膜、あるいは、高融点
金属の窒化膜を介した非晶質の高融点金属膜を成膜する
工程と、前記非晶質の高融点金属シリサイド膜あるいは
高融点金属膜に熱処理を施し結晶化させる工程とを含
む。
【００２４】あるいは、本発明の半導体装置の製造方法
は、半導体装置の配線の形成において、表面に凹部を有
する下地絶縁物上にシリコン膜を成膜する工程と、前記
シリコン膜をＰＯＣｌ3 とＯ2 のガス雰囲気で熱処理
し、前記シリコン膜表面であって前記凹部上に位置する
領域に存在する窪みをなだらかにする処理工程と、前記
処理工程後、前記シリコン膜上に非晶質の高融点金属シ
リサイド膜、あるいは、高融点金属の窒化膜を介した非
晶質の高融点金属膜を成膜する工程と、前記非晶質の高
融点金属シリサイド膜あるいは高融点金属膜に熱処理を
施し結晶化させる工程とを含む。
は、半導体装置の配線の形成において、表面に凹部を有
する下地絶縁物上にシリコン膜を成膜する工程と、前記
シリコン膜をＰＯＣｌ3 とＯ2 のガス雰囲気で熱処理
し、前記シリコン膜表面であって前記凹部上に位置する
領域に存在する窪みをなだらかにする処理工程と、前記
処理工程後、前記シリコン膜上に非晶質の高融点金属シ
リサイド膜、あるいは、高融点金属の窒化膜を介した非
晶質の高融点金属膜を成膜する工程と、前記非晶質の高
融点金属シリサイド膜あるいは高融点金属膜に熱処理を
施し結晶化させる工程とを含む。
【００２５】あるいは、本発明の半導体装置の製造方法
は、半導体装置の配線の形成において、表面に凹部を有
する下地絶縁物上にシリコン膜を成膜する工程と、前記
シリコン膜上に、非晶質の高融点金属シリサイド膜ある
いは高融点金属の窒化膜を介した高融点金属膜と絶縁膜
との積層膜を形成する工程と、前記積層膜形成後、前記
非晶質の高融点金属シリサイド膜あるいは高融点金属膜
に熱処理を施し結晶化させる工程とを含む。
は、半導体装置の配線の形成において、表面に凹部を有
する下地絶縁物上にシリコン膜を成膜する工程と、前記
シリコン膜上に、非晶質の高融点金属シリサイド膜ある
いは高融点金属の窒化膜を介した高融点金属膜と絶縁膜
との積層膜を形成する工程と、前記積層膜形成後、前記
非晶質の高融点金属シリサイド膜あるいは高融点金属膜
に熱処理を施し結晶化させる工程とを含む。
【００２６】ここで、前記シリコン膜は多結晶シリコン
膜あるいは非晶質シリコン膜である。そして、シリコン
膜には予め不純物を含有させておく。また、前記高融点
金属シリサイド膜は、チタンシリサイド膜、タングステ
ンシリサイド膜あるいはコバルトシリサイド膜である。
あるいは、前記高融点金属膜は、チタン膜、タングステ
ン膜あるいはコバルト膜である。
膜あるいは非晶質シリコン膜である。そして、シリコン
膜には予め不純物を含有させておく。また、前記高融点
金属シリサイド膜は、チタンシリサイド膜、タングステ
ンシリサイド膜あるいはコバルトシリサイド膜である。
あるいは、前記高融点金属膜は、チタン膜、タングステ
ン膜あるいはコバルト膜である。
【００２７】そして、本発明の半導体装置の製造方法で
は、前記高融点金属シリサイド膜あるいは高融点金属膜
の結晶化後、前記シリコン膜と高融点金属シリサイド膜
とを、あるいは、前記シリコン膜と高融点金属の窒化膜
と高融点金属膜とをパターニングし、ＭＯＳトランジス
タのゲート電極配線を形成する。
は、前記高融点金属シリサイド膜あるいは高融点金属膜
の結晶化後、前記シリコン膜と高融点金属シリサイド膜
とを、あるいは、前記シリコン膜と高融点金属の窒化膜
と高融点金属膜とをパターニングし、ＭＯＳトランジス
タのゲート電極配線を形成する。
【００２８】ここで、前記表面に凹部を有する下地絶縁
物は、ＭＯＳトランジスタの素子分離領域を構成する素
子分離絶縁膜である。
物は、ＭＯＳトランジスタの素子分離領域を構成する素
子分離絶縁膜である。
【００２９】本発明者は、上述したように、シリコン膜
と高融点金属シリサイド膜との積層膜、あるいは、シリ
コン膜と高融点金属の窒化膜を介する高融点金属膜との
積層膜の熱処理で発生するクラックは、下地となるシリ
コン膜の表面構造に大きく依存することを突き止めた。
ここで、シリコン膜は、多結晶シリコン膜あるいは非晶
質シリコン膜である。これは、本発明者が初めて得た新
知見である。
と高融点金属シリサイド膜との積層膜、あるいは、シリ
コン膜と高融点金属の窒化膜を介する高融点金属膜との
積層膜の熱処理で発生するクラックは、下地となるシリ
コン膜の表面構造に大きく依存することを突き止めた。
ここで、シリコン膜は、多結晶シリコン膜あるいは非晶
質シリコン膜である。これは、本発明者が初めて得た新
知見である。
【００３０】本発明は上記の新知見に基づくものであ
り、本発明の特徴は、シリコン膜表面の尖った窪み（例
えばカスプ状の窪み）をなだらかにして除去し、その後
に上記の無定形の高融点金属シリサイド膜等を成膜し、
そして、この無定形の高融点金属シリサイド膜を結晶化
する点にある。このような尖った窪みを除去すること
で、結晶化の熱処理で高融点金属シリサイド膜にかかる
引っ張り応力の窪み部における集中が緩和され、上述し
たようなクラックの発生は皆無になる。
り、本発明の特徴は、シリコン膜表面の尖った窪み（例
えばカスプ状の窪み）をなだらかにして除去し、その後
に上記の無定形の高融点金属シリサイド膜等を成膜し、
そして、この無定形の高融点金属シリサイド膜を結晶化
する点にある。このような尖った窪みを除去すること
で、結晶化の熱処理で高融点金属シリサイド膜にかかる
引っ張り応力の窪み部における集中が緩和され、上述し
たようなクラックの発生は皆無になる。
【００３１】
【発明の実施の形態】次に、本発明の第１の実施の形態
について図１と図２に基づいて説明する。図１と図２
は、トレンチ素子分離領域で囲われるＭＯＳトランジス
タのゲート電極を形成する場合の製造工程順の断面図で
ある。
について図１と図２に基づいて説明する。図１と図２
は、トレンチ素子分離領域で囲われるＭＯＳトランジス
タのゲート電極を形成する場合の製造工程順の断面図で
ある。
【００３２】従来の技術で説明したのと同様に、図１
（ａ）に示すように、シリコン基板１上の所定の領域に
トレンチ２を形成する。そして、シリコン酸化膜のＣＶ
ＤとＣＭＰとでシリコン基板１主面上のシリコン酸化膜
を研磨除去する。このようにして、トレンチ素子分離絶
縁物３をトレンチ２内に埋設する。
（ａ）に示すように、シリコン基板１上の所定の領域に
トレンチ２を形成する。そして、シリコン酸化膜のＣＶ
ＤとＣＭＰとでシリコン基板１主面上のシリコン酸化膜
を研磨除去する。このようにして、トレンチ素子分離絶
縁物３をトレンチ２内に埋設する。
【００３３】ここで、従来の技術の場合と同様に、製造
工程でトレンチ素子分離絶縁物３の端部に凹部４が形成
される。次に、シリコン基板１の主面にＭＯＳトランジ
スタ用のゲート絶縁膜５をシリコン基板１の熱酸窒化等
で形成する。
工程でトレンチ素子分離絶縁物３の端部に凹部４が形成
される。次に、シリコン基板１の主面にＭＯＳトランジ
スタ用のゲート絶縁膜５をシリコン基板１の熱酸窒化等
で形成する。
【００３４】次に、図１（ｂ）に示すように、膜厚が３
００ｎｍ程度でリンドープした多結晶シリコン膜６を公
知の減圧ＣＶＤ法で堆積させる。ここで、多結晶シリコ
ン膜６の膜厚は、上記の凹部４を完全に埋め込む程度に
設定する。
００ｎｍ程度でリンドープした多結晶シリコン膜６を公
知の減圧ＣＶＤ法で堆積させる。ここで、多結晶シリコ
ン膜６の膜厚は、上記の凹部４を完全に埋め込む程度に
設定する。
【００３５】次に、上記多結晶シリコン膜６をＣＭＰ法
で研磨する。このようにして、図１（ｃ）に示すよう
に、表面が完全に平坦化した多結晶シリコン膜６ａを形
成する。ここで、この平坦化した多結晶シリコン膜６ａ
の膜厚はゲート絶縁膜５上で１００ｎｍ程度になる。
で研磨する。このようにして、図１（ｃ）に示すよう
に、表面が完全に平坦化した多結晶シリコン膜６ａを形
成する。ここで、この平坦化した多結晶シリコン膜６ａ
の膜厚はゲート絶縁膜５上で１００ｎｍ程度になる。
【００３６】次に、上記多結晶シリコン膜６ａ上全面に
スパッタ法で無定形のチタンシリサイド膜７を堆積させ
る。このスパッタ法については図３で後述する。ここ
で、無定形のチタンシリサイド膜７の膜厚は１００ｎｍ
〜２００ｎｍである。後述するスパッタ装置５０を使っ
て、ＴｉとＳｉとの組成比がＴｉ：Ｓｉ＝１：２．４の
合金をスパッタターゲットとして、図２（ａ）に示すよ
うに、無定形のチタンシリサイド膜７を平坦化した多結
晶シリコン膜６ａ上に堆積させる。なお、スパッタされ
る無定形のチタンシリサイド膜７の組成は、スパッタタ
ーゲットの組成とほぼ等しく、ＴｉＳｉ2.4 の組成とな
る。
スパッタ法で無定形のチタンシリサイド膜７を堆積させ
る。このスパッタ法については図３で後述する。ここ
で、無定形のチタンシリサイド膜７の膜厚は１００ｎｍ
〜２００ｎｍである。後述するスパッタ装置５０を使っ
て、ＴｉとＳｉとの組成比がＴｉ：Ｓｉ＝１：２．４の
合金をスパッタターゲットとして、図２（ａ）に示すよ
うに、無定形のチタンシリサイド膜７を平坦化した多結
晶シリコン膜６ａ上に堆積させる。なお、スパッタされ
る無定形のチタンシリサイド膜７の組成は、スパッタタ
ーゲットの組成とほぼ等しく、ＴｉＳｉ2.4 の組成とな
る。
【００３７】上記のチタンシリサイド膜の成膜工程で使
用するスパッタ装置１１は、図３に示すように、下部に
基板ホルダ１２を、上部の開口部にターゲットホルダと
してバッキングプレート１３とを有するスパッタチャン
バ１４を備えている。ここで、基板ホルダ１２は、その
上に、チタンシリサイド膜を堆積させるウェーハ１５を
載置させる。
用するスパッタ装置１１は、図３に示すように、下部に
基板ホルダ１２を、上部の開口部にターゲットホルダと
してバッキングプレート１３とを有するスパッタチャン
バ１４を備えている。ここで、基板ホルダ１２は、その
上に、チタンシリサイド膜を堆積させるウェーハ１５を
載置させる。
【００３８】バッキングプレート１３は、中央にターゲ
ット１６を保持する。バッキングプレート１３の周囲に
は防着シールド１７が設けられ、スパッタチャンバ１４
の側壁にスパッタ粒子が飛散しないようになっている。
バッキングプレート１３は、絶縁体１８によりスパッタ
チャンバ１４から電気的に絶縁され、上方にマグネット
１９を備えている。
ット１６を保持する。バッキングプレート１３の周囲に
は防着シールド１７が設けられ、スパッタチャンバ１４
の側壁にスパッタ粒子が飛散しないようになっている。
バッキングプレート１３は、絶縁体１８によりスパッタ
チャンバ１４から電気的に絶縁され、上方にマグネット
１９を備えている。
【００３９】更に、マスフローコントローラ２０を有
し、スパッタチャンバ１４にスパッタガスを供給するガ
ス供給管２１がスパッタチャンバ１４に接続され、ま
た、スパッタチャンバ１４の底部には、スパッタチャン
バ１４内を排気する排気口２２が設けてあって、真空吸
引装置（図示せず）に接続されている。
し、スパッタチャンバ１４にスパッタガスを供給するガ
ス供給管２１がスパッタチャンバ１４に接続され、ま
た、スパッタチャンバ１４の底部には、スパッタチャン
バ１４内を排気する排気口２２が設けてあって、真空吸
引装置（図示せず）に接続されている。
【００４０】更に、スパッタ装置１１は、バッキングプ
レート１３とスパッタチャンバ１４との間に電圧を印加
するスパッタ電源２３を備える。
レート１３とスパッタチャンバ１４との間に電圧を印加
するスパッタ電源２３を備える。
【００４１】スパッタ時にスパッタチャンバ１４に酸素
が存在すると、スパッタにより成膜した堆積膜に好まし
くない影響を与えるために、スパッタ装置１１を運転し
ていない時には、スパッタチャンバ１４内を不活性ガス
で満たし、１×１０-5Ｐａ以下の圧力に保持する。
が存在すると、スパッタにより成膜した堆積膜に好まし
くない影響を与えるために、スパッタ装置１１を運転し
ていない時には、スパッタチャンバ１４内を不活性ガス
で満たし、１×１０-5Ｐａ以下の圧力に保持する。
【００４２】スパッタ時には、スパッタガスにアルゴン
（Ａｒ）を用い、Ａｒガスの圧力を約１．１Ｐａとし、
電源の出力を５Ｋｗに設定し、電圧を印加してスパッタ
チャンバ１４内にグロー放電を誘起させる。ここで、ウ
ェーハ１５は１５０℃程度になるように温度制御する。
（Ａｒ）を用い、Ａｒガスの圧力を約１．１Ｐａとし、
電源の出力を５Ｋｗに設定し、電圧を印加してスパッタ
チャンバ１４内にグロー放電を誘起させる。ここで、ウ
ェーハ１５は１５０℃程度になるように温度制御する。
【００４３】次に、このスパッタ成膜した無定形のチタ
ンシリサイド膜７に対してＲＴＡを施す。すなわち、８
５０℃程度の温度でのＲＴＡでチタンシリサイド膜を結
晶化させる。この処理で、Ｃ４９構造のチタンシリサイ
ド膜そして低抵抗のＣ５４構造のチタンシリサイド膜に
なる。このようにして、図２（ｂ）に示すように、多結
晶シリコン膜６ａ上に結晶化したチタンシリサイド膜８
が形成される。この工程での結晶化は、チタンシリサイ
ド膜の低抵抗化のためであるが、後述するゲート電極と
してパターニングした後で結晶化すると、細線効果によ
り細パターンに加工したゲート電極の層抵抗が高くなる
からである。
ンシリサイド膜７に対してＲＴＡを施す。すなわち、８
５０℃程度の温度でのＲＴＡでチタンシリサイド膜を結
晶化させる。この処理で、Ｃ４９構造のチタンシリサイ
ド膜そして低抵抗のＣ５４構造のチタンシリサイド膜に
なる。このようにして、図２（ｂ）に示すように、多結
晶シリコン膜６ａ上に結晶化したチタンシリサイド膜８
が形成される。この工程での結晶化は、チタンシリサイ
ド膜の低抵抗化のためであるが、後述するゲート電極と
してパターニングした後で結晶化すると、細線効果によ
り細パターンに加工したゲート電極の層抵抗が高くなる
からである。
【００４４】本発明では、多結晶シリコン膜６表面を平
坦化するので、従来の技術で説明したカスプ状の窪みは
皆無になる。このために、チタンシリサイド膜の結晶化
の工程で、凹部４の領域を含め全ての領域においてクラ
ックは全く発生しない。
坦化するので、従来の技術で説明したカスプ状の窪みは
皆無になる。このために、チタンシリサイド膜の結晶化
の工程で、凹部４の領域を含め全ての領域においてクラ
ックは全く発生しない。
【００４５】以降は、図２（ｃ）に示すように、上記結
晶化したチタンシリサイド膜８及び多結晶シリコン膜６
ａのパターニングを行い、ポリシリコン層９とチタンシ
リサイド層１０を形成する。このようにして、トレンチ
素子分離絶縁物３で囲われるＭＯＳトランジスタのゲー
ト絶縁膜５上にゲート電極１０ａが高い信頼性の下に形
成される。
晶化したチタンシリサイド膜８及び多結晶シリコン膜６
ａのパターニングを行い、ポリシリコン層９とチタンシ
リサイド層１０を形成する。このようにして、トレンチ
素子分離絶縁物３で囲われるＭＯＳトランジスタのゲー
ト絶縁膜５上にゲート電極１０ａが高い信頼性の下に形
成される。
【００４６】次に、本発明の第２の実施の形態について
図４に基づいて説明する。図４は、本発明によるポリサ
イド構造の形成の製造工程順の断面図である。この場合
の特徴は、第１の実施の形態のように多結晶シリコン膜
の表面を完全に平坦化するのでなく、上述した多結晶シ
リコン膜表面の尖った窪みを除去するところにある。こ
こで、第１の実施の形態と同じものは同一符号で示され
る。
図４に基づいて説明する。図４は、本発明によるポリサ
イド構造の形成の製造工程順の断面図である。この場合
の特徴は、第１の実施の形態のように多結晶シリコン膜
の表面を完全に平坦化するのでなく、上述した多結晶シ
リコン膜表面の尖った窪みを除去するところにある。こ
こで、第１の実施の形態と同じものは同一符号で示され
る。
【００４７】図４（ａ）に示すように、シリコン基板１
上の所定の領域にトレンチ２を形成し、トレンチ素子分
離絶縁物３をトレンチ２内に埋設する。ここで、製造工
程でトレンチ素子分離絶縁物３の端部に凹部４が形成さ
れる。更に、シリコン基板１の主面にＭＯＳトランジス
タ用のゲート絶縁膜５を形成する。
上の所定の領域にトレンチ２を形成し、トレンチ素子分
離絶縁物３をトレンチ２内に埋設する。ここで、製造工
程でトレンチ素子分離絶縁物３の端部に凹部４が形成さ
れる。更に、シリコン基板１の主面にＭＯＳトランジス
タ用のゲート絶縁膜５を形成する。
【００４８】そして、図４（ａ）に示すように、膜厚が
２００ｎｍ程度でリンドープした多結晶シリコン膜６を
減圧ＣＶＤ法で堆積させる。ここで、上述した凹部４の
領域の多結晶シリコン膜６表面には尖った窪み２４が形
成される。
２００ｎｍ程度でリンドープした多結晶シリコン膜６を
減圧ＣＶＤ法で堆積させる。ここで、上述した凹部４の
領域の多結晶シリコン膜６表面には尖った窪み２４が形
成される。
【００４９】次に、上記多結晶シリコン膜６表面にエッ
チバックを施す。ここで、このエッチバックは、ＨＢｒ
とＣｌ2 の混合ガスでの異方性の反応性イオンエッチン
グ（ＲＩＥ）で行われる。このエッチバック工程で、上
記の多結晶シリコン膜６表面は１００ｎｍ程度エッチン
グされ、上述した尖った窪み２４は消失する。このよう
にして、図４（ｂ）に示すように尖った窪みの全くない
多結晶シリコン膜６ｂが形成される。
チバックを施す。ここで、このエッチバックは、ＨＢｒ
とＣｌ2 の混合ガスでの異方性の反応性イオンエッチン
グ（ＲＩＥ）で行われる。このエッチバック工程で、上
記の多結晶シリコン膜６表面は１００ｎｍ程度エッチン
グされ、上述した尖った窪み２４は消失する。このよう
にして、図４（ｂ）に示すように尖った窪みの全くない
多結晶シリコン膜６ｂが形成される。
【００５０】以降は、図４（ｃ）に示すように、第１の
実施の形態で説明したのと全く同様にして、結晶化した
チタンシリサイド膜を上述した多結晶シリコン膜６ｂ上
に形成する。
実施の形態で説明したのと全く同様にして、結晶化した
チタンシリサイド膜を上述した多結晶シリコン膜６ｂ上
に形成する。
【００５１】この第２の実施の形態でも、このような結
晶化の工程において、凹部４の領域を含め全ての領域に
おいてクラックは全く発生しない。
晶化の工程において、凹部４の領域を含め全ての領域に
おいてクラックは全く発生しない。
【００５２】以降は、図示しないが上記結晶化したチタ
ンシリサイド膜８及び多結晶シリコン膜６ｂのパターニ
ングを行う。このようにして、ＭＯＳトランジスタのゲ
ート電極が高い信頼性の下に簡便に形成できるようにな
る。
ンシリサイド膜８及び多結晶シリコン膜６ｂのパターニ
ングを行う。このようにして、ＭＯＳトランジスタのゲ
ート電極が高い信頼性の下に簡便に形成できるようにな
る。
【００５３】この第２の実施の形態で、第１の実施の形
態で説明したように多結晶シリコン膜６の膜厚を３００
ｎｍ程度に厚く堆積させてもよい。このようにすると、
この成膜工程で上述した尖った窪みは無くなる。この場
合のエッチバック工程の主な機能は、多結晶シリコン膜
を薄膜にすることにある。もちろん、この場合もエッチ
バックは多結晶シリコン膜表面を更に平滑化するように
なる。
態で説明したように多結晶シリコン膜６の膜厚を３００
ｎｍ程度に厚く堆積させてもよい。このようにすると、
この成膜工程で上述した尖った窪みは無くなる。この場
合のエッチバック工程の主な機能は、多結晶シリコン膜
を薄膜にすることにある。もちろん、この場合もエッチ
バックは多結晶シリコン膜表面を更に平滑化するように
なる。
【００５４】次に、本発明の第３の実施の形態について
図５に基づいて説明する。図５は、本発明によるポリサ
イド構造の形成において、多結晶シリコン膜表面のカス
プ状の尖った窪みを無くする別の方法を示する工程順の
断面図である。この場合の特徴は、カスプ状の尖った窪
みを有する多結晶シリコン膜表面を熱酸化し上述の尖っ
た窪みを消失させるところにある。ここで、第２の実施
の形態と同じものは同一符号で示される。また、同一の
説明は一部省略する。
図５に基づいて説明する。図５は、本発明によるポリサ
イド構造の形成において、多結晶シリコン膜表面のカス
プ状の尖った窪みを無くする別の方法を示する工程順の
断面図である。この場合の特徴は、カスプ状の尖った窪
みを有する多結晶シリコン膜表面を熱酸化し上述の尖っ
た窪みを消失させるところにある。ここで、第２の実施
の形態と同じものは同一符号で示される。また、同一の
説明は一部省略する。
【００５５】図５（ａ）に示すように、シリコン基板１
上にゲート絶縁膜５を介して多結晶シリコン膜６を形成
する。ここで、多結晶シリコン膜６は、膜厚が１５０ｎ
ｍ程度でリンドープした多結晶シリコンである。この場
合も、多結晶シリコン膜６表面にはカスプ状の尖った窪
み２４が形成される。
上にゲート絶縁膜５を介して多結晶シリコン膜６を形成
する。ここで、多結晶シリコン膜６は、膜厚が１５０ｎ
ｍ程度でリンドープした多結晶シリコンである。この場
合も、多結晶シリコン膜６表面にはカスプ状の尖った窪
み２４が形成される。
【００５６】次に、上記多結晶シリコン膜６表面を急速
熱酸化（ＲＴＯ）処理する。ここで、ＲＴＯ処理は１１
００℃程度の高温で行う。この処理で、図５（ｂ）に示
すように、多結晶シリコン膜６表面が熱酸化され、熱酸
化膜２５が形成される。この高温のＲＴＯ処理で、上述
した尖った窪み２４は消失する。
熱酸化（ＲＴＯ）処理する。ここで、ＲＴＯ処理は１１
００℃程度の高温で行う。この処理で、図５（ｂ）に示
すように、多結晶シリコン膜６表面が熱酸化され、熱酸
化膜２５が形成される。この高温のＲＴＯ処理で、上述
した尖った窪み２４は消失する。
【００５７】そして、上記の熱酸化膜２５をフッ酸系の
化学薬液でエッチング除去する。このようにして、図５
（ｃ）に示すように尖った窪みの無い膜厚１００ｎｍ程
度の多結晶シリコン膜６ｃが形成される。
化学薬液でエッチング除去する。このようにして、図５
（ｃ）に示すように尖った窪みの無い膜厚１００ｎｍ程
度の多結晶シリコン膜６ｃが形成される。
【００５８】以降は、図４（ｃ）に示したように、この
多結晶シリコン膜６ｃ上に結晶化したチタンシリサイド
膜を形成する。上述したように、多結晶シリコン膜６ｃ
表面には尖った窪みが除去されているために、この第３
の実施の形態においても、凹部４の領域を含め全ての領
域においてクラックは全く発生しない。
多結晶シリコン膜６ｃ上に結晶化したチタンシリサイド
膜を形成する。上述したように、多結晶シリコン膜６ｃ
表面には尖った窪みが除去されているために、この第３
の実施の形態においても、凹部４の領域を含め全ての領
域においてクラックは全く発生しない。
【００５９】第３の実施の形態のような多結晶シリコン
膜表面の熱酸化は、別の方法でも行える。例えば、リン
のような不純物を含まないアンドープの多結晶シリコン
膜をＣＶＤ法で膜厚１００ｎｍ程度に堆積後、ＰＯＣｌ
3 とＯ2 の混合ガス雰囲気で熱処理を施す。ここで、熱
処理温度は８００℃程度である。この熱処理で多結晶シ
リコン膜にリン不純物がドープされると共にその表面に
熱酸化膜が形成される。この場合も、上述した多結晶シ
リコン膜表面の尖った窪みは消失する。
膜表面の熱酸化は、別の方法でも行える。例えば、リン
のような不純物を含まないアンドープの多結晶シリコン
膜をＣＶＤ法で膜厚１００ｎｍ程度に堆積後、ＰＯＣｌ
3 とＯ2 の混合ガス雰囲気で熱処理を施す。ここで、熱
処理温度は８００℃程度である。この熱処理で多結晶シ
リコン膜にリン不純物がドープされると共にその表面に
熱酸化膜が形成される。この場合も、上述した多結晶シ
リコン膜表面の尖った窪みは消失する。
【００６０】次に、本発明の第４の実施の形態を図６に
基づいて説明する。図６も、本発明によるポリサイド構
造の形成の製造工程順の断面図である。この場合の特徴
は、表面に尖った窪みのある多結晶シリコン膜上に無定
形のチタンシリサイド膜を堆積し、更にこのチタンシリ
サイド膜表面をシリコン酸化膜等の絶縁膜で完全に被覆
した後に、上記無定形のチタンシリサイド膜に熱処理を
施すところにある。ここで、上述の実施の形態と同じも
のは同一符号で示される。また、同じものは一部その説
明を省略する。
基づいて説明する。図６も、本発明によるポリサイド構
造の形成の製造工程順の断面図である。この場合の特徴
は、表面に尖った窪みのある多結晶シリコン膜上に無定
形のチタンシリサイド膜を堆積し、更にこのチタンシリ
サイド膜表面をシリコン酸化膜等の絶縁膜で完全に被覆
した後に、上記無定形のチタンシリサイド膜に熱処理を
施すところにある。ここで、上述の実施の形態と同じも
のは同一符号で示される。また、同じものは一部その説
明を省略する。
【００６１】図６（ａ）に示すように、シリコン基板１
上にゲート絶縁膜５を介して多結晶シリコン膜６ｄを形
成する。ここで、多結晶シリコン膜６ｄは、膜厚が１０
０ｎｍ程度でリンドープした多結晶シリコンである。こ
の場合、多結晶シリコン膜６ｄ表面にはカスプ状の尖っ
た窪み２４が形成される。更に、多結晶シリコン膜６ｄ
上に上述したスパッタ法で無定形のチタンシリサイド膜
７を堆積させる。
上にゲート絶縁膜５を介して多結晶シリコン膜６ｄを形
成する。ここで、多結晶シリコン膜６ｄは、膜厚が１０
０ｎｍ程度でリンドープした多結晶シリコンである。こ
の場合、多結晶シリコン膜６ｄ表面にはカスプ状の尖っ
た窪み２４が形成される。更に、多結晶シリコン膜６ｄ
上に上述したスパッタ法で無定形のチタンシリサイド膜
７を堆積させる。
【００６２】次に、図６（ｂ）に示すように、無定形の
チタンシリサイド膜６ｄ上にＣＶＤ酸化膜２６を形成さ
せる。ここで、ＣＶＤ酸化膜２６はＣＶＤ法で堆積する
膜厚１５０ｎｍ程度のシリコン酸化膜である。この場合
のＣＶＤの温度は４００℃程度であり、上記無定形のチ
タンシリコン膜７の結晶化は全く起こらないようにする
必要がある。
チタンシリサイド膜６ｄ上にＣＶＤ酸化膜２６を形成さ
せる。ここで、ＣＶＤ酸化膜２６はＣＶＤ法で堆積する
膜厚１５０ｎｍ程度のシリコン酸化膜である。この場合
のＣＶＤの温度は４００℃程度であり、上記無定形のチ
タンシリコン膜７の結晶化は全く起こらないようにする
必要がある。
【００６３】次に、ＣＶＤ酸化膜２６で覆われた無定形
のチタンシリサイド膜７に対してＲＴＡを施し結晶化さ
せて、図６（ｃ）に示すように、最終的にＣ５４構造に
結晶化したチタンシリサイド膜８を形成する。
のチタンシリサイド膜７に対してＲＴＡを施し結晶化さ
せて、図６（ｃ）に示すように、最終的にＣ５４構造に
結晶化したチタンシリサイド膜８を形成する。
【００６４】この方法では、多結晶シリコン膜６ｄ表面
には尖った窪み２４は存在する。しかし、無定形のチタ
ンシリサイド膜７が結晶化する工程で、上述した引っ張
り応力がＣＶＤ酸化膜２６で抑えられるために、この場
合でも、この結晶化の工程で、凹部４の領域を含め全て
の領域においてクラックは全く発生しない。なお、ＣＶ
Ｄ酸化膜の他に、上記の引っ張り応力を抑制するような
絶縁膜であれば同様の効果が生じる。
には尖った窪み２４は存在する。しかし、無定形のチタ
ンシリサイド膜７が結晶化する工程で、上述した引っ張
り応力がＣＶＤ酸化膜２６で抑えられるために、この場
合でも、この結晶化の工程で、凹部４の領域を含め全て
の領域においてクラックは全く発生しない。なお、ＣＶ
Ｄ酸化膜の他に、上記の引っ張り応力を抑制するような
絶縁膜であれば同様の効果が生じる。
【００６５】上述した実施の形態では、多結晶シリコン
膜上に非晶質のシリサイド膜を堆積させる場合について
説明しているが、本発明は、非晶質シリコン膜上に非晶
質シリサイド膜を堆積して熱処理し、非晶質シリコン膜
と非晶質シリサイド膜を結晶化する場合にも同様に適用
できる。
膜上に非晶質のシリサイド膜を堆積させる場合について
説明しているが、本発明は、非晶質シリコン膜上に非晶
質シリサイド膜を堆積して熱処理し、非晶質シリコン膜
と非晶質シリサイド膜を結晶化する場合にも同様に適用
できる。
【００６６】また、第１の実施の形態では、多結晶シリ
コン膜をＣＭＰ法で完全に平坦化しているが、ＣＭＰ法
で上述したシリコン膜表面の尖った窪みをなめらかにな
るように平滑化してもクラック発生は抑制される。
コン膜をＣＭＰ法で完全に平坦化しているが、ＣＭＰ法
で上述したシリコン膜表面の尖った窪みをなめらかにな
るように平滑化してもクラック発生は抑制される。
【００６７】本発明の実施の形態では、チタンシリサイ
ドの場合について説明した。本発明は、チタン以外の高
融点金属のシリサイド膜、例えば、タングステン
（Ｗ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タンタ
ル（Ｔａ）のような高融点金属のシリサイド膜の成膜の
場合にも同様に適用できる。
ドの場合について説明した。本発明は、チタン以外の高
融点金属のシリサイド膜、例えば、タングステン
（Ｗ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タンタ
ル（Ｔａ）のような高融点金属のシリサイド膜の成膜の
場合にも同様に適用できる。
【００６８】更には、本発明は、窒化タングステン（Ｗ
Ｎ）、窒化タンタル（ＴａＮ）のような高融点金属の窒
化膜上に高融点金属を積層するポリメタル構造の形成に
も同様に適用できるものである。ここで、高融点金属は
タングステン、タンタル、コバルト、チタン等である。
Ｎ）、窒化タンタル（ＴａＮ）のような高融点金属の窒
化膜上に高融点金属を積層するポリメタル構造の形成に
も同様に適用できるものである。ここで、高融点金属は
タングステン、タンタル、コバルト、チタン等である。
【００６９】なお、本発明は上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態が適宜変更され得ることは明らかである。
れず、本発明の技術思想の範囲内において、各実施の形
態が適宜変更され得ることは明らかである。
【００７０】
【発明の効果】本発明では、上述したように、高融点金
属を用いたポリサイド構造あるいはポリメタル構造のゲ
ート電極のような配線の形成において、シリコン膜表面
に生じる尖った窪みを除去し、その後に上記シリコン膜
表面に無定形の高融点金属シリサイド膜あるいは高融点
金属の窒化膜を介した高融点金属膜を成膜する。そし
て、この無定形の高融点金属シリサイド膜等を結晶化
し、多結晶シリコン膜と上記高融点金属シリサイド膜と
をパターニングしてＭＯＳトランジスタのゲート電極を
形成する。
属を用いたポリサイド構造あるいはポリメタル構造のゲ
ート電極のような配線の形成において、シリコン膜表面
に生じる尖った窪みを除去し、その後に上記シリコン膜
表面に無定形の高融点金属シリサイド膜あるいは高融点
金属の窒化膜を介した高融点金属膜を成膜する。そし
て、この無定形の高融点金属シリサイド膜等を結晶化
し、多結晶シリコン膜と上記高融点金属シリサイド膜と
をパターニングしてＭＯＳトランジスタのゲート電極を
形成する。
【００７１】このような尖った窪みを除去することで、
結晶化のための熱処理で高融点金属あるいはそのシリサ
イド膜にかかる引っ張り応力が緩和され、従来の技術に
おいて頻発していたクラックの発生は皆無になる。
結晶化のための熱処理で高融点金属あるいはそのシリサ
イド膜にかかる引っ張り応力が緩和され、従来の技術に
おいて頻発していたクラックの発生は皆無になる。
【００７２】このようにして、本発明は、信頼性が高く
低抵抗で微細なゲート電極配線の形成を容易にし、半導
体装置の微細化あるいは高性能化を促進すると共に半導
体装置の量産歩留まりを向上させる。
低抵抗で微細なゲート電極配線の形成を容易にし、半導
体装置の微細化あるいは高性能化を促進すると共に半導
体装置の量産歩留まりを向上させる。
【図１】本発明の第１の実施の形態を説明するためのポ
リサイド構造の製造工程順の断面図である。
リサイド構造の製造工程順の断面図である。
【図２】上記製造工程の続きの断面図である。
【図３】チタンシリサイド膜のスパッタ装置の構成を示
す断面図である。
す断面図である。
【図４】本発明の第２の実施の形態を説明するためのポ
リサイド構造の製造工程順の断面図である。
リサイド構造の製造工程順の断面図である。
【図５】本発明の第３の実施の形態を説明するためのポ
リサイド構造の製造工程順の断面図である。
リサイド構造の製造工程順の断面図である。
【図６】本発明の第４の実施の形態を説明するためのポ
リサイド構造の製造工程順の断面図である。
リサイド構造の製造工程順の断面図である。
【図７】従来の技術でのポリサイド構造の製造工程順の
断面図である。
断面図である。
【図８】従来の技術での課題を説明するための模式的断
面図である。
面図である。
１，１０１ シリコン基板 ２，１０２ トレンチ ３，１０３ トレンチ素子分離絶縁物 ４，１０４，１１１ 凹部 ５，１０５ ゲート絶縁膜 ６，６ａ，６ｂ，６ｃ，６ｄ、１０６，１１２ 多結
晶シリコン膜 ７ 無定形のチタンシリコン膜 ８ 結晶化したチタンシリサイド膜 ９ ポリシリコン層 １０ チタンシリサイド層 １０ａ ゲート電極 １１ スパッタ装置 １２ 基板ホルダ １３ バッキングプレート １４ スパッタチャンバ １５ ウェーハ １６ ターゲット １７ 防着シールド １８ 絶縁体 １９ マグネット ２０ マスフローコントローラ ２１ ガス供給管 ２２ 排気口 ２３ スパッタ電源 ２４，１０７，１１４ 尖った窪み ２５ 熱酸化膜 ２６ ＣＶＤ酸化膜 １０８ チタンシリサイド膜 １０９，１１５ クラック １１０ 下地材料 １１３ シリサイド膜
晶シリコン膜 ７ 無定形のチタンシリコン膜 ８ 結晶化したチタンシリサイド膜 ９ ポリシリコン層 １０ チタンシリサイド層 １０ａ ゲート電極 １１ スパッタ装置 １２ 基板ホルダ １３ バッキングプレート １４ スパッタチャンバ １５ ウェーハ １６ ターゲット １７ 防着シールド １８ 絶縁体 １９ マグネット ２０ マスフローコントローラ ２１ ガス供給管 ２２ 排気口 ２３ スパッタ電源 ２４，１０７，１１４ 尖った窪み ２５ 熱酸化膜 ２６ ＣＶＤ酸化膜 １０８ チタンシリサイド膜 １０９，１１５ クラック １１０ 下地材料 １１３ シリサイド膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/76 Ｈ０１Ｌ 21/76 Ｌ 21/3205 21/88 Ｒ 29/78 29/78 ３０１Ｇ (72)発明者 曽田 栄一 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 4M104 AA01 BB01 BB04 CC05 DD21 DD23 DD28 DD38 DD43 DD65 DD78 DD80 FF13 FF14 GG09 HH12 HH14 HH16 5F032 AA35 AA44 CA17 DA23 DA24 DA33 5F033 HH04 HH17 HH18 HH21 HH25 HH26 HH27 HH28 HH32 HH33 HH34 MM07 MM08 MM13 PP09 PP15 QQ08 QQ11 QQ16 QQ19 QQ31 QQ48 QQ73 QQ76 QQ78 QQ82 RR04 RR08 SS11 SS27 VV06 XX10 XX17 XX19 XX34 5F040 DA15 DC01 EC01 EC02 EC04 EC07 EC12 EC13 ED03 EK05
Claims (12)
- 【請求項１】 半導体装置の配線の形成において、表面
に凹部を有する下地絶縁物上にシリコン膜を成膜した後
前記シリコン膜表面を平滑化する工程と、前記平滑化し
たシリコン膜上に非晶質の高融点金属シリサイド膜、あ
るいは、高融点金属の窒化膜を介した非晶質の高融点金
属膜を成膜する工程と、前記非晶質の高融点金属シリサ
イド膜あるいは高融点金属膜に熱処理を施し結晶化させ
る工程と、を含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 半導体装置の配線の形成において、表面
に凹部を有する下地絶縁物上にシリコン膜を成膜する工
程と、前記シリコン膜表面であって前記凹部上に位置す
る領域に存在する尖った窪みをなだらかにする処理工程
と、前記処理工程後、前記シリコン膜上に非晶質の高融
点金属シリサイド膜、あるいは、高融点金属の窒化膜を
介した非晶質の高融点金属膜を成膜する工程と、前記非
晶質の高融点金属シリサイド膜あるいは高融点金属膜に
熱処理を施し結晶化させる工程と、を含むことを特徴と
する半導体装置の製造方法。 - 【請求項３】 半導体装置の配線の形成において、表面
に凹部を有する下地絶縁物上にシリコン膜を成膜する工
程と、前記シリコン膜表面を反応性イオンエッチングで
所定の膜厚だけ除去し、前記シリコン膜表面であって前
記凹部上に位置する領域に存在する窪みをなだらかにす
る処理工程と、前記処理工程後、前記シリコン膜上に非
晶質の高融点金属シリサイド膜、あるいは、高融点金属
の窒化膜を介した非晶質の高融点金属膜を成膜する工程
と、前記非晶質の高融点金属シリサイド膜あるいは高融
点金属膜に熱処理を施し結晶化させる工程と、を含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体装置の配線の形成において、表面
に凹部を有する下地絶縁物上にシリコン膜を成膜する工
程と、前記シリコン膜表面を熱酸化し、前記シリコン膜
表面であって前記凹部上に位置する領域に存在する窪み
をなだらかにする処理工程と、前記処理工程後、前記シ
リコン膜上に非晶質の高融点金属シリサイド膜、あるい
は、高融点金属の窒化膜を介した非晶質の高融点金属膜
を成膜する工程と、前記非晶質の高融点金属シリサイド
膜あるいは高融点金属膜に熱処理を施し結晶化させる工
程と、を含むことを特徴とする半導体装置の製造方法。 - 【請求項５】 半導体装置の配線の形成において、表面
に凹部を有する下地絶縁物上にシリコン膜を成膜する工
程と、前記シリコン膜をＰＯＣｌ3 とＯ2 のガス雰囲気
で熱処理し、前記シリコン膜表面であって前記凹部上に
位置する領域に存在する窪みをなだらかにする処理工程
と、前記処理工程後、前記シリコン膜上に非晶質の高融
点金属シリサイド膜、あるいは、高融点金属の窒化膜を
介した非晶質の高融点金属膜を成膜する工程と、前記非
晶質の高融点金属シリサイド膜あるいは高融点金属膜に
熱処理を施し結晶化させる工程と、を含むことを特徴と
する半導体装置の製造方法。 - 【請求項６】 半導体装置の配線の形成において、表面
に凹部を有する下地絶縁物上にシリコン膜を成膜する工
程と、前記シリコン膜上に、非晶質の高融点金属シリサ
イド膜あるいは高融点金属の窒化膜を介した高融点金属
膜と絶縁膜との積層膜を形成する工程と、前記積層膜の
形成後、前記非晶質の高融点金属シリサイド膜あるいは
高融点金属膜に熱処理を施し結晶化させる工程と、を含
むことを特徴とする半導体装置の製造方法。 - 【請求項７】 前記シリコン膜は多結晶シリコン膜ある
いは非晶質シリコン膜であることを特徴とする請求項１
から請求項６のうち１つの請求項に記載の半導体装置の
製造方法。 - 【請求項８】 前記シリコン膜には予め不純物を含有さ
せておくことを特徴とする請求項７記載の半導体装置の
製造方法。 - 【請求項９】 前記高融点金属シリサイド膜が、チタン
シリサイド膜、タングステンシリサイド膜あるいはコバ
ルトシリサイド膜であることを特徴とする請求項１から
請求項８のうち１つの請求項に記載の半導体装置の製造
方法。 - 【請求項１０】 前記高融点金属膜が、チタン膜、タン
グステン膜あるいはコバルト膜であることを特徴とする
請求項１から請求項８のうち１つの請求項に記載の半導
体装置の製造方法。 - 【請求項１１】 前記高融点金属シリサイド膜あるいは
高融点金属膜の結晶化後、前記シリコン膜と高融点金属
シリサイド膜とを、あるいは、前記シリコン膜と高融点
金属の窒化膜と高融点金属膜とをパターニングし、絶縁
ゲート電界効果トランジスタ（以下、ＭＯＳトランジス
タという）のゲート電極配線を形成することを特徴とす
る請求項１から請求項１０のうち１つの請求項に記載の
半導体装置の製造方法。 - 【請求項１２】 前記表面に凹部を有する下地絶縁物
が、ＭＯＳトランジスタの素子分離領域を構成する素子
分離絶縁膜であることを特徴とする請求項１１記載の半
導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000118273A JP2001308030A (ja) | 2000-04-19 | 2000-04-19 | 半導体装置の製造方法 |
| US09/838,106 US20010036728A1 (en) | 2000-04-19 | 2001-04-19 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000118273A JP2001308030A (ja) | 2000-04-19 | 2000-04-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308030A true JP2001308030A (ja) | 2001-11-02 |
Family
ID=18629442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000118273A Pending JP2001308030A (ja) | 2000-04-19 | 2000-04-19 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010036728A1 (ja) |
| JP (1) | JP2001308030A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049899A (ja) * | 2004-08-02 | 2006-02-16 | Samsung Electronics Co Ltd | Ｐｍｏｓを具備する半導体素子の形成方法 |
| WO2017183390A1 (ja) * | 2016-04-20 | 2017-10-26 | ソニー株式会社 | 積層構造体及びその製造方法 |
| JP2020515433A (ja) * | 2017-03-28 | 2020-05-28 | シグニファイ ホールディング ビー ヴィＳｉｇｎｉｆｙ Ｈｏｌｄｉｎｇ Ｂ．Ｖ． | ３ｄ印刷された物体における電気的接続を強化する方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618707B1 (ko) * | 2005-03-15 | 2006-09-06 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
| JP4963021B2 (ja) * | 2005-09-06 | 2012-06-27 | 独立行政法人産業技術総合研究所 | 半導体構造 |
| KR100843879B1 (ko) * | 2007-03-15 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
-
2000
- 2000-04-19 JP JP2000118273A patent/JP2001308030A/ja active Pending
-
2001
- 2001-04-19 US US09/838,106 patent/US20010036728A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049899A (ja) * | 2004-08-02 | 2006-02-16 | Samsung Electronics Co Ltd | Ｐｍｏｓを具備する半導体素子の形成方法 |
| WO2017183390A1 (ja) * | 2016-04-20 | 2017-10-26 | ソニー株式会社 | 積層構造体及びその製造方法 |
| JPWO2017183390A1 (ja) * | 2016-04-20 | 2019-02-28 | ソニー株式会社 | 積層構造体及びその製造方法 |
| US10889082B2 (en) | 2016-04-20 | 2021-01-12 | Sony Corporation | Laminated structure and method for producing the same |
| JP2020515433A (ja) * | 2017-03-28 | 2020-05-28 | シグニファイ ホールディング ビー ヴィＳｉｇｎｉｆｙ Ｈｏｌｄｉｎｇ Ｂ．Ｖ． | ３ｄ印刷された物体における電気的接続を強化する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010036728A1 (en) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970370A (en) | Manufacturing capping layer for the fabrication of cobalt salicide structures | |
| JPH11204791A (ja) | 半導体装置及びその製造方法 | |
| JP2001274380A (ja) | 半導体装置およびその製造方法 | |
| JP2663905B2 (ja) | 半導体装置の製造方法 | |
| KR20070080819A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
| JP3175725B2 (ja) | 半導体装置の製造方法 | |
| JP2001308030A (ja) | 半導体装置の製造方法 | |
| JP3988342B2 (ja) | 半導体素子のゲート電極形成方法 | |
| JP2882301B2 (ja) | 半導体装置の製造方法 | |
| US5624871A (en) | Method for making electrical local interconnects | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| KR100291512B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US6495438B1 (en) | Titanium polycide gate electrode and method of forming a titanium polycide gate electrode of a semiconductor device | |
| JP3284415B2 (ja) | 半導体装置の製造方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| JP3114640B2 (ja) | 半導体装置の製造方法 | |
| JPS62133713A (ja) | 電極形成方法およびその電極 | |
| JP3623682B2 (ja) | 半導体装置の製造方法 | |
| JPH10223561A (ja) | 半導体装置の製造方法 | |
| JP2000133705A (ja) | 半導体装置の製造方法 | |
| JP2000208623A (ja) | 半導体装置およびその製造方法 | |
| JP2002324854A (ja) | 半導体素子のキャパシタ形成方法 | |
| TWI220768B (en) | Method of forming a gate and method of forming a contact window | |
| JPH1126767A (ja) | 半導体装置の製造方法 | |
| JPH09293781A (ja) | 半導体装置の製造方法 |