CN1774806A - 线路元件和使用线路元件的半导体电路 - Google Patents

线路元件和使用线路元件的半导体电路 Download PDF

Info

Publication number
CN1774806A
CN1774806A CNA2004800100184A CN200480010018A CN1774806A CN 1774806 A CN1774806 A CN 1774806A CN A2004800100184 A CNA2004800100184 A CN A2004800100184A CN 200480010018 A CN200480010018 A CN 200480010018A CN 1774806 A CN1774806 A CN 1774806A
Authority
CN
China
Prior art keywords
circuit element
interconnection
medium
circuit
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800100184A
Other languages
English (en)
Other versions
CN1774806B (zh
Inventor
中野隆
远矢弘和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1774806A publication Critical patent/CN1774806A/zh
Application granted granted Critical
Publication of CN1774806B publication Critical patent/CN1774806B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

相对于数字电路的工作频率已经进入GHz时代的背景技术，为了确保去耦合电路所需的低阻抗特性高达不小于几百兆赫或超过这些值的带和提供甚至在不小于几百兆赫的频带内也具有低阻抗特性的半导体电路。提供一种线路元件，其中电源互连和地互连或地表面经过介质相对设置，并且这个线路元件的特征在于提供覆盖线路元件的绝缘体的覆盖层。

Description

线路元件和使用线路元件的半导体电路
技术领域
本发明涉及一种半导体电路，特别是，涉及一种在高频带(不小于10MHz)中具有良好电性能的低阻抗线路元件和使用这种线路元件的半导体电路。
背景技术
伴随构成LSI(大规模集成电路)或IC(集成电路)的半导体器件的开关作用会产生高频电磁波，并且产生的高频电磁波的一部分经过电源互连、封装等泄漏到印刷电路板的电源分布电路上。当高频电磁波在电源互连中传播期间感应耦合到LSI内的信号互连等、印刷电路板的封装和衬底时，高频电磁波从信号电缆和设备泄漏出去。而且，当从LSI内的开关元件方面看，电源互连的波阻抗很大时，在LSI内的开关元件中产生的高频电磁波在信号互连中产生干扰，由此产生信号电压应变。而且，这些高频电磁波引起开关元件的电源电压变化。为了抑制这种电磁干扰，插入电源去耦合电路是有效的，其中要考虑插入位置和去耦合特性，使得从LSI到印刷布线板的对电源互连产生的电磁干扰变得最小。
通常，在半导体器件中，如在日本专利特许公开No.10-2706643中公开的那样，通过添加电容器来进行去耦合，由于相对于对应电路的工作频率的波长具有小元件尺寸，因此该电容器作为集中元件操作。
当使用电容器时，必须考虑连接布线部分的串联电感分量，在这种情况下，去耦合电容器在不小于电容和电感的串联谐振频率的频率下呈现电感特性，结果是频率越高，阻抗增加得越多，由此导致去耦合特性下降。
作为解决这种现象的措施，采用了一种技术，通过这种技术以分割方式将电容器设置在LSI或IC、封装和印刷电路板内。然而，在这种情况下，还是不可能忽略将电容器和电源分布线连接在一起的互连的电感，因此在工作频率不低于几百兆赫的频带内，对将去耦合电路的阻抗从电感特性改变到电容特性有限制。
发明内容
相对于数字电路的工作频率已经进入GHz年代，需要确保去耦合电路所需的低阻抗特性高达不低于几百兆赫，以便抑制电磁干扰和提高信号质量。为此，本发明的目的是提供一种半导体电路，即使在不低于几百兆赫的频带内，也具有低阻抗特性。
在本发明的第一方案中，提供一种线路元件，其中电源互连和地互连或地表面经过介质相对设置。这种线路元件的特征在于：提供一种绝缘体的覆盖层，该绝缘体覆盖线路元件。
在本发明的第二方案中，提供一种线路元件，至少包括形成在半导体衬底或导体层上的基本恒定厚度的第一介质、和形成在该介质上的第一导体。第一介质是通过将第一介质的长度规定为高频波的运行方向上的预定长度来形成的，并提供覆盖线路元件的绝缘体的覆盖层。
在本发明的第三方案中，提供一种第二方案中的线路元件，其特征在于至少在半导体衬底或导体层和第一介质之间、以及第一介质和第一导体之间的一个界面上形成不均匀部分。
在本发明的第四方案中，提供一种第二或第三方案中的线路元件，其特征在于进一步形成膜状的第一导体，并且在导体和覆盖层之间形成膜状的第二介质。
在本发明的第五方案中，提供一种第二或第三方案中的线路元件，其特征在于进一步形成膜状的第一导体，并且经过形成在第一导体和覆盖层之间的第二介质设置第二导体。
在本发明的第六方案中，提供一种线路元件，其中用第三介质覆盖第一导体的顶表面、底表面和侧表面中的至少一个表面。这种线路元件的特征在于用第四介质覆盖线路元件。
在本发明的第七方案中，提供一种第六方案中的线路元件，其特征在于第三介质是通过将相对于高频波在该介质中运行的运行方向的第三介质的长度规定为预定长度来形成的。
在本发明的第八方案中，提供一种第六或第七方案中的线路元件，其特征在于在第一导体的表面上形成不均匀部分，并形成第三介质，以便提供不均匀部分。
在本发明的第九方案中，提供一种第六到第八方案的任一方案中的线路元件，其特征在于设置在第一导体的顶表面、底表面和侧表面的至少一个表面上的第三介质的介电常数比第四介质的介电常数高。
在本发明的第十方案中，提供一种第一到第九方案中的任一方案中的线路元件，其特征在于形成线路元件，以便提供基本上平行于和/或垂直于电磁波的传播方向的不均匀部分。
在本发明的第十一方案中，提供一种第一到第九方案中的任一方案中的线路元件，其特征在于在该线路元件中，基本上垂直和/或平行于电磁波的传播方向的部分基本上是相同的。
在本发明的第十二方案中，提供一种第一方案中的线路元件，其特征在于电源互连或地互连大致形成为梳子形状，并且提供大致形成为梳子形状的电源互连或地互连，使得电源互连或地互连经过介质以相对关系设置。
在本发明的第十三方案中，提供一种第十二方案中的线路元件，其特征在于梳子的齿构成电源互连或地互连，并且在形成为梳子形状的电源互连或地互连中，梳子的背部基本上垂直于衬底延伸。
在本发明的第十四方案中，提供一种线路元件，其中沟槽形成在半导体衬底中，并且具有经过介质以相对关系设置在衬底上的电源互连。这种线路元件的特征在于该线路元件是由介质和电源互连构成的，并提供至少覆盖线路元件的介质的覆盖层。
在本发明的第十五方案中，提供一种线路元件，其中在半导体衬底中形成沟槽，并具有经过介质以相对关系设置在衬底上的电源互连。该线路元件的特征在于该线路元件由衬底、介质和电源互连构成，并提供至少覆盖线路元件的介质的覆盖层。
在本发明的第十六方案中，提供一种线路元件，其具有形成在半导体衬底的主表面上的介质膜、形成在半导体衬底的主表面上的扩散层，其间夹着介质膜，和形成在介质膜上的互连，其中通过包括半导体衬底、介质膜和互连而形成线路。这种线路元件的特征在于在由高频源产生的电磁波的频带中，该线路的特性阻抗设置成使得电源电压的峰值变得不大于在电源电压基础上发现的规定值，其中所述峰值根据输入到该线路的电磁波而变化。
在本发明的第十七方案中，提供一种第十六方案中的线路元件，其特征在于扩散层连接到地。
在本发明的第十八方案中，提供一种第十六或第十七方案中的线路元件，其特征在于该线路元件还具有背衬导体，该背衬导体沿着半导体衬底、介质膜和互连，形成该线路元件，并且电连接到该互连。
在本发明的第十九方案中，提供一种第十八方案中的线路元件，其特征在于该线路元件还具有在互连和背衬导体之间的绝缘膜，该绝缘膜沿着半导体衬底、介质膜、互连和背衬导体构成线路，并且互连和背衬导体通过形成在绝缘膜中的至少一个接触孔电连接。
在本发明的第二十方案中，提供一种第十六到第十九方案的任一方案中的线路元件，其特征在于该线路元件具有在扩散层外部的半导体衬底的主表面上的场氧化膜，并且介质膜形成得比场氧化膜更薄。
在本发明的第二十一方案中，提供一种第一到第二十方案的任一方案中的线路元件，其特征在于在由高频源产生的电磁波的频带中，线路的特性阻抗设置成使得电源电压的峰值变得不大于在电源电压的基础上发现的规定值，其中所述峰值根据输入到线路的电磁波而变化。
在本发明的第二十二方案中，提供一种第二到第二十一的任一方案中的线路元件，其特征在于半导体衬底、导体层和第二导体是地互连或连接到地上，并且第一导体是电源互连。
在本发明的第二十三方案中，提供一种第二到第二十二方案的任一方案中的线路元件，其特征在于导体层的电阻大于第二导体的电阻。
在本发明的第二十四方案中，提供一种第一到第二十三方案的任一方案中的线路元件，其特征在于导体层是多晶硅。
在本发明的第二十五方案中，提供一种第一到第二十四方案的任一方案中的线路元件，其特征在于线路元件的长度大到使作为目标的电磁波呈现为波的程度。
在本发明的第二十六方案中，提供一种第一到第二十五方案的任一方案中的线路元件，其特征在于线路元件的长度比作为目标的电磁波的有效波长的1/4大。
在本发明的第二十七方案中，提供一种第一到第二十六方案的任一方案中的线路元件，其特征在于线路元件的介质具有感应损耗。
在本发明的第二十八方案中，提供一种半导体电路，其特征在于该半导体电路具有第一到第二十七方案的任一方案中的线路元件。
图1表示本发明半导体电路的电路构成图。当来自高频源29的电流i26流过导体时，趋于发生与其它元件的耦合，最终产生泄漏的高频电磁波。因此，为了尽可能靠近高频源(例如，开关元件)抑制高频电流，尽可能靠近源29插入去耦合线路元件27。
假设线路元件27的特性阻抗由Zc表示，LSI内的特性阻抗Zs是不知道的，并且到电源的电源线的特性阻抗Z0从几十欧姆到几百欧姆，或者在目标频率的范围内。在本发明中，这种电路的去耦合是通过减小Zc来进行的。当线路元件27的特性阻抗减小时，高频电流i26被线路元件旁路，并且不进入DC电流28一侧。就是说，可以认为在上述半导体电路中，通过减小线路元件的特性阻抗Zc而提高了去耦合特性。现在，图1表示一种简化电路，其中用并联导纳Yc代替了线路元件27，并且将线路元件的串联阻抗元素Zz作为可以忽略的量而忽略。这个电路中的反射系数Γ和传输系数T由分散矩阵[S]的元素S11和S21来表示：
[公式1]
[ S ] = S 11 S 12 S 21 S 22
这种分散矩阵[S]用以下公式表示：
[公式2]
[ S ] = 1 Yc ′ + 2 - Yc ′ 2 2 - Yc ′
其中Yc’＝Yc/Y0，Y0＝1Z0，Yc＝1/Zc。
因此， T ( Γ ? ) = S 11 = - Yc ′ Yc ′ + 2 = - 1 2 · ( Zc / Z 0 ) + 1
T = S 21 = 2 Yc ′ + 2 = 2 · ( Zc / Z 0 ) 2 · ( Zc / Z 0 ) + 1
在Z0＞＞Zc的条件下，Zc/Z0可以接近0(零)。因此，当发现反射系数Γ和传输系数T时，它们分别Γ≈-1，T≈0。这意味着全反射和不传输。由于这个方案是用于高频电流的解决方案，因此它遵循高频电流i26不进入DC电源28一侧，这是电源系统，并且反射。就是说，对于高频电流，发生了与DC电源的去耦合，并且大大抑制了通过高频电流感应的电磁辐射。
如上所述，在普通电容器用做去耦合元件时，由于去耦合电容器和互连的连接布线部分的电感增加的效果而使去耦合特性下降，特别是在高频区域中，去耦合特性的下降变得更显著。
为此，在本发明中，通过使用线路元件提高去耦合特性。
即，对于上述线路元件的特性阻抗Zc，在有效线路元件长度(有效线路长度)大到这个长度可以看作是一条线的程度的情况下，换言之，大到与目标高频电流相关的电磁波作为波起作用的程度的情况下，在每单位长度上的线路元件的电感用L表示和每单位长度上的电容用C表示时，这个特性阻抗可以用Zc＝(L/C)1/2来表示，而与频率无关。由于这个阻抗Zc(每单位长度的阻抗)几乎是恒定的，在常规电容器中，如果Zc减小，则阻抗(特别是，电容器的感抗元素)增加，结果是去耦合特性下降。然而，通过在半导体电路中使用本发明的线路元件，可以获得在宽带内具有良好去耦合特性的半导体电路，而不会使去耦合特性下降。顺便提及，在本发明中，通过增加电容C，减小了特性阻抗Zc。
顺便提及，上面表达式“有效线路元件长度(有效线路长度)大到这个长度可以看作是一条线的程度，换言之，大到与目标高频电流相关的电磁波呈现为波”指的是：作为大致的标准，有效线路元件长度大于对应去耦合有效频率的最小频率的波长的1/4左右，在这种情况下，如果线路元件的去耦合有效频率(可以有效地呈现去耦合特性的程度的频率)的最小频率用f1表示，波长用λ1表示，线路元件的介电常数用ε表示，和线路元件长度用LEN1表示，则 LEN 1 > &lambda; 1 / ( 4 &epsiv; ) , 因此最小频率f1由对应 &lambda; 1 < 4 &times; &epsiv; &times; LEN 1 的频率限定。因此，为了将下限降低到线路元件的去耦合有效频率，必须使线路元件的有效线路元件长度大于对应最小频率的波长的1/4左右。
如果线路元件的去耦合有效频率的最大频率用f2表示，则波长用λ2表示，并且从高频源到线路元件的长度用LEN2表示，则作为大致标准，则获得表达式 LEN 2 &ap; ( 1 / 30 ) &CenterDot; &lambda; 2 / &epsiv; , 并且最大频率f2由对应 &lambda; 2 = 30 &times; &epsiv; &times; LEN 2 . 因此，为了将上限升高到线路元件的去耦合有效频率，必须缩短从高频源到线路元件的距离。这个数值1/30是与在本发明中使用的规定值一样的充分小的值，并在这里设置为有效波长
Figure A20048001001800113
的大约3％左右，这是充分小的值。然而，这个值1/30例如可以是有效波长
Figure A20048001001800114
的3％，此外，也可以采用2％或1％。
然而，由于在设计宽带例如几十千赫到1GHz左右的线路元件时，有可能这个线路元件变得相当长，因此可想而知，实际上，该线路元件是通过将该频带分割成几个部分而以分布方式进行设置的。
而且，要求在常用的去耦合电容器中，由于通过开关元件产生高频波而使电源电压产生变化的峰值不大于DC电源电压的5％。
在本发明中，希望使用的线路元件的特性阻抗设置成使得通过开关元件产生的电源电压的变化的峰值不大于DC电源电压的5％，具体地说，不大于4％，优选地不大于3％，在特别严格设置的情况下，不大于1％。
附图说明
图1是涉及本发明的半导体电路的低阻抗线路元件电路的电路图；
图2是表示在本发明中使用的线路元件的特性阻抗和传输系数(S21)之间的关系的示意图；
图3是典型的半导体电源互连的剖面图；
图4是涉及本发明的半导体电路的第一实施例的示意图(还可以用介质覆盖侧表面)；
图5(A)、5(B)、5(C)和5(D)分别是涉及本发明的半导体电路的第二实施例的示意图；图5(A)是示意透视图，图5(B)是沿着线X-X’截取的线路元件的部分剖面图；图5(C)是在完成制造之后沿着线Y-Y’截取的部分剖面图，图5(D)是图5(A)-(C)中的部分A的放大图；
图6是涉及本发明的半导体电路的第三实施例的示意图(还可以用介质覆盖侧表面)；
图7是涉及本发明的半导体电路的第四实施例的示意图(还可以用介质覆盖侧表面)；
图8是涉及本发明的半导体电路的第五实施例的示意图(还可以用介质覆盖侧表面)；
图9是涉及本发明的半导体电路的第六实施例的示意图(还可以用介质覆盖侧表面)；
图10(A)、10(B)和10(C)分别是涉及本发明的半导体电路的第七实施例的示意图；图10(A)是沿着图10(B)的线Z-Z’截取的剖面图，图10(B)是其中图10(A)所示的线路元件用在半导体电路中的例子的示意图；
图11(A)、11(B)和11(C)分别是涉及本发明的半导体电路的第八实施例的示意图；图11(A)是沿着图11(B)的线A-A’截取的剖面图，图11(B)是平面图，图11(C)是其中图11(A)所示的线路元件用在半导体电路中的例子的示意图；和
图12(A)、12(B)和12(C)分别是涉及本发明的半导体电路的第九实施例的示意图；图12(A)是沿着图12(B)的线A-A’截取的剖面图，图12(B)是平面图，图12(C)是其中图12(A)所示的线路元件用在半导体电路中的例子的示意图。
顺便提及，标记1表示衬底。标记2、4、6、8、和17表示高介电常数绝缘膜。标记3表示多晶硅。标记5和10表示铝互连。标记7和9表示氧化硅膜。标记14表示场氧化膜。标记15和16表示扩散层。标记19表示接触孔。标记20表示层间介质膜。标记21表示背面互连。标记27表示线路元件。标记28表示DC电源。标记29表示高频电路。标记30表示地衬底。标记31表示绝缘膜。标记18和32表示互连。
具体实施方式
在本发明中，半导体封装的电源互连和引线框架分别看作是线路元件，并且通过增加每单位长度上的电容来优化线路元件的特性阻抗，由此使电源互连和引线框架的去耦合特性最佳化。结果是，提高了在高频区域中的去耦合特性，其中所述高频区域远远高于常规电源互连和引线框架中的高频区域。为了提高对电源互连和引线框架的去耦合特性，与目前的水平相比，必须增加每单位长度上的电容。
而且，在本发明中，为了增宽线路元件的去耦合有效频带以便提供同时满足宽带设计的半导体电路，将线路元件长度增加到一定程度。但是，希望不增加线路元件的平面的互连面积，换言之，不增加半导体电路中的线路元件的占据面积。为此，在本发明中，通过形成线路元件从而提供不均匀部分等，而不是通过形成直线或平面形状的线路元件，在不增加芯片上的线路元件的占据面积的情况下增加了线路长度。
通过使用LSI本身的制造工艺，由此使用公共工艺，简化了制造工艺。
在本发明中，在线路元件的顶表面和底表面层中形成高介电常数膜，由此增加电容C，同时防止电感增加，并且构成这些膜，使得高频电磁波传播，由此实现了其中使用低阻抗线路元件的半导体电路。
参照常用的电路，电源线的特性阻抗在50-200Ω左右的范围内，所述电源线的特性阻抗取决于互连如印刷布线板互连和芯片上互连的类型。图2表示在电源线的阻抗为50Ω和200Ω时，线路元件的特性阻抗和S21之间的关系。在本发明中，线路元件的特性阻抗Zc是通过参照图2和由施加于电源互连的电磁波感应的DC电源电压的电压变化的峰值的要求计算出来的。即，构成线路元件的电源互连的特性阻抗固定，使得电压变化的峰值变得不大于规定值，如电源电压的1％-5％。
现在，在这种开关元件的电源电压的峰值的条件设置在不大于1％的更严格值的情况下，即，当S21设置在不大于-40dB的严格值时，这是通过把电压变化的峰值/DC电源电压值＝0.01(用于电压变化的峰值的条件的1％)代入S21(dB)＝20Log(电压变化的峰值/DC电源电压)的等式获得的，从图2明显看出，在Z0＝50Ω的情况下，必须使线路元件的特性阻抗不大于0.3Ω。
图3表示常规半导体的芯片上电源互连的典型结构。该互连长度为1mm，互连宽度是50μm，氧化膜厚度为5000埃。互连3由铝构成，氧化膜31由具有大约4的介电常数的SiO2制造，衬底30是高致密的硅板，并且特性阻抗是50Ω左右。在本发明中，通过上述方法得到的特性阻抗设置在不大于0.3Ω。为此，必须使特性阻抗为常规值的大约1/170、每单位长度上的电容大约是常规值的30000倍。
下面将利用实施例详细介绍本发明的半导体电路。然而，本发明的构成应该不受这些实施例的限制，并且不受这些实施例中所述的数值等的限制。
(第一实施例)
本发明的半导体电路的第一实施例示于图4中。图4是其宽度方向上的半导体电路的部分剖面图。其长度方向上的线路元件部分的两端部经引线电连接到其它互连，或者至少一端经引线电连接到其它互连，另一端终止。优选覆盖层6覆盖包括线路元件的半导体电路的两端部。可以采用其中还覆盖这些引线的结构。而且，在其它实施例中，线路元件的两端或至少一端可以经引线电连接到其它互连，或者一端可以终止。本实施例特别的特征在于：通过采用如下材料使线路元件的电容(以下将这种电容的电容量简称为“电容”)增加，所述材料中，不仅电源互连和地互连之间的绝缘膜的介电常数增加，而且线路元件的周边部分的绝缘膜(该线路元件的顶表面和底表面以及侧表面)的介电常数也增加
在本实施例中，多晶硅3、高介电常数膜4(优选地，LaAlO3)和铝互连5经过高介电常数膜2叠加在硅衬底1上，并通过多晶硅3、高介电常数膜4和铝互连5形成线路元件，。多晶硅3是地互连，铝5是电源互连。这个线路元件是由作为地互连的多晶硅3、和作为电源互连的铝5相对排列形成的。(地互连和电源互连经过介质膜彼此相对地排列)上述线路元件用高介电常数膜6覆盖，除了线路元件的底表面与LaAlO3接触之外。为了不增加在半导体芯片内的占据面积，并且为了确保每单位长度的电容，在线路元件的宽度方向上设置不平整部分，从而使相对的互连之间的间隔保持在基本恒定的距离。顺便提及，在本实施例中使用的线路元件中，线路元件的至少一部分或者整个线路元件用高介电常数膜覆盖。这是与本发明中所优选的事实所共有的，用高介电常数膜覆盖在半导体电路中使用的线路元件的至少一部分或这个线路元件的整个面积。
下面将介绍具体在第一实施例的半导体电路中使用的线路元件。氧化膜厚度减小到50埃，这是目前厚度5000埃的1/100，氧化膜的材料从具有大约4的介电常数的SiO2改变为具有大约24的介电常数的LaAlO3，这是六倍高，互连加工成型，从而提供突起和凹陷，由此将每单位长度的电容增加到五倍，互连宽度增加到350μm，这是50μm的目前值的七倍，并且用于线路元件的周边部分(图6-8所示的每个线路元件的顶部和侧表面)的材料从目前的SiO2改变为LaAlO3。结果是，作为整个线路元件，可以将每单位长度的电容增加到100×6×5×7×1.5＝31500倍。顺便提及，由于电容与介质膜厚度成反比，因此在膜厚设置为1/100的本实施例中，按这个厚度的100倍对电容作贡献。
在图4所示的例子中，对于芯片上半导体，通过公知的方法(CVD法等)在硅衬底1上形成LaAlO3膜2，然后通过公知的方法(CVD法等)形成多晶硅3(接地)，接下来，利用得到的多晶硅3作为掩模通过进行构图(利用BF3的干处理等、或者利用TMAC1的湿处理(四甲基铵盐)等)形成不平整部分，然后利用与上述相同的方式在多晶硅3上形成膜厚50埃的LaAlO3膜4，通过公知方法(例如，蒸发法)形成铝互连5(电源互连)，并且用LaAlO3膜6覆盖至少整个线路元件(线路元件的上面部分和侧面部分)。通过用这种膜状的高介电常数体覆盖半导体电路(或线路元件)，在本实施例中，可以增加每单位长度的电容并减小线路元件的特性阻抗。
当考虑在这种芯片条件下的线路元件长度时，假设在去耦合中有效的线路元件的最小频率现在是10GHz(波长＝30mm)，则线路元件长度必须不小了
Figure A20048001001800151
在这个第一实施例中，由于使用了具有大约24的介电常数的LaAlO3，因此必须使线路元件长度不小于1.5mm。如本实施例中所述，在高频区域(信号接近于波，因此本实施例与理论上是一致的)中，在线路元件中，膜状的高介电常数绝缘膜可以成为这种高频的互连(在其中传播高频波的互连线路元件)。在当信号被看作波时和该实施例与理论具有良好的兼容性的区域(高频区域)中，这个线路元件长度变成重要的因素。对其他实施例也是这样的，除非明确说明。顺便提及，高频信号源包括具有开关功能的元件，如LSI或(和)IC。
(第二实施例)
涉及本发明的半导体电路的第二实施例示于图5(A)、5(B)、5(C)和5(D)中。图5(A)是在半导体电路中使用的线路元件部分的部分透视图，图5(B)是沿着在半导体电路中使用的线路元件的线X-X’截取的部分剖面图，图5(C)是沿着线路元件的线Y-Y’截取的部分剖面图，图5(D)是图5(A)-(5C)中的部分A的放大图。
如图5(A)所示，在第二实施例中，为了增加线路长度同时不增加芯片内的占据面积，在线路元件的纵向(Y方向)设置了不均匀部分，作为对第一实施例的补充，使得相对互连之间的间隔保持在基本恒定的距离。由于如在第一实施例那样也在X方向也提供了不均匀部分，因此线路元件整体上具有紧凑尺寸。顺便提及，在改变输入信号的频率时，根据输入信号强度与输出信号强度的比可以得到有效的线路元件长度。
如图5(B)所示，而且在第二实施例中，线路结构与上述第一实施例相同。在衬底1上形成层状的高介电常数介质，在介质上形成平面或线形的地3，并且在这个地3的纵向(Y方向)和横向(X方向)，如图5(A)所示，形成地3，以便提供不均匀部分。电源互连5经过介质4与这个地3相对放置。第一实施例中使用的相同的材料可以用做本实施例的地3、介质4和电源互连5的材料。
在第一实施例的基础上，通过在硅衬底1上形成LaAlO32，然后在LaAlO32上形成多晶硅3，由此制造第二实施例的半导体电路。通过利用这个多晶硅3做掩模进行构图，正如从上面观看的梳子形状中、在传输方向两侧的表面上形成多个突起，然后由铝形成互连5，并在形成厚度为50埃的LaAlO3膜4之后，使得整个结构由膜状的LaAlO3覆盖。在这个实施例中，线路元件长度增加10倍左右，同时不改变芯片内的占据面积。即使在最小频率为1GHz时，这个频率是第一实施例的最小频率的十分之一，线路元件所需的长度为1.5mm(左右)。
尽管涉及本发明的这些半导体电路已经在图4和图5(A)-5(D)中所示的结构表示，但是这些结构可以通过水平旋转90度而形成。在第一和第二实施例中，这些结构可以设置成梳子状或聚集在一起。结构的形状不特别限制。这种形状可以是对称的或不对称的。在对称结构的情况下，可以采用任何点对称、线对称和平面对称，并且在线对称的情况下，该结构可以相对于x轴、y轴和z轴的任何轴对称。
尽管在本实施例中，LaAlO3的高介质层用做多晶硅3的下层，任何材料都可以使用，只要它们具有与作为下层的衬底的界面的优异电特性即可，并且不总是必须使用具有非常高的介电常数的材料，只要这些材料满足本发明的要点即可。
下面，将参照图6介绍第三实施例。
在本实施例中，氧化膜4和8的厚度从5000埃的当前值改变为50埃，用于氧化膜4的材料从SiO2(介电常数：4)改变为LaAlO3(介电常数：24)，并且通过形成不均匀部分而不改变互连宽度，使每单位长度的电容增加到五倍。此外，电源互连的宽度设置为250μm，并在电源互连的顶表面和底表面上形成LaAlO3，并且作为整体，由地(例如，多晶硅)3、介质4、电源互连(导电材料：例如，铝)和高介质互连(例如，LaAlO3)8构成的线路元件的电容，每单位长度设置为100×6×5×5×2＝30000倍。与第一和第二实施例相比，该元件的侧表面不用高介质膜覆盖，但是侧表面用具有比高介质互连8小的介电常数的介质覆盖。
与第一实施例相比，在第三实施例中，具有比氧化硅膜9高的介电常数的介质层8设置在铝互连5的顶表面上，并且形成由地(线或表面)3、高介质4和电源互连(导体：例如，铝)5以及它们顶部的表面波互连8构成的线路元件，并且用介质(例如，具有比介质层8低的介电常数的氧化硅膜或氮化硅膜)进一步覆盖这个线路元件。结果是，入射到介质的内部的电磁波被限制在介质层8内。即，由于介质层8下面的层是导体，电磁波被这个导体层反射，由于介质层8上面的层是具有比这个介质层8低的介电常数的层，并且被这个上层封闭，因此电磁波被限制在具有高介电常数的层中，结果是，相对高频率的电磁波作为表面波在介质层8内传播。底表面的介质4具有地层(或可以存在地表面)1作为下层，并且从低频到高频的电磁波都可以传播。因此，可想而知，上部的介质线路用做用于相对高频的线路元件，下部的线路用做从低频到高频的线路元件。
因此，在图6所示的实施例中，例如，将氧化硅膜7形成在硅衬底1上，在氧化硅膜7上形成多晶硅层，并且通过对多晶硅层进行构图而形成不均匀部分，之后，形成厚度为50埃的LaAlO3膜4，并形成厚度为5000埃的铝互连5，并且形成厚度为50埃的LaAlO3膜8，并构图成互连的形状，最后通过氧化硅膜9形成覆盖膜，由此制造本发明的半导体电路。
在本实施例中，还可以通过由高介电常数的材料形成膜，例如LaAlO3膜，来覆盖电源互连5的侧表面。
(第四实施例)
下面将参照图7介绍第四实施例。
在本实施例中，与上述第三实施例相同，氧化膜4和8的膜厚设置为50埃，氧化膜4的材料变为如第三实施例中的LaAlO3，并且通过形成不均匀部分使每单位长度上的电容增加到五倍。此外，互连的宽度设置为250μm，并在互连的顶表面和底表面上形成LaAlO3，并作为整体，将每单位长度的线路元件的电容设置为如第三实施例所述的30000倍。与第三实施例相比，在本实施例中，省略了多晶硅层3，并增加了氧化硅膜7的膜厚。尽管多晶硅3的地不存在互连5下面的下层中，但是利用与第三实施例的介质层8的情况相同的方式，电磁波作为表面波也在作为下层的介质层中传播。就是说，在本实施例中，电磁波也在作为导体(导体互连：例如，铝)5的上层8和下层4的介质层中传播。在本实施例中，即使在没有硅衬底1时，也存在DC线(电源互连和地互连)和高频线，并由于即使在实际上不存在衬底1(地表面)时也满足了作为线路元件的结构，因此可以省略作为线路元件的衬底。在本实施例中，如上所述，线路元件具有氧化膜4、导体5和氧化膜8。
如下制造图7所示的半导体电路。即，利用与第三实施例相同的方式在硅衬底1上形成氧化硅膜7，通过与第三实施例相同进行刻蚀等在这个氧化硅膜7中形成不均匀部分，并且在氧化硅膜7上依次形成厚度为50埃的LaAlO3膜4、厚度为5000埃的铝互连(电源互连)5、和厚度为50埃的LaAlO3膜，由此制造具有线路元件的半导体电路。最后，形成作为覆盖膜的氧化硅膜9，该覆盖膜覆盖了包括氧化膜4、电源互连5、和表面波线8的至少一部分，并且利用与其它实施例相同的方式制造半导体电路。
在本实施例中，也通过由高介电常数材料形成膜，如LaAlO3膜，来覆盖电源互连5的侧表面。在这种情况下，可以覆盖任何侧表面。而且与第二实施例相同，可以在传输方向(图7中，在垂直于图的方向)提供不均匀部分。尽管在本实施例中，高介电常数膜4、8和电源互连5用做线路元件，但是也可以使用氧化膜(介电常数比氧化膜4低的氧化膜)7、氧化膜(高介质氧化膜)4、导体(电源线)5、氧化膜(高介质)8和氧化膜(介电常数比氧化膜8低的氧化膜)9或这些膜加上衬底(地)1作为线路元件。
(第五实施例)
涉及本发明的半导体电路的第五实施例示于图8中。在本实施例中，通过采用沟槽技术减少了在半导体电路中使用的线路元件的层的数量，并且通过采用简化的工艺(半导体工艺)实现了涉及本发明的半导体电路。
如图8所示，在本发明的半导体电路中使用的线路元件由硅衬底1、高介电常数膜2和铝5形成。硅衬底是地表面，铝5是电源互连，并且这个硅衬底和铝电源互连5形成相反的互连。为了确保每单位长度的电容而不增加半导体芯片内的占据面积，通过利用沟槽技术在线路元件的宽度方向在衬底1上设置不均匀(凹-凸)部分，使得相对互连之间的间隔保持在基本恒定的距离，由此形成线路元件，以便提供不均匀部分。
在第五实施例中，氧化膜2的厚度也从目前的5000埃减小到50埃，具有大约24的介电常数的LaAlO3用做氧化膜2的材料，通过利用沟槽技术在互连中形成不均匀部分而使每单位长度上的电容增加到10倍，互连宽度从目前的50μm增加到250μm，由此对于在半导体电路中使用的本发明的线路元件，作为整体，每单位长度的电容变为100×6×10×5＝30000倍。
如图8所示，在本实施例的半导体电路，例如，通过使用沟槽技术，遮蔽了要形成沟槽的区域以外的区域，并在硅衬底1上形成不均匀部分，其中所述沟槽技术涉及利用氢氟酸等在硅衬底1上形成沟槽，分别通过例如CVD和溅射在其上已经形成沟槽的衬底上依次淀积形成厚度为50埃的LaAlO3膜2和厚度为5000埃的铝5，然后，在铝5上形成掩模，在通过刻蚀(例如，磷酸)除去互连和LaAlO3部分以外的铝之后，除去该掩模，之后，至少在已经如上所述作为覆盖层设置的互连上形成氧化硅膜9，所述覆盖层覆盖了互连。如在上述实施例中那样，这个覆盖层可以覆盖其中设置线路元件的半导体电路的顶表面的整个区域，或者覆盖层可以覆盖半导体电路的侧表面(在图中，在垂直方向的表面)的一个表面或两个表面。因此，在本实施例中也一样，覆盖层形成得覆盖线路元件的顶部。
顺便提及，在本实施例中，与第二和其它实施例相同，也可以在传输方向(垂直于图的方向)形成不均匀部分。
而且，作为本实施例的修改例，可以提及以下结构例子，其中如第三实施例中所示的介质8(例如，具有不小于4的介电常数的高介质)形成在电源线5上，由此形成用于表面波的线。用于介质8的具体材料和层叠膜的厚度与第三实施例的相同，并且介质8的制造方法也与第三实施例的相同。顺便提及，对于覆盖层9，如第三实施例那样，可以使用介电常数不同于介质8的介电常数的材料，并且对于介质8的介电常数，利用与第三实施例相同的方式，希望选择具有比覆盖层高的介电常数的介质8的材料。
(第六实施例)
涉及本发明的半导体电路的第六实施例示于图9中。与第一实施例相同，在本实施例中，介质6和铝互连10作为覆盖层叠加，并且给第一实施例的线路的顶部添加由互连5、介质6和铝互连10构成的线路。铝互连10是地互连。铝互连10是地互连。结果是，在不增加芯片内的占据面积的情况下增加了本实施例的特征在于每单位长度的电容。
在第六实施例中，氧化膜的厚度从目前的5000埃减小到50埃，氧化膜的材料变为具有大约24的介电常数的LaAlO3，并且通过在互连中形成不均匀部分使每单位长度的电容增加了五倍同时没有改变互连宽度，互连宽度从目前的50μm增加到250μm，并通过在互连的顶表面和底表面上形成LaAlO3和地互连，对于整个线路元件来说，使每单位长度的电容增加到100×6×5×5×2＝30000倍。尽管在第一实施例的线路元件中，例如，经过介质(高介电常数介质：例如，具有不小于4或超过4的介电常数的材料)提供具有不同导电性的两种线路，在第六实施例中使用的线路元件中，经过介质提供具有大致相同导电性的线路。并且在本实施例中，还可以选择包括如图6-8中所示的线路元件的线路元件，这些线路元件具有与第五实施例的线路元件相同的结构。当它们被选择作为线路元件结构时，按照相反关系设置的地和电源互连使得参考标记1地和参考标记5表示电源互连，或者线路元件结构使得尽管电源互连5不变，也利用与第一实施例中使用的线路元件的结构相同的方式经过介质4提供地3和电源互连5，或者，参考标记2和10表示地，参考标记5表示电源互连，并且电源互连5和地3和10分别经过介质4或6按照相反关系提供，由此形成三明治状线路元件结构。
如图9所示，在本实施例的半导体电路中，通过使用常用的制造方法在硅衬底2上形成氧化硅膜7，然后，通过施加如CVD等方法形成多晶硅3，之后，通过利用采用氢氟酸或TBAC(四丁基氯化铵)等的干刻蚀或湿刻蚀进行构图，利用遮蔽的多晶硅，形成不均匀部分，形成不均匀部分之后，形成厚度为50埃的LaAlO3膜4，叠加铝(例如，蒸发法)，然后形成厚度为50埃的LaAlO3膜6，在形成铝10之后，利用刻蚀法形成线路形状，之后，通过施加CVD等用氧化硅膜9形成覆盖膜，由此制造半导体电路。
(第七实施例)
第七实施例示于图10(A)、10(B)和10(C)中。在图10(A)中，部分A是线路元件，在图10(B)中示出了如下例子：其中如部分A所示的线路元件在本发明的半导体电路中使用，并图10(C)表示了其中线路元件本身形成得呈现不均匀性的例子。而且本实施例的特征也与第六实施例的相同，通过叠加互连和介质膜，在不增加芯片上的占据面积的同时使每单位长度的电容增加，这是互连所必须的。尽管图10(A)是沿着图10(B)的线Z-Z’截取的剖面图，本实施例中所示的形状是用于表示目的的，并且如果电源互连和地互连不处于导电条件下，即，如果电源互连和地互连经过介质叠加，就足够了，因此可以自由地选择形状的组合。图10(A)的部分A表示不均匀部分垂直于衬底1设置的例子。但是，例如，不均匀部分可以基本上平行于衬底设置，或者可以设置成与衬底1形成一定角度(这个角度可以是常数或者是变化的，或者这个角度可以连续地变化)。而且，不均匀部分可以进一步具有另一不均匀部分。而且，不均匀部分可以设置为多个。尽管图10(B)所示的线路元件线性地形成在整个结构上，但是也可以提供三维的不均匀部分，如图10(C)所示。顺便提及，沿着图10(B)的线Z-Z’的剖面形状优选是相同的形状。如在其它实施例中那样，在本实施例中，线路元件设置在衬底1上，并且在半导体电路中使用的线路元件使得地和电源互连经过介质处于非导电状态，并且通过被夹在地和电源互连之间的而被支撑的介质也是高频线。并且对于线路元件的特性阻抗，如其他实施例那样，在上述半导体电路中使用的线路元件上述阻抗值被固定，使得DC电源的电压变量的峰值由于高频的效果而保持在固定范围内。
在本第七实施例中，氧化膜厚度从目前的5000埃减小到50埃，具有大约24的介电常数的LaAlO3用做氧化膜的材料，通过形成互连以便形成与衬底1水平的不均匀部分(图10(a)中省略了这个不均匀部分)，在不增加芯片内的占据宽度的情况下使每单位长度的电容增加到2.5倍，互连宽度从50μm增加到250μm，并经过LaAlO3膜叠加两个互连层和三个地层，互连层电连接在一起，地层电连接在一起，由此使每单位长度的电容增加到4倍，每单位长度的电容作为整体增加到100×6×2.5×5×4＝30000倍。
在本实施例中，利用与上述第六实施例相同的方式，在硅衬底1上形成氧化硅膜7，并在氧化硅膜7上形成多晶硅3(步骤S100)。接着，通过利用掩模对多晶硅3进行构图，形成不均匀部分，并形成厚度为50埃的LaAlO3膜4(步骤S101)，并且利用蒸发法等用铝形成互连5a(步骤S102)。此外，形成厚度为50埃的LaAlO3膜4b(步骤S103)，并在形成接触孔之后，由铝形成地互连10a(步骤S104)，并将多晶硅3和地互连10A电连接在一起(步骤S105)。此外，形成厚度为50埃的LaAlO3膜4c，并在形成接触孔之后，由铝形成电源互连5b(步骤S106)并电连接到铝互连5a(步骤S107)。此外，形成厚度为50埃的LaAlO3膜4d(步骤S108)，并在形成接触孔之后，由铝形成地互连10b(步骤S109)，并电连接到地互连10a9步骤S110)。之后，用氧化硅膜9形成覆盖膜(步骤S111)。
在本实施例中，利用上述制造方法，通过经过氧化硅膜7在硅衬底1上叠加多晶硅3和铝互连10a、10b，形成具有向上延伸的部分的梳子形状的地互连，通过叠加铝互连5a、5b和将它们分支成梳子形状或分支，形成电源互连，通过以下发方法使电源互连和地之间的间隔保持在基本恒定的距离，所述方法包括置入绝缘膜4a、4b、4c、4d等，由此保持非电接触状态，从而形成线路。此外，还在电源互连和地互连的表面上形成不均匀部分。电源互连可以由多晶硅形成，铝互连10a、10b和地互连可以由铝互连5a、5a形成。在本实施例中，下层是多晶硅，这是因为多晶硅可以与用做衬底1的硅良好地匹配。因此，在本发明中，在芯片上条件下使用该线路元件，同时保持大部分的半导体工艺的特征。因此，当在半导体中使用该线路元件时，该结构使得与电源电路的耦合尽可能地最小化，同时将高频波限制在构成线路元件的介质内。因此，可以设计成去耦合特性优异的半导体电路。
(第八实施例)
下面将参照图11(A)、11(B)和11(C)详细介绍本发明的第八
实施例。
在本实施例中，通过使用作为相同芯片内的另一部分的绝缘膜(例如，晶体管的栅极绝缘膜)，减少了线路元件内的绝缘膜的膜厚，由此实现了低电容线路元件。
图11(A)、)11(B)和11(C)表示在涉及第八实施例的半导体电路中使用的线路元件的结构。在本线路元件中，在由硅等形成的半导体衬底1上以间隔开的关系形成线路元件和扩散层15、16，并在扩散层15和16之间的区域中设置介质膜17。进一步在这个介质膜17上形成互连。
在扩散层15、16周围的半导体衬底1上形成隔离区(场氧化膜)14，并且由场氧化膜14封闭的区域内部和外部的区域被电隔离。如图中所示，优选每个扩散层15、16连接到地。在上述结构中，半导体衬底1、介质膜17和互连18构成线路元件。顺便提及，半导体衬底1和扩散层15、16可以具有相同的极性或可以具有不同的极性。这意味着，例如，当半导体衬底1是N型时，可以提供N+型扩散层15、16，或者可以提供P+型扩散层。相同的事情也施加于半导体衬底1是P型的情况。顺便提及，在本实施例中，在图11(A)和11(B)中，一般实际上是使衬底1和源和/或漏短路，从而获得相同的电位或者使它们接地。
下面，将介绍例如半导体衬底1是P型的和扩散层15、16是N+型的情况。从图6明显看出，由半导体衬底1、扩散层15、16、介质膜17、和互连18构成的结构是与MOS型晶体管相同的结构。就是说，在本实施例中，采用MOS型晶体管的栅极用做线路元件的结构，并且该结构使得扩散层15、16对应源极和漏极，介质膜17对应栅极绝缘膜，互连18对应栅极。
介质膜7可以由例如SiO2、SiO、SiN、TaO2、TiO2、Al2O3、MgO、SrTiO3、ZrO2和LaAlO3等材料形成。这些介质材料可以单独使用或者可以使用两种或两种以上的组合材料。这些材料能够特别用在硅半导体工艺中，因此适合于这个目的。对于互连18，采用如多晶硅和金属，如铝、铝合金和铜等材料。扩散层15、16是其中以高浓度扩散杂质(例如，砷、磷和硼)的区域。
在本实施例中，通过由MOS晶体管的栅极绝缘膜形成线路元件，很容易在线路元件由场氧化膜14形成的情况基础上增加互连电容，其中场氧化膜14的膜厚一般为500-1000nm(5000到10000埃)。此外，由于具有这种电容的线路元件可以通过采用在LSI内制造晶体管的工艺来制造，因此可以简化制造工艺。
接着，将介绍在涉及本实施例的半导体电路中使用的线路元件的制造工艺。
首先，在要形成MOS晶体管的半导体衬底1上的区域的周围形成场氧化膜14(步骤S201)。例如，在半导体衬底1是由硅形成的P型半导体的情况下，通过氧化半导体衬底1的表面来形成场氧化膜14。接着，在半导体衬底1的表面上形成介质膜，作为栅极绝缘膜(步骤S202)。之后，在这个形成的介质膜上形成导电膜(步骤S203)。该导电膜是通过低压CVD法等由膜状的多晶硅形成的。利用被遮蔽的获得的导电膜，形成规定互连形状的介质膜17和互连18。之后，在被场氧化膜14包围的半导体衬底1的表面的区域中，将离子注入到互连18的端部的区域中，以便提供与半导体衬底1的极性相反的极性，由此形成扩散层15和16(步骤S205)。例如，在半导体衬底1是P型半导体时，形成N+型扩散层。
利用上述工艺，形成了由半导体衬底(地)1、介质膜17和互连(电源互连)18构成的线路元件。
当电压施加于这个线路元件结构的互连18时，半导体衬底1也受到该电压的影响，并且衬底电压发生一些变化。但是，通过在线路元件的两端部上提供扩散层15和16并将它们连接到地，可以使电压变化的幅度最小化。
(第九实施例)
下面介绍本发明的半导体电路的第九实施例。
在涉及本实施例的半导体电路中使用的线路元件是如下结构的，其中在使用晶体管的栅极绝缘膜的情况下，在晶体管的栅极的电阻不同于互连的电阻时，在面对栅极绝缘膜的表面的相反表面一侧上设置电旁路，这被称为“反向”方式，由此调节线路元件的电阻，并增加了这个线路元件的电容。
图12(A)、12(B)和12(C)表示涉及本实施例的半导体电路中使用的线路元件的结构。在这种线路元件中，在由硅等形成的P或型N半导体衬底1上，形成极性与半导体衬底1的极性相反的扩散层15、16，并且在它们之间设置间隔，而且在扩散层15、16之间的区域设置介质膜17。并且，在介质膜17上进一步叠加互连18、层间介质膜20和介质膜17上的衬背。顺便提及，在层间介质膜20中形成至少一个接触孔19，并且将互连和衬背互连21经过接触孔19电连接在一起。顺便提及，互连18、接触孔19和衬背互连21构成电源互连的一部分，所述电源互连给开关元件输送电源。
在扩散层15、16周围的半导体衬底1上形成隔离区域(场氧化膜)14，并且被场氧化膜14包围的区域外部和内部的区域电隔离。而且，每个扩散层15、16连接到地。在上述结构中，半导体衬底1、介质膜17、互连18、层间介质膜20和背衬互连21构成线路元件。
如从图12(A)、12(B)和12(C)明显看出的，由半导体1、扩散层15、16、介质膜17和互连18构成的结构是MOS型晶体管。如第二实施例那样，本实施例也是如下的结构：其中使用了MOS型晶体管的栅极，并且扩散层15、16对应源极和漏极，介质膜17对应栅极绝缘膜，互连18对应栅极。
作为用于介质膜17和层间介质膜20的材料，可以使用SiO2、SiO、SiN、TaO2、TiO2、Al2O3、MgO、SrTiO3、ZrO2、LaAlO3等。这些材料具有与硅半导体工艺的良好的兼容性，因此，它们适合于作为介质膜17和层间介质膜21的材料。这些介质材料可以单独使用或者组合使用。作为互连18和背衬互连21的材料，采用多晶硅和金属，如铝、铝合金和铜。顺便提及，对于半导体衬底1，使用与第一实施例中所述的相同的材料。
在使用MOS型晶体管的栅极的结构的情况下，如果互连18由具有相对低的导电性的材料(例如，杂质扩散多晶硅)形成，则互连18的电阻增加。在这种情况下，DC供给能力下降。
在用在涉及本实施例的半导体电路中的线路元件中，通过由铝等形成背衬互连21而减小了互连18的电阻。作为背衬互连21的材料，除了铝之外，还可以使用如铝合金和铜的金属。
在本发明的第九实施例中，在上述本发明第八实施例中的互连18由多晶硅形成和互连18的电阻相对高的情况下，为了减小互连18的电阻，背衬互连21由如铝等金属形成。作为背衬互连21的材料，除了铝之外，还可以使用如铝合金和铜等金属。在这些情况下，也可以使用有机导体(聚吡咯、聚乙炔等)。在本发明的第八实施例中，层间介质膜20形成为作为多晶硅膜的互连18的覆盖层，并且作为层间介质膜20的覆盖层，背衬互连21由铝金属形成，其具有比多晶硅膜低的电阻。背衬互连21和互连18经过接触孔18电连接在一起，其中接触孔的数量是一个或多个。
接着，将介绍本发明第九实施例中所示的上述半导体电路的制造方法。
在本发明的第九实施例中，在形成互连18(电源互连)之后，形成由氧化硅膜构成的层间介质膜20。接着，在层间介质膜20中形成接触孔19，然后，在包括接触孔19的内部的层间介质膜20的表面上形成铝的导体膜之后，对这个导体膜进行构图，由此形成背衬互连21。
当考虑到在低频带中的去耦合时，在所需线路元件长度变大和芯片上状态下的线路元件的尺寸太大的情况下，还可以将在上述第一到第九实施例中使用的线路元件直接安装在印刷电路板上，或者将它们作为独立线路元件设置，或者采用将线路元件安装在引线框架如封装上的方法。但是，在将去耦合元件设置在产生高频波的元件例如开关元件附近时可以获得良好的去耦合特性，并且这有利于超高速度设计。并且，将线路元件在芯片上安装的方法有利于高密度设置。因此，线路元件可以安装在芯片区域上、引线框架和印刷电路板的多个位置上，以便实现线路元件的去耦合有效频率的宽带设计，并且进一步提高去耦合特性，由此最终实现了超高速设计和高密度设计。通过使用在常规半导体工艺中采用的CVD法、蒸发法等在这些半导体中形成互连和介质膜。通过包括磷酸处理、氢氟酸处理和季铵盐处理的湿工艺、或者包括通过形成氟离子(含有氟的化合物，如BF3)、通过放电等进行处理的干工艺，进行刻蚀处理。而且，可以通过使用纳米技术如FIB(聚焦离子束)和MEM(微电机械)系统形成不均匀部分的形状。
在本实施例中，为便于解释，给定数值如-40dB和0.3Ω作为例子，并且除了这些数值以外的数值也包含在本发明的范围内，只要它们满足本发明的宗旨即可。本发明的特征在于宽带和低阻抗，并且希望在通过实现这个特性的大部分使本发明作为常用电容器的替代物使用时，上述数值大大改变。
而且，对于用在本发明的半导体电路的线路元件中的各种材料的介电常数、膜厚、线路元件长度、不均匀部分的尺寸比以及不均匀部分的结构组合的各种修改形式都包含在本发明内。
尽管本发明可以通过硅半导体工艺来制造，但是显然本发明不限于这个工艺，也可以采用除了常规公知硅半导体以外的半导体工艺。因此，不必说，本发明可以用在所有需要本发明的电特性的电子设备中。
作为用于能用做绝缘膜的具有不同介电常数的膜的材料，可以使用具有大致与氧化硅膜的介电常数相同的大约4的介电常数的环氧树脂、具有大约8的介电常数的SiO、氮化硅、TaO2、TiO2、Al2O3和MgO、具有大约16的SrTiO3、ZrO2和多晶硅、具有大约24的介电常数的LaALO3、具有大约300的介电常数的BST(Ba-Sr-TiO2)、具有大约1000的介电常数的PZT(Pb-Zr-TiO2)以及具有高介电常数的其它材料。优选选择能在硅工艺等中采用的具有高介电常数的材料，在这种情况下，工艺变得很简单，并且在成本方面也是有利的。
对于线路元件的特性，可以想象，在介质损失(tanδ)很大时，在高频源中产生的高频电磁波不易于传播到电源一侧，结果是提高了去耦合特性。优选大到电磁波入射到线路元件上的程度的介质损失是消耗的热，或者可以是无终止的。
在上述第二实施例中，该结构使得在X轴和Y轴方向上设置不均匀部分。然而，在关于本发明的半导体电路中也包括在单轴方向(例如，X轴方向、Y轴方向、Z轴方向)提供这个不均匀部分。尽管不均匀部分的形状不特别限制，但是希望选择能通过使用半导体工艺形成不均匀部分的形状。顺便提及，不均匀部分可以通过在衬底内形成沟槽来制造，或者可以在由导体或介质形成的衬底上形成不均匀部分，并且可以在这个不均匀部分上形成构成其它线路元件的互连，并且线路元件可以通过使用在衬底内和衬底上形成的不均匀部分来形成。在这种情况下，当不均匀部分由介质材料形成时，形成在不均匀部分上的膜的材料选自具有比这个介质高的介电常数的材料，或者构成线路元件的互连由导电材料形成为膜状，由此可以制造其中使用了在上述每个实施例中所述的半导体电路。
工业实用性
本发明的半导体器件具有在其互连中的线路元件，并且其中使用了这种线路元件的半导体电路具有在使用半导体电路的频带内的基本恒定的阻抗。因此，该半导体器件具有在宽频带内的低阻抗特性，因此，可以实现高速半导体电路的电源去耦合。由于在宽频带内，电源电压由于频率而变化很小，因此确保了稳定的操作。由于高频波泄漏很少，因此可以提供在EMC测量方面也很优异的半导体电路。
权利要求书
(按照条约第19条的修改)
1、(修改后)一种线路元件，其中电源互连和地互连或地表面经过介质相对设置，其特征在于：提供一种绝缘体的覆盖层，该绝缘体覆盖线路元件，并且在与电源互连的地互连或地表面不相对的其它表面上提供第二介质，并且第二介质具有比覆盖层的介电常数大的介电常数。
2、(修改后)一种线路元件，其至少包括形成在半导体衬底或导体层上的基本恒定厚度的第一介质、和形成在该介质上的第一导体，其特征在于在第一导体上形成第二介质，第一介质是通过将相对于高频波在介质中的传播方向的第一介质的长度规定为预定长度来形成的，并提供覆盖线路元件的绝缘体的覆盖层，而且第二介质具有比覆盖层的介电常数高的介电常数。
3、根据权利要求2的线路元件，其特征在于在半导体衬底或导体层和第一介质之间、以及第一介质和第一导体之间的至少一个界面上形成不均匀部分。
4、根据权利要求2或3的线路元件，其特征在于进一步形成膜状的第一导体，并且在导体和覆盖层之间形成膜状的第二介质。
5、根据权利要求2或3的线路元件，其特征在于进一步形成膜状的第一导体，并且经过形成在第一导体和覆盖层之间的第二介质设置第二导体。
6、(修改后)一种线路元件，其中用第三介质覆盖第一导体的顶表面、底表面和侧表面中的至少一个表面，其特征在于用第四介质覆盖线路元件，在第一导体的表面上形成突起和凹陷，并且第三介质形成地提不均匀部分。
7、根据权利要求6的线路元件，其特征在于第三介质是通过将相对于高频波在该介质中运行的运行方向的第三介质的长度规定为预定长度来形成的。
8、(删除)
9、(修改后)根据权利要求6或7的线路元件，其特征在于设置在第一导体的顶表面、底表面和侧表面的至少一个表面上的第三介质的介电常数比第四介质的介电常数高。
10、(修改后)根据权利要求1-5中任一项的线路元件，其特征在于形成线路元件，以便提供基本上平行于和/或垂直于电磁波的传播方向的不均匀部分。
11、(修改后)根据权利要求1-7或9中任一项的线路元件，其特征在于在该线路元件中，基本上垂直和/或平行于电磁波的传播方向的部分基本上是相同的。
12、根据权利要求1的线路元件，其特征在于电源互连或地互连大致形成为梳子形状，并且提供大致形成为梳子形状的电源互连或地互连，使得电源互连或地互连经过介质以相对关系设置。
13、根据权利要求12的线路元件，其特征在于梳子的齿构成电源互连或地互连，并且在形成为梳子形状的电源互连或地互连中，梳子的背部基本上垂直于衬底延伸。
14、(修改后)一种线路元件，其中沟槽形成在半导体衬底中，并且具有经过介质以相对关系设置在衬底上的电源互连，其特征在于该线路元件是由介质和电源互连构成的，并提供至少覆盖线路元件的介质的覆盖层，并且沟槽在线路元件的宽度方向设有不均匀部分，以便保持相对的互连之间的间隔为恒定距离。
15、(修改)一种线路元件，其中在半导体衬底中形成沟槽，并具有经过介质以相对关系设置在衬底上的电源互连作为导体，其特征在于该线路元件由衬底、介质和电源互连构成，并提供至少覆盖线路元件的介质的覆盖层，并且沟槽设有在线路元件的宽度方向上的不均匀部分，以便保持相对互连之间的间隔为恒定距离。
16、一种线路元件，其具有形成在半导体衬底的主表面上的介质膜、形成在半导体衬底的主表面上的扩散层、其间夹着介质膜、和形成在介质膜上的互连，其中通过包括半导体衬底、介质膜和互连而形成线路，其特征在于在由高频源产生的电磁波的频带中，该线路的特性阻抗设置成使得电源电压的峰值变得不大于在电源电压基础上确定的规定值，其中所述峰值根据输入到该线路的电磁波而变化。
17、根据权利要求16的线路元件，其特征在于扩散层连接到地。
18、根据权利要求16或17的线路元件，其特征在于该线路元件还具有背衬导体，该背衬导体沿着半导体衬底、介质膜和互连，形成该线路元件，并且电连接到该互连。
19、根据权利要求18的线路元件，其特征在于该线路元件还具有在互连和背衬导体之间的绝缘膜，该绝缘膜沿着半导体衬底、介质膜、互连和背衬导体构成线路，并且互连和背衬导体通过形成在绝缘膜中的至少一个接触孔电连接。
20、(删除)
21、根据权利要求1-20中任一项的线路元件，其特征在于在由高频源产生的电磁波的频带中，线路的特性阻抗设置成使得电源电压的峰值变得不大于在电源电压的基础上发现的规定值，其中所述峰值根据输入到线路的电磁波而变化。
22、(修改后)根据权利要求2-21中任一项的线路元件，其特征在于线路元件具有半导体衬底、导体层、导体层和第二导体，并且半导体衬底、导体层和第二导体中的至少一个是地互连或连接到地，并且第一导体是电源互连。
23、(修改后)根据权利要求22的线路元件，其特征在于导体层的电阻大于第二导体的电阻。
24、(修改)根据权利要求22或23的线路元件，其特征在于导体层是多晶硅。
25、(删除)
26、(删除)
27、(删除)
28、(删除)
              根据条约的第19(1)的解释
修改了权利要求书中的权利要求1以便读取线路元件的特征在于：线路元件具有第一介质和第二介质，并且第二介质具有比覆盖层的介电常数高的介电常数。
这个特征在国际检索报告中引证的任一文献中都没有建议。
还在相同的概念下修改了权利要求书的权利要求2。
权利要求书的权利要求8中规定的项目添加到权利要求6和权利要求7。由此，删除了权利要求8。
在权利要求14中，以说明书为依据给沟槽的添加了元件形状。

Claims (28)

1、一种线路元件，其中电源互连和地互连或地表面经过介质以相对关系设置，其特征在于：提供一种绝缘体的覆盖层，该绝缘体覆盖线路元件。
2、一种线路元件，其至少包括形成在半导体衬底或导体层上的基本恒定厚度的第一介质、和形成在该介质上的第一导体，第一介质是通过将第一介质的长度规定为高频波的运行方向上的预定长度来形成的，并提供覆盖线路元件的绝缘体的覆盖层。
3、根据权利要求2的线路元件，其特征在于在半导体衬底或导体层和第一介质之间、以及第一介质和第一导体之间的至少一个界面上形成不均匀部分。
4、根据权利要求2或3的线路元件，其特征在于进一步形成膜状的第一导体，并且在导体和覆盖层之间形成膜状的第二介质。
5、根据权利要求2或3的线路元件，其特征在于进一步形成膜状的第一导体，并且经过形成在第一导体和覆盖层之间的第二介质设置第二导体。
6、一种线路元件，其中用第三介质覆盖第一导体的顶表面、底表面和侧表面中的至少一个表面，其特征在于用第四介质覆盖线路元件。
7、根据权利要求6的线路元件，其特征在于第三介质是通过将相对于高频波在该介质中运行的运行方向的第三介质的长度规定为预定长度来形成的。
8、根据权利要求6的线路元件，其特征在于在第一导体的表面上形成不均匀部分，并形成第三介质，以便提供不均匀部分。
9、根据权利要求6-8中任一项的线路元件，其特征在于设置在第一导体的顶表面、底表面和侧表面的至少一个表面上的第三介质的介电常数比第四介质的介电常数高。
10、根据权利要求1-9中任一项的线路元件，其特征在于形成线路元件，以便提供基本上平行于和/或垂直于电磁波的传播方向的不均匀部分。
11、根据权利要求1-9任一项的线路元件，其特征在于在该线路元件中，基本上垂直和/或平行于电磁波的传播方向的部分基本上是相同的。
12、根据权利要求1的线路元件，其特征在于电源互连或地互连大致形成为梳子形状，并且提供大致形成为梳子形状的电源互连或地互连，使得电源互连或地互连经过介质以相对关系设置。
13、根据权利要求12的线路元件，其特征在于梳子的齿构成电源互连或地互连，并且在形成为梳子形状的电源互连或地互连中，梳子的背部基本上垂直于衬底延伸。
14、一种线路元件，其中沟槽形成在半导体衬底中，并且具有经过介质以相对关系设置在衬底上的电源互连，其特征在于该线路元件是由介质和电源互连构成的，并提供至少覆盖线路元件的介质的覆盖层。
15、一种线路元件，其中在半导体衬底中形成沟槽，并具有经过介质以相对关系设置在衬底上的电源互连，其特征在于该线路元件由衬底、介质和电源互连构成，并提供至少覆盖线路元件的介质的覆盖层。
16、一种线路元件，其具有形成在半导体衬底的主表面上的介质膜、形成在半导体衬底的主表面上的扩散层、其间夹着介质膜、和形成在介质膜上的互连，其中通过包括半导体衬底、介质膜和互连而形成线路，其特征在于在由高频源产生的电磁波的频带中，该线路的特性阻抗设置成使得电源电压的峰值变得不大于在电源电压基础上确定的规定值，其中所述峰值根据输入到该线路的电磁波而变化。
17、根据权利要求16的线路元件，其特征在于扩散层连接到地。
18、根据权利要求16或17的线路元件，其特征在于该线路元件还具有背衬导体，该背衬导体沿着半导体衬底、介质膜和互连，形成该线路元件，并且电连接到该互连。
19、根据权利要求18的线路元件，其特征在于该线路元件还具有在互连和背衬导体之间的绝缘膜，该绝缘膜沿着半导体衬底、介质膜、互连和背衬导体构成线路，并且互连和背衬导体通过形成在绝缘膜中的至少一个接触孔电连接。
20、根据权利要求16-19中任一项的线路元件，其特征在于该线路元件具有在扩散层外部的半导体衬底的主表面上的场氧化膜，并且介质膜形成得比场氧化膜更薄。
21、根据权利要求1-20中任一项的线路元件，其特征在于在由高频源产生的电磁波的频带中，线路的特性阻抗设置成使得电源电压的峰值变得不大于在电源电压的基础上发现的规定值，其中所述峰值根据输入到线路的电磁波而变化。
22、根据权利要求2-21中任一项的线路元件，其特征在于半导体衬底、导体层和第二导体是地互连或连接到地上，并且第一导体是电源互连。
23、根据权利要求2＝22中任一项的线路元件，其特征在于导体层的电阻大于第二导体的电阻。
24、根据权利要求2-23中任一项的线路元件，其特征在于导体层是多晶硅。
25、根据权利要求1-24中任一项的线路元件，其特征在于线路元件的长度大到使作为目标的电磁波作为波的程度。
26、根据权利要求1-24中任一项的线路元件，其特征在于线路元件的长度比作为目标的电磁波的有效波长的1/4大。
27、根据权利要求1-26中任一项的线路元件，其特征在于线路元件的介质具有电感损失。
28、在一种半导体电路，其特征在于该半导体电路具有权利要求1-27中任一项的线路元件。
CN2004800100184A 2003-02-14 2004-02-13 线路元件和使用线路元件的半导体电路 Expired - Fee Related CN1774806B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP37508/2003 2003-02-14
JP2003037508 2003-02-14
PCT/JP2004/001556 WO2004073066A1 (ja) 2003-02-14 2004-02-13 線路素子および線路素子を適用した半導体回路

Publications (2)

Publication Number Publication Date
CN1774806A true CN1774806A (zh) 2006-05-17
CN1774806B CN1774806B (zh) 2010-06-16

Family

ID=32866363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800100184A Expired - Fee Related CN1774806B (zh) 2003-02-14 2004-02-13 线路元件和使用线路元件的半导体电路

Country Status (5)

Country Link
US (1) US7656036B2 (zh)
JP (1) JP4935071B2 (zh)
KR (1) KR100860732B1 (zh)
CN (1) CN1774806B (zh)
WO (1) WO2004073066A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749054B2 (en) * 2010-06-24 2014-06-10 L. Pierre de Rochemont Semiconductor carrier with vertical power FET module

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3512052A (en) 1968-01-11 1970-05-12 Gen Motors Corp Metal-insulator-semiconductor voltage variable capacitor with controlled resistivity dielectric
US3769096A (en) 1971-03-12 1973-10-30 Bell Telephone Labor Inc Pyroelectric devices
JPS543594B2 (zh) 1973-10-12 1979-02-24
JPS54101176A (en) 1978-01-26 1979-08-09 Shinetsu Polymer Co Contact member for push switch
US4442019A (en) 1978-05-26 1984-04-10 Marks Alvin M Electroordered dipole suspension
US4409608A (en) * 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
DE3768112D1 (de) 1986-03-03 1991-04-04 Toshiba Kawasaki Kk Strahlungsdetektor.
JPH0732199B2 (ja) * 1986-03-17 1995-04-10 ソニー株式会社 半導体装置
JPS6370550A (ja) * 1986-09-12 1988-03-30 Nec Corp 半導体集積回路装置
GB2215307B (en) 1988-03-04 1991-10-09 Unisys Corp Electronic component transportation container
US6331356B1 (en) 1989-05-26 2001-12-18 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
US5206525A (en) 1989-12-27 1993-04-27 Nippon Petrochemicals Co., Ltd. Electric element capable of controlling the electric conductivity of π-conjugated macromolecular materials
US5134539A (en) * 1990-12-17 1992-07-28 Nchip, Inc. Multichip module having integral decoupling capacitor
US5408109A (en) 1991-02-27 1995-04-18 The Regents Of The University Of California Visible light emitting diodes fabricated from soluble semiconducting polymers
US5173835A (en) 1991-10-15 1992-12-22 Motorola, Inc. Voltage variable capacitor
JP2919241B2 (ja) 1993-09-13 1999-07-12 日本電気株式会社 電源配線
JPH07312415A (ja) * 1994-05-16 1995-11-28 Yamaha Corp 半導体集積回路
JPH09307067A (ja) * 1996-05-16 1997-11-28 Oki Electric Ind Co Ltd セミカスタム半導体集積回路装置
US5959320A (en) 1997-03-18 1999-09-28 Lsi Logic Corporation Semiconductor die having on-die de-coupling capacitance
US6444564B1 (en) * 1998-11-23 2002-09-03 Advanced Micro Devices, Inc. Method and product for improved use of low k dielectric material among integrated circuit interconnect structures
US6506438B2 (en) 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
JP2000216343A (ja) 1999-01-27 2000-08-04 Nec Corp 半導体集積回路
US6383664B2 (en) 1999-05-11 2002-05-07 The Dow Chemical Company Electroluminescent or photocell device having protective packaging
US20020149112A1 (en) 1999-07-08 2002-10-17 Houston Theodore W. Selectively increased interlevel capacitance
JP3267274B2 (ja) 1999-08-13 2002-03-18 日本電気株式会社 多層プリント基板
US6517995B1 (en) 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
BR0016670A (pt) 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
US6706159B2 (en) 2000-03-02 2004-03-16 Diabetes Diagnostics Combined lancet and electrochemical analyte-testing apparatus
JP2001338836A (ja) 2000-03-24 2001-12-07 Sumitomo Metal Ind Ltd コンデンサ付き接続部材、その接続構造と製造方法
JP3382920B2 (ja) 2000-06-30 2003-03-04 沖電気工業株式会社 共振器型弾性表面波フィルタ
JP3615126B2 (ja) 2000-07-11 2005-01-26 寛治 大塚 半導体回路装置
EP1309994A2 (de) 2000-08-18 2003-05-14 Siemens Aktiengesellschaft Verkapseltes organisch-elektronisches bauteil, verfahren zu seiner herstellung und seine verwendung
TW499793B (en) 2000-08-30 2002-08-21 Nec Tokin Corp Distributed constant type noise filter
KR20020036916A (ko) 2000-11-11 2002-05-17 주승기 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
KR100390522B1 (ko) 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
JP2002217553A (ja) * 2001-01-12 2002-08-02 Sony Corp 多層プリント配線板および多層プリント配線板の製造方法
US20020170897A1 (en) 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
US6870180B2 (en) 2001-06-08 2005-03-22 Lucent Technologies Inc. Organic polarizable gate transistor apparatus and method
JP2003089259A (ja) 2001-09-18 2003-03-25 Hitachi Ltd パターン形成方法およびパターン形成装置
US7351660B2 (en) 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US6812509B2 (en) 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
US6870183B2 (en) 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating

Also Published As

Publication number Publication date
WO2004073066A1 (ja) 2004-08-26
CN1774806B (zh) 2010-06-16
KR100860732B1 (ko) 2008-09-29
US20060145309A1 (en) 2006-07-06
JPWO2004073066A1 (ja) 2006-06-01
KR20050098935A (ko) 2005-10-12
US7656036B2 (en) 2010-02-02
JP4935071B2 (ja) 2012-05-23

Similar Documents

Publication Publication Date Title
CN1253965C (zh) 传输线型组件
US6903918B1 (en) Shielded planar capacitor
CN1199264C (zh) 内插器及其制造方法
CN2739800Y (zh) 电容装置
CN1126174C (zh) 单片高频集成电路及其制造方法
US8455979B2 (en) Three dimensional integrated deep trench decoupling capacitors
US8405133B2 (en) Semiconductor device including graphene and method of manufacturing the semiconductor device
US20060237819A1 (en) Semiconductor device
US20150270167A1 (en) Semiconductor device and method of fabricating the same
US9111689B2 (en) Vertical interdigitated semiconductor capacitor
CN1172372C (zh) 用于集成电路的电感器
CN1862790A (zh) 半导体器件的制造方法以及半导体器件
CN1148742A (zh) 阻抗受控互连装置
JP2007258713A (ja) 集積受動デバイス基板
CN108172621A (zh) Ldmos晶体管及其制造方法
CN1469545A (zh) 宽带除噪特性好、构造小型简单的传送线路型噪声滤波器
KR101298425B1 (ko) 고성능 션트 커패시터를 구비하는 ｒｆ 전력 트랜지스터 디바이스 및 그 방법
CN1774806A (zh) 线路元件和使用线路元件的半导体电路
CN1862821A (zh) 半导体器件以及半导体器件的制造方法
CN1112292A (zh) 半导体器件及其制造方法
CN102820279B (zh) 垂直相互交叉的半导体电容器
CN1498449A (zh) 用于能量调节的偏移能量通道装置
CN1270377C (zh) 低阻抗去耦装置
CN1499629A (zh) 半导体装置
CN110870067B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20140213